[go: up one dir, main page]

CN110703999A - 存储器的读操作的调度方法和存储器 - Google Patents

存储器的读操作的调度方法和存储器 Download PDF

Info

Publication number
CN110703999A
CN110703999A CN201910941972.3A CN201910941972A CN110703999A CN 110703999 A CN110703999 A CN 110703999A CN 201910941972 A CN201910941972 A CN 201910941972A CN 110703999 A CN110703999 A CN 110703999A
Authority
CN
China
Prior art keywords
read
memory
read operation
request
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910941972.3A
Other languages
English (en)
Inventor
唐飞
夏杰
周峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENGKE NETWORK (SUZHOU) CO Ltd
Centec Networks Suzhou Co Ltd
Original Assignee
SHENGKE NETWORK (SUZHOU) CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENGKE NETWORK (SUZHOU) CO Ltd filed Critical SHENGKE NETWORK (SUZHOU) CO Ltd
Priority to CN201910941972.3A priority Critical patent/CN110703999A/zh
Publication of CN110703999A publication Critical patent/CN110703999A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061Improving I/O performance
    • G06F3/0611Improving I/O performance in relation to response time
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629Configuration or reconfiguration of storage systems
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明揭示了一种存储器的读操作的调度方法和存储器,所述存储器包括两个读端口,所述存储器由两个1RW存储器构成,所述方法包括:在同一个时间周期,所述存储器的两个读端口分别存在读操作0和读操作1两个读操作的请求;若所述两个读操作的请求分别需要访问不同的1RW存储器,采用Mutual调度模式,两个读操作的请求在同一个时间周期内同时被响应。与现有技术相比,本发明在联合工作模式下通过将2ROr1W存储器的两个读端口中加入调度机制,在不同的情况下灵活选择不同的调度模式,从而使得2ROr1W存储器的读性能得到优化,特别是在Mutual调度模式下,实现了容量翻倍但读性能不变的效果。

Description

存储器的读操作的调度方法和存储器
技术领域
本发明涉及网络通信技术领域,尤其涉及一种存储器的读操作的调度方法和存储器。
背景技术
2ROr1W存储器在以太网芯片的动态表项设计中被广泛应用,该存储器可同时提供两个读端口或者1个写端口。内部实现时,通常使用两个相同容量的1RW存储器(RAM Block0和RAM Block1)搭建而成,如图1所示。
在非联合工作模式下,RAM Block0和RAM Block1存储的是完全相同的内容,互为备份,所以当写操作时会同时改写RAM Block0和RAM Block1中相同地址的数据,因此在同一个时间周期内可以完成两次读操作,且读地址可以不相同。
在联合工作模式下,RAM Block0和RAM Block1将存储完全不同的内容,成为两个独立的存储结构,互相没有关系,所以写操作会根据写地址判断当前的写数据应该被写入RAM Block0或者RAM Block1。但是RAM Block0/RAM Block1都是1RW的存储器结构,一个时间周期内只能完成一次写或者读操作,所述当两个读操作(读操作0和读操作1)同时需要访问同一个RAM Block时,此RAM Block无法在同一周期内回应着两个读操作,因此只能从设计上限定两个读操作不能在同一个时间周期内被响应。
综上所述,在联合工作模式下2ROr1W存储器的容量翻倍,但读性能减半,即从原来的一个时间周期读两次缩减为一个时间周期只能读一次。
发明内容
本发明的目的在于提供一种存储器的读操作的调度方法和存储器。
为实现上述发明目的之一,本发明一实施方式提供一种存储器的读操作的调度方法,所述存储器包括两个读端口,所述存储器由两个1RW存储器构成,所述方法包括:
在同一个时间周期,所述存储器的两个读端口分别存在读操作0和读操作1两个读操作的请求;
若所述两个读操作的请求分别需要访问不同的1RW存储器,采用Mutual调度模式,两个读操作的请求在同一个时间周期内同时被响应。
作为本发明一实施方式的进一步改进,所述Mutual调度模式具体包括:
将所述两个读操作的请求分别发送给对应的1RW存储器的内部读端口;
每个所述1RW存储器响应内部读端口接收到的读操作的请求。
作为本发明一实施方式的进一步改进,判断两个读操作的请求是否分别需要访问不同的1RW存储器具体包括:
获取两个读操作的请求的地址;
判断所述两个地址是否指向不同的1RW存储器。
作为本发明一实施方式的进一步改进,所述方法还包括:
若所述两个读操作的请求需要访问同一个1RW存储器,获取两个读端口在固定周期内的访问频率,根据所述访问频率选择不同的调度模式。
作为本发明一实施方式的进一步改进,所述“根据所述访问频率选择不同的调度模式”具体包括:
若所述两个读端口的访问频率不固定,采用RR调度模式。
作为本发明一实施方式的进一步改进,所述存储器的两个读端口为读端口0和读端口1,所述RR调度模式具体包括:
S61:设置读端口0为巡查点;
S62:在一个时间周期内,若读端口0存在读操作0的请求,响应读操作0的请求,进入步骤S63;否则,若读端口1存在读操作1的请求,响应读操作1的请求,进入步骤S61;否则在下一个时间周期设置读端口1为巡查点,进入步骤S64;
S63:设置读端口1为巡查点;
S64:在一个时间周期内,若读端口1存在读操作1的请求,响应读操作1的请求,进入步骤S61;否则,若读端口0存在读操作0的请求,进入步骤S63;否则在下一个时间周期设置读端口0为巡查点,进入步骤S62。
作为本发明一实施方式的进一步改进,所述“根据所述访问频率选择不同的调度模式”具体包括:
若所述两个端口的访问频率不固定且具有权重,采用WRR调度模式。
作为本发明一实施方式的进一步改进,所述存储器的两个读端口为读端口0和读端口1,所述WRR调度模式具体包括:
S81:根据访问频率,设置读端口0的权重n=N,读端口1的权重为m=M,其中m、n为变量,M和N为正整数的常量。
S82:设置读端口0为巡查点;
S83:在一个时间周期内,若读端口0存在读操作0的请求且n>0,响应读操作0的请求,并且设置n=n-1,进入步骤S84;否则,若读端口1存在读操作1的请求且m>0,响应读操作1的请求,并设置m=m-1,进入步骤S82;若n=0且m=0,进入步骤S81;否则,在下一个时间周期设置读端口1为巡查点,进入步骤S85;
S84:设置读端口1为巡查点;
S85:在一个时间周期内,若读端口1存在读操作1的请求且m>0,响应读操作1的请求,并且设置m=m-1,进入步骤S82;否则,若读端口0存在读操作0的请求且n>0,响应读操作0的请求,并且设置n=n-1,进入步骤S84;若n=0且m=0,进入步骤S81;否则,在下一个时间周期设置读端口0为巡查点,进入步骤S83。
为实现上述发明目的之一,本发明一实施方式提供一种存储器的读操作的调度方法,所示存储器由多个2ROr1W存储器并联构成,所述存储器包括两个外部读端口,每个所述2ROr1W存储器都包括有两个读端口读端口0和读端口1,所述存储器的两个外部读端口分别存在读操作0和读操作1的请求,所述读操作0和读操作1的请求需要同时得到每个2ROr1W存储器的响应,所述方法包括:
使用slot信号将时间划分成规律翻转的slot0和slot1的时间片;
当slot信号为slot0时,每个2ROr1W存储器的读端口0都响应读操作0的请求;
当slot信号为slot1时,每个2ROr1W存储器的读端口1都响应读操作1的请求。
为实现上述发明目的之一,本发明一实施方式提供一种存储器,所述存储器执行上述任意一项所述存储器的读操作的调度方法中的步骤。
与现有技术相比,本发明在联合工作模式下通过将2ROr1W存储器的两个读端口中加入调度机制,在不同的情况下灵活选择不同的调度模式,从而使得2ROr1W存储器的读性能得到优化,特别是在Mutual调度模式下,实现了容量翻倍但读性能不变的效果。
附图说明
图1是本发明的2ROr1W存储器的内部结构的示意图。
图2是本发明一实施方式的存储器的读操作的调度方法的流程示意图。
图3是本发明的RR调度的流程示意图。
图4是本发明的WRR调度的流程示意图。
图5是本发明另一实施方式的存储器的读操作的调度方法的示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明,本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
本发明提供的存储器为2ROr1W存储器(两读或一写存储器),该存储器可同时提供两个读端口(读端口0和读端口1)或者1个写端口,所述存储器由两个相同容量的1RW存储器(RAM Block0和RAM Block1简称RB0和RB1)搭建而成,每个1RW存储器都具有一个内部读端口和一个写端口。本发明的2ROr1W存储器是在联合工作模式下,如图2所示,本发明的一实施方式的存储器的读操作的调度方法包括:
步骤S01:在同一个时间周期,所述存储器的两个读端口分别存在读操作0和读操作1两个读操作的请求。
在同一个时间周期内,存储器的读端口0存在读操作0的请求,读端口1存在读操作1的请求。需要说明的是,本文中读操作0的请求是指在读端口0接收到的读操作请求,读操作1的请求,是指读端口1接收到的读操作请求。
步骤S02:若所述两个读操作的请求分别需要访问不同的1RW存储器,采用Mutual调度模式,两个读操作的请求在同一个时间周期内同时被响应。
判断读操作的请求需要访问内部哪个1RW存储器。设每块1RW存储器的最大深度为N,即其可访问的地址范围为0~N-1,在联合工作模式下,两块1RW存储器构成的2ROr1W存储器的地址范围为0~2N-1,第一个1RW存储器的地址范围是0~N-1,第二个1RW存储器的地址范围是N~2N-1。因此,获取读操作的请求的地址后,判断所述地址落入哪个区间,其要访问的就是哪个1RW存储器(或者说所述地址指向哪个1RW)。
若所述两个读操作的请求分别需要访问不同的1RW存储器,就说明一个1RW在一个时间周期内只需要响应一个读操作的请求,这是1RW存储器可以实现的,因此采用Mutual调度模式,即将两个读操作的请求分别发送给对应的1RW存储器,两个读操作的请求在同一个时间周期内同时被响应。
需要说明的是,所述Mutual调度模式也称为互斥调度模式,就是指两个读操作需要访问的1RW存储器是不同的。
本实施方式在联合工作模式下通过将2ROr1W存储器的两个读端口中加入调度机制,在Mutual调度模式下,能够实现2ROr1W存储器容量翻倍但读性能不变的效果。
所述Mutual调度模式具体包括:
将所述两个读操作的请求分别发送给对应的1RW存储器的内部读端口;
每个所述1RW存储器响应内部读端口接收到的读操作的请求。
在一个优选的实施方式中,所述方法还包括:
步骤S03:若所述两个读操作的请求需要访问同一个1RW存储器,获取两个读端口在固定周期内的访问频率,根据所述访问频率选择不同的调度模式。
当两个读操作的请求需要访问同一个1RW存储器时,由于在一个时间周期内一个RW存储器只能处理一个读操作的请求,这个时候,就需要根据实际的需求进行调度。具体的,获取两个读端口在固定周期内的访问频率,根据所述访问频率选择不同的调度模式。例如,在固定周期内,两个读端口的访问频率是随机的,也就是不固定的,如果需要保证调度的公平性,采用RR调度模式(也称为Round-Robin或者轮询调度);如果两个端口之间存在优先级关系,需要保证其中一个端口的读操作的请求被响应到的机会多一些。可以采用WRR调度模式(也称为Weight Round-Robin或者基于权重的轮询调度),用户可以灵活配置两个读端口响的权重比例来设置优先级关系。比如读端口0的权重设置为9,读端口1的权重设置为1,那么当两个读端口接收到数目相同的读操作的请求时,单位时间内,读端口0的读操作0的请求的响应次数是读端口1的读操作1的请求的9倍。
在一个具体的实施方式中,如图3所示,所述RR调度模式具体包括:
S61:设置读端口0为巡查点;
S62:在一个时间周期内,若读端口0存在读操作0的请求,响应读操作0的请求,进入步骤S63;否则,若读端口1存在读操作1的请求,响应读操作1的请求,进入步骤S61;否则在下一个时间周期设置读端口1为巡查点,进入步骤S64;
S63:设置读端口1为巡查点;
S64:在一个时间周期内,若读端口1存在读操作1的请求,响应读操作1的请求,进入步骤S61;否则,若读端口0存在读操作0的请求,进入步骤S63;否则在下一个时间周期设置读端口0为巡查点,进入步骤S62。
在另一个具体的实施方式中,如图4所示,所述WRR调度模式具体包括:
S81:根据访问频率,设置读端口0的权重n=N,读端口1的权重为m=M,其中m、n为变量,M和N为正整数的常量。
S82:设置读端口0为巡查点;
S83:在一个时间周期内,若读端口0存在读操作0的请求且n>0,响应读操作0的请求,并且设置n=n-1,进入步骤S84;否则,若读端口1存在读操作1的请求且m>0,响应读操作1的请求,并设置m=m-1,进入步骤S82;若n=0且m=0,进入步骤S81;否则,在下一个时间周期设置读端口1为巡查点,进入步骤S85;
S84:设置读端口1为巡查点;
S85:在一个时间周期内,若读端口1存在读操作1的请求且m>0,响应读操作1的请求,并且设置m=m-1,进入步骤S82;否则,若读端口0存在读操作0的请求且n>0,响应读操作0的请求,并且设置n=n-1,进入步骤S84;若n=0且m=0,进入步骤S81;否则,在下一个时间周期设置读端口0为巡查点,进入步骤S83。
本实施方式的在联合工作模式下的存储器的读操作的调度方法,通过将2ROr1W存储器的两个读端口中加入调度机制,在不同的情况下灵活选择不同的调度模式,从而使得2ROr1W存储器的读性能得到优化,特别是在Mutual调度模式下,实现了容量翻倍但读性能不变的效果。
如图5所示,本发明还提供一种存储器的读操作的调度方法,所述存储器由多个2ROr1W存储器并联构成(图5示出n个),所述存储器包括两个外部读端口,每个所述2ROr1W存储器都包括有两个读端口读端口0和读端口1。所述存储器的两个外部读端口分别存在读操作0和读操作1的请求,所述读操作0和读操作1的请求需要同时得到每个2ROr1W存储器的响应。所述方法包括:
使用slot信号将时间划分成规律翻转的slot0和slot1的时间片;
当slot信号为slot0时,每个2ROr1W存储器的读端口0都响应读操作0的请求;
当slot信号为slot1时,每个2ROr1W存储器的读端口1都响应读操作1的请求。
利用一个0/1规律不停翻转的slot信号,将两个读操作的请求固定分配到两个读端口上,从时间角度将两个读操作的请求完全分离。这样每个2ROr1W存储器能够同时响应读操作0的请求,也能够同时响应读操作1的请求,整体读操作0和读操作1几乎同时被响应。
本发明还提供一种存储器,所述存储器执行上述存储器的读操作的调度方法中的步骤。
应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是需要访问本发明的可行性实施方式的具体说明,它们并非用以限制本发明的保护范围,凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (10)

1.一种存储器的读操作的调度方法,所述存储器包括两个读端口,所述存储器由两个1RW存储器构成,其特征在于,所述方法包括:
在同一个时间周期,所述存储器的两个读端口分别存在读操作0和读操作1两个读操作的请求;
若所述两个读操作的请求分别需要访问不同的1RW存储器,采用Mutual调度模式,两个读操作的请求在同一个时间周期内同时被响应。
2.根据权利要求1所述存储器的读操作的调度方法,其特征在于,所述Mutual调度模式具体包括:
将所述两个读操作的请求分别发送给对应的1RW存储器的内部读端口;
每个所述1RW存储器响应内部读端口接收到的读操作的请求。
3.根据权利要求1所述存储器的读操作的调度方法,其特征在于,判断两个读操作的请求是否分别需要访问不同的1RW存储器具体包括:
获取两个读操作的请求的地址;
判断所述两个地址是否指向不同的1RW存储器。
4.根据权利要求1所述存储器的读操作的调度方法,其特征在于,所述方法还包括:
若所述两个读操作的请求需要访问同一个1RW存储器,获取两个读端口在固定周期内的访问频率,根据所述访问频率选择不同的调度模式。
5.根据权利要求4所述存储器的读操作的调度方式,其特征在于,所述“根据所述访问频率选择不同的调度模式”具体包括:
若所述两个读端口的访问频率不固定,采用RR调度模式。
6.根据权利要求5所述存储器的读操作的调度模式,其特征在于,所述存储器的两个读端口为读端口0和读端口1,所述RR调度模式具体包括:
S61:设置读端口0为巡查点;
S62:在一个时间周期内,若读端口0存在读操作0的请求,响应读操作0的请求,进入步骤S63;否则,若读端口1存在读操作1的请求,响应读操作1的请求,进入步骤S61;否则在下一个时间周期设置读端口1为巡查点,进入步骤S64;
S63:设置读端口1为巡查点;
S64:在一个时间周期内,若读端口1存在读操作1的请求,响应读操作1的请求,进入步骤S61;否则,若读端口0存在读操作0的请求,进入步骤S63;否则在下一个时间周期设置读端口0为巡查点,进入步骤S62。
7.根据权利要求4所述存储器的读操作的调度方式,其特征在于,所述“根据所述访问频率选择不同的调度模式”具体包括:
若所述两个端口的访问频率不固定且具有权重,采用WRR调度模式。
8.根据权利要求7所述存储器的读操作的调度方式,其特征在于,所述存储器的两个读端口为读端口0和读端口1,所述WRR调度模式具体包括:
S81:根据访问频率,设置读端口0的权重n=N,读端口1的权重为m=M,其中m、n为变量,M和N为正整数的常量。
S82:设置读端口0为巡查点;
S83:在一个时间周期内,若读端口0存在读操作0的请求且n>0,响应读操作0的请求,并且设置n=n-1,进入步骤S84;否则,若读端口1存在读操作1的请求且m>0,响应读操作1的请求,并设置m=m-1,进入步骤S82;若n=0且m=0,进入步骤S81;否则,在下一个时间周期设置读端口1为巡查点,进入步骤S85;
S84:设置读端口1为巡查点;
S85:在一个时间周期内,若读端口1存在读操作1的请求且m>0,响应读操作1的请求,并且设置m=m-1,进入步骤S82;否则,若读端口0存在读操作0的请求且n>0,响应读操作0的请求,并且设置n=n-1,进入步骤S84;若n=0且m=0,进入步骤S81;否则,在下一个时间周期设置读端口0为巡查点,进入步骤S83。
9.一种存储器的读操作的调度方法,其特征在于,所示存储器由多个2ROr1W存储器并联构成,所述存储器包括两个外部读端口,每个所述2ROr1W存储器都包括有两个读端口读端口0和读端口1,所述存储器的两个外部读端口分别存在读操作0和读操作1的请求,所述读操作0和读操作1的请求需要同时得到每个2ROr1W存储器的响应,所述方法包括:
使用slot信号将时间划分成规律翻转的slot0和slot1的时间片;
当slot信号为slot0时,每个2ROr1W存储器的读端口0都响应读操作0的请求;
当slot信号为slot1时,每个2ROr1W存储器的读端口1都响应读操作1的请求。
10.一种存储器,其特征在于:
所述存储器执行权利要求1-9任意一项所述存储器的读操作的调度方法中的步骤。
CN201910941972.3A 2019-09-30 2019-09-30 存储器的读操作的调度方法和存储器 Pending CN110703999A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910941972.3A CN110703999A (zh) 2019-09-30 2019-09-30 存储器的读操作的调度方法和存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910941972.3A CN110703999A (zh) 2019-09-30 2019-09-30 存储器的读操作的调度方法和存储器

Publications (1)

Publication Number Publication Date
CN110703999A true CN110703999A (zh) 2020-01-17

Family

ID=69198035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910941972.3A Pending CN110703999A (zh) 2019-09-30 2019-09-30 存储器的读操作的调度方法和存储器

Country Status (1)

Country Link
CN (1) CN110703999A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5375089A (en) * 1993-10-05 1994-12-20 Advanced Micro Devices, Inc. Plural port memory system utilizing a memory having a read port and a write port
US20060171239A1 (en) * 2005-02-02 2006-08-03 Texas Instruments Incorporated Dual Port Memory Unit Using a Single Port Memory Core
US20080181040A1 (en) * 2007-01-26 2008-07-31 Media Tek Inc. N-port memory circuits allowing M memory addresses to be accessed concurrently and signal processing methods thereof
JP2011065415A (ja) * 2009-09-17 2011-03-31 Yaskawa Electric Corp 非同期バス・インタフェース回路
US20110188335A1 (en) * 2010-01-29 2011-08-04 Mosys, Inc. Hierarchical Multi-Bank Multi-Port Memory Organization
US20120144103A1 (en) * 2010-12-06 2012-06-07 Brocade Communications Systems, Inc. Two-Port Memory Implemented With Single-Port Memory Blocks
EP2767980A1 (en) * 2012-05-28 2014-08-20 Brocade Communications Systems, Inc. Two-port memory implemented with single-port memory blocks
CN104409098A (zh) * 2014-12-05 2015-03-11 盛科网络(苏州)有限公司 容量翻倍的芯片内部表项及其实现方法
WO2016082603A1 (zh) * 2014-11-25 2016-06-02 深圳市中兴微电子技术有限公司 一种调度器及调度器的动态复用方法
WO2018103010A1 (zh) * 2016-12-07 2018-06-14 华为技术有限公司 一种存储设备管理方法及用户终端
US20190287582A1 (en) * 2016-07-28 2019-09-19 Centec Networks (Su Zhou) Co., Ltd Data processing method and data processing system for scalable multi-port memory

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5375089A (en) * 1993-10-05 1994-12-20 Advanced Micro Devices, Inc. Plural port memory system utilizing a memory having a read port and a write port
US20060171239A1 (en) * 2005-02-02 2006-08-03 Texas Instruments Incorporated Dual Port Memory Unit Using a Single Port Memory Core
US20080181040A1 (en) * 2007-01-26 2008-07-31 Media Tek Inc. N-port memory circuits allowing M memory addresses to be accessed concurrently and signal processing methods thereof
JP2011065415A (ja) * 2009-09-17 2011-03-31 Yaskawa Electric Corp 非同期バス・インタフェース回路
US20110188335A1 (en) * 2010-01-29 2011-08-04 Mosys, Inc. Hierarchical Multi-Bank Multi-Port Memory Organization
US20120144103A1 (en) * 2010-12-06 2012-06-07 Brocade Communications Systems, Inc. Two-Port Memory Implemented With Single-Port Memory Blocks
EP2767980A1 (en) * 2012-05-28 2014-08-20 Brocade Communications Systems, Inc. Two-port memory implemented with single-port memory blocks
WO2016082603A1 (zh) * 2014-11-25 2016-06-02 深圳市中兴微电子技术有限公司 一种调度器及调度器的动态复用方法
CN104409098A (zh) * 2014-12-05 2015-03-11 盛科网络(苏州)有限公司 容量翻倍的芯片内部表项及其实现方法
US20190287582A1 (en) * 2016-07-28 2019-09-19 Centec Networks (Su Zhou) Co., Ltd Data processing method and data processing system for scalable multi-port memory
WO2018103010A1 (zh) * 2016-12-07 2018-06-14 华为技术有限公司 一种存储设备管理方法及用户终端

Similar Documents

Publication Publication Date Title
CN110096336B (zh) 数据监控方法、装置、设备和介质
KR101003102B1 (ko) 멀티 프로세싱 유닛에 대한 메모리 매핑방법, 및 장치
EP3657740A1 (en) Message forwarding
US20180293075A1 (en) Data processing method and apparatus, and system
CN111666184B (zh) 固态驱动器ssd硬盘测试方法、装置及电子设备
US20200081869A1 (en) File storage method and storage apparatus
US11372759B2 (en) Directory processing method and apparatus, and storage system
EP4369170A1 (en) Method and apparatus for data storage in storage system
CN115098426A (zh) Pcie设备管理方法、接口管理模块、pcie系统、设备和介质
CN116483740A (zh) 内存数据的迁移方法、装置、存储介质及电子装置
CN117785755A (zh) Cxl内存模组及资源配置方法、控制芯片、介质和系统
EP4525401A1 (en) Message buffering method and apparatus, electronic device and storage medium
CN110703999A (zh) 存储器的读操作的调度方法和存储器
CN111580959A (zh) 一种数据写入方法、数据写入装置、服务器及存储介质
CN111092817A (zh) 一种数据传输方法及装置
CN118210629B (zh) 内存分配方法及电子设备
CN114253456B (zh) 一种缓存负载均衡方法和装置
US7441009B2 (en) Computer system and storage virtualizer
CN117215803B (zh) 一种进程通信方法、装置、电子设备及可读存储介质
CN119922174A (zh) 基于新型网络协议的通信方法、装置、电子设备及介质
CN116456409A (zh) 一种计算设备接入无线局域网的方法及装置
EP3739961A1 (en) Indication method for system broadcast information, network device, and terminal device
CN115865782B (zh) 数据传输系统、方法、装置、计算机设备和存储介质
CN116450054B (zh) Io请求处理方法、装置、主机和计算机可读存储介质
CN106302174A (zh) 一种实现路由查找的方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 215000 unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, Jiangsu Province

Applicant after: Suzhou Shengke Communication Co.,Ltd.

Address before: Xinghan Street Industrial Park of Suzhou city in Jiangsu province 215021 B No. 5 Building 4 floor 13/16 unit

Applicant before: CENTEC NETWORKS (SUZHOU) Co.,Ltd.

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200117