[go: up one dir, main page]

CN110235408A - 具有非均匀时钟跟踪的时钟数据恢复 - Google Patents

具有非均匀时钟跟踪的时钟数据恢复 Download PDF

Info

Publication number
CN110235408A
CN110235408A CN201880009235.3A CN201880009235A CN110235408A CN 110235408 A CN110235408 A CN 110235408A CN 201880009235 A CN201880009235 A CN 201880009235A CN 110235408 A CN110235408 A CN 110235408A
Authority
CN
China
Prior art keywords
phase
circuit
phase step
sensed
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880009235.3A
Other languages
English (en)
Other versions
CN110235408B (zh
Inventor
宋宇
朱志
李淼
孙立
宋德强
C·H·常
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN110235408A publication Critical patent/CN110235408A/zh
Application granted granted Critical
Publication of CN110235408B publication Critical patent/CN110235408B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03273—Arrangements for operating in conjunction with other apparatus with carrier recovery circuitry
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/16—Threshold monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0069—Loop filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

根据本公开的方面，描述了用于调整时钟数据恢复(CDR)电路的相位步长的系统和方法。在某些方面，一种用于调整CDR电路的相位步长的方法包括：感测CDR电路的频率偏移，以及基于所感测的频率偏移来调整CDR电路的相位步长。可以通过感测CDR电路的环路滤波器的积分路径上的信号水平来感测频率偏移。可以通过使用调制器(例如，sigma‑delta调制器)在第一相位步长和第二相位步长之间切换CDR电路来调整CDR电路的相位步长。

Description

具有非均匀时钟跟踪的时钟数据恢复
相关申请的交叉引用
本申请要求于2017年02月01在美国专利商标局提交的非临时申请号15/422050的优先权和权益，其全部内容通过引用并入本文。
技术领域
本公开的方面总体上涉及接收器，并且更具体地涉及接收器中的时钟数据恢复。
背景技术
时钟和数据恢复(CDR)电路用在接收器中以从数据信号恢复时钟信号。经恢复的时钟信号用于对数据信号进行采样以恢复数据信号中的数据。例如，在没有伴随的时钟信号的情况下，可以使用时钟数据恢复来恢复在接收器处接收的数据信号(例如，高速串行数据信号)中的数据。
发明内容
以下呈现一个或多个实施例的简要概述，以便提供对这些实施例的基本理解。该概述不是所有预期实施例的广泛概述，并且既不旨在标识所有实施例的关键或重要元素，也不旨在描绘任何或所有实施例的范围。其唯一目的是以简化形式呈现一个或多个实施例的一些构思，作为稍后呈现的更详细描述的序言。
第一方面涉及一种用于调整时钟数据恢复(CDR)电路的相位步长的方法。方法包括感测CDR电路的频率偏移，以及基于所感测的频率偏移调整CDR电路的相位步长。
第二方面涉及一种装置。装置包括相位步进调整器，其被配置为调整时钟数据恢复(CDR)电路的相位步长。装置还包括相位步进控制器，其被配置为感测CDR电路的频率偏移，并且被配置为控制相位步进调整器以基于所感测的频率偏移来调整CDR电路的相位步长。
为了实现前述和相关目的，一个或多个实施例包括在下文中充分描述并在权利要求中特别指出的特征。以下描述和附图详细阐述了一个或多个实施例的某些说明性方面。然而，这些方面仅指示可以采用各种实施例的原理的各种方式中的一些，并且所描述的实施例旨在包括所有这些方面及其等同物。
附图说明
图1示出了根据本公开的某些方面的时钟数据恢复(CDR)电路的示例。
图2A是示出根据本公开的某些方面的数据信号和时钟信号的示例的定时图。
图2B是示出根据本公开的某些方面的时钟信号提前的数据信号和时钟信号的示例的定时图。
图2C是示出根据本公开的某些方面的时钟信号延后的数据信号和时钟信号的示例的定时图。
图3是示出根据本公开的某些方面的相位检测器的逻辑功能的表。
图4示出了根据本公开的某些方面的相位步进调整器和相位步进控制器的示例。
图5示出了根据本公开的某些方面的比较电路的示例。
图6示出了根据本公开的某些方面的sigma-delta调制器的示例。
图7示出了根据本公开的某些方面的相位检测器的示例。
图8是示出根据本公开的某些方面的用于调整时钟数据恢复(CDR)电路的相位步长的方法的流程图。
具体实施方式
以下结合附图阐述的详细描述旨在作为各种配置的描述，而不旨在表示可以实践本文所描述的构思的仅有配置。详细描述包括具体细节，以便提供对各种构思的透彻理解。然而，对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践这些构思。在一些实例中，以框图形式示出了公知的结构和组件，以避免模糊这些构思。
图1示出了根据本公开的某些方面的时钟数据恢复(CDR)电路110的示例。CDR电路110包括采样器115、相位检测器125、环路滤波器135、积分器164和相位插值器170。CDR电路110可以用在接收器中以从由接收器接收的数据信号中恢复时钟信号，并且使用所恢复的时钟信号对数据信号进行采样，以从数据信号中恢复数据(例如数据位)。所恢复的数据可以被输出到接收器中的另一个组件(未示出)以进行进一步处理。
采样器115在接收器(例如，从高速串行数据链路或另一种类型的数据链路)处接收数据信号。在被输入到采样器115之前，数据信号可以在接收器处经历预处理(例如，均衡、放大、滤波等)。采样器115还从相位插值器170接收一组时钟信号172。采样器115使用该组时钟信号172对数据信号进行采样以获得数据样本和相位样本，如下面进一步讨论的。
在某些方面，该组时钟信号172包括在相位上均匀间隔开的多个时钟信号。在这方面，图2A示出了来自相位插值器170的该组时钟信号172包括被标记为“Clk_0°”、“Clk_90°”、“Clk_180°”和“Clk_270°”的四个时钟信号的示例。在该示例中，四个时钟信号间隔开90度，并且四个时钟信号中的每个时钟信号具有大约等于一个数据单元间隔(UI)的时钟周期。采样器115在时钟信号Clk_0°和Clk_180°的上升边缘上对数据信号进行采样，以获得数据信号的数据样本(在图2A中被标记为“idata[]”)。数据样本提供从数据信号中恢复的数据位。
采样器115还在时钟信号“Clk_90°”和“Clk_270°”的上升边缘上对数据信号进行采样，以获得数据信号的相位样本(在图2A中被标记为“qdata[]”)。相位检测器125使用相位样本来检测数据信号与时钟信号Clk_0°、Clk_90°、Clk_180°和Clk_270°之间的相位误差，如下面进一步讨论的。
图2A示出了时钟信号Clk_0°、Clk_90°、Clk_180°和Clk_270°与数据信号对准的理想情况。在理想情况下，时钟信号Clk_0°和Clk_180°的上升边缘大致以数据信号的数据眼为中心，并且时钟信号Clk_90°和Clk_270°的上升边缘近似以数据信号的转变为中心。图2B示出了时钟信号相对于数据信号提前的示例。图2C示出了时钟信号相对于数据信号延后的示例，如下面进一步讨论的。
采样器115将数据样本和相位样本120输出到相位检测器125。相位检测器125被配置为使用数据样本和相位样本120来检测数据信号和时钟信号之间的相位误差。在一个示例中，相位检测器125基于两个相邻数据样本的逻辑值和两个相邻数据样本之间的相位样本的逻辑值来确定相位误差。在这方面，图3中的表格图示了根据一个示例的相位检测器125的逻辑功能，其中两个相邻数据样本被标记为idata[n-1]和idata[n]，并且相位样本被标记为qdata[n]。在该示例中，相位检测器125需要数据转变以确定相位误差。换句话说，数据样本idata[n-1]和idata[n]的逻辑值需要不同，以便相位检测器125确定相位误差。另外，在该示例中，第一数据样本idata[n-1]是紧跟相位样本qdata[n]之前的数据样本，并且第二数据样本idata[n]是紧跟相位样本qdata[n]之后的数据样本。
如果第一数据样本idata[n-1]的逻辑值与相位样本qdata[n]的逻辑值相同并且与第二数据样本idata[n]的逻辑值不同，则相位检测器125确定该时钟信号的相位相对于图2A中所示的理想情况下的时钟信号的相位提前。在图2B中示出了这种情况的一个示例，其中第一数据样本idata[n-1]和相位样本qdata[n]对应于数据信号的相同值，并且在第一和第一数据样本之间的数据转变之前获取相位样本qdata[n]。在这种情况下，相位检测器125可以生成负1的相位误差值，指示时钟信号的相位提前。
如果第二数据样本idata[n]的逻辑值与相位样本qdata[n]的逻辑值相同并且与第一数据样本idata[n-1]的逻辑值不同，则相位检测器125确定该时钟信号的相位相对于图2A中所示的理想情况下的时钟信号的相位延后。在图2C中示出了这种情况的一个示例，其中第二数据样本idata[n]和相位样本qdata[n]对应于数据信号的相同值，并且在第一数据样本和第二数据样本之间的数据转变之后获取相位样本qdata[n]。在这种情况下，相位检测器125可以生成正1的相位误差值，指示时钟信号的相位延后。
如果第一数据样本和第二数据样本idata[n]和idata[n-1]的逻辑值相同，则相位检测器125可以生成指示保持状况的零。在这种情况下，相位检测器125没有足够的信息来确定相位误差。
在某些方面，相位检测器125针对数据信号的每N个周期(循环)以一个输出相位误差值的更新速率输出相位误差值130，其中N是整数。在一个示例中，相位检测器125可以针对每个输出相位误差值130生成N个相位误差值，并且基于N个相位误差值的多数表决来生成输出相位误差值130。输出相位误差值可以具有指示时钟信号延后的值1、指示时钟信号提前的值负1或指示保持状况的0的值。
相位检测器125的输出相位误差值130被输入到环路滤波器135。环路滤波器135包括比例路径140和积分路径150，如图1中所示。比例路径140包括具有比例增益phg的比例增益装置142。积分路径150包括具有frg积分增益的积分增益装置152和积分器154。积分路径150为CDR电路110提供频率跟踪。比例增益phg大于积分增益frg以提供足够的阻尼系数以获得环路稳定性。
环路滤波器135还包括求和器160，其将比例路径140的输出信号146和积分路径150的输出信号156组合以产生组合信号162。积分器164对组合信号162进行积分以产生相位插值器(PI)码，相位插值器(PI)码被输入到相位插值器170。
相位插值器170基于PI码调整时钟信号Clk_0°、Clk_90°、Clk_180°和Clk_270°的相位。更具体地，相位插值器170基于PI码将时钟信号Clk_0°、Clk_90°、Clk_180°和Clk_270°的相位移位相同的量。相位插值器170使用相位插值从多个输入时钟信号生成时钟信号Clk_0°、Clk_90°、Clk_180°和Clk_270°，并且基于PI码调整时钟信号Clk_0°、Clk_90°、Clk_180°和Clk_270°的相位。
在图1所示的示例中，CDR电路110实现具有由下式给出的环路增益的二阶数字锁相环(PLL)：
其中KPD是相位检测器125的增益，并且KPI是相位插值器170的增益。该环路提供负反馈，负反馈在减小数据信号与时钟信号Clk_0°、Clk_90°、Clk_180°和Clk_270°之间的相位误差的方向上调整时钟信号Clk_0°、Clk_90°、Clk_180°和Clk_270°的相位。相位误差对应于时钟信号的相位与图2A中所示的理想情况下时钟信号的相位的偏差。对于用于获得数据样本的时钟信号Clk_0°和Clk_180°的情况，相位误差可以对应于时钟信号Clk_0°和Clk_180°的上升边缘与数据信号的数据眼的中心的偏差。对于用于获得相位样本的时钟信号Clk_90°和Clk_270°的情况，相位误差可以对应于时钟信号Clk_90°和Clk_270°的上升边缘从数据信号的转变的中心的偏差。
在上面讨论的示例中，相位检测器125输出指示相位误差的方向(即，提前或延后)的相位误差值。然而，应当理解，本公开不限于该示例，并且相位检测器125可以输出也指示相位误差的幅度的相位误差值。
用于高速数据信令的各种标准(例如，USB 3.1)要求CDR电路110满足特定的频率跟踪范围。跟踪范围可以被定义为相位步长/相位更新周期。可以以单位间隔(UI)给出相位更新周期，其中一个UI对应于数据信号的一个周期(循环)。例如，4UI的相位更新周期指示CDR电路110每四个数据信号的周期更新相位。
也以单位间隔(UI)给出相位步长。例如，2/64UI的相位步长对应于数据信号的周期的2/64的相位步长。
对于5Gbs操作，4UI的相位更新周期和2/64UI的相位步长导致最大跟踪范围2/64/4＝7.8Kppm。这足以满足USB 3.1规范。
如果数据信号的频率从5Gbs增加到10Gbs(即，数据信号的频率加倍)，则CDR电路110需要以两倍的频率操作以便将相位更新周期保持在4UI。在这种情况下，CDR电路110需要更新相位的频率从1.25GHz(即，5GHz/4)增加到2.5GHz(即，10GHz/4)。增加的频率使得CDR电路110更难以满足定时要求并且增加功耗。
解决上述问题的一种方法是增加相位更新周期。这减慢了相位更新速率，使得CDR电路110更容易满足定时。例如，相位更新周期可以从4UI增加到6UI。然而，这种方法的问题在于跟踪范围减小。在该示例中，跟踪范围降低到2/64/6＝5.2Kppm，这不满足USB 3.1规范。可以通过增加相位步长来增加跟踪范围以满足规范。然而，增加相位步长会增加相位量化误差。
图4示出了根据本公开的某些方面的CDR电路410的示例。在图4的示例中，CDR电路410包括图1中所示的CDR电路110的组件。在图4中利用与图1中所示的相同的附图标记显示CDR电路410和110共同的组件。为简洁起见，此处不再重复对共同的组件的描述。
CDR电路410还包括相位步进调整器412和相位步进控制器440。相位步进调整器412被配置为在相位步进控制器440的控制下调整CDR电路410的相位步长。在图4所示的示例中，相位步进调整器412被放置在环路滤波器135和积分器164之间的CDR电路410的反馈回路中。相位步进控制器440被配置为从环路滤波器135的积分路径150的输出156感测CDR电路410的频率偏移，并且基于所感测的频率偏移来控制相位步进调整器412(并且因此控制CDR电路410的相位步长)，如下面进一步讨论的。
在图4中的示例中，相位步进调整器412包括第一相位步进路径415、第二相位步进路径420和多路复用器430。多路复用器430具有耦合到第一相位步进路径415的第一输入(被标记为“0”)，耦合到第二相位步进路径420的第二输入(被标记为“1”)，以及耦合到积分器164的输出432。多路复用器430还具有选择输入434，其接收来自相位步进控制器440的控制信号。多路复用器430被配置为基于来自相位步进控制器440的控制信号一次选择相位步进路径415和420中的一个，并且将所选择的路径耦合到多路复用器430的输出432。在图4的示例中，多路复用器430在控制信号为0时选择第一相位步进路径415，并在控制信号为1时选择第二相位步进路径420。
在图4的示例中，第二相位步进路径420包括增益为2的相位步进增益单元422。与选择第一相位步进路径415时的CDR电路410的相位步长相比，当选择第二相位步进路径420时，2的增益使CDR电路410的相位步长加倍。例如，如果当选择第一相位步进路径415时，CDR单元410具有2/32UI的相位步长，则当选择第二相位步进路径420时，CDR电路410具有2/16UI的相位步长。
相位步进控制器440包括比较电路450和sigma-delta调制器460。比较电路450具有耦合到环路滤波器135的积分路径150的输出156的输入452，以及输出454。因为积分路径150为CDR电路410提供频率跟踪，所以在积分路径150的输出处的信号水平表示CDR电路410的频率偏移。sigma-delta调制器460具有耦合到比较电路450的输出454的输入462，以及耦合到多路复用器430的选择输入434的输出464。sigma-delta调制器460对比较电路450的输出信号454执行sigma-delta调制，以生成控制信号464(例如，输出比特流)，控制信号464被输入到多路复用器430的选择输入434，如下面进一步讨论的。
在操作中，比较电路450将来自积分路径150的输出156的频率偏移与阈值进行比较。如果频率偏移高于阈值，则比较电路450将G的值输出到sigma-delta调制器460，并且如果频率偏移等于或低于阈值，则比较电路450将0的值输出到sigma-delta调制器460，其中G是多比特值。如面所讨论的，频率偏移可以由积分路径150的输出156处的信号水平给出。
因此，当频率偏移等于或低于阈值时，比较电路450将0的值输出到sigma-delta调制器460。在某些方面，sigma-delta调制器460输出0的比特流，0的比特流被输入到多路复用器430的选择输入434。这使得多路复用器430选择第一相位步进路径415。因此，当频率偏移等于或低于阈值时，CDR电路的相位步长410与图1中的CDR电路110相同。阈值的值可以被设置成使得当CDR电路410的频率偏移等于或低于阈值时，由第一相位步进路径415提供的相位步长为CDR电路410提供足够的频率跟踪范围。
当频率偏移高于阈值时，比较电路450将G的值输出到sigma-delta调制器460。在某些方面，sigma-delta调制器460对G的输入值执行sigma-delta调制，以将G的值转换成1和0的输出比特流，1和0的输出比特流被输入到多路复用器430的选择输入434。这使得多路复用器430在第一相位步进路径415和第二相位步进路径420之间动态切换。
sigma-delta调制器460的输出比特流中的1的密度取决于G的值，其中1的密度是输出比特流中的1的比例相对于输出比特流中的0的比例。G的值越大，输出比特流中的1的密度越大，因此，多路复用器430选择第二相位步进路径420的时间的百分比越大。G的值越小，输出比特流中的1的密度越小，因此，多路复用器430选择第二相位步进路径420的时间的百分比越小。
在某些方面，输出比特流中的1和0是不均匀的。换句话说，1和0不均匀地分布在输出比特流中。例如，如果输出比特流具有相等数目的1和0，则输出比特流不包括每隔一位一个1或每隔一位一个0(即，两个以上的连续位可以是全1或者全0)。
在动态切换期间，CDR电路410的时间平均相位步长取决于多路复用器430选择第二相位步进路径420的时间的百分比，而该百分比又取决于sigma-delta调制器460的输出比特流中的1的密度。输出比特流中的1的密度越高，多路复用器430选择第二相位步进路径420的时间的百分比越大，并且因此，CDR电路410的时间平均相位步长越大。因为输出比特流中的1的密度取决于比较电路450输出的G的值，所以CDR电路410的时间平均相位步长也取决于G的值。G的值越大，CDR电路410的时间平均相位步长越大。因此，G的值可以用于在动态切换期间控制CDR电路410的时间平均相位步长。
时间平均相位步长在由第一相位步进路径415提供的相位步长和由第二相位步进路径420提供的相位步长之间。因此，对于图4中所示的示例，其中第二相位步进路径420的相位步长增益为2，时间平均相位步长是由第一相位步进路径415提供的相位步长的M倍，其中M是1和2之间的数。随着G的值增加，CDR电路410的时间平均相位步长接近由第一相位步进路径415提供的相位步长的两倍，因为更频繁地选择第二相位步进路径420。
上面讨论的CDR电路410的时间平均相位步长可以是在等于一个相位误差更新周期或多个相位误差更新的时间段上的CDR电路410的相位步长的时间平均。在该示例中，一个相位误差更新周期是相位检测器125输出的输出相位误差值的更新之间的时间段。
因此，当频率偏移超过阈值时，sigma-delta调制器460在第一相位步进路径415和第二相位步进路径420之间动态地切换相位步进调整器412。换句话说，sigma-delta调制器460在第一相位步长和第二相位步长之间动态地切换相位步进调整器412，其中第一相位步长是由第一相位步进路径415提供的相位步长，第二相位步长是由第二相位步进路径420提供的相位步长。在图4所示的示例中，第二相位步长是第一相位步长的两倍。该切换生成在第一相位步长和第二相位步长之间的时间平均相位步长，其中时间平均相位步长取决于由比较电路450输出的G的值。
时间平均相位步长大于第一相位步长(假设至少在一些时间选择第二相位步进路径420)，并且因此增加了CDR电路410的频率跟踪范围。时间平均相位步长越大，频率跟踪范围的增加越大。因此，当CDR电路410的频率偏移超过阈值时，相位步进调整器412和相位步进控制器440增加CDR电路410的频率跟踪范围。
当频率偏移超过阈值时，CDR电路410的频率跟踪范围的增加取决于时间平均相位步长，而时间平均相位步长又取决于G的值。在这方面，G的值可以被设置成使得CDR电路410的增加的频率跟踪范围达到(满足)由标准(例如，USB 3.1规范)指定的频率跟踪范围。例如，如果第一相位步长的1.5倍的相位步长实现了由标准指定的频率跟踪范围，则G的值可以被设置为导致时间平均相位步长大约为第一相位步长的1.5倍的值。
在某些方面，sigma-delta调制器460将量化噪声推(成形)到高于CDR环路的带宽的频率。结果，被推到较高频率的量化噪声被CDR环路滤除，从而减少了量化噪声。因此，当频率偏移超过阈值时，sigma-delta调制器460允许增加相位步长以增加跟踪范围，同时减小量化噪声。
尽管上面使用针对第二相位步进路径420的相位步进增益为2的示例讨论了本公开的实施例，但是应当理解，本公开的实施例不限于该示例。因此，应当理解，第二相位步进路径420中的相位步进增益单元422可以具有除了2以外的相位步进增益(例如，4的相位步进增益)。
尽管在上面的示例中使用sigma-delta调制将比较电路450的输出信号454转换成用于多路复用器430的控制信号464，但是应当理解，本公开不限于sigma-delta调制。因此，应当理解，相位步进控制器440可以包括另一种类型的调制器，以将比较电路450的输出信号454转换成用于多路复用器430的控制信号464。该调制器可以采用将量化噪声推到高于CDR环路的带宽的频率的调制方案，以减少量化噪声。
图5示出了根据本公开的某些方面的比较电路450的示例性实施方式。在该示例中，比较电路450包括比较器510和增益单元530。比较器510具有接收来自环路滤波器135(图5中未示出)的积分路径150的频率偏移的第一输入(被标记为“A”)、接收阈值的第二输入(被标记为“B”)和输出(被标记为“Q”)。阈值可以是被存储在耦合到比较器510的第二输入的寄存器520中的多比特值。增益单元530具有耦合到比较器510的输出的输入532，以及耦合到比较电路450的输出454的输出534。增益单元530被配置为将增益G应用于比较器510的输出。
在操作中，比较器510被配置为将在比较器的第一输入处的频率偏移与在比较器的第二输入处的阈值进行比较。如果频率偏移等于或小于阈值，则比较器510向增益单元530输出0(即，Q＝0)。在这种情况下，增益单元530将0的值输出到比较电路450的输出454，并且多路复用器430选择第一路径415。如果频率偏移高于阈值，则比较器510向增益单元530输出正1(即，Q＝1)。在这种情况下，增益单元530将G的值输出到比较电路450的输出454。值G由sigma-delta调制器460转换成0和1的序列。多路复用器430由在sigma-delta调制器460的输出464处的序列动态控制。
图6示出了根据本公开的某些方面的sigma-delta调制器460的示例性实施方式。在该示例中，sigma-delta调制器460包括减法器610、积分器620、比较器650和数字-数字转换器(DDC)660。
在操作中，DDC 660接收sigma-delta调制器460的输出信号464(例如，输出比特流)，并对输出信号464执行数字-数字转换以将输出信号464的值(例如，比特值)转换成相应的反馈值，该反馈值被反馈回减法器610。每个反馈值可以具有两个值中的一个(例如，1或0)，这取决于输出信号的相应值。每个反馈值可以是单比特值或多比特值。减法器610从sigma-delta调制器460的输入信号452中减去每个反馈值以获得差值。
积分器620对来自减法器610的差值进行积分，并将得到的积分值输出到比较器650。在图6的示例中，积分器620包括加法器630和触发器640。触发器640具有数据输入(被标记为“D”)、输出(被标记为“Q”)以及耦合到sigma-delta时钟的输入642。触发器640被配置为在sigma-delta时钟信号的每个上升边缘上锁存在触发器640的数据输入处的值，并且在触发器640的输出处输出锁存的值。加法器630被配置为将触发器640的输出与减法器610的输出相加，并且将得到的和输出到触发器640的数据输入。这种配置使加法器630和触发器640以sigma-delta时钟信号的频率累加来自减法器610的差值。结果，积分器620以每个sigma-delta时钟信号周期(循环)一个积分值的速率将积分值更新到比较器650。
比较器650将来自积分器620的每个积分值与sigma-delta阈值进行比较(不要与比较电路450的阈值混淆)。如果积分值低于sigma-delta阈值，则比较器650向sigma-delta调制器460的输出464输出0。如果积分值等于或高于sigma-delta阈值，则比较器650向sigma-delta调制器460的输出464输出1。sigma-delta阈值可以是单比特值或多比特值。由于来自积分器620的积分值以每个sigma-delta时钟信号周期(循环)一个积分值的速率更新，因此比较器650的输出(并且因此sigma-delta调制器460的输出)以每个sigma-delta时钟信号周期(循环)一个输出值的速率更新。
如上面所讨论的，在相位步进调整器412的动态切换期间，sigma-delta调制器460的输出比特流中的1的密度取决于由比较电路450输出的G的值。在图6所示的示例中，在相位步进调整器412的动态切换期间，sigma-delta调制器460的输出比特流中的1的密度还取决于比较器650所使用的sigma-delta阈值。更具体地，输出比特流中的1的密度取决于G的值与sigma-delta阈值的值的比率。比率越大，输出比特流中的1的密度越大，并且比率越低，输出比特流中的1的密度越小。因此，在该示例中，在相位步进调整器412的动态切换期间，可以通过设置G的值与sigma-delta阈值的值的比率来对应地将CDR电路410的时间平均相位步长设置为期望值。
图6示出了利用单阶sigma-delta调制器实施sigma-delta调制器460的示例。然而，应当理解，sigma-delta调制器460不限于该示例，并且可以利用包括两个以上积分器的更高阶的sigma-delta调制器来实施。
图7示出了根据本公开的某些方面的相位检测器125的示范性实施方式。在该示例中，相位检测器125包括相位检测器710和多数表决电路720的组。相位检测器710中的每个相位检测器可以是bang-bang相位检测器(在图7中被标记为“！！相位检测器”)或其他类型的相位检测器。
在操作中，相位检测器710从采样器115接收数据样本和相位样本，并将多个相位误差值输出到多数表决电路720。例如，对于输出相位误差值130的每个更新周期，相位检测器710可以并行地生成N个相位误差值，并且将N个相位误差值输出到多数表决电路720。然后，多数表决电路720可以对N个相位误差值执行多数表决以生成输出相位误差值130。在该示例中，N个相位误差值可以以N个连续相位样本为基础，其中相位检测器710中的每个相位检测器使用N个连续相位样本中的相应的一个相位样本来生成N个相位误差中的相应的一个相位误差。相位检测器710中的每个相位检测器可以使用相应的相位样本、紧跟在相应的相位样本之前的数据样本以及紧跟在相应的相位样本之后的数据样本(例如，根据图3中所示的表格)来生成相应的相位误差值。
图8是说明根据本公开的某些方面的用于调整时钟数据恢复(CDR)电路的相位步长的方法800的流程图。方法800可以由相位步进调整器412和相位步进控制器440执行。
在步骤810，CDR电路的频率偏移被感测。例如，感测频率偏移可以包括感测CDR电路的环路滤波器(例如，环路滤波器135)的积分路径(例如，积分路径150)上的信号水平。
在步骤820，基于所感测的频率偏移来调整CDR电路的相位步长。例如，调整相位步长可以包括使用调制器(例如，sigma-delta调制器460)，基于所感测的频率偏移在第一相位步长和第二相位步长之间切换CDR电路。
在某些方面，在步骤820处调整相位步长可以包括比较所感测的频率偏移与阈值，基于该比较生成输入信号(例如，信号454)，利用调制器调制该输入信号以生成控制信号(例如，信号464)，并且基于控制信号在第一相位步长和第二相位步长之间切换CDR电路。例如，如果所感测的频率偏移大于阈值，则输入信号可以具有第一输入值(例如，G)，并且如果所感测的频率偏移小于阈值，则输入信号可以具有第二输入值(例如，0)。调制可以包括sigma-delta调制或其他类型的调制。
在本公开内容中，词语“示例性”用于表示“用作示例、实例或说明”。本文描述为“示例性”的任何实施方式或方面不必须被解释为比本公开的其他方面优选的或有利。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中用于指代两个组件之间的直接或间接耦合。术语“电路”被广泛使用，并且旨在覆盖电气设备和导体的硬件实施方式，当被连接和被配置时，使得该电气设备和导体能够执行本公开中描述的功能。术语“电路”还旨在覆盖软件实施方式，其中处理器通过执行包括用于执行功能的代码的软件来执行本文描述的功能。软件可以被存储在计算机可读存储介质上，诸如RAM、ROM、EEPROM、光盘和/或磁盘。
应当理解，本公开不限于本文公开的方法中的步骤的特定顺序或层次。应当理解，基于设计偏好，可以重新排列方法中的步骤的特定顺序或层次。所附方法权利要求以样本顺序呈现各个步骤的要素，并且不意味着受限于所呈现的特定顺序或层次，除非在其中具体叙述。
提供对本公开的之前的描述是为了使本领域技术人员能够制作或使用本公开。对本领域技术人员显而易见的是，在不脱离本公开的精神或范围的情况下，可以对本公开进行各种修改，并且本文定义的一般原理可以应用于其他变型。因此，本公开不旨在受限于本文描述的示例，而是与符合本文公开的原理和新颖特征的最宽范围相一致。

Claims (26)

1.一种用于调整时钟数据恢复(CDR)电路的相位步长的方法，包括：
感测所述CDR电路的频率偏移；以及
基于所感测的所述频率偏移调整所述CDR电路的所述相位步长。
2.根据权利要求1所述的方法，其中调整所述CDR电路的所述相位步长包括：
使用调制器，基于所感测的所述频率偏移，在第一相位步长和第二相位步长之间切换所述CDR电路。
3.根据权利要求2所述的方法，其中所述调制器包括sigma-delta调制器。
4.根据权利要求2所述的方法，其中基于所感测的所述频率偏移在所述第一相位步长和所述第二相位步长之间切换所述CDR电路包括：
比较所感测的所述频率偏移与阈值；
基于所述比较生成输入信号；
利用所述调制器调制所述输入信号以生成控制信号；以及
基于所述控制信号在所述第一相位步长和所述第二相位步长之间切换所述CDR电路。
5.根据权利要求4所述的方法，其中如果所感测的所述频率偏移大于所述阈值，则所述输入信号具有第一输入值，并且如果所感测的所述频率偏移小于所述阈值，则所述输入信号具有第二输入值。
6.根据权利要求5所述的方法，其中所述调制器包括sigma-delta调制器。
7.根据权利要求2所述的方法，其中在所述第一相位步长和所述第二相位步长之间切换所述CDR电路包括：
在第一相位步进路径和第二相位步进路径之间切换所述CDR电路，所述第一相位步进路径提供所述第一相位步长，并且所述第二相位步进路径提供所述第二相位步长。
8.根据权利要求1所述的方法，其中感测所述CDR电路的所述频率偏移包括：
感测所述CDR电路的环路滤波器的积分路径上的信号水平。
9.根据权利要求8所述的方法，其中基于所述频率偏移调整所述CDR电路的所述相位步长包括：
比较所感测的所述信号水平与阈值；
基于所述比较生成输入信号；
利用调制器调制所述输入信号以生成控制信号；以及
基于所述控制信号在第一相位步长和第二相位步长之间切换所述CDR电路。
10.根据权利要求9所述的方法，其中所述调制器包括sigma-delta调制器。
11.根据权利要求9所述的方法，其中如果所感测的所述信号水平大于所述阈值，则所述输入信号具有第一输入值，并且如果所感测的所述信号水平小于所述阈值，则所述输入信号具有第二输入值。
12.根据权利要求11所述的方法，其中所述调制器包括sigma-delta调制器。
13.一种装置，包括：
相位步进调整器，被配置为调整时钟数据恢复(CDR)电路的相位步长；和
相位步进控制器，被配置为感测所述CDR电路的频率偏移，并且被配置为控制所述相位步进调整器以基于所感测的所述频率偏移来调整所述CDR电路的所述相位步长。
14.根据权利要求13所述的装置，其中所述相位步进调整器被配置为通过在第一相位步长与第二相位步长之间切换所述CDR电路来调整所述CDR电路的所述相位步长。
15.根据权利要求14所述的装置，其中所述相位步进控制器包括：
比较电路，被配置为比较所感测的所述频率偏移与阈值，并且被配置为基于所述比较生成输入信号；以及
调制器，被配置为调制所述输入信号以生成控制信号，其中所述相位步进调整器基于所述控制信号在所述第一相位步长和所述第二相位步长之间切换所述CDR电路。
16.根据权利要求15所述的装置，其中所述调制器包括sigma-delta调制器。
17.根据权利要求15所述的装置，其中如果所感测的所述频率偏移大于所述阈值，则所述输入信号具有第一输入值，并且如果所感测的所述频率偏移小于所述阈值，则所述输入信号具有第二输入值。
18.根据权利要求15所述的装置，其中所述相位步进调整器包括：
提供所述第一相位步长的第一相位步进路径；
提供所述第二相位步长的第二相位步进路径；以及
多路复用器，被配置为基于所述控制信号在所述第一相位步进路径和所述第二相位步进路径之间进行选择。
19.根据权利要求18所述的装置，其中所述相位步进调整器被耦合在所述CDR电路的环路滤波器和积分器之间。
20.根据权利要求13所述的装置，其中所述相位步进控制器包括：
比较电路，被配置为比较所感测的所述频率偏移与阈值，并且被配置为基于所述比较生成输入信号；以及
调制器，被配置为调制所述输入信号以生成控制信号，其中所述相位步进调整器基于所述控制信号调整所述CDR电路的所述相位步长。
21.根据权利要求20所述的装置，其中所述调制器包括sigma-delta调制器。
22.根据权利要求20所述的装置，其中如果所感测的所述频率偏移大于所述阈值，则所述输入信号具有第一输入值，并且如果所感测的所述频率偏移小于所述阈值，则所述输入信号具有第二输入值。
23.根据权利要求13所述的装置，其中所述CDR电路的所感测的所述频率偏移包括在所述CDR电路的环路滤波器的积分路径上的所感测的信号水平。
24.根据权利要求23所述的装置，其中所述相位步进控制器包括：
比较电路，被配置为比较所感测的所述信号水平与阈值，并且被配置为基于所述比较生成输入信号；以及
调制器，被配置为调制所述输入信号以生成控制信号，其中所述相位步进调整器基于所述控制信号调整所述CDR电路的所述相位步长。
25.根据权利要求24所述的装置，其中所述调制器包括sigma-delta调制器。
26.根据权利要求24所述的装置，其中如果所感测的所述信号水平大于所述阈值，则所述输入信号具有第一输入值，并且如果所感测的所述信号水平小于所述阈值，则所述输入信号具有第二输入值。
CN201880009235.3A 2017-02-01 2018-01-12 具有非均匀时钟跟踪的时钟数据恢复 Active CN110235408B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/422,050 2017-02-01
US15/422,050 US10084621B2 (en) 2017-02-01 2017-02-01 Clock data recovery with non-uniform clock tracking
PCT/US2018/013636 WO2018144207A1 (en) 2017-02-01 2018-01-12 Clock data recovery with non-uniform clock tracking

Publications (2)

Publication Number Publication Date
CN110235408A true CN110235408A (zh) 2019-09-13
CN110235408B CN110235408B (zh) 2021-08-06

Family

ID=61163795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880009235.3A Active CN110235408B (zh) 2017-02-01 2018-01-12 具有非均匀时钟跟踪的时钟数据恢复

Country Status (4)

Country Link
US (1) US10084621B2 (zh)
EP (1) EP3577847B1 (zh)
CN (1) CN110235408B (zh)
WO (1) WO2018144207A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112350726A (zh) * 2020-10-30 2021-02-09 重庆睿歌微电子有限公司 基于二阶跟踪环的插值系统及方法
CN112558018A (zh) * 2020-12-08 2021-03-26 深圳市虹远通信有限责任公司 多系统间时钟与秒脉冲高精度对齐的方法、处理器及系统
WO2024067768A1 (zh) * 2022-09-30 2024-04-04 深圳市中兴微电子技术有限公司 突发模式数据时钟恢复模块、方法以及光线路终端

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10637637B2 (en) * 2018-09-24 2020-04-28 Qualcomm Incorporated Fixing dead-zone in clock data recovery circuits
US10868547B2 (en) 2018-09-25 2020-12-15 Stmicroelectronics (Grenoble 2) Sas Device for determining a propagation time
US10601575B1 (en) * 2019-01-31 2020-03-24 Marvell International Ltd. Oscillator calibration structure and method
KR102855183B1 (ko) * 2021-06-15 2025-09-03 삼성전자주식회사 신호 수신 장치
US11533062B1 (en) 2021-06-29 2022-12-20 Rockwell Collins, Inc. Non-uniform sampling photonic analog-to-digital converter
EP4181454B1 (en) * 2021-11-11 2025-09-10 Samsung Electronics Co., Ltd. Digital loop filter of low latency and less operation and clock data recovery circuit including the same
US12278639B1 (en) * 2023-10-16 2025-04-15 Faraday Technology Corp. Wide frequency range burst mode clock and data recovery circuit using clock to data delay compensation method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050069071A1 (en) * 2003-09-30 2005-03-31 Dennis Kim Clock-data recovery ("CDR") circuit, apparatus and method for variable frequency data
US20070153837A1 (en) * 2005-12-30 2007-07-05 Alon Meir Device, system and method of frequency tracking for clock and data recovery
US20070263757A1 (en) * 2001-07-10 2007-11-15 Dally William J Digital clock recovery circuit
US20090086868A1 (en) * 2007-09-28 2009-04-02 Kabushiki Kaisha Toshiba Clock data recovery circuit
CN103293537A (zh) * 2012-03-05 2013-09-11 安凯(广州)微电子技术有限公司 一种高效的gps数字跟踪方法以及gps数字跟踪环
CN104126283A (zh) * 2012-02-21 2014-10-29 高通股份有限公司 时钟恢复的频率偏移的自动检测和补偿
US20150304097A1 (en) * 2014-04-17 2015-10-22 Global Unichip Corporation Circuit and method for clock and data recovery

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7363563B1 (en) 2003-12-05 2008-04-22 Pmc-Sierra, Inc. Systems and methods for a built in test circuit for asynchronous testing of high-speed transceivers
US7315596B2 (en) 2004-02-17 2008-01-01 Texas Instruments Incorporated Interpolator based clock and data recovery (CDR) circuit with digitally programmable BW and tracking capability
US7053719B2 (en) * 2004-03-11 2006-05-30 Agilent Technologies, Inc. Controlling a voltage controlled oscillator in a bang-bang phase locked loop
US8279992B1 (en) 2008-11-24 2012-10-02 Nvidia Corporation Adaptive bandwidth clock and data recovery circuit and method
EP2536040B1 (en) 2011-06-16 2017-01-18 Ciena Luxembourg S.a.r.l. Zero mean carrier recovery
US9577816B2 (en) * 2012-03-13 2017-02-21 Rambus Inc. Clock and data recovery having shared clock generator
US9036764B1 (en) 2012-12-07 2015-05-19 Rambus Inc. Clock recovery circuit
US9325489B2 (en) * 2013-12-19 2016-04-26 Xilinx, Inc. Data receivers and methods of implementing data receivers in an integrated circuit
US9306730B1 (en) 2015-02-04 2016-04-05 Xilinx, Inc. Fractional-N PLL-based CDR with a low-frequency reference
EP3076553B1 (en) 2015-03-30 2021-04-14 Nxp B.V. Clock synchronizer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070263757A1 (en) * 2001-07-10 2007-11-15 Dally William J Digital clock recovery circuit
US20050069071A1 (en) * 2003-09-30 2005-03-31 Dennis Kim Clock-data recovery ("CDR") circuit, apparatus and method for variable frequency data
US20070153837A1 (en) * 2005-12-30 2007-07-05 Alon Meir Device, system and method of frequency tracking for clock and data recovery
US20090086868A1 (en) * 2007-09-28 2009-04-02 Kabushiki Kaisha Toshiba Clock data recovery circuit
CN104126283A (zh) * 2012-02-21 2014-10-29 高通股份有限公司 时钟恢复的频率偏移的自动检测和补偿
CN103293537A (zh) * 2012-03-05 2013-09-11 安凯(广州)微电子技术有限公司 一种高效的gps数字跟踪方法以及gps数字跟踪环
US20150304097A1 (en) * 2014-04-17 2015-10-22 Global Unichip Corporation Circuit and method for clock and data recovery

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112350726A (zh) * 2020-10-30 2021-02-09 重庆睿歌微电子有限公司 基于二阶跟踪环的插值系统及方法
CN112558018A (zh) * 2020-12-08 2021-03-26 深圳市虹远通信有限责任公司 多系统间时钟与秒脉冲高精度对齐的方法、处理器及系统
WO2024067768A1 (zh) * 2022-09-30 2024-04-04 深圳市中兴微电子技术有限公司 突发模式数据时钟恢复模块、方法以及光线路终端

Also Published As

Publication number Publication date
EP3577847B1 (en) 2020-11-18
WO2018144207A1 (en) 2018-08-09
US10084621B2 (en) 2018-09-25
US20180219704A1 (en) 2018-08-02
CN110235408B (zh) 2021-08-06
EP3577847A1 (en) 2019-12-11

Similar Documents

Publication Publication Date Title
CN110235408B (zh) 具有非均匀时钟跟踪的时钟数据恢复
CN101013893B (zh) 频率合成器
US7778375B2 (en) Clock generator and data recovery circuit using the same
US7733151B1 (en) Operating clock generation system and method for audio applications
US8373460B2 (en) Dual loop phase locked loop with low voltage-controlled oscillator gain
US7532697B1 (en) Methods and apparatus for clock and data recovery using a single source
US8803573B2 (en) Serializer-deserializer clock and data recovery gain adjustment
US7482880B2 (en) Frequency modulated output clock from a digital frequency/phase locked loop
JP2015513831A (ja) ポイントツーポイント通信における周波数オフセットの自動検出および補償
CN110635805B (zh) 用于提供时序恢复的装置和方法
CN105814797A (zh) 开关电容回路滤波器
US11728817B2 (en) Clock and data recovery devices with fractional-N PLL
US8279992B1 (en) Adaptive bandwidth clock and data recovery circuit and method
US8283984B2 (en) Method and apparatus of phase locking for reducing clock jitter due to charge leakage
US11658667B2 (en) Reduction of noise in output clock due to unequal successive time periods of a reference clock in a fractional-N phase locked loop
US8208596B2 (en) System and method for implementing a dual-mode PLL to support a data transmission procedure
WO2002078189A1 (en) Linear fast-locking digital phase detector
US8410834B2 (en) All digital serial link receiver with low jitter clock regeneration and method thereof
US7577193B2 (en) Adaptive equalizer
TW201112640A (en) ADC-based mixed-mode digital phase-locked loop
US7212048B2 (en) Multiple phase detection for delay loops
JP2003309543A (ja) クロック復元回路およびデータ受信回路
US20110254633A1 (en) Method and apparatus for alleviating charge leakage of vco for phase lock loop
US10291239B1 (en) Delta-sigma modulator having expanded fractional input range
CN115208393B (zh) 小数-n分频锁相环及小数-n分频锁相环系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant