CN119519687A - 一种具有对称式脉冲电流辅助结构的高压电平转换电路 - Google Patents

Abstract

本发明公开了一种具有对称式脉冲电流结构的高压电平转换电路，属于集成电路技术领域，该电路包括：电平转换模块、对称式脉冲电流辅助模块和锁存式输出模块。所述本发明的电平转换模块，改善了现有技术中当电源电压快速跳变时候电路可能发生误触发的缺陷，提高了电路的抗扰度。本发明的对称式脉冲电流辅助模块，克服了现有技术在输入信号的上升沿和下降沿传输延迟不对称的缺点，使得本发明在保证较高的传输速度的同时，保持了高度的传输延迟对称性，有效抑制高速电路中数字信号输入输出可能失真的问题。

Description

一种具有对称式脉冲电流辅助结构的高压电平转换电路

技术领域

本发明属于集成电路技术领域，更进一步涉及一种涉及转换电路技术领域中的一种具有对称式脉冲电流辅助结构的高压电平转换电路。本发明可用于DC-DC转换器、电机驱动器、栅极驱动器等高速电路中进行高压电平的转换。

背景技术

随着现代微电子技术的飞速发展，高压开关电源，特别是DC-DC降压变换器，被广泛应用于各种工业和消费电子产品中。高压DC-DC电源芯片通常由低压逻辑电路和高压驱动电路构成，低压逻辑通常为5V左右，而高压驱动信号可以高达几十伏甚至上百伏。因此，需要电平转换电路实现从低压电源轨到高压电源轨的转换。电平转换电路作为低压控制信号与高压驱动信号之间的传输桥梁，对整个电源芯片系统的性能起着至关重要的作用

传统的高压电平转换电路多采用交叉耦合结构，这种结构可以避免静态电流的产生，有助于降低系统功耗。然而，由于高压晶体管的寄生电容的存在，导致传统的交叉耦合结构，存在转换速度慢以及上升沿与下降沿的传输延迟不对称的缺点，由此产生高频的数字信号在传输过程中容易发生失真的问题。此外，在高压DC-DC电源芯片中，由于开关节点VSW的电压变化率很高，即dVSW/dt很高，传统交叉耦合结构的高压电平转换电路可能发生输出信号错误的问题，导致功率开关的异常关闭，造成变换器系统功能紊乱。

桂林电子科技大学在其申请的专利文献“一种宽范围高速双输出电平移位电路”(申请号202310762526.2，申请公布号CN 116633340 A)中公布了一种宽范围高速双输出电平移位电路。该电路采用交叉耦合结构，并且引入了瞬态增强结构，利用瞬态增强结构减少时延，使输入信号快速转换，利用上拉下拉电路进一步增加响应速度，实现了高速的电平移位。双输出结构的设计使得电路可以输出两路逻辑相反的信号。但是，该电路仍然存在的不足之处是，瞬态增强结构中上拉结构由电阻和PMOS构成，下拉结构由NMOS构成，其上拉速度和下拉速度区别很大，电路在上升沿和下降沿的传输延迟不对称，由此导致高频的数字信号在传输过程中发生失真。

长工微电子有限公司在其申请的专利文献“电平移位电路、电平移位器和降压型DCDC转换器”(申请号202310628578.0，申请公布号CN 116722859 A)中公开了一种高压电平转换电路。该电路包括信号输入口、上升沿触发电路、下降沿触发电路、第一电流镜、第二电流镜、锁存电路和屏蔽电路。该技术通过屏蔽电路在dVSW/dt很高时，令第一电流镜和第二电流镜截止，使得电流不会流向锁存电路达到电流屏蔽的效果，从而保证锁存电路的输出不因过大的dVSW/dt而出错，提高了电平转换电路的可靠性。但是，该电路仍然存在两点的不足之处，首先，由于屏蔽电路引入了较多的传输门，使得电平转换的速度变慢；此外，该电路存在信号上升沿与下降沿传输延迟不对称的问题，在高速信号的转换上仍有较大的限制。

南京市微盟电子有限公司在其申请的专利文献“一种高速低功耗高压电平移位电路”(申请号202310680026.4，申请公布号CN 116599517 A)中公开了一种高速低功耗的高压电平转换电路。该电路根据输入的信号，利用双脉冲产生电路输出脉冲信号，导通相应的通路，并向双脉冲锁存电路传输相应的信号，双脉冲锁存电路主要用于将接收的信号进行电平转换并输出。该电路通过阻值较大的电阻进行上拉，有效降低了功耗，利用箝位NMOS管的源漏寄生二极管加快了下拉速度，使得电平转换具备了较高的转换速度和较低的功率损耗。但是，该电路仍然存在两点的不足之处，该电路存在抗扰度差的问题，在dVsw/dt过高时可能引入较大的噪声，导致输出逻辑错误；同时，由于该电路的电阻上拉的速度与NMOS下拉的速度区别很大，导致该电路的上升沿和下降沿的传输延迟不对称问题更加严重。

发明内容

本发明的目的在于针对上述现有技术存在的不足，提供一种具有对称式脉冲电流辅助结构的高压电平转换电路，以解决现有电平转换器电路中电平转换的速度慢、抗扰性差、传输延迟不对称的问题。

实现本发明目的的思路是，本发明在传统高压电平转换电路基础上进行了改进，加入了对称式的脉冲电流辅助结构，对称式脉冲电流辅助结构在输入信号的上升沿和下降沿分别产生相应的脉冲电流，快速改变电平转换电路的输出节点电平的高低状态，从而解决了现有电平转换器电路中电平转换的速度慢。本发明加入了对称式脉冲电流辅助结构，由于脉冲电流辅助结构完全对称，在输入信号的上升沿和下降沿产生的脉冲电流大小完全一致，因此，电平转换电路的输出节点电平变换速度相同，解决了现有技术中传输延迟不对称的问题。本发明在电平转换电路中加入了箝位二极管，将晶体管的栅源电压限制在二极管的击穿电压范围之内，避免了发生高电压击穿的问题，提高了电平转换电路的抗扰度。

为了实现上述目的，本发明的高压电平转换电路包括电平转换模块、对称式脉冲电流辅助模块和锁存式输出模块。

所述电平转换模块，用于将输入信号从低电压域转换到高电压域；

所述对称式脉冲电流辅助模块，在输入信号的上升沿和下降沿分别产生大小一致的脉冲电流，快速改变电平转换电路输出节点电平的高低状态；

所述锁存式输出模块，用于接收电平转换模块的输出信号并进行整形后作为输出信号输出；

所述电平转换模块的两个输入端，一个接输入信号VIN，另一个输入端与对称式脉冲电流辅助模块的输出端相连；电平转换模块的输出端与锁存式输出模块的输入端相连；所述对称式脉冲电流辅助模块的输入端与输入信号VIN相连，对称式脉冲电流辅助模块的输出端与电平转换模块的一个输入端相连；所述锁存式输出模块的输入端与电平转换模块的输出端相连，锁存式输出模块的输出端与输出信号VOUT相连。

本发明与现有技术相比，具有如下优点：

第一，本发明提供的一种高压电平转换电路中引入了脉冲式电流辅助结构，在输入信号的上升沿和下降沿分别产生相应的脉冲电流，快速改变电平转换电路的输出节点电平的高低状态，克服了现有电平转换器电路中电平转换的速度慢的缺陷，使得本发明提高了电平转换的速度。

第二，由于本发明引入的脉冲电流辅助结构是完全对称的，产生的脉冲电流大小相等，因此，在输入信号的上升沿和下降沿，电平转换模块输出节点的上拉和下拉速度是一致的，克服了现有技术电平转换电路在输入信号上升沿和下降沿的传输延迟不相等的缺陷，有效抑制了高速电路中数字信号输入输出可能失真的问题，使得本发明在保证较高的电平转换速度的同时，保持了高度的传输延迟对称性。

第三，由于本发明在电平转换电路中加入了箝位二极管，将晶体管栅源电压限制在二极管的击穿电压范围之内，规避了现有技术可能发生高电压击穿的问题，使得本发明具有较高的抗扰性。

附图说明

图1是本发明电路的电原理图；

图2是本发明实施例的电路图；

图3是本发明实施例的波形图。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参照图1，对本发明整体电路的电原理做进一步的描述。

本发明的高压电平转换电路，包括电平转换模块、对称式脉冲电流辅助模块和锁存式输出模块。

电平转换模块，用于将输入信号从低压域转换到高压域。

对称式脉冲电流辅助模块：用于在输入信号的上升沿和下降沿分别产生大小一致的脉冲电流，输入到电平转换模块中提高电平转换的速度和传输延迟对称性。

锁存式输出模块：用于接收电平转换模块的输出信号并进行整形后作为输出信号输出。

所述高压电平转换电路中的电平转换模块有两个输入端，一个接输入信号VIN，另一个输入端与对称式脉冲电流辅助模块的输出端相连。所述电平转换模块的输出端与锁存式输出模块的输入端相连，所述对称式脉冲电流辅助模块的输入端与输入信号VIN相连，对称式脉冲电流辅助模块的输出端与电平转换模块的一个输入端相连。所述锁存式输出模块的输入端与电平转换模块的输出端相连，锁存式输出模块的输出端与输出信号VOUT相连。

参照图2，对本发明本发明实施例公开了一种高压电平转换电路的结构做进一步的详细描述。

所述电平转换模块包括低压电源轨的第一反相器I1、第一NMOS晶体管MN1、第二NMOS晶体管MN2、第三NMOS晶体管MN3、第四NMOS晶体管MN4、第一PMOS晶体管MP1、第二PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4、第五PMOS晶体管MP5、第六PMOS晶体管MP6、第一电阻R1、第二电阻R2、第一二极管Z1、第二二极管Z2。

所述第一反相器I1的输入端与输入信号VIN相连，输出端与第一NMOS管MN1的栅极相连。所述第一NMOS管MN1的栅极与反相器I1的输出端相连，源极与低压域的地VSSL相连，漏极与第三NMOS管MN3的源极相连。所述第二NMOS管MN2的栅极与输入信号VIN相连，源极与低压域的地VSSL相连，漏极与第四NMOS管MN4的源极相连。第三NMOS管MN3的栅极与低压域的电源VDDL相连，源极与第一NMOS管MN1的漏极相连，漏极与第一PMOS管MP1的漏极相连。所述第四NMOS管MN4的栅极与低压域的电源VDDL相连，源极与第二NMOS管MN2的漏极相连，漏极与第二PMOS管MN2的漏极相连。

所述第一PMOS管MP1的栅极与高压域的地VSSH相连，源极与节点A相连，漏极与第三NMOS管MN3的漏极相连；第二PMOS管MP2的栅极与高压域的地VSSH相连，源极与节点B相连，漏极与第四NMOS管MN2的漏极相连；第三PMOS管MP3的栅极与节点B相连，漏极与节点A相连；第四PMOS管MP4的栅极与节点A相连，源极与高压域的电源VDDH相连，漏极与节点B相连。

所述第一二极管Z1的正极与节点A相连，负极与高压域的电源VDDH相连；第二二极管Z2的正极与节点B相连，负极与高压域的电源VDDH相连。

具体的，第三NMOS管MN3、第四NMOS管MN4、第一PMOS管MP1、第二PMOS管MP2均为高压管，二极管Z1和Z2均为齐纳二极管。

所述节点A和节点B为电平转换模块的输出端，同时也是锁存式输出模块的输入端。所述节点A包括第一PMOS管MP1的源极、第三PMOS管MP3的漏极、第四PMOS管MP4的栅极、第十NMOS管MN10的漏极、第九PMOS管MP9的漏极、第一二极管Z1的正极和第一与非门N1的一个输入端。所述节点B包括第二PMOS管MP2的源极、第三PMOS管MP3的栅极、第四PMOS管MP4的漏极、第九NMOS管MP9的漏极、第十PMOS管MP10的漏极、第二二极管Z2的正极和第二与非门N2的一个输入端。

在本发明实施例的一种实施方式中，所述对称式脉冲电流辅助模块包括第一脉冲发生器、第二脉冲发生器、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、低压域的第二反相器I2、第一电阻R1、第二电阻R2。

所述第一脉冲发生器的输入端与输入信号VIN相连，输出端与第五NMOS管MN5的栅极相连。

所述第五NMOS管MN5的栅极与第一脉冲发生器的输出端相连，源极与第一电阻R1一端相连，漏极与第五PMOS管MP5的漏极相连。所述第七NMOS管MN7的栅极和漏极分别与第七PMOS管MP7的漏极和第九NMOS管MN9的栅极相连，源极与高压域的地VSSH相连。所述第九NMOS管MN9的栅极分别与第七NMOS管MN7的栅极和漏极以及第七PMOS管MP7的漏极相连，源极与高压域的地VSSH相连，漏极与节点B相连。

所述第五PMOS管MP5的栅极和漏极分别与第五NMOS管MN5的漏极、第七PMOS管MP7和第九PMOS管MP9的栅极相连，源极与高压域的电源VDDH相连。所述第七PMOS管MP7的栅极分别与第五NMOS管MN5的漏极、第五PMOS管MP5的漏极和栅极、第九PMOS管MP9的栅极相连，源极与高压域的电源VDDH相连，漏极与第七NMOS管MN7的栅极和漏极、第九NMOS管MN9的栅极相连。所述第九PMOS管MP9的栅极与第七PMOS管MP7的栅极、第五NMOS管MN5的漏极、第五PMOS管MP5的漏极和栅极相连，源极与高压域的电源VDDH相连，漏极与节点A相连。所述第一电阻R1连接在第五NMOS管MN5的源极和低压域的地之间。

所述第二反相器I2的输入端与输入信号VIN相连，输出端与第二脉冲发生器的输入端相连。第二脉冲发生器2的输入端与反相器I2的输出端相连，输出端与第六NMOS管MN6的栅极相连。

所述第六NMOS管MN6的栅极与第二脉冲发生器的输出端相连，源极与第二电阻R2一端相连，漏极与第六PMOS管MP6的漏极相连。所述第八NMOS管MN8的栅极和漏极分别与第八PMOS管MP8的漏极和第十NMOS管MN10的栅极相连，源极与高压域的地VSSH相连。所述第十NMOS管MN10的栅极分别与第八NMOS管MN8的栅极和漏极以及第八PMOS管MP8的漏极相连，源极与高压域的地VSSH相连，漏极与节点A相连。

所述第六PMOS管MP6的栅极和漏极分别与第六NMOS管MN6的漏极、第八PMOS管MP8和第十PMOS管MP10的栅极相连，源极与高压域的电源VDDH相连。所述第八PMOS管MP8的栅极分别与第六NMOS管MN6的漏极、第六PMOS管MP6的漏极和栅极、第十PMOS管MP10的栅极相连，源极与高压域的电源VDDH相连，漏极与第八NMOS管MN8的栅极和漏极、第十NMOS管MN10的栅极相连。所述第十PMOS管MP10的栅极与第六PMOS管MP6的栅极、第六NMOS管MN6的漏极、第六PMOS管MP6的漏极和栅极相连，源极与高压域的电源VDDH相连，漏极与节点B相连。所述第二电阻R2连接在第六NMOS管MN6的源极和低压域的地之间。

具体的，第七NMOS管MN7和第八NMOS管MN8均为高压管。第一、第二脉冲发生器均为上升沿触发，即在输入信号的上升沿产生高电平脉冲。

所述锁存式输出模块包括：高压域的第一与非门N1和第二与非门N2，高压域的第三反相器I3。

所述第一与非门N1的一个输入端与节点A相连，另一个输入端和第二与非门N2的输出端相连，输出端与第三反相器I3的输入端相连。所述第二与非门N2的一个输入端与节点B相连，另一个输入端和第一与非门N1的输出端相连，输出端和第一与非门N1的一个输入端相连。所述第三反相器I3的输入端和第一与非门N1的输出端相连，输出端作为最终输出信号VOUT。

本发明的实施例采取的技术方案是基于传统高压电平转换电路中，引入对称式脉冲电流辅助模块来加快电平转换的速度以及提高上升沿和下降沿的传输延迟对称性。所以该电路具有快的转换速度、高度的传输延迟对称性的优点。

本发明实施例的功能是将低压输入信号转换为高压输出信号，通过上述对本发明实施例的说明，如图2所示，当高压电源轨VDDH、VSSH与低压电源轨VDDL、VSSL是取定值时，可以得到图3。

图3是本发明实施例的输入信号状态翻转的波形图。由图3可以看出，输入端VIN电压工作在VSSL与VDDL之间，输出端VOUT电压工作在VSSH与VDDH之间。

结合图3的输入信号状态翻转波形图，对本发明实施例的工作原理进行详细描述。

当输入端由低电平VSSL跳转为高电平VDDL时，第二NMOS管MN2导通，缓慢下拉节点B，与此同时，输入信号经过对称式脉冲电流辅助模块中的第一脉冲发生器产生高电平脉冲并导通第五NMOS管MN5，继而产生一路脉冲电流Ipulse1。第七NMOS管MN7、第九NMOS管MN9、第五PMOS管MP5、第七PMOS管MP7、第九PMOS管MP9组成电流镜，复制脉冲电流并通过第九PMOS管MP9快速上拉节点A，通过第九NMOS管MN9快速下拉节点B。至此，锁存式输出模块的两个输入端分别被上拉至VDDH和下拉至VSSH，通过锁存式输出结构，输出信号由低电平VSSH跳变为高电平VDDH。当脉冲电流消失后，锁存式输出结构输入端的高低电平状态保持，脉冲电流持续时间短，整体功耗较低。

当输入端由高电平VDDL跳转为低电平VSSL时，第一NMOS管MN1导通，缓慢下拉节点A，与此同时，输入信号经过对称式脉冲电流辅助模块中的脉冲发生器2产生高电平脉冲并导通第六NMOS管MN6，继而产生一路脉冲电流Ipulse2。第八NMOS管MN8、第十NMOS管MN10、第六PMOS管MP6、第八PMOS管MP8、第十PMOS管MP10组成电流镜，复制脉冲电流并通过第十PMOS管MP10快速上拉节点B，第十NMOS管MN10快速下拉节点A。至此锁存式输出结构的第二和第一输入端分别被上拉至VDDH和下拉至VSSH，通过锁存式输出结构，输出信号由高电平VDDH跳变为低电平VSSH。当脉冲电流消失后，锁存式输出结构输入端的高低电平状态保持，同样地，脉冲电流持续时间短，整体功耗较低。

对于DC-DC电源芯片的应用，高压电源轨VSSH突然从高压跳转至低压时，由于寄生电容的存在，可能会使第三PMOS管MP3与第四PMOS管MP4栅极电位与VDDH的差值突然增大，这时第一二极管Z1和第二二极管Z2反向击穿，将第三PMOS管MP3和第四PMOS管MP4的栅源电压箝位在6V左右，不会发生器件损坏，提高了电平转换电路的抗扰度。

上述实施例仅为本发明的一种实现方式，应当理解，本领域的技术人员无需创造性劳动就可以根据本发明的基本原理、结构，进行形式和细节上的改变。因此，由本发明思想引申出的修正和改变仍在本发明的权利要求保护范围之内。

Claims (9)

1.一种具有对称式脉冲电流辅助结构的高压电平转换电路，包括：电平转换模块、锁存式输出模块，其特征在于，还包括对称式脉冲电流辅助模块；其中，

所述电平转换模块，用于将输入信号从低电压域转换到高电压域；

所述对称式脉冲电流辅助模块，在输入信号的上升沿和下降沿分别产生大小一致的脉冲电流，快速改变电平转换电路输出节点电平的高低状态；

所述锁存式输出模块，用于接收电平转换模块的输出信号并进行整形后作为输出信号输出。

2.根据权利要求1所述的一种具有对称式脉冲电流辅助结构的高压电平转换电路，其特征在于，所述高压电平转换电路中的电平转换模块有两个输入端，一个接输入信号VIN，另一个输入端与对称式脉冲电流辅助模块的输出端相连；所述电平转换模块的输出端与锁存式输出模块的输入端相连；所述对称式脉冲电流辅助模块的输入端与输入信号VIN相连，对称式脉冲电流辅助模块的输出端与电平转换模块的一个输入端相连；所述锁存式输出模块的输入端与电平转换模块的输出端相连，锁存式输出模块的输出端与输出信号VOUT相连。

3.根据权利要求1所述的一种具有对称式脉冲电流辅助结构的高压电平转换电路，其特征在于，所述电平转换模块包括低压电源轨的第一反相器I1、第一NMOS晶体管MN1、第二NMOS晶体管MN2、第三NMOS晶体管MN3、第四NMOS晶体管MN4、第一PMOS晶体管MP1、第二PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4、第五PMOS晶体管MP5、第六PMOS晶体管MP6、第一电阻R1、第二电阻R2、第一二极管Z1、第二二极管Z2；

所述第一反相器I1的输入端与输入信号VIN相连，输出端与第一NMOS管MN1的栅极相连；所述第一NMOS管MN1的源极与低压域的地VSSL相连，漏极与第三NMOS管MN3的源极相连；所述第二NMOS管MN2的栅极与输入信号VIN相连，源极与低压域的地VSSL相连，漏极与第四NMOS管MN4的源极相连；所述第三NMOS管MN3的栅极与低压域的电源VDDL相连，源极与第一NMOS管MN1的漏极相连，漏极与第一PMOS管MP1的漏极相连；所述第四NMOS管MN4的栅极与低压域的电源VDDL相连，源极与第二NMOS管MN2的漏极相连，漏极与第二PMOS管MN2的漏极相连；

所述第一PMOS管MP1的栅极与高压域的地VSSH相连，源极与节点A相连，漏极与第三NMOS管MN3的漏极相连；所述第二PMOS管MP2的栅极与高压域的地VSSH相连，源极与节点B相连，漏极与第四NMOS管MN4的漏极相连；所述第三PMOS管MP3的栅极与节点B相连，漏极与节点A相连；所述第四PMOS管MP4的栅极与节点A相连，源极与高压域的电源VDDH相连，漏极与节点B相连；

所述第一二极管Z1的正极与节点A相连，负极与高压域的电源VDDH相连；所述第二二极管Z2的正极与节点B相连，负极与高压域的电源VDDH相连。

4.根据权利要求3所述的一种具有对称式脉冲电流辅助结构的高压电平转换电路，其特征在于，所述第三NMOS晶体管MN3、第四NMOS晶体管MN4、第一PMOS晶体管MP1、第二PMOS晶体管MP2均为高压晶体管。

5.根据权利要求3所述的一种具有对称式脉冲电流辅助结构的高压电平转换电路，其特征在于，所述第一二极管Z1、第二二极管Z2均为齐纳二极管。

6.根据权利要求1所述的一种具有对称式脉冲电流辅助结构的高压电平转换电路，其特征在于，所述对称式脉冲电流辅助模块包括第一脉冲发生器、第二脉冲发生器、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、低压域的第二反相器I2、第一电阻R1、第二电阻R2；

所述第一脉冲发生器的输入端与输入信号VIN相连，输出端与第五NMOS管MN5的栅极相连；所述第五NMOS管MN5的源极与第一电阻R1一端相连，漏极与第五PMOS管MP5的漏极相连；所述第七NMOS管MN7的栅极和漏极分别与第七PMOS管MP7的漏极和第九NMOS管MN9的栅极相连，源极与高压域的地VSSH相连；所述第九NMOS管MN9的栅极与第七NMOS管MN7的栅极和漏极以及第七PMOS管MP7的漏极相连，源极与高压域的地VSSH相连，漏极与节点B相连；

所述第五PMOS管MP5的栅极和漏极与第五NMOS管MN5的漏极、第七PMOS管MP7和第九PMOS管MP9的栅极相连，源极与高压域的电源VDDH相连；所述第七PMOS管MP7的栅极与第五NMOS管MN5的漏极、第五PMOS管MP5的漏极和栅极、第九PMOS管MP9的栅极相连，源极与高压域的电源VDDH相连，漏极与第七NMOS管MN7的栅极和漏极、第九NMOS管MN9的栅极相连；所述第九PMOS管MP9的栅极与第七PMOS管MP7的栅极、第五NMOS管MN5的漏极、第五PMOS管MP5的漏极和栅极相连，源极与高压域的电源VDDH相连，漏极与节点A相连；所述第一电阻R1连接在第五NMOS管MN5的源极和低压域的地之间；

所述第二反相器I2的输入端与输入信号VIN相连，输出端与第二脉冲发生2的输入端相连；第二脉冲发生器的输出端与第六NMOS管MN6的栅极相连；

所述第六NMOS管MN6的栅极与第二脉冲发生器的输出端相连，源极与第二电阻R2一端相连，漏极与第六PMOS管MP6的漏极相连；所述第八NMOS管MN8的栅极和漏极分别与第八PMOS管MP8的漏极和第十NMOS管MN10的栅极相连，源极与高压域的地VSSH相连；所述第十NMOS管MN10的栅极与第八NMOS管MN8的栅极和漏极以及第八PMOS管MP8的漏极相连，源极与高压域的地VSSH相连，漏极与节点A相连；

所述第六PMOS管MP6的栅极和漏极分别与第六NMOS管MN6的漏极、第八PMOS管MP8和第十PMOS管MP10的栅极相连，源极与高压域的电源VDDH相连；所述第八PMOS管MP8的栅极分别与第六NMOS管MN6的漏极、第六PMOS管MP6的漏极和栅极、第十PMOS管MP10的栅极相连，源极与高压域的电源VDDH相连，漏极与第八NMOS管MN8的栅极和漏极、第十NMOS管MN10的栅极相连；所述第十PMOS管MP10的栅极与第六PMOS管MP6的栅极、第六NMOS管MN6的漏极、第六PMOS管MP6的漏极和栅极相连，源极与高压域的电源VDDH相连，漏极与节点B相连；第二电阻R2连接在第六NMOS管MN6的源极和低压域的地之间。

7.根据权利要求4所述的一种具有对称式脉冲电流辅助结构的高压电平转换电路，其特征在于，所述第七NMOS晶体管MN7和第八NMOS晶体管MN8均为高压晶体管。

8.根据权利要求5所述的一种具有对称式脉冲电流辅助结构的高压电平转换电路，其特征在于，所述第一、第二脉冲发生器均为上升沿触发，即在输入信号的上升沿产生高电平脉冲。

9.根据权利要求1所述的一种具有对称式脉冲电流辅助结构的高压电平转换电路，其特征在于，所述锁存式输出模块包括高压域的第一与非门N1和第二与非门N2，高压域的第三反相器I3；

所述第一与非门N1的一个输入端与节点A相连，另一个输入端和第二与非门N2的输出端相连，第一与非门N1的输出端与第三反相器I3的输入端相连；所述第二与非门N2的一个输入端与节点B相连，另一个输入端和第一与非门N1的输出端相连，第二与非门N2的输出端和第一与非门N1的一个输入端相连；所述第三反相器I3的输入端和第一与非门N1的输出端相连，第三反相器I3的输出端作为最终输出信号VOUT。