CN118801832A - 多相数字预失真处理方法、装置、设备、介质及程序产品 - Google Patents
多相数字预失真处理方法、装置、设备、介质及程序产品 Download PDFInfo
- Publication number
- CN118801832A CN118801832A CN202410879609.4A CN202410879609A CN118801832A CN 118801832 A CN118801832 A CN 118801832A CN 202410879609 A CN202410879609 A CN 202410879609A CN 118801832 A CN118801832 A CN 118801832A
- Authority
- CN
- China
- Prior art keywords
- polynomial
- module
- path
- memory
- digital predistortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/028—Polynomial filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种多相数字预失真处理方法、装置、设备、介质及程序产品，该方法包括：根据数字预失真记忆多项式模型，设置多项式计算模块和滤波模块；根据目标处理时钟频率，确定所述多项式计算模块的输入路数；然后通过所述多项式计算模块对多路信号分量进行多项式计算，得到多路多项式计算结果；其中，多路所述信号分量是根据所述输入路数对要输入到功率放大器的传输信号进行分解后得到；通过所述滤波模块对所述多项式计算结果进行组合，得到预失真处理后的传输信号，从而能降低数字预失真DPD的处理时钟频率，实现采用较低的速率完成高速率的预失真处理，减轻系统的负担。
Description
技术领域
本发明涉及无线通信技术领域，尤其涉及一种多相数字预失真处理方法、装置、设备、介质及程序产品。
背景技术
功率放大器(Power Amplifier，PA)是射频收发机芯片中的关键元件，当PA工作在饱和情况下时，由于其内晶体管的输入阻抗变化、电热耦合等固有问题，会导致带内信号失真。
数字预失真(Digital Pre-Distortion，DPD)是目前常用的处理PA失真的方法，但是DPD技术一般需要五倍的信号带宽进行预校准，例如100M的信号需要500M的带宽和相应的时钟频率进行DPD处理。在现在通信的大带宽中，对时钟频率的要求高，往往给系统带来极大的负担。
发明内容
针对现有技术存在的问题，本发明实施例提供一种多相数字预失真处理方法、装置、设备、介质及程序产品，其能降低对系统时钟频率的要求，实现采用较低的速率完成高速率的预失真处理，有效减轻系统的负担。
第一方面，本发明实施例提供了一种多相数字预失真处理方法，包括：
根据数字预失真记忆多项式模型，设置多项式计算模块和滤波模块；
根据目标处理时钟频率，确定所述多项式计算模块的输入路数；
通过所述多项式计算模块对多路信号分量进行多项式计算，得到多路多项式计算结果；其中，多路所述信号分量是根据所述输入路数对要输入到功率放大器的传输信号进行分解后得到；
通过所述滤波模块对所述多项式计算结果进行组合，得到预失真处理后的传输信号。
作为上述方案的改进，所述方法还包括：
当所述多项式计算模块的多项式记忆深度大于所述输入路数时，设置记忆模块；
通过所述记忆模块对多路所述信号分量进行延时处理，生成新的信号分量，并将新生成的信号分量输入到所述多项式计算模块进行多项式计算。
作为上述方案的改进，所述记忆模块的记忆深度根据所述输入路数和所述多项式记忆深度计算得到。
作为上述方案的改进，所述通过所述多项式计算模块对多路信号分量进行多项式计算，得到多路多项式计算结果，包括：
在所述多项式计算模块中，根据预设的多项式记忆深度、预设的多项式阶次以及所述输入路数，对每一路所述信号分量进行多项式计算，得到多个多项式；
对各路所述信号分量对应的多个多项式进行组合，得到各路的多项式计算结果。
作为上述方案的改进，所述滤波模块包括至少一个滤波器，每一个所述滤波器的输入包括所述多项式计算模块的至少一路的多项式计算结果。
作为上述方案的改进，所述通过所述滤波模块对所述多项式计算结果进行组合，得到预失真处理后的传输信号，包括：
所述滤波模块根据所述多项式计算模块的多项式记忆深度和多项式阶次，确定各路所述多项式计算结果的多项式复系数；
根据所述多项式复系数，对各路的所述多项式计算结果进行加权求和，得到各路的滤波结果；
对各路的所述滤波结果进行组合，得到预失真处理后的传输信号。
作为上述方案的改进，当所述滤波模块包括一个滤波器时，对各路的所述滤波结果进行组合，得到预失真处理后的传输信号，包括：
通过所述滤波器对各路的所述滤波结果进行加和，输预失真处理后的传输信号。
作为上述方案的改进，当所述滤波模块包括多个滤波器时，通过所述滤波模块对所述多项式计算结果进行组合，得到预失真处理后的传输信号，包括：
对多路所述多项式计算结果进行合并复用，得到各路最终的多项式计算结果；
根据所述多项式计算模块的多项式记忆深度和多项式阶次，确定各路所述多项式计算结果的多项式复系数；
根据各路所述多项式计算结果的多项式复系数，对相应的多项式计算结果进行加权求和，得到各路预失真处理后的传输信号。
作为上述方案的改进，所述通过所述滤波模块对所述多项式计算结果进行组合，得到预失真处理后的传输信号，包括：
根据目标输出时钟频率，确定所述滤波模块的输出路数，并按照所述输出路数设置相应数量的滤波器；
对多路所述多项式计算结果进行合并复用，得到最终输入到当前设置的各个所述滤波器的多项式计算结果；
根据所述多项式计算模块的多项式记忆深度和多项式阶次，确定各路多项式计算结果的多项式复系数；
根据各路所述多项式计算结果的多项式复系数，对相应的多项式计算结果进行加权求和，得到各路预失真处理后的传输信号。
作为上述方案的改进，所述记忆模块的记忆深度根据所述输入路数、所述多项式记忆深度和所述输出路数计算得到。
第二方面，本发明实施例提供了一种多相数字预失真处理装置，包括：多项式计算模块和滤波模块；其中，所述多项式计算模块和所述滤波模块是根据数字预失真模型设置；
所述多项式计算模块，用于对多路信号分量进行多项式计算，得到多路多项式计算结果；其中，多路所述信号分量是根据所述多项式计算模块的输入路数对要输入到功率放大器的传输信号进行分解后得到；所述输入路数根据目标处理时钟频率确定；
所述滤波模块，用于对所述多项式计算结果进行组合，得到预失真处理后的传输信号。
作为上述方案的改进，所述装置还包括：
记忆模块，用于对多路所述信号分量进行延时处理，生成新的信号分量，并将新生成的信号分量输入到所述多项式计算模块进行多项式计算；其中，所述记忆模块是在所述多项式计算模块的多项式记忆深度大于所述输入路数时设置。
作为上述方案的改进，所述滤波模块包括至少一个滤波器，每一个所述滤波器的输入包括所述多项式计算模块的至少一路的多项式计算结果。
第三方面，本发明实施例提供了一种多相数字预失真处理设备，包括：处理器、存储器以及存储在所述存储器中且被配置为由所述处理器执行的计算机程序，所述处理器执行所述计算机程序时实现如第一方面中任意一项所述的多相数字预失真处理方法。
第四方面，本发明实施例提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其中，在所述计算机程序运行时控制所述计算机可读存储介质所在设备执行如第一方面中任意一项所述的多相数字预失真处理方法。
第五方面，本发明实施例提供了一种计算机程序产品，包括计算机程序/指令，该计算机程序/指令被处理器执行时实现如第一方面中任意一项所述的多相数字预失真处理方法。
相对于现有技术，本发明实施例的一种多相数字预失真处理方法、装置、设备、介质及程序产品，通过根据数字预失真记忆多项式模型，设置多项式计算模块和滤波模块；根据目标处理时钟频率，确定所述多项式计算模块的输入路数；然后通过所述多项式计算模块对多路信号分量进行多项式计算，得到多路多项式计算结果；其中，多路所述信号分量是根据所述输入路数对要输入到功率放大器的传输信号进行分解后得到；通过所述滤波模块对所述多项式计算结果进行组合，得到预失真处理后的传输信号，从而能降低数字预失真DPD的处理时钟频率，实现采用较低的速率完成高速率的预失真处理，减轻系统的负担。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施方式中所占据要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的预失真基本结构和原理的示意图；
图2是本发明实施例提供的一种多相数字预失真处理方法的流程图；
图3是本发明实施例提供的多相输入的多相数字预失真器的结构框图；
图4是本发明实施例提供的4路输入的多相数字预失真器的示意图；
图5是本发明实施例提供的设置记忆模块的多相数字预失真器的结构框图；
图6是本发明实施例提供的多相输入和多相输出的多相数字预失真器的结构框图；
图7是本发明实施例提供的设置两个滤波器的多相数字预失真器的结构框图；
图8是本发明实施例提供的一种多相数字预失真处理装置的结构框图；
图9是本发明实施例提供的一种多相数字预失真处理设备的结构框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在本发明实施例中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素，在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“多个或者若干个”是指两个或两个以上，“多种/项或者若干种/项”同理。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A、同时存在A和B、单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
下面对本发明实施例涉及的一些术语和相关技术做解释说明。
DPD技术是通过预失真器在数字域预先输入与功放相反的非线性特性，然后级联到功放，耦合出线性化的信号，如图1所示。
DPD中常用的记忆多项式(Memory Polynomial，MP)模型的公式如下：
其中，K表示多项式阶次，Q表示多项式记忆深度，akq表示多项式复系数，x(n)，y(n)是采用Nyquist采样定理对t时刻的功放输入x(t)和输出y(t)进行离散采样后得到的值，n∈N，N表示采样次数，|x(n-q)|表示输入信号x(n-q)的模。
请参见图2，图2是本发明实施例提供的一种多相数字预失真处理方法的流程图。所述多相数字预失真处理方法，具体包括：
S11：根据数字预失真记忆多项式模型，设置多项式计算模块和滤波模块；
S12：根据目标处理时钟频率，确定所述多项式计算模块的输入路数；
S13：通过所述多项式计算模块对多路信号分量进行多项式计算，得到多路多项式计算结果；其中，多路所述信号分量是根据所述输入路数对要输入到功率放大器的传输信号进行分解后得到；
S14：通过所述滤波模块对所述多项式计算结果进行组合，得到预失真处理后的传输信号。
需要说明的是，本发明实施例所述的多相数字预失真处理方法可由多相数字预失真器执行，对于基带电路输出的、要在功率放大器进行功率放大处理的传输信号，需要经过所述多相数字预失真器进行预失真处理，以减少由于功率放大器增益非线性、其内晶体管的输入阻抗变化、电热耦合等问题导致的传输信号的失真。
在本发明实施例中，先将数字预失真记忆多项式模型分解成多项式部分和系数部分，例如可以将上述公式(1)表示数字预失真记忆多项式模型拆解为多项式部分x(n-q)|x(n-q)|k-1和系数部分akq的组合；然后基于多项式部分x(n-q)|x(n-q)|k-1设置具有多相输入的多项式计算模块，基于系数部分akq设置滤波模块；然后根据所述多相数字预失真器的目标处理时钟频率和原始处理时钟频率确定所述多项式计算模块的输入路数，并基于该输入路数对所述传输信号进行分解，得到相应数量的信号分量。之后，每一路信号分量分别输入到多项式计算模块中进行多项式计算，并将计算所得的多项式计算结果输出到所述滤波模块；所述滤波模块对所述多项式计算结果进行组合，得到预失真处理后的传输信号。其中，所述多项式计算模块的输入路数等于所述原始处理时钟频率与所述目标处理时钟频率的商，如图3所示，所述多项式计算模块的输入路数D＝原始处理时钟速率为CLK1/目标处理时钟频率CLK2，传输信号在多项式计算模块和滤波模块的原始处理时钟速率降为原来的1/D倍。可见，本发明实施例通过将数字预失真记忆多项式模型分解成多项式计算模块和滤波模块，并设置多项式计算模块的多相输入，可以有效降低数字预失真DPD的处理时钟频率，实现采用较低的速率完成高速率的预失真处理，减轻系统的负担。
具体地，所述通过所述多项式计算模块对多路信号分量进行多项式计算，得到多路多项式计算结果，包括：
在所述多项式计算模块中，根据预设的多项式记忆深度、预设的多项式阶次以及所述输入路数，对每一路所述信号分量进行多项式计算，得到多个多项式；
对各路所述信号分量对应的多个多项式进行组合，得到各路的多项式计算结果。
示例性，假设所述多项式计算模块的输入路数为D，对于多项式记忆深度不多于输入路数的数字预失真记忆多项式模型，即多项式记忆深度Q≤D的情况，可以根据输入路数来重新设置拆分后的多项式计算模块的记忆深度，此时，对传输信号经过Nyquist采样定理离散采样后得到的值进行多相分解后得到，D路的信号分量可以变形为x(Dn-d)，d∈D。应理解，考虑到非线性阶次的偶数项对预失真处理的影响较少，在本发明实施例中仅考虑非线性阶次的奇数项，可以得到每一路信号分量的多项式计算结果，例如第d路信号分量的多项式计算结果X(Dn-d)＝{x(Dn-d)，x(Dn-d)|x(Dn-d)|2|，x(Dn-d)|x(Dn-d)|4，...，x(Dn-d)|x(Dn-d)|k-1}；其中，k∈K，K表示记忆多项式的非线性阶次，k取奇数。
假设非线性阶次K＝5，将原始处理时钟速率降低4倍，此时D＝4，多相数字预失真器结构如图4所示，4路信号分量分别为x(4n-1)、x(4n-2)、x(4n-3)、x(4n-4)，这4路信号分量经过多项式计算模块处理后输出的4路多项式计算结果如下：
X(4n-1)＝{x(4n-1)，x(4n-1)|x(4n-1)|2，x(4n-1)|x(4n-1)|4}；
X(4n-2)＝{x(4n-2)，x(4n-2)|x(4n-2)|2，x(4n-2)|x(4n-2)|4}；
X(4n-3)＝{x(4n-3)，x(4n-3)|x(4n-3)|2，x(4n-3)|x(4n-3)|4}；
X(4n-4)＝{x(4n-4)，x(4n-4)|x(4n-4)|2，x(4n-4)|x(4n-4)|4}。
具体地，所述通过所述滤波模块对所述多项式计算结果进行组合，得到预失真处理后的传输信号，包括：
所述滤波模块根据所述多项式计算模块的多项式记忆深度和多项式阶次，确定各路所述多项式计算结果的多项式复系数；
根据所述多项式复系数，对各路的所述多项式计算结果进行加权求和，得到各路的滤波结果；
对各路的所述滤波结果进行组合，得到预失真处理后的传输信号。
示例性，所述滤波模块总共有[(K+1)(D+1)]/2个多项式复系数。对于信号分量x(Dn-d)，其多项式计算结果在所述滤波模块对应的多项式复系数为ak(d-1)。
具体地，所述滤波模块包括至少一个滤波器，每一个所述滤波器的输入包括所述多项式计算模块的至少一路的多项式计算结果。
在本发明实施例中，所述滤波模块可以包括一个滤波器、两个滤波器、与多项式计算模块输入路数相同数量的滤波器，在本发明实施例中不做具体限定。例如对于仅包括一个滤波器的情况，可以按照相应的多项式复系数对多路多项式计算结果进行加权求和，得到滤波结果；对于包括至少两个滤波器的情况，可以将多路多项式计算结果进行合并复用后，再按照相应的多项式复系数对多路多项式计算结果进行加权求和，得到滤波结果。
其中，当所述滤波模块包括一个滤波器时，对各路的所述滤波结果进行组合，得到预失真处理后的传输信号，包括：
通过所述滤波器对各路的所述滤波结果进行加和，输预失真处理后的传输信号。
示例性，对于滤波模块只包括一个滤波器的情况，以上述4路多项式结果为例，第一路多项式计算结果X(4n-1)＝{x(4n-1)，x(4n-1)|x(4n-1)|2，x(4n-1)|x(4n-1)|4}，其对应的多项式复系数为{a10，a30，a50}；通过所述滤波模块后的滤波结果为：
y(4n-1)＝a10x(4n-1)+a30x(4n-1)|x(4n-1)|2+a50x(4n-1)|x(4n-1)|4。
第二路多项式计算结果X(4n-2)＝{x(4n-2)，x(4n-2)|x(4n-2)|2，x(4n-2)|x(4n-2)|4}，其对应的多项式复系数为{a11，a31，a51}；通过所述滤波模块后的滤波结果为：
y(4n-2)＝a11x(4n-1)+a31x(4n-2)|x(4n-2)|2+a51x(4n-2)|x(4n-2)|4。
依次类推，剩下两路多项式计算结果的需要的多项式复系数不再赘述。
通过所述滤波模块后，4路滤波结果全部相加即可得到预失真处理后的传输信号y(n)，完成数字预失真DPD操作，实现了4倍的处理时钟速率降低。本发明实施例基于多相输入的原理的多相数字预失真器结构，可以实现处理时钟速率降低，降低了对系统时钟频率的要求，减轻系统的负担。
进一步，所述方法还包括：
当所述多项式计算模块的多项式记忆深度大于所述输入路数时，设置记忆模块；
通过所述记忆模块对多路所述信号分量进行延时处理，生成新的信号分量，并将新生成的信号分量输入到所述多项式计算模块进行多项式计算。
其中，所述记忆模块的记忆深度根据所述输入路数和所述多项式记忆深度计算得到。
示例性，对于多项式记忆深度多于输入路数的数字预失真记忆多项式模型，即多项式记忆深度Q>D的情况，需要增加记忆模块，如图5所示，用于满足更深的记忆深度，根据多项式记忆深度Q和输入路数D，需要准备的记忆模块的记忆深度M＝Q+1-D。
记忆模块记录x(Dn-m)的值，m∈M。记忆模块输入到多项式计算模块中的结果为x(Dn-(m+D))，当m>D时，只需要在记忆模块中将对应的值再延时一个原始处理时间频率CLK1即可。
具体的，当所述滤波模块包括多个滤波器时，通过所述滤波模块对所述多项式计算结果进行组合，得到预失真处理后的传输信号，包括：
对多路所述多项式计算结果进行合并复用，得到各路最终的多项式计算结果；
根据所述多项式计算模块的多项式记忆深度和多项式阶次，确定各路所述多项式计算结果的多项式复系数；
根据各路所述多项式计算结果的多项式复系数，对相应的多项式计算结果进行加权求和，得到各路预失真处理后的传输信号。
示例性，对于滤波模块包括多个滤波器的情况，由于每一路输入的信号分量经过多项式计算模块后都会变成一路多项式的组合数集，例如X(Dn-d)＝{x(Dn-d)，x(Dn-d)|x(Dn-d)|2|，x(Dn-d)|x(Dn-d)|4，...，x(Dn-d)|x(Dn-d)|k-1}。上述公式(1)中的数字预失真记忆多项式模型实际上可以视为多项式和滤波器的组合，其中各路的多项式具有部分的重叠，不考虑滤波器，将多项式的计算单独拆出来可以发现，对应每一路输出y(Dn-d)，0<d<＝D所需要的多项式如下所示：
y(Dn-1)＝X(Dn-1)+X(Dn-2)+···+X(Dn-(Q+1))；
y(Dn-2)＝X(Dn-2)+X(Dn-3)+···+X(Dn-(Q+2))；
y(Dn-3)＝X(Dn-3)+X(Dn-4)+···+X(Dn-(Q+3))；
y(Dn-D)＝X(Dn-D)+X(Dn-D-1)+···+X(Dn-(Q+D))；
以y(Dn-1)为例，从X(Dn-2)到X(Dn-(Q+1))均可以复用后面的多项式，比起单纯的多相操作节约了多项式的计算资源，数字预失真记忆多项式模型可以改为图6所示的结构。
在本发明实施例中，设计一种多输入多输出架构的多相数字预失真器结构，通过数字预失真记忆多项式模型计算拆分为多项式计算模块、滤波模块和记忆模块，其中多项式计算模块的输出结果进行了合并复用，减少了计算开支和多项式计算单元。记忆模块需要的记忆深度为Q，DPD操作的目标处理时钟频率为原始处理时长频率CLK1/输入路数D，从而保证输入输出端的时钟频率维持不变，可满足有高速率通道需求的场景，保证在输出端口依然有较高的时钟频率给带限滤波器无混叠的降低DPD带宽。
具体地，所述通过所述滤波模块对所述多项式计算结果进行组合，得到预失真处理后的传输信号，包括：
根据目标输出时钟频率，确定所述滤波模块的输出路数，并按照所述输出路数设置相应数量的滤波器；
对多路所述多项式计算结果进行合并复用，得到最终输入到当前设置的各个所述滤波器的多项式计算结果；
根据所述多项式计算模块的多项式记忆深度和多项式阶次，确定各路多项式计算结果的多项式复系数；
根据各路所述多项式计算结果的多项式复系数，对相应的多项式计算结果进行加权求和，得到各路预失真处理后的传输信号。
示例性，对于滤波模块包括多个滤波器的情况，例如图7所示的数字预失真器结构，可以进一步通过滤波器的组合相加控制输出时钟频率，实现一种输入输出时钟频率可配置的数字预失真器。例如可以通过预设的目标输出时钟频率来确定所述滤波模块的输出路数，从而进一步设置相应数量的滤波器；其中，滤波器数量＝输出路数B＝目标输出时钟频率CLK3/目标处理时钟频率CLK2，此时目标输出时钟频率是目标处理时钟频率的B倍，即DPD操作过程中的目标处理时钟频率为CLK1/D，DPD操作后的目标输出时钟频率为CLK×N/D。
其中，所述记忆模块的记忆深度M更新为M＝Q+B-D。
以图7中设置两个滤波器的滤波模块为例，两个滤波器的输出结果分别为：
y(2n-1)＝X(2n-1)+X(2n-2)+···+X(2n-(Q+1))；
y(2n-2)＝X(2n-2)+X(2n-3)+···+X(2n-(Q+1))
+X(2n-(Q+2))；
其中，输入两个滤波器中的多项式合并复用原理与上文相同，在这里不再赘述。
在本发明实施例中可以根据需求节约使用的滤波器的资源，减少电路的消耗，自由选择DPD操作的处理时钟频率和输出时钟频率，实现处理时钟频率和输出时钟频率的可调节方案，提高数字预失真器时钟频率的配置灵活，以满足不同的系统时钟频率需求。
相对于现有技术，本发明实施例通过将数字预失真记忆多项式模型分解成多项式计算模块和滤波模块，并设置多相输入，可以有效降低数字预失真DPD的处理时钟频率，实现采用较低的速率完成高速率的预失真处理，减轻系统的负担。其次，可以设置多个滤波器，以实现多相输出，保证输入输出端的时钟频率维持不变，可满足有高速率通道需求的场景。此外，还可以通过滤波器的组合相加控制输出时钟频率，节约使用的滤波器的资源。
本发明实施例可以自由选择DPD操作的处理时钟频率和输出时钟频率，实现处理时钟频率和输出时钟频率的可调节方案，提高数字预失真器时钟频率的配置灵活，以满足不同的系统时钟频率需求。
参见图8，图8是本发明实施例提供了一种多相数字预失真处理装置的结构框图，所述多相数字预失真处理装置包括：多项式计算模块11和滤波模块12；其中，所述多项式计算模块11和所述滤波模块12是根据数字预失真模型设置；
所述多项式计算模块11，用于对多路信号分量进行多项式计算，得到多路多项式计算结果；其中，多路所述信号分量是根据所述多项式计算模块的输入路数对要输入到功率放大器的传输信号进行分解后得到；所述输入路数根据目标处理时钟频率确定；
所述滤波模块12，用于对所述多项式计算结果进行组合，得到预失真处理后的传输信号。
在一种可选的实施例中，所述装置还包括：
记忆模块，用于对多路所述信号分量进行延时处理，生成新的信号分量，并将新生成的信号分量输入到所述多项式计算模块进行多项式计算；其中，所述记忆模块是在所述多项式计算模块的多项式记忆深度大于所述输入路数时设置。
在一种可选的实施例中，所述记忆模块的记忆深度根据所述输入路数和所述多项式记忆深度计算得到。
在一种可选的实施例中，所述多项式计算模块11包括：
多项式计算单元，用于根据预设的多项式记忆深度、预设的多项式阶次以及所述输入路数，对每一路所述信号分量进行多项式计算，得到多个多项式；
多项式组合单元，用于对各路所述信号分量对应的多个多项式进行组合，得到各路的多项式计算结果。
在一种可选的实施例中，所述滤波模块12包括至少一个滤波器，每一个所述滤波器的输入包括所述多项式计算模块的至少一路的多项式计算结果。
在一种可选的实施例中，所述滤波模块12包括：
第一系数确定单元，用于根据所述多项式计算模块的多项式记忆深度和多项式阶次，确定各路所述多项式计算结果的多项式复系数；
第一加权求和单元，用于根据所述多项式复系数，对各路的所述多项式计算结果进行加权求和，得到各路的滤波结果；
滤波结果组合单元，用于对各路的所述滤波结果进行组合，得到预失真处理后的传输信号。
在一种可选的实施例中，当所述滤波模块12包括一个滤波器时，所述滤波器包括上述第一系数确定单元、第一加权求和单元、滤波结果组合单元；
其中，所述滤波结果组合单元，具体用于对各路的所述滤波结果进行加和，输预失真处理后的传输信号。
在一种可选的实施例中，当所述滤波模块12包括多个滤波器时，每个所述滤波器均包括第一合并复用单元、第二系数确定单元、第二加权求和单元；
所述第一合并复用单元，用于对多路所述多项式计算结果进行合并复用，得到各路最终的多项式计算结果；
所述第二系数确定单元，用于根据所述多项式计算模块的多项式记忆深度和多项式阶次，确定各路所述多项式计算结果的多项式复系数；
所述第二加权求和单元，用于根据各路所述多项式计算结果的多项式复系数，对相应的多项式计算结果进行加权求和，得到各路预失真处理后的传输信号。
在一种可选的实施例中，当所述滤波模块12包括至少两个滤波器时，所述装置还包括滤波器设置模块，每个所述滤波器均包括第二合并复用单元、第三系数确定单元、第三加权求和单元；
所述滤波器设置模块，用于根据目标输出时钟频率，确定所述滤波模块的输出路数，并按照所述输出路数设置相应数量的滤波器；
所述第二合并复用单元，用于对多路所述多项式计算结果进行合并复用，得到最终输入到当前设置的各个所述滤波器的多项式计算结果；
所述第二系数确定单元，用于根据所述多项式计算模块的多项式记忆深度和多项式阶次，确定各路多项式计算结果的多项式复系数；
所述第三加权求和单元，用于根据各路所述多项式计算结果的多项式复系数，对相应的多项式计算结果进行加权求和，得到各路预失真处理后的传输信号。
在一种可选的实施例中，所述记忆模块的记忆深度根据所述输入路数、所述多项式记忆深度和所述输出路数计算得到。
需要说明的是，本发明实施例所述的多相数字预失真处理装置中各个模块的工作过程可参考上述实施例所述的多相数字预失真处理方法的工作过程，其所达到的技术效果也与上述实施例所述的多相数字预失真处理方法相同，在此不再赘述。
参见图9，图9是本发明实施例提供的多相数字预失真处理设备的结构框图。所述多相数字预失真处理设备包括处理器21、存储器22以及存储在所述存储器22中并可在所述处理器21上运行的计算机程序。所述处理器21执行所述计算机程序时实现上述各个多相数字预失真处理方法实施例中的步骤，比如步骤S11～S14。
示例性的，所述计算机程序可以被分割成一个或多个模块/单元，所述一个或者多个模块/单元被存储在所述存储器22中，并由所述处理器21执行，以完成本发明。所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述所述计算机程序在所述多相数字预失真处理设备中的执行过程。
所述多相数字预失真处理设备可包括，但不仅限于，处理器21、存储器22。本领域技术人员可以理解，所述示意图仅仅是多相数字预失真处理设备的示例，并不构成对多相数字预失真处理设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如所述多相数字预失真处理设备还可以包括输入输出设备、网络接入设备、总线等。
所述处理器21可以是中央处理单元(Centra l Process i ng Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digita l Signa l Processor，DSP)、专用集成电路(App l icat ion Specifi c I ntegrated Ci rcuit，ASI C)、现成可编程门阵列(Fie ld-Programmab l e Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等，所述处理器21是所述多相数字预失真处理设备的控制中心，利用各种接口和线路连接整个多相数字预失真处理设备的各个部分。
所述存储器22可用于存储所述计算机程序和/或模块，所述处理器21通过运行或执行存储在所述存储器22内的计算机程序和/或模块，以及调用存储在存储器22内的数据，实现所述多相数字预失真处理设备的各种功能。所述存储器22可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据手机的使用所创建的数据(比如音频数据、电话本等)等。此外，存储器22可以包括高速随机存取存储器，还可以包括非易失性存储器，例如硬盘、内存、插接式硬盘，智能存储卡(Smart Med ia Card,SMC)，安全数字(Secure Digita l,SD)卡，闪存卡(F l ash Card)、至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
其中，所述多相数字预失真处理设备集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器21执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-On lyMemory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。
需说明的是，以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。另外，本发明提供的装置实施例附图中，模块之间的连接关系表示它们之间具有通信连接，具体可以实现为一条或多条通信总线或信号线。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出多台改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (16)
1.一种多相数字预失真处理方法，其特征在于，包括：
根据数字预失真记忆多项式模型，设置多项式计算模块和滤波模块；
根据目标处理时钟频率，确定所述多项式计算模块的输入路数；
通过所述多项式计算模块对多路信号分量进行多项式计算，得到多路多项式计算结果；其中，多路所述信号分量是根据所述输入路数对要输入到功率放大器的传输信号进行分解后得到；
通过所述滤波模块对所述多项式计算结果进行组合，得到预失真处理后的传输信号。
2.如权利要求1所述的多相数字预失真处理方法，其特征在于，所述方法还包括：
当所述多项式计算模块的多项式记忆深度大于所述输入路数时，设置记忆模块；
通过所述记忆模块对多路所述信号分量进行延时处理，生成新的信号分量，并将新生成的信号分量输入到所述多项式计算模块进行多项式计算。
3.如权利要求2所述的多相数字预失真处理方法，其特征在于，所述记忆模块的记忆深度根据所述输入路数和所述多项式记忆深度计算得到。
4.如权利要求1或2所述的多相数字预失真处理方法，其特征在于，所述通过所述多项式计算模块对多路信号分量进行多项式计算，得到多路多项式计算结果，包括：
在所述多项式计算模块中，根据预设的多项式记忆深度、预设的多项式阶次以及所述输入路数，对每一路所述信号分量进行多项式计算，得到多个多项式；
对各路所述信号分量对应的多个多项式进行组合，得到各路的多项式计算结果。
5.如权利要求1所述的多相数字预失真处理方法，其特征在于，所述滤波模块包括至少一个滤波器，每一个所述滤波器的输入包括所述多项式计算模块的至少一路的多项式计算结果。
6.如权利要求1或2所述的多相数字预失真处理方法，其特征在于，所述通过所述滤波模块对所述多项式计算结果进行组合，得到预失真处理后的传输信号，包括：
所述滤波模块根据所述多项式计算模块的多项式记忆深度和多项式阶次，确定各路所述多项式计算结果的多项式复系数；
根据所述多项式复系数，对各路的所述多项式计算结果进行加权求和，得到各路的滤波结果；
对各路的所述滤波结果进行组合，得到预失真处理后的传输信号。
7.如权利要求6所述的多相数字预失真处理方法，其特征在于，当所述滤波模块包括一个滤波器时，对各路的所述滤波结果进行组合，得到预失真处理后的传输信号，包括：
通过所述滤波器对各路的所述滤波结果进行加和，输预失真处理后的传输信号。
8.如权利要求1或2所述的多相数字预失真处理方法，其特征在于，当所述滤波模块包括多个滤波器时，通过所述滤波模块对所述多项式计算结果进行组合，得到预失真处理后的传输信号，包括：
对多路所述多项式计算结果进行合并复用，得到各路最终的多项式计算结果；
根据所述多项式计算模块的多项式记忆深度和多项式阶次，确定各路所述多项式计算结果的多项式复系数；
根据各路所述多项式计算结果的多项式复系数，对相应的多项式计算结果进行加权求和，得到各路预失真处理后的传输信号。
9.如权利要求1或2所述的多相数字预失真处理方法，其特征在于，所述通过所述滤波模块对所述多项式计算结果进行组合，得到预失真处理后的传输信号，包括：
根据目标输出时钟频率，确定所述滤波模块的输出路数，并按照所述输出路数设置相应数量的滤波器；
对多路所述多项式计算结果进行合并复用，得到最终输入到当前设置的各个所述滤波器的多项式计算结果；
根据所述多项式计算模块的多项式记忆深度和多项式阶次，确定各路多项式计算结果的多项式复系数；
根据各路所述多项式计算结果的多项式复系数，对相应的多项式计算结果进行加权求和，得到各路预失真处理后的传输信号。
10.如权利要求9所述的多相数字预失真处理方法，其特征在于，所述记忆模块的记忆深度根据所述输入路数、所述多项式记忆深度和所述输出路数计算得到。
11.一种多相数字预失真处理装置，其特征在于，包括：多项式计算模块和滤波模块；其中，所述多项式计算模块和所述滤波模块是根据数字预失真模型设置；
所述多项式计算模块，用于对多路信号分量进行多项式计算，得到多路多项式计算结果；其中，多路所述信号分量是根据所述多项式计算模块的输入路数对要输入到功率放大器的传输信号进行分解后得到；所述输入路数根据目标处理时钟频率确定；
所述滤波模块，用于对所述多项式计算结果进行组合，得到预失真处理后的传输信号。
12.如权利要求11所述的多相数字预失真处理装置，其特征在于，还包括：
记忆模块，用于对多路所述信号分量进行延时处理，生成新的信号分量，并将新生成的信号分量输入到所述多项式计算模块进行多项式计算；其中，所述记忆模块是在所述多项式计算模块的多项式记忆深度大于所述输入路数时设置。
13.如权利要求11所述的多相数字预失真处理装置，其特征在于，所述滤波模块包括至少一个滤波器，每一个所述滤波器的输入包括所述多项式计算模块的至少一路的多项式计算结果。
14.一种多相数字预失真处理设备，其特征在于，包括：处理器、存储器以及存储在所述存储器中且被配置为由所述处理器执行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求1至10中任意一项所述的多相数字预失真处理方法。
15.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，其中，在所述计算机程序运行时控制所述计算机可读存储介质所在设备执行如权利要求1至10中任意一项所述的多相数字预失真处理方法。
16.一种计算机程序产品，包括计算机程序/指令，其特征在于，该计算机程序/指令被处理器执行时实现权利要求1至10中任意一项所述的多相数字预失真处理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410879609.4A CN118801832B (zh) | 2024-07-02 | 2024-07-02 | 多相数字预失真处理方法、装置、设备、介质及程序产品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410879609.4A CN118801832B (zh) | 2024-07-02 | 2024-07-02 | 多相数字预失真处理方法、装置、设备、介质及程序产品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN118801832A true CN118801832A (zh) | 2024-10-18 |
| CN118801832B CN118801832B (zh) | 2025-12-19 |
Family
ID=93025090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410879609.4A Active CN118801832B (zh) | 2024-07-02 | 2024-07-02 | 多相数字预失真处理方法、装置、设备、介质及程序产品 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118801832B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090237158A1 (en) * | 2008-03-24 | 2009-09-24 | Harris Corporation | Electronic device having a predistortion filter and related methods |
| CN102437822A (zh) * | 2011-11-30 | 2012-05-02 | 上海瑞和安琦通信科技有限公司 | 一种射频功率放大器自适应数字预失真线性化系统 |
| CN102522957A (zh) * | 2011-11-30 | 2012-06-27 | 上海瑞和安琦通信科技有限公司 | 一种改善射频功率放大器预失真性能的方法 |
| CN103888394A (zh) * | 2012-12-20 | 2014-06-25 | 京信通信系统（中国）有限公司 | 数字预失真处理方法和装置 |
| US9160280B1 (en) * | 2014-05-21 | 2015-10-13 | King Fahd University Of Petroleum And Minerals | Memory polynomial based digital predistorter |
| US20160329927A1 (en) * | 2013-12-26 | 2016-11-10 | Datang Mobile Communications Equipment Co., Ltd | Digital pre-distortion parameter obtaining method and pre-distortion system |
| CN109039969A (zh) * | 2017-06-09 | 2018-12-18 | 中国工程物理研究院电子工程研究所 | 宽带数字预失真器的实现方法 |
| CN111108685A (zh) * | 2017-08-11 | 2020-05-05 | 诺基亚通信公司 | 无线电传输器中的多相数字信号预失真 |
| CN112787601A (zh) * | 2020-12-28 | 2021-05-11 | 北京邮电大学 | 一种面向百兆赫兹信号带宽功放的高效预失真方法 |
| CN113517865A (zh) * | 2021-04-20 | 2021-10-19 | 重庆邮电大学 | 一种基于记忆多项式的功放模型及其硬件实现方法 |
| US20240214014A1 (en) * | 2022-12-21 | 2024-06-27 | Nxp Usa, Inc. | System and method for digital predistortion |
-
2024
- 2024-07-02 CN CN202410879609.4A patent/CN118801832B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090237158A1 (en) * | 2008-03-24 | 2009-09-24 | Harris Corporation | Electronic device having a predistortion filter and related methods |
| CN102437822A (zh) * | 2011-11-30 | 2012-05-02 | 上海瑞和安琦通信科技有限公司 | 一种射频功率放大器自适应数字预失真线性化系统 |
| CN102522957A (zh) * | 2011-11-30 | 2012-06-27 | 上海瑞和安琦通信科技有限公司 | 一种改善射频功率放大器预失真性能的方法 |
| CN103888394A (zh) * | 2012-12-20 | 2014-06-25 | 京信通信系统（中国）有限公司 | 数字预失真处理方法和装置 |
| US20160329927A1 (en) * | 2013-12-26 | 2016-11-10 | Datang Mobile Communications Equipment Co., Ltd | Digital pre-distortion parameter obtaining method and pre-distortion system |
| US9160280B1 (en) * | 2014-05-21 | 2015-10-13 | King Fahd University Of Petroleum And Minerals | Memory polynomial based digital predistorter |
| CN109039969A (zh) * | 2017-06-09 | 2018-12-18 | 中国工程物理研究院电子工程研究所 | 宽带数字预失真器的实现方法 |
| CN111108685A (zh) * | 2017-08-11 | 2020-05-05 | 诺基亚通信公司 | 无线电传输器中的多相数字信号预失真 |
| CN112787601A (zh) * | 2020-12-28 | 2021-05-11 | 北京邮电大学 | 一种面向百兆赫兹信号带宽功放的高效预失真方法 |
| CN113517865A (zh) * | 2021-04-20 | 2021-10-19 | 重庆邮电大学 | 一种基于记忆多项式的功放模型及其硬件实现方法 |
| US20240214014A1 (en) * | 2022-12-21 | 2024-06-27 | Nxp Usa, Inc. | System and method for digital predistortion |
Also Published As
| Publication number | Publication date |
|---|---|
| CN118801832B (zh) | 2025-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10367477B2 (en) | Sparse cascaded-integrator-comb filters | |
| US20190348956A1 (en) | Digital compensator for a non-linear system | |
| EP3110023B1 (en) | Energy efficient polynomial kernel generation in full-duplex radio communication | |
| US20140086361A1 (en) | Processor having instruction set with user-defined non-linear functions for digital pre-distortion (dpd) and other non-linear applications | |
| CN109525256B (zh) | 一种基于fpga的窄过渡带滤波器组的信道化发射结构 | |
| US8660820B2 (en) | Distortion cancellation using adaptive linearization | |
| JP4729685B2 (ja) | プログラマブルシフタを使用するｆｉｒフィルタ | |
| CN106817106A (zh) | 一种并行fir滤波方法及fir滤波器 | |
| EP3295636A1 (en) | Reducing crest factors | |
| US7856465B2 (en) | Combined fast fourier transforms and matrix operations | |
| CN118801832B (zh) | 多相数字预失真处理方法、装置、设备、介质及程序产品 | |
| US6587504B1 (en) | Adaptive equalizer and designing method thereof | |
| CN102457251B (zh) | 一种实现通用数字滤波器的方法及装置 | |
| KR102063557B1 (ko) | 시간할당 알고리즘 기반의 인터폴레이션 필터 | |
| Choo et al. | Two's complement computation sharing multiplier and its applications to high performance DFE | |
| US10972318B2 (en) | Data stream processing device with reconfigurable data stream processing resources and data stream processing method | |
| JP2005020554A (ja) | デジタルフィルタ | |
| US20040098149A1 (en) | Digital audio sampling scheme | |
| US20230096355A1 (en) | Techniques For Reducing Filter Distortion In Data Using Emphasis | |
| KR100790534B1 (ko) | 컨벌루션 중첩-보류 기법이 적용되는 신호처리 장치 및방법 | |
| Jaiswal et al. | Performance evaluation of digital and RNS based filter for fast DSP processors | |
| Hussain et al. | Performance Analysis of High Speed and Area Efficient Finite Impulse Response Filters | |
| CN117997446A (zh) | 宽带非线性系统失真校正装置及方法 | |
| Langlois | Design and Implementation of High Sampling Rate Programmable FIR Filters in FPGAs | |
| Arumalla et al. | Scalable recursive convolution algorithm for the development of parallel fir filter architectures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |