[go: up one dir, main page]

CN118633157A - 采用模塑封装件上的三维(3d)构建来支持射频(rf)电路系统的高效集成的天线模块以及相关制造方法 - Google Patents

采用模塑封装件上的三维(3d)构建来支持射频(rf)电路系统的高效集成的天线模块以及相关制造方法 Download PDF

Info

Publication number
CN118633157A
CN118633157A CN202380018923.7A CN202380018923A CN118633157A CN 118633157 A CN118633157 A CN 118633157A CN 202380018923 A CN202380018923 A CN 202380018923A CN 118633157 A CN118633157 A CN 118633157A
Authority
CN
China
Prior art keywords
die
isolation layer
antenna module
layer
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202380018923.7A
Other languages
English (en)
Inventor
R·达塔
金钟海
J-H·兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN118633157A publication Critical patent/CN118633157A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)

Abstract

采用模塑封装件上的三维(3D)构建来支持射频(RF)电路系统的高效集成的天线模块以及相关制造方法。该天线模块包括RF收发器，该RF收发器的电路系统在多个半导体管芯(“管芯”)上方被分割，因此不同半导体器件可形成在不同半导体结构中。该天线模块以模塑封装件上的3D构建的形式被提供，以减小不同管芯中的电路之间的管芯到管芯(D2D)互连装置的长度。包括包封在相应的第一模塑层和第二模塑层中的相应的第一管芯和第二管芯的第一管芯封装件和第二管芯封装件以3D堆叠布置在竖直方向上彼此耦合，其中该第一管芯和该第二管芯的有源面彼此面对，以在该第一管芯和该第二管芯的该有源面之间提供减小的距离。天线堆叠在该第二管芯封装件上以提供用于该天线模块的天线。

Description

采用模塑封装件上的三维(3D)构建来支持射频(RF)电路系统 的高效集成的天线模块以及相关制造方法
优先权申请
本申请要求于2022年2月24日提交的名称为“采用模塑封装件上的三维(3D)构建来支持射频(RF)电路系统的高效集成的天线模块以及相关制造方法(ANTENNA MODULESEMPLOYING THREE-DIMENSIONAL(3D)BUILD-UP ON MOLD PACKAGE TO SUPPORT EFFICIENTINTEGRATION OF RADIO-FREQUENCY(RF)CIRCUITRY,AND RELATED FABRICATION METHODS)”的美国专利申请序列第17/652,328号的优先权，该美国专利申请全文以引用方式并入本文。
背景技术
I.技术领域
本公开的领域涉及包括通过封装基板耦合到天线的射频(RF)集成电路(IC)(RFIC)的天线模块(也被称为“封装天线”(AiP))。
II.背景技术
现代智能电话和其他便携式设备已经使用不同射频频带的各种技术扩展了对不同无线链路的使用。例如，通常被称为第五代(5G)新无线电(NR)的5G蜂窝网络包括在24.25千兆赫(GHz)至86GHz的范围内的频率，其中较低的19.25GHz(24.25GHz至43.5GHz)更有可能用于移动设备。5G通信的该频谱范围在毫米波(mmWave)或毫米频带的范围内。mmWave能够实现比在较低频率(诸如用于Wi-Fi和当前蜂窝网络的那些频率)下高的数据速率。
支持mmWave频谱的射频(RF)收发器被结合到被设计成支持mmWave通信信号的移动设备和其他便携式设备中。为了支持将RF收发器集成在设备中，该RF收发器可被集成在以天线模块的一部分的形式被提供的RF集成电路(IC)(RFIC)芯片中的RFIC中。RFIC芯片在RFIC半导体管芯(“管芯”)中实现。天线模块也可被称为“封装天线”(AiP)。常规天线模块包括RFIC封装件，该RFIC封装件包括一个或多个RFIC、电源管理IC(PMIC)和安装到封装基板作为支撑结构的无源电组件(例如，电感器、电容器等)。RFIC包括RF信号发送器和接收器，该RF信号发送器和接收器能够调制要在所支持的频带中发送的RF信号并且解调在所支持的频带中接收的RF信号。封装基板支撑金属化结构以向RFIC封装件提供芯片到芯片接口和外部信号接口。封装基板还包括一个或多个天线，该一个或多个天线通过封装基板的金属化结构电耦合到RFIC封装件，以便能够接收和辐射作为电磁(EM)信号的电RF信号。封装基板可包括多个天线(也被称为天线阵列)，以在天线模块周围的期望更大区域中提供信号覆盖。
发明内容
具体实施方式中所公开的各方面包括采用模塑封装件上的三维(3D)构建来支持射频(RF)电路系统的高效集成的天线模块。还公开了相关制造方法。该天线模块被设计成安装并耦合到电子设备的应用电路板(例如，毫米(mm)波通信设备)来为该电子设备提供RF通信能力。在示例性方面，该天线模块包括RF收发器，该RF收发器的电路系统在多个半导体管芯(“管芯”)上方被分割，因此不同半导体器件可形成在不同类型的半导体结构中。例如，出于性能原因，可能期望该RF收发器的某些放大器电路形成在III-V半导体结构中，而该RF收发器的其他电路形成在IV-VI硅半导体结构中。管芯到管芯(D2D)互连装置被设置成允许来自不同管芯的电路彼此电耦合。因此，还期望使该RF收发器的该多个管芯之间的信号路由路径最小化以减少损耗。因此，在示例性方面，在该天线模块中采用这些管芯的3D堆叠以减小不同管芯中的电路之间的D2D互连装置的长度以及减小该天线模块在电路板上的安装面积。然而，还期望减轻该管芯之间的任何增大的电磁干扰(EMI)，该电磁干扰(EMI)可能是由该管芯由于该管芯的3D堆叠而定位成(与在此类管芯以并列配置设置在天线模块中的情况相比)彼此更靠近引起的。在3D堆叠天线模块中，热管理及其高效耗散也可能更加困难。
因此，在本文所公开的其他示例性方面，该天线模块以模塑封装件上的3D构建的形式被提供。这减小了该天线模块中的不同堆叠层中的管芯之间的D2D互连装置的长度，以减少RF收发器损耗并且提供其他示例性益处。就这一点而言，在示例性方面，该天线模块包括第一管芯封装件，该第一管芯封装件是第一模具上构建封装件。该第一管芯封装件包括作为RF收发器的一部分的一个或多个第一管芯。例如，该第一管芯封装件可包括管芯和另一管芯，该管芯包括可变增益放大器(VGA)，该另一管芯包括用于该RF收发器和RF接收器的混频器电路。该第一管芯是由该第一管芯封装件中的第一模塑层包封的。第一管芯互连件设置在该第一管芯的有源面上并且耦合到该有源面，并且从该第一模塑层的顶表面暴露，从而暴露到该第一管芯的管芯连接装置。该天线模块还包括第二管芯封装件，该第二管芯封装件是第二模具上构建封装件。该第二管芯封装件包括作为该RF收发器的一部分的一个或多个第二管芯。例如，该第二管芯封装件可包括用于RF发送器的功率放大器和用于该RF接收器的低噪声放大器(LNA)。该第二管芯是由该第二管芯封装件的第二模塑层包封的。第二管芯互连件设置在该第二管芯的有源面上并且耦合到该有源面，并且从该第二模塑层的顶表面暴露，从而暴露到该第二管芯的管芯连接装置。该第一管芯封装件和该第二管芯封装件以3D堆叠布置在竖直方向上彼此耦合，其中该第一管芯封装件和该第二管芯封装件的相应的第一管芯和第二管芯的该有源面彼此面对以在该第一管芯和该第二管芯的该有源面之间提供减小的距离。这允许该第一管芯封装件和该第二管芯封装件的该第一管芯与该第二管芯之间的D2D互连装置的长度减小以减少RF收发器损耗。天线耦合到该第二管芯封装件以提供用于该天线模块的天线。
在另一示例性方面，该第一管芯封装件和该第二管芯封装件可形成为重构晶片的一部分，该重构晶片然后直接彼此键合以在该第一管芯封装件和该第二管芯封装件的相应的第一管芯与第二管芯之间形成该D2D互连装置。这可减小该天线模块的总高度，而不是例如，该第一管芯封装件和该第二管芯封装件形成为单独的包封封装件，该单独的包封封装件然后通过外部接触件(例如，焊球)和中介层而耦合在一起。该重构晶片可形成有彼此堆叠的多个相应的第一管芯封装件和第二管芯封装件，然后对该重构晶片进行切割以形成多个天线模块。
该第一管芯封装件和该第二管芯封装件可键合在一起以形成堆叠的3D天线模块。当管芯互连件的管芯封装件键合以形成D2D互连装置时，该相应的第一管芯封装件和第二管芯封装件的该第一管芯和该第二管芯的该管芯互连件被电耦合在一起。因为该第一管芯和该第二管芯包封在该第一管芯封装件和该第二管芯封装件的该相应的第一模塑层和第二模塑层中，所以在包括将该第一管芯封装件和该第二管芯封装件耦合在一起的外部互连件(例如，焊球)的该第一管芯封装件与该第二管芯封装件之间不存在间隙区域。此外，作为示例，第一管芯层和第二管芯层可形成为模具上构建堆叠的重构晶片，然后将该重构晶片切割成多个天线模块。
此外，通过将该第一管芯封装件和该第二管芯封装件提供为包括相应模塑层的模具上构建封装件，这允许在构建该管芯封装件时更容易地集成其他组件。例如，EMI屏蔽罩可诸如通过激光沟槽蚀刻工艺设置在单独管芯周围的模塑层中。这允许管芯封装件的给定模塑层内的单独管芯用它们自己专用的EMI屏蔽罩在它们相应的模塑层中被特定地屏蔽。这与例如在管芯封装件中的多个管芯上方形成EMI屏蔽罩相反，该EMI屏蔽罩然后可能需要该管芯被定位成彼此更远离，从而增加该天线模块的表面积。
在又一示例性方面，为了在该第一管芯封装件和该第二管芯封装件中的该第一管芯与该第二管芯之间的D2D互连装置的信号路由路径的布局方面提供灵活性，该第一管芯封装件还包括第一隔离层。该第一隔离层被形成为与该第一模塑层相邻，该第一模塑层与该第一管芯的该有源面相邻。该第一隔离层为该第一模塑层中的该第一管芯提供隔离，并且还提供其中可形成额外互连件的结构，该额外互连件耦合到该第一管芯的该管芯互连件以用于到该第一管芯的信号路由。例如，该第一隔离层可包括再分布层(RDL)以形成到该第一管芯的该管芯互连件的互连件。类似地，在该示例中，该第二管芯封装件还包括第二隔离层。该第二隔离层被形成为与该第二模塑层相邻，该第二模塑层与该第二管芯的该有源面相邻。该第二隔离层为该第二管芯提供隔离，并且还提供其中可形成额外互连件的结构，该额外互连件耦合到该第二模塑层的该第二管芯的该管芯互连件以用于到该第二管芯的信号路由。例如，该第二隔离层还可包括RDL以形成到该第二管芯的该管芯互连件的互连件。在该示例中，由于该第一管芯封装件和该第二管芯封装件耦合在一起，因此该第一管芯封装件和该第二管芯封装件的该第一隔离层和该第二隔离层的该互连件彼此耦合，以形成D2D互连装置。该天线通过被设置在第三隔离层上而耦合到该天线模块，以提供用于该天线模块的天线，该第三隔离层被设置在该第二管芯封装件的面对该第二管芯的非有源面的一侧上，其中互连件被形成在该第二管芯中并且耦合到天线元件。
在又一示例性方面，为了提供在该天线模块的该第二管芯封装件中的电路(例如，功率放大器)的集成(该电路生成需要被耗散以使该RF收发器高效操作的热量)，热竖直互连件通路(过孔)(例如，贯穿模塑过孔(TMV))被设置在该第一管芯封装件的该第一模塑层中。该热过孔与作为D2D互连装置的一部分形成在与该第一模塑层相邻的该第一隔离层中的互连件耦合，该互连件然后耦合到该第二管芯封装件的该第二隔离层中的互连件。这将该热过孔耦合到该第二管芯封装件中的第二管芯的管芯互连件以提供用于该第二管芯的散热器。该第一管芯封装件的该热过孔可耦合到应用电路板的互连件，以从该天线模块的该第二管芯提供散热路径。这样，可提供散热器结构，并且该散热器结构可耦合到该第一管芯封装件，而没有设置成与该第一管芯封装件相邻并且不干扰提供散热路径的天线模块。该第一管芯封装件和该第二管芯封装件以3D堆叠布置在竖直方向上彼此耦合的布置(其中该第一管芯封装件和该第二管芯封装件的相应的第一管芯和第二管芯的有源面彼此面对)使得在该天线模块中的该天线的相对侧上通过该第一管芯封装件从该第二管芯提供高效散热路径成为可能。
就这一点而言，在一个示例性方面，提供了一种天线模块。该天线模块包括第一管芯封装件，该第一管芯封装件包括：第一模塑层，该第一模塑层包封具有第一有源面的第一管芯；和第一隔离层，该第一隔离层与该第一模塑层和该第一管芯的该第一有源面相邻。该第一隔离层包括第一互连件，该第一互连件耦合到该第一管芯的该第一有源面并且通过该第一隔离层的第一表面暴露。该天线模块还包括第二管芯封装件，该第二管芯封装件包括：第二模塑层，该第二模塑层包封具有第二有源面的第二管芯；和第二隔离层，该第二隔离层与该第二模塑层和该第二管芯的该第二有源面相邻。该第二隔离层包括第二互连件，该第二互连件耦合到该第二管芯的该第二有源面并且通过该第二隔离层的第二表面暴露。该第二隔离层的该第二表面耦合到该第一隔离层的该第一表面，以将该第一互连件耦合到该第二互连件。
在另一示例性方面，一种制造天线模块的方法。该方法包括：形成第一管芯封装件，其包括：形成第一模塑层，该第一模塑层包封具有第一有源面的第一管芯；以及形成第一隔离层，该第一隔离层与该第一模塑层和该第一管芯的该第一有源面相邻。该第一隔离层包括第一互连件，该第一互连件耦合到该第一管芯的该第一有源面并且通过该第一隔离层的第一表面暴露。该方法还包括：形成第二管芯封装件，其包括：形成第二模塑层，该第二模塑层包封具有第二有源面的第二管芯；以及形成第二隔离层，该第二隔离层与该第二模塑层和该第二管芯的该第二有源面相邻。该第二隔离层包括第二互连件，该第二互连件耦合到该第二管芯的该第二有源面并且通过该第二隔离层的第二表面暴露。该方法还包括：将该第二隔离层的该第二表面耦合到该第一隔离层的该第一表面，以将该第一互连件耦合到该第二互连件。
附图说明
图1是射频(RF)集成电路(IC)(RFIC)封装件形式的天线模块的侧视图，该RFIC封装件包括封装基板，该封装基板支撑形成在封装基板的金属化层中的天线；
图2A和图2B是示例性天线模块的侧视图，该示例性天线模块包括模塑封装件上的三维(3D)构建，该模塑封装件包括包封相应半导体管芯(“管芯”)的第一模塑层和第二模塑层，其中该相应半导体管芯的有源面彼此面对，其中第一模塑层和第二模塑层以3D堆叠布置在竖直方向上彼此耦合，以提供第一管芯和第二管芯的有源面之间的减小的距离；
图3是具有通过晶片到晶片键合而键合在一起的第一管芯封装件和第二管芯封装件的另选天线模块的侧视图，其中第二管芯封装件通过耦合到第一管芯封装件的中介层的外部金属互连件耦合到第一管芯封装件；
图4A和图4B是图2A和图2B中的天线模块的第二管芯封装件的相应侧视图和俯视图；
图4C是在图4A和图4B中的第二管芯封装件的第二模塑层中的管芯周围形成的电磁干扰(EMI)屏蔽罩的透视图；
图5是例示用于制造天线模块(包括图2A和图2B中的天线模块)的示例性工艺的流程图，该天线模块包括模塑封装件上的3D构建，该模塑封装件包括包封相应管芯的第一模塑层和第二模塑层，其中该相应管芯的有源面彼此面对，其中第一模塑层和第二模塑层以3D堆叠布置在竖直方向上彼此耦合，以提供第一管芯和第二管芯的有源面之间的减小的距离；
图6A至图6D是例示用于制造天线模块(包括图2A和图2B中的天线模块)的另一示例性制造工艺的流程图，该天线模块包括模塑封装件上的3D构建，该模塑封装件包括包封相应管芯的第一模塑层和第二模塑层，其中该相应管芯的有源面彼此面对，其中第一模塑层和第二模塑层以3D堆叠布置在竖直方向上彼此耦合，以提供第一管芯和第二管芯的有源面之间的减小的距离；
图7A至图7H例示了在制造根据图6A至图6D中的制造工艺制造的天线模块期间的示例性制造阶段；
图8是示例性无线通信设备的框图，该示例性无线通信设备包括天线模块(包括但不限于图2A和图2B中的天线模块并且根据图5至图7H中的制造工艺中的任一制造工艺)，该天线模块包括模塑封装件上的3D构建，该模塑封装件包括包封相应管芯的第一模塑层和第二模塑层，其中该相应管芯的有源面彼此面对，其中第一模塑层和第二模塑层以3D堆叠布置在竖直方向上彼此耦合，以提供第一管芯和第二管芯的有源面之间的减小的距离；并且
图9是示例性基于处理器的系统的框图，该示例性基于处理器的系统包括天线模块(包括但不限于图2A和图2B中的天线模块并且根据图5至图7H中的制造工艺中的任一制造工艺)，该天线模块包括模塑封装件上的3D构建，该模塑封装件包括包封相应管芯的第一模塑层和第二模塑层，其中该相应管芯的有源面彼此面对，其中第一模塑层和第二模塑层以3D堆叠布置在竖直方向上彼此耦合，以提供第一管芯和第二管芯的有源面之间的减小的距离。
具体实施方式
现在参照附图，描述本公开的若干示例性方面。词语“示例性”在本文中用于意指“用作示例、实例、或例示”。本文中被描述为“示例性的”任何方面未必被解释为比其他方面优选或具有优势。
具体实施方式中所公开的各方面包括采用模塑封装件上的三维(3D)构建来支持射频(RF)电路系统的高效集成的天线模块。还公开了相关制造方法。该天线模块被设计成安装并耦合到电子设备的应用电路板(例如，毫米(mm)波通信设备)来为该电子设备提供RF通信能力。在示例性方面，该天线模块包括RF收发器，该RF收发器的电路系统在多个半导体管芯(“管芯”)上方被分割，因此不同半导体器件可形成在不同类型的半导体结构中。例如，出于性能原因，可能期望该RF收发器的某些放大器电路形成在III-V半导体结构中，而该RF收发器的其他电路形成在IV-VI硅半导体结构中。管芯到管芯(D2D)互连装置被设置成允许来自不同管芯的电路彼此电耦合。因此，还期望使该RF收发器的该多个管芯之间的信号路由路径最小化以减少损耗。因此，在示例性方面，在该天线模块中采用这些管芯的3D堆叠以减小不同管芯中的电路之间的D2D互连装置的长度以及减小该天线模块在电路板上的安装面积。然而，还期望减轻该管芯之间的任何增大的电磁干扰(EMI)，该电磁干扰(EMI)可能是由该管芯由于该管芯的3D堆叠而定位成(与在此类管芯以并列配置设置在天线模块中的情况相比)彼此更靠近引起的。在3D堆叠天线模块中，热管理及其高效耗散也可能更加困难。
因此，在本文所公开的其他示例性方面，该天线模块以模塑封装件上的3D构建的形式被提供。这减小了该天线模块中的不同堆叠层中的管芯之间的D2D互连装置的长度，以减少RF收发器损耗并且提供其他示例性益处。就这一点而言，在示例性方面，该天线模块包括第一管芯封装件，该第一管芯封装件是第一模具上构建封装件。该第一管芯封装件包括作为RF收发器的一部分的一个或多个第一管芯。例如，该第一管芯封装件可包括管芯和另一管芯，该管芯包括可变增益放大器(VGA)，该另一管芯包括用于该RF收发器和RF接收器的混频器电路。该第一管芯是由该第一管芯封装件中的第一模塑层包封的。第一管芯互连件设置在该第一管芯的有源面上并且耦合到该有源面，并且从该第一模塑层的顶表面暴露，从而暴露到该第一管芯的管芯连接装置。该天线模块还包括第二管芯封装件，该第二管芯封装件是第二模具上构建封装件。该第二管芯封装件包括作为该RF收发器的一部分的一个或多个第二管芯。例如，该第二管芯封装件可包括用于RF发送器的功率放大器和用于该RF接收器的低噪声放大器(LNA)。该第二管芯是由该第二管芯封装件的第二模塑层包封的。第二管芯互连件设置在该第二管芯的有源面上并且耦合到该有源面，并且从该第二模塑层的顶表面暴露，从而暴露到该第二管芯的管芯连接装置。该第一管芯封装件和该第二管芯封装件以3D堆叠布置在竖直方向上彼此耦合，其中该第一管芯封装件和该第二管芯封装件的相应的第一管芯和第二管芯的该有源面彼此面对以在该第一管芯和该第二管芯的该有源面之间提供减小的距离。这允许该第一管芯封装件和该第二管芯封装件的该第一管芯与该第二管芯之间的D2D互连装置的长度减小以减少RF收发器损耗。天线耦合到该第二管芯封装件以提供用于该天线模块的天线。
在讨论天线模块(该天线模块包括模塑封装件上的三维(3D)构建，该模塑封装件包括包封相应管芯的第一模塑层和第二模塑层，其中第一模塑层和第二模塑层以3D堆叠布置在竖直方向上彼此耦合)的示例之前，下面首先关于图1描述了不包括堆叠式模具上构建层的天线模块100的示例。
就这一点而言，图1是天线模块100的视图，该天线模块是以并列排列配置的RFIC封装件。天线模块100包括天线基板102，该天线基板支撑用于支持RF通信的天线元件(例如，贴片天线元件和/或偶极子天线元件)。天线模块100包括IC管芯层106，该IC管芯层设置在水平面(X轴和Y轴方向面)中并且包括RFIC芯片108，该RFIC芯片包括半导体管芯，该半导体管芯包括包封的RF收发器。天线模块100还可包括如图1所示的单独的相邻电源管理IC(PMIC)芯片111，该相邻电源管理IC(PMIC)芯片为RFIC管芯芯片提供电源。RFIC芯片108和PMIC芯片111在水平方向(X轴方向)上并列排列。IC管芯层106还包括通过封装基板110电耦合到RFIC芯片108和/或PMIC芯片111的其他无源组件112(例如，电容器、电感器)作为形成在其中的电路的一部分。这些无源组件112的大小可使得将它们集成到RFIC芯片108或PMIC芯片111中是不可取的或不可行的。IC管芯层106被安装到封装基板110来为IC管芯层106提供支撑结构并且还提供用于将RFIC管芯108耦合到天线模块100中的其他组件和电路的互连结构。电磁干扰(EMI)屏蔽罩114设置在RFIC芯片108和IC管芯层106中的其他组件周围。
继续参照图1，在该示例中，封装基板110包括与IC管芯层106相邻的金属化基板116。金属化基板116包括多个基板金属化层118，该多个基板金属化层各自包括形成在其中的金属互连件120(例如，焊盘、竖直互连件通路(过孔)、迹线、线)以用于提供促成互连的互连结构，以在RFIC芯片108与天线模块100中的其他组件和电路之间提供电接口。管芯互连件122将RFIC芯片108耦合到金属化基板116中的金属互连件120。金属化基板116可以是无芯基板。基板金属化层118可形成为层叠在一起的单独的基板层以形成金属化基板116。在该示例中，金属化基板116耦合到芯基板124以作为封装基板110的一部分。芯基板124还包括一个或多个金属化层126，该一个或多个金属化层包括耦合到竖直互连件通路(过孔)130(例如，金属柱)的金属互连件128，该竖直互连件通路耦合到相邻金属化基板116中的金属互连件120以提供金属化基板116与芯基板124之间的电连通性。
继续参照图1，天线模块100中的封装基板110还包括天线基板102。在该示例中，天线基板102耦合到芯基板124以使得芯基板124在竖直方向(Z轴方向)上设置在天线基板102与金属化基板116之间。天线基板102还包括一个或多个金属化层132，该一个或多个金属化层包括金属互连件134，该金属互连件耦合到过孔136，该过孔耦合到芯基板124中的金属互连件128。在该示例中，天线基板102包括四(4)个天线138(1)至138(4)，这些天线包括金属贴片，这些天线通过天线138(1)至138(4)与相应金属化基板116、芯基板124和天线基板102中的金属互连件120、128、134之间的互连装置电耦合到RFIC芯片108。在该示例中，每一天线138(1)至138(4)是贴片天线，该贴片天线包括呈与芯基板124相邻的第一金属贴片140(1)至140(4)形式和呈设置在相应第一金属贴片140(1)至140(4)下方的第二金属贴片142(1)至142(4)形式的天线元件。第一金属贴片140(1)至140(4)通过过孔136和用作天线馈线的金属互连件134、128、120耦合到RFIC芯片108。第二金属贴片142(1)至142(4)不与第一金属贴片140(1)至140(4)接触，但是被配置为当第一金属贴片140(1)至140(4)接收要辐射的RF信号时电磁(EM)耦合到第一金属贴片140(1)至140(4)。类似地，当第二金属贴片142(1)至142(4)由接收到的RF信号激励时，第二金属贴片142(1)至142(4)利用接收到的RF信号EM耦合到第一金属贴片140(1)至140(4)。
可能期望减小天线模块(诸如图1中的天线模块100)的大小。如图1所示，封装基板110的大小被设定为能够支撑所耦合的天线基板102和IC管芯层106，该IC管芯层包括RFIC芯片108、PMIC芯片111和其他无源组件112。如果增加图1中的天线模块100中的RFIC芯片108的频带能力(例如，从自24.25千兆赫(GHz)到52.6GHz频率的频带中的频率范围2(FR2)到从(例如，30Ghz至300Ghz)的频带中的毫米波(mmWave)频率)，则天线138(1)至183(4)的大小随着频率波长的平方而减小。随着天线模块100经历修正和重新设计，半导体管芯中的节点大小减小的进展还可具有随时间推移而减小天线模块100中的RFIC芯片108大小的效果。然而，可能无法以与减小天线模块的天线的大小相同的比例来减小天线模块中的RFIC管芯的大小。因此，即使显著减小了天线模块中的天线，RFIC芯片的大小仍可能是减小天线模块的总体大小的能力的限制因素。
此外，随着天线模块100中的RF芯片108中的RF收发器的所支持的频率增加，可在RFIC芯片108中采用除硅以外的其他类型的半导体材料以支持较高频率和功率要求。就这一点而言，作为示例，图1中的天线模块100中的RFIC芯片108中的RF收发器可包含III-V半导体器件，诸如高电子迁移率晶体管(HEMT)。可能需要将此类III-V半导体器件与硅基半导体器件一起包含在天线模块(诸如图1中的天线模块100)中，其中需要多个管芯来为RF收发器提供不同的硅基半导体层和III-V半导体层。因此，可能需要额外互连件来为天线模块中的RF收发器提供信号路由路径，这是因为在该示例中，RF收发器的电路在具有不同半导体层的多个管芯中的电路之间被分割以支持不同类型的半导体器件。因此，期望使这些互连件的长度最小化以使RF收发器的插入损耗最小化。另外，还期望在天线模块中提供EMI屏蔽以减少或避免RF收发器中的组件之间的EMI，诸如RF收发器的功率放大器(PA)与低噪声放大器(LNA)之间的EMI。
就这一点而言，图2A和图2B是示例性天线模块200的侧视图，该示例性天线模块包括模塑封装件上的三维(3D)构建以支持RF电路系统的高效集成，该RF电路系统可位于采用不同半导体层的多种类型的管芯上方。如下文更详细地讨论的，天线模块200以模塑封装件上的3D构建的形式被提供，以减小相应的第一堆叠管芯封装件206(1)和第二堆叠管芯封装件206(2)的不同的第一模塑层204(1)和第二模塑层204(2)中的管芯202(1)至202(6)之间的D2D互连装置的长度。这减小了管芯202(1)至202(6)之间的D2D互连装置的长度，以减少RF收发器损耗并且提供其他示例性益处。在该示例中，RF收发器208的电路在竖直方向(Z轴方向)上分布在堆叠的第一堆叠管芯封装件206(1)和第二堆叠管芯封装件206(2)中的不同管芯202(1)至202(6)之间。因此，D2D互连装置被提供给分布在这些不同管芯202(1)至202(6)上方的耦合电路。这允许为不同类型的管芯202(1)至202(6)提供表现出不同电特性的不同半导体层的灵活性，以便于在RF收发器208中提供异质电路，而不必将多个管芯包含在单个芯片中。例如，管芯202(1)至202(6)中的一些管芯可包括IV-V型半导体层以提供用于形成半导体器件的有源层，而其他管芯202(1)至202(6)可包括III-V型半导体层以提供用于形成半导体器件的不同类型的有源层。这样，RF收发器208的不同半导体器件可形成在不同类型的半导体层中以使它们的性能优化。
在该示例中，天线模块200中的管芯202(1)包含为RF收发器208中的RF接收器和RF发送器提供模式控制的切换模式电路。管芯202(2)包含为RF收发器208提供频率上变频和下变频的混频器电路。管芯202(3)包含为RF收发器208中的RF接收器和RF发送器两者提供增益控制的可变增益放大器(VGA)电路。管芯202(4)包含PA电路作为RF发送器的一部分，该RF发送器放大将作为高功率RF信号发送的RF信号。管芯202(5)包含波束成形器电路作为RF发送器的一部分，该RF发送器放大将作为高功率RF信号发送的RF信号。管芯202(6)包含作为RF接收器的前端的一部分的低噪声放大器(LNA)电路，该RF接收器放大待处理的接收到的RF信号。如上所述，因为RF收发器208的电路分布在天线模块200中的多个管芯202(1)至202(6)上方，所以期望提供用于耦合管芯202(1)至202(6)之间的不同电路的D2D互连装置作为RF收发器208的一部分。还期望向天线210(例如，贴片天线)提供管芯202(4)中的PA电路与管芯202(6)中的LNA电路之间的互连装置，在该示例中，该天线由多个天线元件212(1)至212(4)(例如，金属贴片)形成。
如图2A中的天线模块200的侧视图所示，为了使多个管芯202(1)至202(6)被封装在具有D2D互连装置的天线模块200中，同时使天线模块200在竖直方向(Z轴方向)上的高度H1最小化，多个管芯202(1)至202(6)被设置在作为模具上构建管芯封装件的堆叠的第一管芯封装件206(1)和第二管芯封装件206(2)中。在该示例中，第一管芯封装件206(1)包括第一模塑层204(1)，作为示例，该第一模塑层是由模塑材料(诸如聚合物或树脂材料)制成的。管芯202(1)至202(3)是由第一模塑层204(1)包封的(例如，包覆模塑)。通过包封，这意味着管芯202(1)至204(3)至少部分地被第一模塑层204(1)的模塑材料包围，其中第一模塑层204(1)的模塑材料被设置成与管芯202(1)至204(3)的至少一部分相邻。在相应管芯202(1)至202(3)的相应有源面218(1)至218(3)上的相应外部后道工序(BEOL)金属化层216(1)至216(3)中形成金属管芯互连件214(1)至214(3)以提供到相应管芯202(1)至202(3)的连接通路。管芯互连件214(1)至214(3)可由铜或其他金属材料形成。管芯互连件214(1)至214(3)从第一模塑层204(1)的顶表面219暴露，以暴露到相应管芯202(1)至202(6)的管芯连接装置以用于互连。因为管芯202(1)至202(3)包封在第一管芯封装件206(1)的第一模塑层204(1)中，所以在管芯202(1)至202(3)与金属互连件222(1)至222(3)(例如，金属线、金属迹线、金属再分布层(RDL))之间不存在间隙区域，该金属互连件耦合到管芯互连件214(1)至214(3)以提供到管芯202(1)至202(3)的互连装置，从而使第一管芯封装件206(1)的高度H2最小化。
例如，图3中的另选天线模块300包括单独的RF电路晶片封装件302(1)、302(2)和天线晶片封装件302(3)，它们不是模具上构建封装件。晶片封装件302(1)至302(3)在竖直方向(Z轴方向)上彼此堆叠，并且通过外部互连件304(2)至304(3)(例如，焊球)耦合在一起。这产生了存在于晶片封装件302(1)至302(3)之间的间隙306(1)、306(2)，从而以不可取的方式增加了天线模块300在竖直方向(Z轴方向)上的总高度。此外，在晶片封装件302(1)、302(2)中的管芯之间的并且到天线晶片封装件302(3)中的天线元件308的D2D互连装置必须是长度较长的连接装置，该连接装置在相应晶片封装件302(1)至302(3)之间通过外部互连件304(2)至304(3)以及潜在地甚至通过如图所示的中介基板310。
返回参考天线模块200，如图2B中的天线模块200的侧视图所示，天线模块200的第二管芯封装件206(2)包括第二模塑层204(2)，作为示例，该第二模塑层是由模塑材料(诸如聚合物或树脂材料)制成的。管芯202(4)至202(6)是由第二模塑层204(2)包封的(例如，包覆模塑)。通过包封，这意味着管芯202(4)至204(6)至少部分地被第二模塑层204(2)的模塑材料包围，其中第二模塑层204(2)的模塑材料被设置成与管芯202(2)至204(6)的至少一部分相邻。在相应管芯202(4)至202(6)的相应有源面218(4)至218(6)上的相应外部后道工序(BEOL)金属化层216(4)至216(6)中形成金属管芯互连件214(4)至214(6)以提供到相应管芯202(4)至202(6)的连接通路。管芯互连件214(4)至214(6)可由铜或其他金属材料形成。管芯互连件214(4)至214(6)从第二模塑层204(2)的顶表面223暴露，以暴露到相应管芯202(4)至202(6)的管芯连接装置以用于互连。因为管芯202(4)至202(6)包封在第二管芯封装件206(2)的第二模塑层204(2)中，所以在管芯202(4)至202(6)与互连件222(4)至222(6)(例如，金属线、金属迹线、金属再分布层(RDL))之间也不存在间隙区域，该互连件耦合到管芯互连件214(4)至214(6)以提供到管芯202(4)至202(6)的互连装置，从而使第二管芯封装件206(2)的高度H3最小化。
如图2A和图2B所示，第二管芯封装件206(2)以3D堆叠布置在竖直方向(Z轴方向)上堆叠并且耦合到第一管芯封装件206(1)以形成天线模块200。在该示例中，第二管芯封装件206(2)耦合到第一管芯封装件206(1)，使得第二管芯封装件206(1)的第二模塑层204(2)中的管芯202(4)至202(6)的相应有源面218(4)至218(6)与第一管芯封装件206(1)的第一模塑层204(1)中的管芯202(1)至202(3)的相应有源面218(1)至218(3)相邻并且面对该相应有源面。该3D耦合布置提供管芯202(1)至202(3)、202(4)至202(6)的有源面218(1)至218(3)、218(4)至218(6)之间的减小的距离，以促进第一管芯封装件206(1)和第二管芯封装件206(2)的管芯202(1)至202(3)、202(4)至202(6)之间的D2D互连装置的长度减小。例如，第二管芯封装件206(2)可通过键合226(诸如通过压缩)直接键合到第一管芯封装件206(1)，以在第一管芯封装件206(1)与第二管芯封装件206(2)之间形成压缩键合。另选地，粘合剂可设置在第一管芯封装件206(1)与第二管芯封装件206(2)之间以将它们耦合在一起来形成键合226。
就这一点而言，在该示例中，如图2A和图2B所示，相应的第一管芯封装件206(1)和第二管芯封装件206(2)的第一隔离层228(1)和第二隔离层228(2)彼此耦合以将第一管芯封装件206(1)和第二管芯封装件206(2)耦合在一起。如图2A所示，第一隔离层228(1)在水平方向(X轴方向和Y轴方向)上设置在与第一模塑层204(1)和相应管芯202(1)至202(3)的有源面218(1)至218(3)相邻的第一面P1中。第一隔离层228(1)向第一模塑层204(1)中的管芯202(1)至202(3)提供电隔离。例如，第一隔离层228(1)可由能够提供电绝缘和隔离的介电材料(诸如聚合物材料)制成。如图2B所示，第二隔离层228(2)在水平方向(X轴方向和Y轴方向)上设置在与第一面P1平行并且与第二模塑层204(2)和相应管芯202(4)至202(6)的有源面218(4)至218(6)相邻的第二面P2中。第二隔离层228(2)向第二模塑层204(1)中的管芯202(4)至202(6)提供电隔离。例如，第二隔离层228(2)可由能够提供电绝缘和隔离的介电材料(诸如聚合物材料)制成。
如图2A所示，第一管芯封装件206(1)的耦合到相应管芯202(1)至202(4)的互连件222(1)至222(3)设置在第一隔离层228(1)中。例如，互连件222(1)至222(3)可形成为第一隔离层228(1)中的RDL。第一管芯封装件206(1)的互连件222(1)至223(3)是通过第一隔离层228(1)的相应顶表面220暴露的。如图2B所示，第二管芯封装件206(2)的耦合到相应管芯202(4)至202(6)的互连件222(4)至222(6)设置在第二隔离层228(2)中。例如，互连件222(4)至222(6)可形成为第二隔离层228(2)中的RDL。第二管芯封装件206(2)的互连件222(4)至223(6)是通过第二隔离层228(2)的相应顶表面232暴露的。因此，如图2A和图2B所示，当相应的第一隔离层228(1)和第二隔离层228(2)的顶表面220、232被聚集一起以在与第一面P1和第二面P2正交的竖直方向(Z轴方向)上将它们相应的第一管芯封装件206(1)和第二管芯封装件206(2)耦合在一起时，从第一隔离层228(1)暴露的互连件222(1)至223(3)与从第二隔离层228(1)暴露的相应互连件222(4)至223(6)接触以提供部分压缩键合226并且提供相应管芯202(1)至202(3)、202(4)至202(6)之间的D2D互连装置。相应的第一管芯封装件206(1)和第二管芯封装件206(2)的相应的第一隔离层228(1)和第二隔离层228(2)中的相应互连件222(1)至223(3)、222(4)至222(6)的耦合提供了相应管芯202(1)至202(3)、202(4)至202(6)之间的信号耦合路径。
此外，如图2A和图2B所示，如上所述，天线模块200包括天线210。天线210通过该天线的天线元件212(1)至212(4)封装在天线模块200中，该天线元件形成在另一第三隔离层234上，该第三隔离层在竖直方向(Z轴方向)上耦合到第二管芯封装件206(2)。第三隔离层234是由介电材料(诸如聚合物材料)制成的并且为天线元件212(1)至212(4)提供电隔离。如图2B所示，第三隔离层234包括顶表面236，天线元件212(1)至212(4)设置在该顶表面上。第三隔离层234还包括与第二模塑层204(2)和相应管芯202(4)至202(6)的第二非有源面240(4)至240(6)相邻的底表面238。第三隔离层234包括耦合到相应管芯202(4)、202(6)的相应非有源面240(4)、240(6)的互连件242(1)至242(3)(例如，金属线、金属迹线、金属再分布层(RDL))，该相应管芯在该示例中包括PA电路和LNA电路。这提供了管芯202(4)、202(6)与天线210的天线元件212(1)、212(4)之间的天线连接。因为第三隔离层234与相应管芯202(4)、202(6)的非有源面240(4)、240(6)相邻，所以在该示例中，为了提供互连件242(1)、242(3)与相应管芯202(4)、202(6)之间的连接，贯穿过孔244(1)、244(3)被设置成穿过相应管芯202(4)、202(6)。贯穿过孔244(1)、244(3)耦合到互连件242(1)、242(3)和相应管芯202(4)、202(6)的有源面218(4)、218(6)以将管芯202(4)、202(6)中的电路耦合到天线210。
返回参照图2A，可能期望从第二管芯封装件206(2)中的管芯202(4)至202(6)提供散热路径。例如，管芯202(4)至202(6)可包括高功率PA电路，该高功率PA电路生成热量，除非PA电路所生成的热量被耗散，否则该热量可能不利地影响RF收发器208的性能。然而，在第三隔离层234中在竖直方向(Z轴方向)上在管芯202(4)上方没有提供散热路径，这是因为这将干扰天线210。因此，在该示例中，可提供从第一管芯封装件206(1)到第二管芯封装件206(2)的散热路径，这是因为它们彼此紧密接近并且耦合了相应互连件222(1)至222(3)、222(4)至222(6)。就这一点而言，如图2B所示，通过以具有第一模塑层204(1)的模具上构建封装件的形式提供第一管芯封装件206(1)，热过孔246可容易地形成在第一模塑层204(1)中并且通过第一隔离层228(1)中的互连件248耦合到管芯202(4)，该第一隔离层中的该互连件耦合到第二隔离层228(2)中的互连件250。例如，热过孔246(例如，铜过孔)可以是贯穿模塑过孔(TMV)，并且可形成为比信号路径过孔更厚的过孔(例如，500微米(μm))。这样，提供从管芯202(4)穿过相应的第二隔离层228(2)和第一隔离层228(1)中的互连件250、248到达热过孔246的传导路径以耗散来自管芯202(4)的热量。作为示例，如图2B所示，作为传导结构的散热器252可被设置成与第一模塑层204(1)的底表面254相邻并且耦合到热过孔246以传导所耗散的热量。
继续参照图2B，还可期望RF屏蔽第二管芯封装件206(2)中的管芯202(1)至202(6)中的一个或多个管芯，诸如管芯202(4)、202(6)。就这一点而言，在该示例中，如图2B所示并且如图4A中的第二管芯封装件206(2)的侧视图所示，第一金属屏蔽罩256(1)设置在第二模塑层204(2)中并且设置在管芯202(4)周围。图4C例示了图4A中的第二管芯封装件206(2)中的第一金属屏蔽罩256(1)的透视侧视图。同样，在该示例中，如图2B所示并且如图4A中的第二管芯封装件206(2)的侧视图所示，第二金属屏蔽罩256(2)也设置在第二模塑层204(2)中并且设置在管芯202(6)周围。金属屏蔽罩256(1)、256(2)提供相应管芯202(4)、202(6)的RF屏蔽。在图2B和图4A中，仅在Y轴方向上可见的金属屏蔽罩256(1)的侧面是可见的，这是因为图2B是沿着图4B中的底视图所示的天线模块200的线A1-A1’的横截面侧视图。然而，图4B的第二管芯封装件206(2)的底视图例示了完全包围它们相应的管芯202(4)、202(6)的金属屏蔽罩256(1)、256(2)。金属屏蔽罩256(1)、256(2)可形成为部分地或完全地包围相应管芯202(4)、202(6)。
在该示例中，通过将管芯封装件206(1)形成为具有第二模塑层204(1)的模具上构建封装件，这可促进金属屏蔽罩256(1)、256(2)更容易且更精确地围绕管芯202(4)、202(6)放置。例如，如图4B所示并且如下面更详细地讨论的，可蚀刻第二模塑层204(2)以在第二模塑层204(2)中形成沟槽258(1)、258(2)。导电材料260(1)、260(2)(诸如导电金属膏)可设置在形成于相应的第一模塑层204(1)和第二模塑层204(2)中的沟槽258(1)、258(2)中以形成相应金属屏蔽罩256(1)、256(2)。
存在可形成并且制造天线模块(包括但不限于图2A和图2B中的天线模块200)的各种方式，该天线模块包括模塑封装件上的3D构建，该模塑封装件包括包封相应管芯的第一模塑层和第二模塑层，其中该相应管芯的有源面彼此面对，其中第一模塑层和第二模塑层以3D堆叠布置在竖直方向上彼此耦合，以提供第一管芯和第二管芯的有源面之间的减小的距离。就这一点而言，图5是例示用于制造这种天线模块的示例性制造工艺500的流程图。作为示例，关于图2A和图2B中的天线模块200讨论了图6中的制造工艺600。
就这一点而言，如图5所示，制造工艺500包括形成第一管芯封装件206(1)(图5中的框502)。形成第一管芯封装件206(1)包括：形成第一模塑层204(1)，该第一模塑层包封具有第一有源面218(1)至218(3)的第一管芯202(1)至202(3)(图5中的框504)。形成第一管芯封装件206(1)还包括：形成第一隔离层228(1)，该第一隔离层与第一模塑层204(1)和第一管芯202(1)至202(3)的第一有源面218(1)至218(3)相邻，该第一隔离层228(1)包括第一互连件222(1)至222(3)，该第一互连件耦合到第一管芯202(1)至202(3)的第一有源面218(1)至218(3)并且通过第一隔离层228(1)的第一顶表面220暴露(图5中的框506)。制造工艺500还包括：形成第二管芯封装件206(2)(图5中的框508)。形成第二管芯封装件206(2)包括：形成第二模塑层204(2)，该第二模塑层包封具有第二有源面218(4)至218(6)和第二非有源面240(4)至240(6)的第二管芯202(4)至202(6)(图5中的框510)。形成第二管芯封装件206(2)还包括：形成第二隔离层228(2)，该第二隔离层与第二模塑层204(2)和第二管芯(202(4)至202(6)的第二有源面218(4)至218(6)相邻，该第二隔离层228(2)包括第二互连件222(4)至222(6)，该第二互连件耦合到第二管芯202(4)至202(6)的第二有源面218(4)至218(6)并且通过第二隔离层228(2)的第二底表面224暴露(图5中的框512)。制造工艺500还包括：将第二隔离层228(2)的第二底表面224耦合到第一隔离层228(1)的第一顶表面220以将第一互连件222(1)至222(3)耦合到第二互连件222(4)至222(6)(图5中的框514)。
其他制造方法也是可能的。例如，图6A至图6D是用于制造天线模块(比如，图2A和图2B中的天线模块200)并且根据图7A至图7H中的示例性制造阶段700A至700H的另一示例性制造工艺600的流程图。作为示例，现在将关于图2A和图2B中的天线模块200讨论根据图6中的示例性制造工艺600的图7A至图7H中的制造阶段700A至700D。
就这一点而言，如图7A中的示例性制造阶段700A所示，制造工艺700中的第一步骤是构建将成为第一管芯封装件206(1)的一部分的第一模塑层204(1)(图6A中的框602)。在该示例中，第一模塑层204(1)被构建为重构晶片702。就这一点而言，提供载体704。管芯202(1)至202(3)根据期望的布置和间距附接到载体704。相应管芯202(1)至202(3)的非有源面240(1)至240(3)耦合到载体704以将管芯202(1)至202(3)附接到载体704。因此，尽管在图7A中未示出，但要注意，第一模塑层204(1)可构建于在水平方向(X轴方向和Y轴方向)上延伸的载体704上，其中提供其他管芯202(1)至202(3)布置以最终形成用于多个天线模块200的多个第一管芯封装件206(1)。管芯互连件214(1)至214(3)已形成在相应管芯202(1)至202(3)的有源面218(1)至218(3)中。其后，模塑材料706设置在管芯202(1)至202(3)上并且邻近于该管芯，并且设置在载体704上的管芯202(1)至202(3)之间的空间中以包覆模塑管芯202(1)至202(3)来产生第一模塑层204(1)。然后，如图7A中的制造阶段700A所示，在第一模塑层204(1)中形成过孔708以提供信号路径，当完全制造天线模块200时，该信号路径将延伸穿过第一模塑层204(1)。然后将第一模塑层204(1)向下研磨到管芯互连件214(1)至214(3)以从第一模塑层204(1)的顶表面219暴露管芯互连件214(1)至214(3)。
然后，如图7B中的示例性制造阶段700B所示，制造第一管芯封装206(1)的制造工艺700中的下一步骤是形成和耦合第一模塑层204(1)的第一隔离层228(1)(图6A中的框604)。在该示例中，在第一模塑层204(1)上形成第一隔离层228(1)之前，在第一模塑层204(1)中形成热过孔246。例如，可通过在第一模塑层204(1)中钻孔或蚀刻开口，然后将金属材料设置在此类开口中来形成热过孔246。然后在第一模塑层204(1)的顶表面219上形成第一隔离层228(1)。就这一点而言，第一隔离层228(1)的底表面710耦合到第一模塑层204(1)的顶表面219并且与相应管芯202(1)至202(3)的有源面218(1)至218(3)相邻。互连件222(1)至222(3)、248形成在第一隔离层228(1)中。例如，可使用平版印刷工艺将互连件222(1)至222(3)、248形成为第一隔离层228(1)中的RDL。互连件222(1)至222(3)通过处理步骤(诸如化学机械平面化(CMP)工艺)暴露在第一隔离层228(1)的顶表面220上，以制备下面讨论的要耦合到第二重构晶片的互连件222(1)至222(3)，从而形成天线模块200。
然后，如图7C中的示例性制造阶段700C所示，制造工艺700中的下一步骤是构建将成为第二管芯封装件206(2)的一部分的第二模塑层204(2)(图6B中的框606)。在该示例中，第二模塑层204(1)也被构建为重构晶片712。就这一点而言，提供载体714。管芯202(4)至202(6)根据期望的布置和间距附接到载体714。相应管芯202(4)至202(6)的非有源面240(4)至240(6)耦合到载体714以将管芯202(4)至202(6)附接到载体714。因此，尽管在图7C中未示出，但要注意，第二模塑层204(2)可构建于在水平方向(X轴方向和Y轴方向)上延伸的载体714上，其中提供其他管芯202(4)至202(6)布置以最终形成用于多个天线模块200的多个第二管芯封装件206(2)。管芯互连件214(4)至214(6)已形成在相应管芯202(4)至202(6)的有源面218(4)至218(6)中。其后，模塑材料716设置在管芯202(1)至202(3)上并且邻近于该管芯，并且设置在载体714上的管芯202(4)至202(6)之间的空间中以包覆模塑管芯202(4)至202(6)来产生第二模塑层204(2)。然后，如图7C中的制造阶段700C所示，在第二模塑层204(2)中形成过孔718以提供信号路径，当完全制造天线模块200时，该信号路径将延伸穿过第二模塑层204(2)。然后将第二模塑层204(2)向下研磨到管芯互连件214(4)至214(6)以从第二模塑层204(2)的顶表面223暴露管芯互连件214(1)至214(3)。
然后，如图7D中的示例性制造阶段700D所示，制造第二管芯封装206(2)的制造工艺700中的下一步骤是形成和耦合第二模塑层204(2)的第二隔离层228(2)(图6B中的框608)。然后在第二模塑层204(2)的顶表面223上形成第二隔离层228(2)。就这一点而言，第二隔离层228(2)的顶表面232耦合到第二模塑层204(2)的顶表面223并且与相应管芯202(4)至202(6)的有源面218(4)至218(6)相邻。互连件222(4)至222(6)形成在第二隔离层228(2)中。例如，可使用平版印刷工艺将互连件222(4)至222(6)形成为第二隔离层228(2)中的RDL。要注意，如图7D中的该示例所示，互连件222(5)还耦合管芯202(5)和202(6)。互连件222(4)至222(6)通过处理步骤(诸如化学机械平面化(CMP)工艺)暴露在第二隔离层228(2)的底表面224上，以制备下面讨论的要耦合到第一重构晶片702的互连件222(4)至222(6)，从而形成天线模块200。
然后，如图7E中的示例性制造阶段700E所示，制造工艺600中的下一步骤是将第一重构晶片702和第二重构晶片712键合在一起(图6C中的框610)。图7D中的第二管芯封装件206(2)被翻转并且键合到第一管芯封装件206(1)，使得第二管芯封装件206(2)的第二隔离层228(2)的底表面224耦合到第一隔离层228(1)的顶表面220。如先前所讨论的，第二管芯封装件206(2)的第二隔离层228(2)的底表面224可通过压缩耦合到第一隔离层228(1)的顶表面220以形成压缩键合226。另选地，粘合剂可设置在第二隔离层228(2)的底表面224与第一隔离层228(1)的顶表面220之间，以将第一管芯封装件206(1)和第二管芯封装件206(2)耦合在一起。作为键合的结果，第一管芯封装件206(1)的第一隔离层228(1)中的互连件222(1)至222(3)耦合并且键合到第二管芯封装件206(2)的第二隔离层228(2)的互连件222(4)至222(6)。如先前所讨论的，管芯202(1)至202(3)的有源面218(1)至218(3)面对管芯202(4)至204(6)的有源面。接下来，如图7F中的示例性制造阶段700F所示，从第二管芯封装件206(2)移除载体714以准备在第二管芯封装件206(2)上形成天线210(图6C中的框612)。然后在管芯202(4)、202(6)周围的第二模塑层204(1)中形成第一金属屏蔽罩256(1)和第二金属屏蔽罩256(2)以提供管芯204(4)、202(6)的EMI屏蔽。
然后，如图7G中的示例性制造阶段700G所示，制造工艺600中的下一步骤是构建第三隔离层234以在第二管芯封装件206(2)上形成天线210(图6D中的框614)。就这一点而言，如先前所讨论的，第三隔离层234在竖直方向(Z轴方向)上形成在第二管芯封装件206(2)的第二模塑层204(2)上。隔离层234包括顶表面236，天线元件212(1)至212(4)设置在该顶表面上。第三隔离层234还包括与第二模塑层204(2)和相应管芯202(4)至202(6)相邻的底表面238。第三隔离层234包括通过互连件222(4)至222(6)耦合到相应管芯202(4)、202(6)的互连件242(1)至242(3)。这提供了管芯202(4)、202(6)与天线210的天线元件212(1)、212(4)之间的天线连接。附接到第一管芯封装件206(1)的载体704也被移除。然后可对其中形成彼此耦合的模塑管芯封装件206(1)、206(2)上的不同构建的重构晶片702、712进行切割以形成多个天线模块200。
然后，如图7H中的示例性制造阶段700H所示，制造工艺600中的下一步骤是将散热器252形成为传导结构，该传导结构被设置成与第一模塑层204(1)的底表面254相邻并且耦合到热过孔246以传导所耗散的热量。
天线模块(包括但不限于图2A和图2B中的天线模块200)可设置于并且集成到任何无线通信设备和/或基于处理器的设备中，该天线模块包括模塑封装件上的3D构建，该模塑封装件包括包封相应管芯的第一模塑层和第二模塑层，其中该相应管芯的有源面彼此面对，其中第一模塑层和第二模塑层以3D堆叠布置在竖直方向上彼此耦合，以提供第一管芯和第二管芯的有源面之间的减小的距离。不作为限制的示例包括：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、全球定位系统(GPS)设备、移动电话、蜂窝电话、智能电话、会话发起协议(SiP)电话、平板电脑、平板手机、服务器、计算机、便携式计算机、移动计算设备、可穿戴计算设备(例如，智能手表、健康或健身跟踪器、眼镜等)、台式计算机、个人数字助理(PDA)、监测器、计算机监测器、电视机、调谐器、收音机、卫星收音机、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘(DVD)播放器、便携式数字视频播放器、汽车、交通工具组件、航空电子系统、无人机和多旋翼飞行器。
图8例示了包括天线模块802的示例性无线通信设备800。天线模块802包括模塑封装件上的3D构建，该模塑封装件包括包封相应管芯的第一模塑层和第二模塑层，其中该相应管芯的有源面彼此面对，其中第一模塑层和第二模塑层以3D堆叠布置在竖直方向上彼此耦合，以提供第一管芯和第二管芯的有源面之间的减小的距离。作为非限制性示例，天线模块802可包括图2A和图2B中的天线模块200，并且可根据图5至图7H中的制造工艺中的任一制造工艺来制造。如图8所示，无线通信设备800包括RF收发器804和数据处理器806。RF收发器和/或数据处理器806的组件可在多个不同管芯封装件803(1)、803(2)之间被分割，该多个不同管芯封装件是在模塑封装件上构建的，如图2A和图2B中的天线模块200所示。数据处理器806可包括存储数据和程序代码的存储器。RF收发器804包括支持双向通信的发送器808和接收器810。一般而言，无线通信设备800可包括用于任何数量的通信系统和频带的任何数量的发送器808和/或接收器810。RF收发器804的全部或一部分可在一个或多个模拟IC、RFIC、混合信号IC等上实现。
可利用超外差式架构或直接变频式架构来实现发送器808或接收器810。在超外差式架构中，信号在多个级中在RF与基带之间变频，例如对于接收器810而言，在一级中从RF到中频(IF)变频，并且然后在另一级中从IF到基带变频。在直接变频式架构中，信号在一级中在RF和基带之间变频。超外差式以及直接变频式架构可以使用不同的电路块和/或具有不同的要求。在图8中的无线通信设备800中，发送器808和接收器810利用直接变频式架构来实现。
在发送路径中，数据处理器806处理要被发送的数据并且向发送器808提供I和Q模拟输出信号。在示例性无线通信设备800中，数据处理器806包括数模转换器(DAC)812(1)、812(2)以将由数据处理器806生成的数字信号转换成I和Q模拟输出信号(例如，I和Q输出电流)以供进一步处理。
在发送器808内，低通滤波器814(1)、814(2)分别对I和Q模拟输出信号进行滤波以移除由在前的数模转换引起的不期望信号。放大器(AMP)816(1)、816(2)分别放大来自低通滤波器814(1)、814(2)的信号并且提供I和Q基带信号。上变频器818通过混频器820(1)、820(2)利用来自发送(TX)本地振荡器(LO)信号发生器822的I和Q TX LO信号来对I和Q基带信号进行上变频，以提供经上变频信号824。滤波器826对经上变频的信号824进行滤波以移除由上变频引起的不期望信号以及接收频带中的噪声。功率放大器(PA)828放大来自滤波器826的经上变频的信号824，以获得期望的输出功率水平并且提供发送RF信号。发送RF信号被引导通过双工器或开关830并且经由天线832被发送。
在接收路径中，天线832接收由基站发送的信号并且提供接收到的RF信号，该接收到的RF信号被引导通过双工器或开关830并且被提供给低噪声放大器(LNA)834。双工器或开关830被设计成利用特定的接收(RX)与TX双工器频率分隔来操作，使得RX信号与TX信号隔离。接收到的RF信号由LNA 834放大并且由滤波器836滤波，以获得期望的RF输入信号。下变频混频器838(1)、838(2)将滤波器836的输出与来自RX LO信号发生器840的I和Q RX LO信号(即，LO_I和LO_Q)进行混频以生成I和Q基带信号。I和Q基带信号由AMP 842(1)、842(2)放大并且进一步由低通滤波器844(1)、844(2)滤波以获得I和Q模拟输入信号，该I和Q模拟输入信号被提供给数据处理器806。在该示例中，数据处理器806包括模数转换器(ADC)846(1)、846(2)以将模拟输入信号转换成要进一步由数据处理器806处理的数字信号。
在图8的无线通信设备800中，TX LO信号发生器822生成用于上变频的I和Q TX LO信号，而RX LO信号发生器840生成用于下变频的I和QRX LO信号。每个LO信号是具有特定基频的周期性信号。TX锁相环路(PLL)电路848从数据处理器806接收定时信息，并且生成用于调整来自TX LO信号发生器822的TX LO信号的频率和/或相位的控制信号。类似地，RX PLL电路850从数据处理器806接收定时信息，并且生成用于调整来自RX LO信号发生器840的RXLO信号的频率和/或相位的控制信号。
图9例示了可包括组件的基于处理器的系统900的示例，该组件中的任一组件可包括天线模块902，该天线模块包括模塑封装件上的3D构建。天线模块902包括包封相应管芯的第一模塑层和第二模塑层，其中该相应管芯的有源面彼此面对，其中第一模塑层和第二模塑层以3D堆叠布置在竖直方向上彼此耦合，以提供第一管芯和第二管芯的有源面之间的减小的距离。作为非限制性示例，天线模块902可包括图2A和图2B中的天线模块200，并且可根据图5至图7H中的制造工艺中的任一制造工艺来制造。
在该示例中，基于处理器的系统900可形成为包括多向天线模块904的片上系统(SoC)906。基于处理器的系统900包括CPU 908，该CPU包括一个或多个处理器910，该一个或多个处理器还可被称为CPU内核或处理器内核。CPU 908可具有耦合到CPU 908以用于对临时存储的数据进行快速存取的高速缓存存储器912。CPU 908耦合到系统总线914，并且可将包括在基于处理器的系统900中的主设备和从设备相互耦合。如众所周知的，CPU 908通过在系统总线914上交换地址、控制和数据信息来与这些其他设备通信。例如，CPU 908可向作为从设备的示例的存储器控制器916传达总线事务请求。尽管在图9中未例示，但可提供多个系统总线914，其中每个系统总线914构成不同的织构。
其他主设备和从设备可连接到系统总线914。如图9所例示，作为示例，这些设备可包括存储器系统920(该存储器系统包括存储器控制器916和存储器阵列918)、一个或多个输入设备922、一个或多个输出设备924、一个或多个网络接口设备926、以及一个或多个显示控制器928。存储器系统920、一个或多个输入设备922、一个或多个输出设备924、一个或多个网络接口设备926、以及一个或多个显示控制器928中的每一者可被设置在相同或不同的IC封装件中。输入设备922可包括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。输出设备924可包括任何类型的输出设备，包括但不限于音频、视频、其他视觉指示器等。网络接口设备926可以是被配置为允许往来于网络930的数据交换的任何设备。网络930可以是任何类型的网络，包括但不限于有线或无线网络、私有或公共网络、局域网(LAN)、无线局域网(WLAN)、广域网(WAN)、蓝牙TM网络、以及互联网。网络接口设备926可被配置为支持所期望的任何类型的通信协议。
CPU 908还可被配置为通过系统总线914访问显示控制器928以控制向一个或多个显示器932传送的信息。显示控制器928经由一个或多个视频处理器934向显示器932传送要显示的信息，该视频处理器将要显示的信息处理成适于显示器932的格式。作为示例，显示控制器928和视频处理器934可被包括作为相同或不同的IC封装件，并且包括在包含CPU908的相同或不同的IC封装件中。显示器932可包括任何类型的显示器，包括但不限于阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器、发光二极管(LED)显示器等。
本领域技术人员将进一步理解，结合本文所公开的各方面描述的各种例示性逻辑块、模块、电路和算法可被实现为电子硬件、存储在存储器中或另一计算机可读介质中并由处理器或其他处理设备执行的指令、或这两者的组合。本文中所公开的存储器可以是任何类型和大小的存储器，并且可被配置为存储所期望的任何类型的信息。为了清楚地例示这种互换性，上文围绕各种例示性的组件、块、模块、电路和步骤的功能性，已经对它们进行了一般性描述。此类功能性如何被实现取决于特定应用、设计选择、和/或加诸于整体系统上的设计约束。本领域技术人员可针对每个特定应用以不同的方式实施所描述的功能性，但是这样的具体实施决定不应被解释为导致背离本公开的范围。
结合本文中所公开的各方面描述的各种例示性逻辑块、模块和电路可用被设计成执行本文所述的功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑设备、分立门或晶体管逻辑组件、分立硬件组件、或它们的任何组合来实现或执行。处理器可以是微处理器，但在另选的方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合(例如，DSP与微处理器的组合、多个微处理器、与DSP内核协作的一个或多个微处理器、或任何其他此类配置)。
本文所公开的各方面可体现在硬件和被存储在硬件中的指令中，并且可驻留在例如随机存取存储器(RAM)、闪存存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、寄存器、硬盘、可移动磁盘、CD-ROM、或本领域中所知的任何其他形式的计算机可读介质中。示例性的存储介质耦合到处理器，使处理器能够从该存储介质读取信息以及向该存储介质写入信息。在另选方案中，存储介质可与处理器成一整体。处理器和存储介质可驻留在ASIC中。ASIC可驻留在远程站中。在另选的方案中，处理器和存储介质可作为分立组件驻留在远程站、基站或服务器中。
还注意到，本文任何示例性方面中所描述的操作步骤是为了提供示例和讨论而被描述的。所描述的操作可按除了所例示的顺序之外的众多不同顺序来执行。此外，在单个操作步骤中描述的操作实际上可在多个不同步骤中执行。另外，可组合示例性方面中讨论的一个或多个操作步骤。将理解，如对本领域技术人员将显而易见的，可对在流程图中例示的操作步骤进行众多不同的修改。本领域技术人员将同样理解，可使用多种不同的技术和工艺中的任何一种来表示信息和信号。例如，在遍及上文的描述中提及的数据、指令、命令、信息、信号、比特、符号和芯片可以通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或者它们的任何组合来表示。
提供本公开的先前描述以使本领域的任何技术人员能够制作或使用本公开。对本公开的各种修改对于本领域技术人员将是显而易见的，并且本文中所定义的通用原理可被应用于其他变型。因此，本公开不旨在受限于本文描述的示例和设计，而是要符合与本文所公开的原则和新颖性特征相一致的最宽的范围。
在以下经编号的条款中描述了各具体实施示例：
1.一种天线模块，所述天线模块包括：
第一管芯封装件，所述第一管芯封装件包括：
第一模塑层，所述第一模塑层包封具有第一有源面的第一管芯；和
第一隔离层，所述第一隔离层与所述第一模塑层和所述第一管芯的所述第一有源面相邻，所述第一隔离层包括第一互连件，所述第一互连件耦合到所述第一管芯的所述第一有源面并且通过所述第一隔离层的第一表面暴露；和
第二管芯封装件，所述第二管芯封装件包括：
第二模塑层，所述第二模塑层包封具有第二有源面的第二管芯；和
第二隔离层，所述第二隔离层与所述第二模塑层和所述第二管芯的所述第二有源面相邻，所述第二隔离层包括第二互连件，所述第二互连件耦合到所述第二管芯的所述第二有源面并且通过所述第二隔离层的第二表面暴露；
所述第二隔离层的所述第二表面耦合到所述第一隔离层的所述第一表面，以将所述第一互连件耦合到所述第二互连件。
2.根据条款1所述的天线模块，其中：
所述第一隔离层在水平方向上被设置在第一面中；
所述第二隔离层在所述水平方向上被设置在与所述第一面平行的第二面中；并且
所述第二隔离层的所述第二表面在与所述水平方向正交的竖直方向上耦合到所述第一隔离层的所述第一表面。
3.根据条款1或2所述的天线模块，其中：
所述第一隔离层的所述第一互连件包括至少一个第一再分布层(RDL)；并且
所述第二隔离层的所述第二互连件包括至少一个第二RDL。
4.根据条款1至3中任一项所述的天线模块，其中所述第二隔离层的所述第二表面直接键合到所述第一隔离层的所述第一表面。
5.根据条款1至4中任一项所述的天线模块，所述天线模块还包括：压缩键合，所述压缩键合将所述第二隔离层的所述第二表面耦合到所述第一隔离层的所述第一表面。
6.根据条款1至5中任一项所述的天线模块，所述天线模块还包括：
第三隔离层，所述第三隔离层包括与所述第二模塑层相邻的第三表面和第四表面，所述第三隔离层包括耦合到所述第二管芯的第三互连件；和
天线，所述天线包括与所述第三表面相邻并且耦合到所述第三互连件的至少一个天线元件。
7.根据条款6所述的天线模块，其中所述第二管芯包括贯穿竖直互连件通路(过孔)；
所述贯穿过孔耦合到所述第三互连件以将所述第二管芯耦合到所述至少一个天线元件。
8.根据条款1至7中任一项所述的天线模块，其中所述第二模塑层在水平方向上被设置在第一面中；并且
所述天线模块还包括设置在所述第二模塑层中的金属屏蔽罩，所述金属屏蔽罩至少部分地包围所述第一面中的所述第二管芯。
9.根据条款8所述的天线模块，其中所述金属屏蔽罩完全包围所述第一面中的所述第二管芯。
10.根据条款8所述的天线模块，其中所述金属屏蔽罩包括：
沟槽，所述沟槽设置在所述第二模塑层中，所述沟槽至少部分地包围所述第二管芯；和
导电材料，所述导电材料设置在所述沟槽中。
11.根据条款1至10中任一项所述的天线模块，所述天线模块还包括：竖直互连件通路(过孔)，所述竖直互连件通路(过孔)设置在所述第一模塑层中并且耦合到所述第一互连件。
12.根据条款11所述的天线模块，其中所述过孔包括延伸穿过所述第一模塑层并且耦合到所述第一互连件的贯穿模塑过孔(TMV)。
13.根据条款11或12所述的天线模块，其中所述过孔被配置为耗散由所述第二管芯生成的热量。
14.根据条款1至13中任一项所述的天线模块，其中所述第二管芯包括功率放大器。
15.根据条款1至14中任一项所述的天线模块，所述天线模块被集成到选自由以下项组成的组的设备中：机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；全球定位系统(GPS)设备；移动电话；蜂窝电话；智能电话；会话发起协议(SiP)电话；平板电脑；平板手机；服务器；计算机；便携式计算机；移动计算设备；可穿戴计算设备；台式计算机；个人数字助理(PDA)；监测器；计算机监测器；电视；调谐器；收音机；卫星收音机；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘(DVD)播放器；便携式数字视频播放器；汽车；交通工具组件；航空电子系统；无人机；和多旋翼飞行器。
16.一种制造天线模块的方法，所述方法包括：
形成第一管芯封装件，包括：
形成第一模塑层，所述第一模塑层包封具有第一有源面的第一管芯；以及
形成第一隔离层，所述第一隔离层与所述第一模塑层和所述第一管芯的所述第一有源面相邻，所述第一隔离层包括第一互连件，所述第一互连件耦合到所述第一管芯的所述第一有源面并且通过所述第一隔离层的第一表面暴露；
形成第二管芯封装件，包括：
形成第二模塑层，所述第二模塑层包封具有第二有源面的第二管芯；以及
形成第二隔离层，所述第二隔离层与所述第二模塑层和所述第二管芯的所述第二有源面相邻，所述第二隔离层包括第二互连件，所述第二互连件耦合到所述第二管芯的所述第二有源面并且通过所述第二隔离层的第二表面暴露；以及
将所述第二隔离层的所述第二表面耦合到所述第一隔离层的所述第一表面，以将所述第一互连件耦合到所述第二互连件。
17.根据条款16所述的方法，其中将所述第二隔离层的所述第二表面耦合到所述第一隔离层的所述第一表面包括：将所述第二隔离层的所述第二表面键合到所述第一隔离层的所述第一表面。
18.根据条款17所述的方法，其中将所述第二隔离层的所述第二表面键合到所述第一隔离层的所述第一表面包括：将所述第二隔离层的所述第二表面压缩键合到所述第一隔离层的所述第一表面。
19.根据条款16至18中任一项所述的方法，所述方法还包括：
形成第三隔离层，所述第三隔离层包括与所述第二模塑层相邻的第三表面和第四表面；
将设置在所述第三隔离层中的第三互连件耦合到所述第二管芯；
设置与所述第三表面相邻的至少一个天线元件；以及
将所述第三互连件耦合到所述至少一个天线元件。
20.根据条款19所述的方法，其中所述第二管芯包括贯穿竖直互连件通路(过孔)；并且
所述方法还包括：将所述贯穿过孔耦合到所述第三互连件以将所述第二管芯耦合到所述至少一个天线元件。
21.根据条款16至20中任一项所述的方法，其中形成所述第二模塑层包括：在水平方向上将所述第二模塑层设置在第一面中；并且
所述方法还包括：在所述第二模塑层中形成金属屏蔽罩，所述金属屏蔽罩至少部分地包围所述第一面中的所述第二管芯。
22.根据条款21所述的方法，其中形成所述金属屏蔽罩包括：
在所述第二模塑层中形成沟槽，所述沟槽至少部分地包围所述第二管芯；以及
将导电材料设置在所述沟槽中。
23.根据条款16至22中任一项所述的方法，所述方法还包括：
在所述第一模塑层中形成竖直互连件通路(过孔)；以及
将所述过孔耦合到所述第一互连件。

Claims (23)

1.一种天线模块，所述天线模块包括：
第一管芯封装件，所述第一管芯封装件包括：
第一模塑层，所述第一模塑层包封具有第一有源面的第一管芯；和
第一隔离层，所述第一隔离层与所述第一模塑层和所述第一管芯的所述第一有源面相邻，所述第一隔离层包括第一互连件，所述第一互连件耦合到所述第一管芯的所述第一有源面并且通过所述第一隔离层的第一表面暴露；和
第二管芯封装件，所述第二管芯封装件包括：
第二模塑层，所述第二模塑层包封具有第二有源面的第二管芯；和
第二隔离层，所述第二隔离层与所述第二模塑层和所述第二管芯的所述第二有源面相邻，所述第二隔离层包括第二互连件，所述第二互连件耦合到所述第二管芯的所述第二有源面并且通过所述第二隔离层的第二表面暴露；
所述第二隔离层的所述第二表面耦合到所述第一隔离层的所述第一表面，以将所述第一互连件耦合到所述第二互连件。
2.根据权利要求1所述的天线模块，其中：
所述第一隔离层在水平方向上被设置在第一面中；
所述第二隔离层在所述水平方向上被设置在与所述第一面平行的第二面中；并且
所述第二隔离层的所述第二表面在与所述水平方向正交的竖直方向上耦合到所述第一隔离层的所述第一表面。
3.根据权利要求1所述的天线模块，其中：
所述第一隔离层的所述第一互连件包括至少一个第一再分布层(RDL)；并且
所述第二隔离层的所述第二互连件包括至少一个第二RDL。
4.根据权利要求1所述的天线模块，其中所述第二隔离层的所述第二表面直接键合到所述第一隔离层的所述第一表面。
5.根据权利要求1所述的天线模块，所述天线模块还包括：压缩键合，所述压缩键合将所述第二隔离层的所述第二表面耦合到所述第一隔离层的所述第一表面。
6.根据权利要求1所述的天线模块，所述天线模块还包括：
第三隔离层，所述第三隔离层包括与所述第二模塑层相邻的第三表面和第四表面，所述第三隔离层包括耦合到所述第二管芯的第三互连件；和
天线，所述天线包括与所述第三表面相邻并且耦合到所述第三互连件的至少一个天线元件。
7.根据权利要求6所述的天线模块，其中所述第二管芯包括贯穿竖直互连件通路(过孔)；
所述贯穿过孔耦合到所述第三互连件以将所述第二管芯耦合到所述至少一个天线元件。
8.根据权利要求1所述的天线模块，其中所述第二模塑层在水平方向上被设置在第一面中；并且
所述天线模块还包括设置在所述第二模塑层中的金属屏蔽罩，所述金属屏蔽罩至少部分地包围所述第一面中的所述第二管芯。
9.根据权利要求8所述的天线模块，其中所述金属屏蔽罩完全包围所述第一面中的所述第二管芯。
10.根据权利要求8所述的天线模块，其中所述金属屏蔽罩包括：
沟槽，所述沟槽设置在所述第二模塑层中，所述沟槽至少部分地包围所述第二管芯；和
导电材料，所述导电材料设置在所述沟槽中。
11.根据权利要求1所述的天线模块，所述天线模块还包括：竖直互连件通路(过孔)，所述竖直互连件通路(过孔)设置在所述第一模塑层中并且耦合到所述第一互连件。
12.根据权利要求11所述的天线模块，其中所述过孔包括延伸穿过所述第一模塑层并且耦合到所述第一互连件的贯穿模塑过孔(TMV)。
13.根据权利要求11所述的天线模块，其中所述过孔被配置为耗散由所述第二管芯生成的热量。
14.根据权利要求1所述的天线模块，其中所述第二管芯包括功率放大器。
15.根据权利要求1所述的天线模块，所述天线模块被集成到选自由以下项组成的组的设备中：机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；全球定位系统(GPS)设备；移动电话；蜂窝电话；智能电话；会话发起协议(SiP)电话；平板电脑；平板手机；服务器；计算机；便携式计算机；移动计算设备；可穿戴计算设备；台式计算机；个人数字助理(PDA)；监测器；计算机监测器；电视；调谐器；收音机；卫星收音机；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘(DVD)播放器；便携式数字视频播放器；汽车；交通工具组件；航空电子系统；无人机；和多旋翼飞行器。
16.一种制造天线模块的方法，所述方法包括：
形成第一管芯封装件，包括：
形成第一模塑层，所述第一模塑层包封具有第一有源面的第一管芯；以及
形成第一隔离层，所述第一隔离层与所述第一模塑层和所述第一管芯的所述第一有源面相邻，所述第一隔离层包括第一互连件，所述第一互连件耦合到所述第一管芯的所述第一有源面并且通过所述第一隔离层的第一表面暴露；
形成第二管芯封装件，包括：
形成第二模塑层，所述第二模塑层包封具有第二有源面的第二管芯；以及
形成第二隔离层，所述第二隔离层与所述第二模塑层和所述第二管芯的所述第二有源面相邻，所述第二隔离层包括第二互连件，所述第二互连件耦合到所述第二管芯的所述第二有源面并且通过所述第二隔离层的第二表面暴露；以及
将所述第二隔离层的所述第二表面耦合到所述第一隔离层的所述第一表面，以将所述第一互连件耦合到所述第二互连件。
17.根据权利要求16所述的方法，其中将所述第二隔离层的所述第二表面耦合到所述第一隔离层的所述第一表面包括：将所述第二隔离层的所述第二表面键合到所述第一隔离层的所述第一表面。
18.根据权利要求17所述的方法，其中将所述第二隔离层的所述第二表面键合到所述第一隔离层的所述第一表面包括：将所述第二隔离层的所述第二表面压缩键合到所述第一隔离层的所述第一表面。
19.根据权利要求16所述的方法，所述方法还包括：
形成第三隔离层，所述第三隔离层包括与所述第二模塑层相邻的第三表面和第四表面；
将设置在所述第三隔离层中的第三互连件耦合到所述第二管芯；
设置与所述第三表面相邻的至少一个天线元件；以及
将所述第三互连件耦合到所述至少一个天线元件。
20.根据权利要求19所述的方法，其中所述第二管芯包括贯穿竖直互连件通路(过孔)；并且
所述方法还包括：将所述贯穿过孔耦合到所述第三互连件以将所述第二管芯耦合到所述至少一个天线元件。
21.根据权利要求16所述的方法，其中形成所述第二模塑层包括：在水平方向上将所述第二模塑层设置在第一面中；并且
所述方法还包括：在所述第二模塑层中形成金属屏蔽罩，所述金属屏蔽罩至少部分地包围所述第一面中的所述第二管芯。
22.根据权利要求21所述的方法，其中形成所述金属屏蔽罩包括：
在所述第二模塑层中形成沟槽，所述沟槽至少部分地包围所述第二管芯；以及
将导电材料设置在所述沟槽中。
23.根据权利要求16所述的方法，所述方法还包括：
在所述第一模塑层中形成竖直互连件通路(过孔)；以及
将所述过孔耦合到所述第一互连件。
CN202380018923.7A 2022-02-24 2023-01-09 采用模塑封装件上的三维(3d)构建来支持射频(rf)电路系统的高效集成的天线模块以及相关制造方法 Pending CN118633157A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/652,328 US12255381B2 (en) 2022-02-24 2022-02-24 Antenna modules employing three-dimensional (3D) build-up on mold package to support efficient integration of radio-frequency (RF) circuitry, and related fabrication methods
US17/652,328 2022-02-24
PCT/US2023/060292 WO2023164323A1 (en) 2022-02-24 2023-01-09 Antenna modules employing three-dimensional (3d) build-up on mold package to support efficient integration of radio-frequency (rf) circuitry, and related fabrication methods

Publications (1)

Publication Number Publication Date
CN118633157A true CN118633157A (zh) 2024-09-10

Family

ID=85222366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202380018923.7A Pending CN118633157A (zh) 2022-02-24 2023-01-09 采用模塑封装件上的三维(3d)构建来支持射频(rf)电路系统的高效集成的天线模块以及相关制造方法

Country Status (6)

Country Link
US (2) US12255381B2 (zh)
EP (1) EP4483409A1 (zh)
KR (1) KR20240155854A (zh)
CN (1) CN118633157A (zh)
TW (1) TW202347634A (zh)
WO (1) WO2023164323A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12381179B2 (en) * 2022-03-11 2025-08-05 Intel Corporation Modular low latency electrical sequence for die-to-die interface
CN117394015B (zh) * 2023-10-27 2024-07-09 惠州市特创电子科技股份有限公司 三维相控阵天线封装及其制备方法
CN119764298B (zh) * 2024-12-23 2025-08-05 广东全芯半导体有限公司 一种半导体封装及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160276308A1 (en) 2015-03-17 2016-09-22 Samsung Electronics Co., Ltd. Thermally enhanced package-on-package structure
TWI570842B (zh) * 2015-07-03 2017-02-11 矽品精密工業股份有限公司 電子封裝件及其製法
WO2017111865A1 (en) 2015-12-22 2017-06-29 Intel Corporation Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on an inter die fabric on package
US11201127B2 (en) 2020-03-09 2021-12-14 Qualcomm Incorporated Device comprising contact to contact coupling of packages

Also Published As

Publication number Publication date
US20230268637A1 (en) 2023-08-24
TW202347634A (zh) 2023-12-01
KR20240155854A (ko) 2024-10-29
EP4483409A1 (en) 2025-01-01
US20250210852A1 (en) 2025-06-26
US12255381B2 (en) 2025-03-18
WO2023164323A1 (en) 2023-08-31

Similar Documents

Publication Publication Date Title
US11756894B2 (en) Radio-frequency (RF) integrated circuit (IC) (RFIC) packages employing a substrate sidewall partial shield for electro-magnetic interference (EMI) shielding, and related fabrication methods
US20250210852A1 (en) Antenna modules employing three-dimensional (3d) build-up on mold package to support efficient integration of radio-frequency (rf) circuitry, and related fabrication methods
US11804645B2 (en) Multi-sided antenna module employing antennas on multiple sides of a package substrate for enhanced antenna coverage, and related fabrication methods
US11973019B2 (en) Deep trench capacitors in an inter-layer medium on an interconnect layer of an integrated circuit die and related methods
CN117957654A (zh) 用于支持较高连接密度的多管芯集成电路封装及相关制造方法
KR20230029660A (ko) 구성가능한 전자기 격리(emi) 차폐 구조물들을 포함하는 멀티 컴포넌트 모듈(mcm)들 및 관련 방법들
US20230014567A1 (en) Package substrate employing integrated slot-shaped antenna(s), and related integrated circuit (ic) packages and fabrication methods
US12126071B2 (en) Multi-directional antenna modules employing a surface-mount antenna(s) to support antenna pattern multi-directionality, and related fabrication methods
US12300873B2 (en) Antenna modules employing a package substrate with a vertically-integrated patch antenna(s), and related fabrication methods
US12512593B2 (en) Antenna module as a radio-frequency (RF) integrated circuit (IC) die with an integrated antenna substrate, and related fabrication methods
US20240396227A1 (en) Antenna module having antenna in mold layer, and related fabrication methods
US20240347913A1 (en) Antenna module as a radio-frequency (rf) integrated circuit (ic) die with an integrated antenna substrate, and related fabrication methods
CN120677592A (zh) 采用竖直导体回路用于射频（rf）发送线中的耦合噪声降低的基板以及相关的天线模块和制造方法
CN121195345A (zh) 采用具有将管芯热耦接至中介层基板的金属互连的金属块以耗散该管芯热能的集成电路(ic)封装以及相关制造方法
WO2022133372A1 (en) Fan-out wafer-level packaging (fowlp) integrated circuits (ics) employing an electro-magnetic interference (emi) shield structure in unused fan-out area for emi shielding, and related fabrication methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination