CN1185695C - 存储器封装方法及其装置 - Google Patents
存储器封装方法及其装置 Download PDFInfo
- Publication number
- CN1185695C CN1185695C CNB021084505A CN02108450A CN1185695C CN 1185695 C CN1185695 C CN 1185695C CN B021084505 A CNB021084505 A CN B021084505A CN 02108450 A CN02108450 A CN 02108450A CN 1185695 C CN1185695 C CN 1185695C
- Authority
- CN
- China
- Prior art keywords
- memory
- mentioned
- memory chip
- stacked
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 18
- 230000006870 function Effects 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000003466 welding Methods 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 2
- 238000005476 soldering Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
一种存储器的封装方法，用以将一第一、第二存储器晶片，封装成一堆叠式封装的存储器晶片，其中上述第一、第二半导体晶片具有相同定义的接合电极，上述方法包括提供分别具有一第一、第二堆叠功能电路于上述第一、第二存储器晶片中，其中上述第一、第二堆叠功能电路各含有一选择端以及一启动端；上述第一及第二存储器晶片的接合电极，分别电性连接至一基材的相同定义电极上，并且电性连接上述第一堆叠功能电路的上述选择端至一第一电压准位，且电性连接上述第二堆叠功能电路的上述选择端至一第二电压准位；以及电性连接上述第一、第二堆叠功能电路的启动端至一电源供应电位。
Description
技术领域
本发明是关于一种存储器封装方法及其装置，特别是关于一种堆叠式封装的存储器装置。
背景技术
由于存储器技术不断发展，存储器装置的容量已由以往的1Mb扩充至现今的512Mb，并且朝向更大容量突破。通常一个较小容量的存储器的技术，已经发展至一个相当成熟的地步时，才会突破进入较大容量的存储器技术，举例来说，如256Mb存储器的相关技术，由于发展时间较512Mb存储器的相关技术来得久，所以制程、测试、包装...等等相关技术，都较512Mb存储器的相关技术来得稳定、成熟。如果能用较小容量的存储器的成品，堆叠以制成较大容量的存储器，在较小容量的存储器技术相当成熟的情况下，无非是一个十分可行的方法。
然而，以堆叠方式形成一个较大容量的存储器，亦会有需克服的地方。由于标准256Mb的DDR存储器晶片，并不是与标准512Mb DDR存储器晶片完全匹配的，可参考下列表一。
表一
| 晶片容量(chip size) | 256Mb | 512Mb |
| 区间(item) | 64M×4 | 128M×4 |
| 架构(organization) | 16M×4×4 | 32M×4×4 |
| 列地址(row address) | Ax0～Ax12 | Ax0～Ax12 |
| 行地址(columnaddress) | Ay0～Ay9，Ay11 | Ay0～Ay9，Ay11，Ay12 |
| 库地址(bank address) | BA0，BA1 | BA0，BA1 |
| 自动预充电旗标(autoprecharge flag) | A10 | A10 |
| 更新频率(refresh) | 8K | 8K |
由上述表一可以得知，同样为四输入/输出结构(4I/Oconfiguration)的256Mb存储器晶片及512Mb存储器晶片，唯一不同在于512Mb存储器晶片多了一个Ay12这个接脚，就是说256Mb存储器Y(行)地址范围为Ay0～Ay11，而512Mb存储器Y(行)地址范围为Ay0～Ay12，故256Mb存储器没有地址Ay12的控制信号。
如图1中所示，C1为一个标准型包装的512Mb的DDR(Double DataRate)存储器晶片，而C2为一个传统堆叠式包装的512Mb的DDR存储器晶片。由于256Mb存储器没有地址Ay12的控制信号，所以需要将传统堆叠式包装的512Mb存储器晶片中，/CS0及/CS1这两只接脚搭配使用来决定内部两个256Mb存储器晶片的动作。因此，传统堆叠式包装的512Mb存储器晶片，与单一晶片的512Mb存储器晶片并非完全相容。
发明内容
有鉴于此，本发明的目的，是提供一个与标准包装的512Mb存储器晶片完全相容的堆叠式存储器，且不需使用/CS0及/CS1两个接脚来控制，只需使用与标准包装的512Mb存储器晶片相同的一地址信号Ay12来控制即可。
根据本发明之一目的，是提供一种存储器的封装方法，用以将一第一、第二存储器晶片封装成一堆叠式封装的存储器晶片，其中上述第一、第二存储器晶片具有相同定义的接垫，上述方法包括：上述第一、第二存储器晶片均是256Mb的存储器晶片；分别提供一第一、第二堆叠功能电路于上述第一、第二存储器晶片中，其中上述第一、第二堆叠功能电路各含有一选择端以及一启动端；上述第一及第二存储器晶片的接合电极，分别电性连接至一基材的对应的管脚上，用于连接上述第一、第二存储器晶片的基板与上述双倍容量标准封装的存储器晶片具有相同的管脚，并且电性连接上述第一堆叠功能电路的上述选择端至一第一电压准位，且电性连接上述第二堆叠功能电路的上述选择端至一第二电压准位；以及电性连接上述第一、第二堆叠功能电路的启动端至一电源供应电位。
存储器
根据上述另一目的，本发明形成一种堆叠式存储器，至少包含：一第一存储器晶片；一第二存储器晶片，电性连接至上述第一存储器晶片；第一、第二存储器晶片均是相同的256Mb的存储器晶片，用于连接上述第一、第二存储器晶片的基板与上述双倍容量标准封装的存储器晶片具有相同的管脚；以及一第一堆叠功能电路及一第二堆叠功能电路，分别设置于上述第一及第二存储器晶片中，且各具有一选择端，上述第一堆叠功能电路的选择端电性连接至一高位电压，且上述第二堆叠功能电路的选择端电性连接至一低准位电压，第一及第二堆叠功能电路各具有一堆叠启动端连接至一电源供应电压。
透过本发明的存储器的封装方法，可以将两个存储器晶片，封装成一个双倍容量的存储器晶片，而且与双倍容量的标准包装存储器晶片完全相容，不论是脚位或是外部电路的信号都相容，因而减少后段主测试制程的差异，并因而提高产能。
附图说明
图1为标准包装的512Mb存储器晶片与一传统堆叠式包装512Mb存储器晶片的示意图。
图2为本发明的堆叠式存储器的示意图；
图3为本发明的堆叠式存储器的另一示意图。
图号说明：
C1-标准包装的512Mb存储器晶片；
C2-传统堆叠式式包装512Mb存储器晶片；
101-本发明的堆叠式存储器；
Cp1-第一存储器晶片；
Cp2-第二存储器晶片；
Cc1-第一堆叠功能电路；
Cc2-第二堆叠功能电路；
C1CAS、C2CAS-选择端；
C1SFE、C2SFE-启动端；
1～66-引线；
110～120-导线；
ax0～ax12-列地址信号；
ay0～ay12-行地址信号；
T1-基材。
具体实施方式
本发明的存储器封装方法，用以将一第一、第二存储器晶片Cp1、Cp2，封装成一堆叠式包装的存储器晶片，其中上述第一、第二半导体晶片Cp1、Cp2具有相同定义的接垫。举例来说上述第一及第二半导体晶片Cp1、Cp2各为一个256Mb DDR存储器晶片，都具有相同定义的电源供应接垫(bonding pad)、数据接垫...等等的接垫。
本发明的上述存储器封装方法，包括首先，分别提供一第一、第二堆叠功能电路Cc1、Cc2于上述第一、第二存储器晶片中，其中上述第一堆叠功能电路Cc1，含有一选择(column address selection)端C1CAS，以及一启动(stack function enable)端C1SFE，且上述第二堆叠功能电路Cc2各含有一选择端C2CAS以及一启动端C2SFE。
由于标准256Mb DDR存储器，并没有和标准512Mb DDR存储器一样，可以根据AY12管脚上的控制信号，来决定是否存取哪一晶片的功能，于是本发明在上述第一及第二存储器晶片Cp1、Cp2中，以内建(design in)的方式各加入一个堆叠功能电路Cc1、Cc2，以根据上述AY12管脚上的控制信号，决定哪一存储器晶片来作存取。
而且上述堆叠功能电路Cc1、Cc2中，若上述启动端C1SFE、C2SFE连接至一电源供应电位时，即可启动上述第一、第二存储器晶片Cp1、Cp2的堆叠功能，就是说，上述第一及第二存储器晶片Cp1、Cp2堆叠成具有原本第一存储器晶片Cp1的双倍容量的一个存储器晶片。并且上述第一、第二存储器晶片Cp1、Cp2的启动端C1SFE、C2SFE，若是不连接至一个电源供应电位时，则与一个标准256Mb DDR存储器完全相同。
接着，以焊接(bonding wire)的方式将上述第一及第二存储器晶片Cp1、Cp2中相同定义的接垫，连接至基材T1，例如一引线框架(leadframe)或印刷电路板(printed circuit board)上，以形成一个球形栅阵列(Ball Grid Array)包装或一薄型小尺寸封装(Thin Small OutlinePackage)。举例来说，上述第一、第二存储器晶片Cp1、Cp2的A0接垫C1A0、C2A0，就焊接至用以接收外部电路的A0信号的一引线(lead)29上，其他接垫则焊接至上述引线框架上对应的引线1～66上。
然后，焊接上述第一、第二堆叠功能电路Cc1、Cc2的启动端C1SFE、C2SFE至一电源供应电位，以启动上述第一、第二堆叠功能电路Cc1、Cc2。并且焊接上述第一堆叠功能电路Cc1的上述选择端C1CAS至一第一电压准位，且焊接上述第二堆叠功能电路Cc2的上述选择端C2CAS至一第二电压准位，使得上述第一存储器晶片Cp1于AY12管脚上的上述控制信号，为上述第一电压准位时，执行外部电路的存取动作，而上述第二存储器晶片Cp2于上述AY12管脚上的上述控制信号，为上述第二电压准位时，执行外部电路的存取动作。本例中，上述第一、第二存储器晶片Cp1、Cp2为256MbDDR存储器，故此时，由两个256Mb DDR存储器堆叠而成的一512Mb DDR存储器就形成了，且与图1中标准包装的512Mb DDR存储器C1完全地相容。
以上述第一、第二存储器晶片Cp1、Cp2为256Mb DDR存储器来说明本发明的堆叠式存储器的动作，请参考图3，当一个外部电路(未示于图中)执行一个写入的指令时，上述第一、第二存储器晶片Cp1、Cp2同时会被启动，即两个64MB的区间(item)被启动，并且依据地址解码器所解码出来的列地址信号ax0-ax12及行地址信号ay0-ay12来写入数据，若当中解出来的列地址信号ay12为一高逻辑准位时，则将上述数据写入上述第一存储器晶片Cp1中，定址为上述列地址ax0-ax12及行地址ay0-ay11的存储单元中，同时，上述第二堆叠功能电路Cc2会阻挡上述数据，写入上述第二存储器晶片Cp2中定址为上述列地址ax0-ax12及行地址ay0-ay11的存储单元。
反过来说，若当中解出来的上述行地址信号ay12为一低逻辑准位时，则将上述数据写入上述第二存储器晶片Cp2中，定址为上述列地址ax0-ax12及行地址ay0-ay11的存储单元中，同时，上述第一堆叠功能电路Cc1会阻挡上述数据，写入上述第一存储器晶片Cp1中定址为上述列地址ax0-ax12及行地址ay0-ay11的存储单元。
如图2中所示，本发明形成堆叠式存储器101，至少包含一第一存储器晶片Cp1、一第二存储器晶片Cp2以及一第一堆叠功能电路Cc1及一第二堆叠功能电路Cc2。其中上述第一及第二存储器晶片Cp1、Cp2举例来说，可为一256Mb DDR存储器，且以对相同定义的接垫(pin to pin)，施以焊接(bonding wire)至一引线框架(lead frame)或印刷电路板(printedcircuit board)上，以形成一个球形栅阵列(Ball Grid Array)包装或一薄型小尺寸封装(Thin Small Outline Package)。
另外，上述第一堆叠功能电路Cc1及第二堆叠功能电路Cc2分别设置于上述第一及第二存储器晶片Cp1、Cp2中，且个别地具有一选择端C1CAS、C2CAS，上述第一堆叠功能电路的选择端C1CAS连接至一高准位电压，且上述第二堆叠功能电路的选择端C2CAS连接至一低准位电压。
其中，上述第一堆叠功能电路Cc1及第二堆叠功能电路Cc2，用以于一控制信号为高准位时，使上述第一存储器晶片Cp1执行存取动作；而于上述控制信号为低准位时，使上述第二存储器晶片Cp2执行存取动作。举例来说，上述控制信号为一外部地址解码器所解码出来的行地址信号ay0-ay12中的一个，例如ay12，若上述列地址信号ay12为一高逻辑准位时，则将外部输入的数据依据列地址ax0-ax12及行地址ay0-ay11的存储单元中，同时，上述第二堆叠功能电路Cc2会阻挡上述外部输入的数据，写入上述第二存储器晶片Cp2中，定址为上述列地址ax0-ax12及行依址ay0-ay11的存储单元。反过来说，若上述列地址信号ay12为一低逻辑准位时，则将外部输入的数据，写入上述第二存储器晶片Cp2中，定址为上述列地址ax0-ax12及行地址ay0-ay11的存储单元中，同时，上述第一堆叠功能电路Cc1会阻挡上述外部输入的数据，写入上述第二存储器晶片Cp1中，定址为上述列地址ax0-ax12及行地址ay0-ay11的存储单元。于读取动作时，亦是与写入动作相同原理，故不再赘述。
透过本发明的存储器的封装方法，可以将两个存储器晶片，封装成一个双倍容量的存储器晶片，而且与双倍容量的标准包装存储器晶片完全相容，不论是管脚或是外部电路的信号都相容，因而减少后段主测试制程的差异，并因而提高产能。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在所述的权利要求范围内。
Claims (8)
1.一种存储器的封装方法，用以将一第一、第二存储器晶片，封装成一堆叠式封装的存储器晶片，其中上述第一、第二存储器晶片具有相同定义的接垫，上述方法包括：
上述第一、第二存储器晶片均是256Mb的存储器晶片；
分别提供一第一、第二堆叠功能电路于上述第一、第二存储器晶片中，其中上述第一、第二堆叠功能电路各含有一选择端以及一启动端；
上述第一及第二存储器晶片的接合电极，分别电性连接至一基材的对应的管脚上，用于连接上述第一、第二存储器晶片的基板与上述双倍容量标准封装的存储器晶片具有相同的管脚，并且电性连接上述第一堆叠功能电路的上述选择端至一第一电压准位，且电性连接上述第二堆叠功能电路的上述选择端至一第二电压准位；以及
电性连接上述第一、第二堆叠功能电路的启动端至一电源供应电位。
2.根据权利要求1所述的存储器的封装方法，其特征在于：上述基材为一引线框架，具有与上述第一及第二存储器晶片的相同定义电极。
3.根据权利要求1所述的存储器的封装方法，其特征在于：上述基材为一印刷电路板，具有与上述第一及第二存储器晶片的相同定义电极。
4.根据权利要求1所述的存储器的封装方法，其特征在于：上述电性连接为一焊接方式连接。
5.一种堆叠式存储器，至少包含：
一第一存储器晶片；
一第二存储器晶片，电性连接至上述第一存储器晶片；
第一、第二存储器晶片均是相同的256Mb的存储器晶片，用于连接上述第一、第二存储器晶片的基板与上述双倍容量标准封装的存储器晶片具有相同的管脚；以及
一第一堆叠功能电路及一第二堆叠功能电路，分别设置于上述第一及第二存储器晶片中，且各具有一选择端，上述第一堆叠功能电路的选择端电性连接至一高位电压，且上述第二堆叠功能电路的选择端电性连接至一低准位电压，第一及第二堆叠功能电路各具有一堆叠启动端连接至一电源供应电压；
其中，上述第一及第二堆叠功能电路，于一控制信号为一第一准位时，使上述第一存储器晶片执行存取动作；
而于上述控制信号为一第二准位时，使上述第二存储器晶片执行存取动作。
6.根据权利要求5所述的堆叠式存储器，其特征在于：上述高准位电压为上述电源供应电压。
7.根据权利要求5所述的堆叠式存储器，其特征在于：上述低准位电压为一接地电压。
8.根据权利要求5所述的堆叠式存储器，其特征在于：上述电性连接为一焊接方式连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021084505A CN1185695C (zh) | 2002-03-29 | 2002-03-29 | 存储器封装方法及其装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021084505A CN1185695C (zh) | 2002-03-29 | 2002-03-29 | 存储器封装方法及其装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1449003A CN1449003A (zh) | 2003-10-15 |
| CN1185695C true CN1185695C (zh) | 2005-01-19 |
Family
ID=28680271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021084505A Expired - Lifetime CN1185695C (zh) | 2002-03-29 | 2002-03-29 | 存储器封装方法及其装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1185695C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060096946A1 (en) * | 2004-11-10 | 2006-05-11 | General Electric Company | Encapsulated wafer processing device and process for making thereof |
-
2002
- 2002-03-29 CN CNB021084505A patent/CN1185695C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1449003A (zh) | 2003-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7830692B2 (en) | Multi-chip memory device with stacked memory chips, method of stacking memory chips, and method of controlling operation of multi-chip package memory | |
| KR101323079B1 (ko) | 불휘발성 기억 장치 | |
| US6740981B2 (en) | Semiconductor device including memory unit and semiconductor module including memory units | |
| US5490041A (en) | Semiconductor integrated circuit module and a semiconductor integrated circuit device stacking the same | |
| US11360695B2 (en) | Apparatus with combinational access mechanism and methods for operating the same | |
| JPH07130788A (ja) | 半導体集積回路装置 | |
| US11594522B2 (en) | Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture | |
| US20020145920A1 (en) | Semiconductor memory device | |
| TW567593B (en) | Packaging method of memory and apparatus of the same | |
| US20200411497A1 (en) | Method of assembling microelectronic package and method of operating the same | |
| CN1185695C (zh) | 存储器封装方法及其装置 | |
| US20040201968A1 (en) | Multi-bank memory module | |
| US20250029957A1 (en) | Semiconductor devices including stacked dies with interleaved wire bonds and associated systems and methods | |
| JP3123338B2 (ja) | 集積回路装置 | |
| TWI877663B (zh) | 一種裸晶、半導體封裝結構、致能接腳配置方法及記憶體 | |
| CN1656564A (zh) | 存储电路的参考电压的产生 | |
| US12437789B2 (en) | Apparatus with timing control for a die grouping | |
| CN100580801C (zh) | 具有非矩形存储条的存储芯片结构以及用于布置存储条的方法 | |
| US20040041259A1 (en) | Double capacity stacked memory and fabrication method thereof | |
| CN110061002B (zh) | 一种存储器件 | |
| CN119626282B (zh) | 存储器 | |
| US20240395753A1 (en) | Semiconductor memory device and semiconductor package including the same | |
| JP3346351B2 (ja) | 半導体記憶装置 | |
| KR20070055984A (ko) | 멀티칩 모듈 | |
| CN119479759A (zh) | 存储器的操作方法、存储器及存储器系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20050119 |
|
| CX01 | Expiry of patent term |