CN117637875A - 一种背接触电池及其制造方法 - Google Patents

Abstract

本发明公开一种背接触电池及其制造方法，涉及光伏技术领域，以提高表面钝化层对硅基底背光面一侧的表面钝化效果，降低背接触电池的背光面一侧的载流子复合速率。所述背接触电池包括：硅基底、第一掺杂半导体层、第二掺杂半导体层和表面钝化层。在硅基底的背光面中，与第一掺杂半导体层对应的区域为第一区域，与第二掺杂半导体层对应的区域为第二区域，位于第一区域和与自身相邻的第二区域之间的区域为间隔区域。在间隔区域中，与第一掺杂半导体层相邻的部分为第一间隔子区域，其余区域为第二间隔子区域。第一间隔子区域的表面为平面。上述表面钝化层覆盖在第一掺杂半导体层、第二掺杂半导体层和间隔区域上。

Description

一种背接触电池及其制造方法

技术领域

本发明涉及光伏技术领域，尤其涉及一种背接触电池及其制造方法。

背景技术

背接触电池是指电池片的向光面无电极，正、负电极均设置在电池片背光面一侧的太阳能电池，从而可以减少电极对电池片的遮挡，增加电池片的短路电流，提高电池片的能量转化效率。并且，可以通过在背接触电池的背光面一侧形成表面钝化层，以降低背接触电池的背光面一侧的载流子复合速率，提高背接触电池的光电转换效率。

但是，现有的背接触电池中表面钝化层对背光面一侧的钝化效果不佳，不利于提升背接触电池的光电转换效率。

发明内容

本发明的目的在于提供一种背接触电池及其制造方法，用于提高表面钝化层对硅基底背光面一侧的表面钝化效果，降低背接触电池的背光面一侧的载流子复合速率，利于提升背接触电池的光电转换效率。

为了实现上述目的，第一方面，本发明提供了一种背接触电池，该背接触电池包括：硅基底、第一掺杂半导体层、第二掺杂半导体层和表面钝化层。第一掺杂半导体层和第二掺杂半导体层交替间隔分布在硅基底的背光面一侧。第一掺杂半导体层和第二掺杂半导体层的导电类型相反。在硅基底的背光面中，与第一掺杂半导体层对应的区域为第一区域，与第二掺杂半导体层对应的区域为第二区域，位于第一区域和与自身相邻的第二区域之间的区域为间隔区域。沿第一区域和第二区域的排布方向，在间隔区域中，与第一掺杂半导体层相邻的部分为第一间隔子区域，其余区域为第二间隔子区域。第一间隔子区域的表面和第二区域的表面均相对于第一区域的表面向硅基底内凹入，且第二间隔子区域的表面相对于第一间隔子区域的表面向硅基底内凹入。第一间隔子区域的表面为平面。上述表面钝化层覆盖在第一掺杂半导体层、第二掺杂半导体层和间隔区域上。

采用上述技术方案的情况下，本发明提供的背接触电池中，导电类型相反的第一掺杂半导体层和第二掺杂半导体层交替间隔分布在硅基底的背光面一侧。基于此，硅基底的背光面具有的间隔区域可以将上述第一掺杂半导体层和第二掺杂半导体层隔离开，降低第一掺杂半导体层和第二掺杂半导体层的横向交界处的载流子复合速率，利于提升背接触电池的光电转换效率。其次，在间隔区域中，与第一掺杂半导体层相邻的部分为第一间隔子区域，其余区域为第二间隔子区域。并且，第一间隔子区域的表面和第二区域的表面均相对于第一区域的表面向硅基底内凹入。在此情况下，因第一掺杂半导体层形成在背光面的第一区域上，第二掺杂半导体层形成在背光面的第二区域上，故当第二区域的表面相对于第一区域的表面向硅基底内凹入时，利于将共同位于硅基底背光面一侧、且导电类型相反的第一掺杂半导体层与第二掺杂半导体层沿硅基底厚度方向至少部分错开，进一步降低背光面一侧的漏电风险，提高背接触电池的电学可靠性。

另外，本发明提供的背接触电池还包括覆盖在第一掺杂半导体层、第二掺杂半导体层和间隔区域上的表面钝化层，以对第一掺杂半导体层和第二掺杂半导体层的背光面一侧、以及间隔区域进行化学钝化，降低载流子复合速率。基于此，上述第一间隔子区域的表面为平面。与绒面相比，平面更为平坦，其比表面积更小。而在一定范围内，表面钝化层的厚度与位于自身下方的表面的比表面积成反比，并且表面钝化层的钝化效果与自身的厚度成正比，因此表面钝化层形成在第一间隔子区域上的厚度大于自身形成在绒面上的厚度，相应的表面钝化层对第一间隔子区域的钝化效果大于自身对绒面的钝化效果。在此情况下，与现有背接触电池中间隔区域各区域表面均为绒面相比，本发明提供的背接触电池中至少间隔区域包括的第一间隔子区域表面为平面，此时表面钝化层对第一间隔子区域具有更高的表面钝化效果，利于进一步降低载流子在第一间隔子区域的复合速率，进一步提高背接触电池的光电转换效率。

作为一种可能的实现方案，沿第一区域和第二区域的排布方向，间隔区域的长度大于等于20μm、且小于等于110μm。

采用上述技术方案的情况下，间隔区域的长度在上述范围内，可以防止因上述间距较小而导致第一掺杂半导体层和第二掺杂半导体层之间产生漏电，确保背接触电池具有较高的电学可靠性。另外，还可以防止因上述间距较大使得第一掺杂半导体层和/或第二掺杂半导体层在背光面一侧的形成范围较小而导致背光面一侧的载流子无法及时被第一掺杂半导体层和/或第二掺杂半导体层收集并被相应电极导出，进一步降低背光面一侧的载流子复合速率。

作为一种可能的实现方案，沿第一区域和第二区域的排布方向，第一间隔子区域的长度大于等于1000nm、且小于等于3000nm。

采用上述技术方案的情况下，第一间隔子区域的长度在上述范围内，可以防止因第一间隔子区域的长度较小而导致表面钝化层对间隔区域的钝化效果的提升程度不明显，确保背光面一侧具有较低的载流子复合速率。另外，在实际的制造过程中，第一间隔子区域的表面为平面是因为在制造过程中第一掺杂半导体层至少位于第一间隔子区域上方的悬空端部（该悬空端部在形成表面钝化层前会被去除）。在该悬空端部的保护作用下，相应腐蚀液仅会对第二间隔子区域进行腐蚀处理，而第一间隔子区域的表面不会受到该腐蚀液的影响导致自身因过度刻蚀等原因而出现表面凹凸不平的现象。基于此，第一间隔子区域的长度在上述范围内，还可以防止因该第一间隔子区域的长度较大使得在制造过程中需要形成长度较大的悬空端部而导致制造难度较大，利于降低背接触电池的制造难度。

作为一种可能的实现方案，上述第一间隔子区域的表面和第二区域的表面平齐。

采用上述技术方案的情况下，在实际的制造过程中，在背光面一侧形成整层设置的第一掺杂半导体层后，需要对第一掺杂半导体层进行选择性刻蚀；经选择性刻蚀后间隔区域和第二区域的表面均相对于第一区域的表面向内凹入、且凹入的深度相同。基于此，当第一间隔子区域的表面和第二区域的表面平齐时，第一间隔子区域和第二区域的表面向硅基底内凹入的深度相同，此时无须在对第一掺杂半导体层进行选择性刻蚀后，针对第一间隔子区域或第二区域进行选择性刻蚀，简化背接触电池的制造过程的同时，还可以降低硅基底的选材厚度，利于实现薄片化生产。

作为一种可能的实现方案，上述第一间隔子区域的表面向硅基底内凹入的深度大于等于500nm、且小于等于2500nm。

采用上述技术方案的情况下，第一间隔子区域的表面向硅基底内凹入的深度在上述范围内，可以防止因深度较小而导致共同位于硅基底背光面一侧、且导电类型相反的第一掺杂半导体层与第二掺杂半导体层沿硅基底厚度方向错开的程度较小，进一步降低背光面一侧的漏电风险。另外，在实际的制造过程中，在硅基底背光面一侧的间隔区域和第二区域上形成相对于第一区域的表面向硅基底内凹入的凹槽结构后，可以使得第一掺杂半导体层与间隔区域相邻的端部悬空设置，并使得第一间隔子区域的表面向硅基底内凹入。基于此，第一间隔子区域的表面向硅基底内凹入的深度在上述范围内，还可以防止因凹槽结构的深度较大使得第一掺杂半导体层的悬空端部在受到刻蚀硅基底的刻蚀液的影响而导致端部悬设在间隔区域上的长度变小（进而导致第一间隔子区域的长度较小），确保表面钝化层对间隔区域具有更高的钝化效果；还可以防止因上述凹槽结构深度较大而需要使用厚度较大的硅基底，从而可以降低背接触电池的制造成本的同时，利于实现背接触电池的薄片化生产。

作为一种可能的实现方案，上述第二间隔子区域的表面为绒面。在此情况下，因绒面具有陷光作用，因此当第二间隔子区域的表面为绒面时，可以使得更多光线经由第二间隔子区域的表面折射至硅基底内，进一步提高背接触电池的光电转换效率。

作为一种可能的实现方案，上述第二间隔子区域的表面向硅基底内凹入的深度大于等于3μm、且小于等于5μm。

采用上述技术方案的情况下，在实际的制造过程中，在形成第一掺杂半导体层、以及在第二区域和间隔区域上形成凹槽结构后，会在背光面一侧沉积第二掺杂半导体层，并对第二掺杂半导体层进行选择性刻蚀。为防止漏电，往往会在去除第二掺杂半导体层位于第二间隔子区域上的部分后，继续向下刻蚀一定深度，以确保第二掺杂半导体层对应第二间隔子区域上的部分完全去除。基于此，第二间隔子区域的表面向硅基底内凹入的深度在上述范围内，可以防止因上述深度较小而导致导电类型相反的第一掺杂半导体层和第二掺杂半导体层之间的漏电风险较高，确保背接触电池具有较高的电学可靠性。另外，可以理解的是，第二间隔子区域的表面向硅基底内凹入的深度越大，相应腐蚀液的腐蚀时间越长，相应的腐蚀液对其它结构的影响越大。基于此，第二间隔子区域的表面向硅基底内凹入的深度在上述范围内，还可以防止因该深度较大而导致第一掺杂半导体层的悬空端部和第一间隔子区域受腐蚀液的影响长度变短，确保表面钝化层对间隔区域具有更高的钝化效果；还可以防止因上述第二间隔子区域的表面向硅基底内凹入的深度较大而需要使用厚度较大的硅基底，从而可以降低背接触电池的制造成本的同时，利于实现背接触电池的薄片化生产。

作为一种可能的实现方案，上述间隔区域与第一掺杂半导体层相邻的侧壁中，至少部分表面相对于水平面倾斜设置，以使间隔区域的至少部分的横截面积沿向光面至背光面的方向逐渐增大。

采用上述技术方案的情况下，间隔区域靠近向光面一侧的横截面积小于自身靠近背光面一侧的横截面积，利于增大第一掺杂半导体层与自身导电类型相反第二掺杂半导体层的间距，降低背接触电池背光面一侧的漏电风险，确保背接触电池具有较高的电学可靠性。另外，间隔区域与第一掺杂半导体层相邻的侧壁中与平面倾斜设置的部分也利于对光线进行反射，利于使得更多光线在间隔区域与第一掺杂半导体层相邻的侧壁中与平面倾斜设置的部分的反射作用下由背接触电池的背光面一侧进入到硅基底内，进而利于提高背接触电池的光电转换效率。

作为一种可能的实现方案，上述间隔区域与第一掺杂半导体层相邻的侧壁中，靠近背光面的部分表面与水平面垂直设置。在此情况下，为本发明提供的背接触电池中，间隔区域与第一掺杂半导体层相邻的部分的形貌提供了另一种可能的实现方案，利于提高本发明提供的背接触电池在不同应用场景下的适用性。

作为一种可能的实现方案，上述背接触电池还包括位于硅基底具有的第一区域和第一掺杂半导体层之间的第一钝化层。

采用上述技术方案的情况下，第一钝化层和第一掺杂半导体层可以构成选择性接触结构，以实现对硅基底背光面具有的第一区域进行化学钝化、且实现对相应导电类型的载流子的选择性收集，降低背光面一侧的载流子复合速率，利于提高背接触电池的光电转换效率。

作为一种可能的实现方案，上述背接触电池还包括位于硅基底具有的第二区域和第二掺杂半导体层之间的第二钝化层。

采用上述技术方案的情况下，第二钝化层和第二掺杂半导体层可以构成选择性接触结构，以实现对硅基底背光面具有的第二区域进行化学钝化、且实现对相应导电类型的载流子的选择性收集，降低背光面一侧的载流子复合速率，利于提高背接触电池的光电转换效率。

作为一种可能的实现方案，在背接触电池包括第一钝化层、且第一钝化层为隧穿钝化层的情况下，第一掺杂半导体层为掺杂多晶硅层。

作为一种可能的实现方案，在背接触电池包括第二钝化层、且第二钝化层为隧穿钝化层的情况下，第二掺杂半导体层为掺杂多晶硅层。

第二方面，本发明提供了一种背接触电池的制造方法，该背接触电池的制造方法包括：首先，提供一硅基底。硅基底的背光面具有交替间隔分布的第一区域和第二区域、以及位于第一区域和与自身相邻的第二区域之间的区域为间隔区域。沿第一区域和第二区域的排布方向，在间隔区域中，与第一区域相邻的区域为第一间隔子区域，其余区域为第二间隔子区域。接下来，在第一区域和第一间隔子区域上形成第一掺杂半导体层；并在间隔区域和第二区域上形成向硅基底内凹入的凹槽结构，以使第一掺杂半导体层与间隔区域相邻的端部悬空设置。凹槽结构的槽底为平面。接着，在第一掺杂半导体层上、以及在凹槽结构内沉积第二掺杂半导体层；并在第二掺杂半导体层对应第二区域的部分上形成第一掩膜层。接下来，在第一掩膜层的掩膜作用下，选择性去除第二掺杂半导体层对应第一区域和间隔区域上的部分，以及使第二间隔子区域的表面相对于第一间隔子区域的表面向硅基底内凹入。接下来，去除第一掺杂半导体层中悬空设置的端部；并去除第一掩膜层。然后，形成覆盖在第一掺杂半导体层、第二掺杂半导体层和间隔区域上的表面钝化层。

作为一种可能的实现方案，提供一硅基底后，在第一掺杂半导体层上、以及在凹槽结构内沉积第二掺杂半导体层前，背接触电池的制造方法包括：在硅基底的背光面上形成整层设置的第一掺杂半导体层、以及位于第一掺杂半导体层对应第一区域和第一间隔子区域的部分上的第二掩膜层。接下来，在第二掩膜层的掩膜作用下，选择性去除第一掺杂半导体层位于第二间隔子区域和第二区域上的部分。接着，在第二掩膜层的掩膜作用下，在间隔区域和第二区域上形成凹槽结构。

作为一种可能的实现方案，第一掺杂半导体层的材料包括硅。并且，上述在硅基底的背光面上形成整层设置的第一掺杂半导体层、以及位于第一掺杂半导体层对应第一区域和第一间隔子区域的部分上的第二掩膜层，包括：在硅基底的背光面上形成整层设置的第一本征半导体层。接着，对第一本征半导体层进行掺杂处理，以使第一本征半导体层形成第一掺杂半导体层，以及在第一掺杂半导体层上形成整层设置的第一掺杂硅玻璃层。接下来，采用激光刻蚀工艺，对第一掺杂硅玻璃层对应第二间隔子区域和第二区域的部分进行热处理，以使第一掺杂硅玻璃层未经热处理的部分形成第二掩膜层。然后，去除第一掺杂硅玻璃层经热处理的部分。

采用上述技术方案的情况下，当第一掺杂半导体层的材料包括硅时，用于制造第一掺杂半导体层的第一本征半导体层的材料也包括硅。基于此，对第一本征半导体层进行掺杂处理后，不仅能够获得第一掺杂半导体层，还能够在第一掺杂半导体层上形成整层设置的第一掺杂硅玻璃层。然后，采用激光刻蚀工艺，对部分第一掺杂硅玻璃层进行热处理。此时，第一掺杂硅玻璃层内被激光处理的部分的致密性变差，其容易被去除。而第一掺杂硅玻璃层内未被激光处理的部分的致密性较高，其不容易被去除，从而在热处理后使得第一掺杂硅玻璃层不同部分具有不同的刻蚀选择比，获得对第一掺杂半导体层进行图案化处理的第二掩膜层，无须为了获得上述第二掩膜层而额外形成其它掩膜材料、以及形成其它掩膜沉积工序，利于降低背接触电池的制造成本，且简化背接触电池的制造流程。

作为一种可能的实现方案，采用湿化学工艺，并在第二掩膜层的掩膜作用下，在间隔区域和第二区域上形成凹槽结构。在此情况下，上述湿化学工艺的工艺温度大于等于61℃、且小于等于83℃；和/或，湿化学工艺的工艺时间大于等于60s、且小于等于450s；和/或，湿化学工艺所采用的湿化学腐蚀溶液为碱性湿化学腐蚀溶液，且碱性湿化学腐蚀溶液中的碱性成分的体积比大于等于1%、且小于等于15%；和/或，湿化学工艺所采用的湿化学腐蚀溶液中含有抛光添加剂，且抛光添加剂在湿化学腐蚀溶液中的体积比大于等于0.5%、且小于等于3%。

采用上述技术方案的情况下，湿化学工艺的工艺温度和工艺时间均会影响通过湿化学工艺所形成的凹槽结构的规格、以及第一掺杂半导体层中悬空设置的端部的规格。基于此，湿化学工艺的工艺温度在上述范围内，可以防止因工艺温度较小而导致凹槽结构的深度、第一掺杂半导体层中悬空设置的端部的悬设高度和长度均较小。另外，还可以防止因工艺温度较大而导致凹槽结构的深度较大。而上述凹槽结构的深度等于第一间隔子区域向硅基底内凹入的深度。基于此，其中，防止凹槽结构的深度、第一掺杂半导体层中悬空设置的端部的悬设高度和长度均较小，以及防止凹槽结构的深度较大的有益效果可以参考前文。其次，工艺时间和碱性成分的体积比在上述范围内的有益效果与工艺温度大于等于61℃、且小于等于83℃的有益效果相似，此处不再赘述。此外，湿化学腐蚀溶液中抛光添加剂的体积比在上述范围内，可以提高凹槽结构的槽底表面的平整度，进一步提高表面钝化层对第一间隔子区域的钝化效果。

作为一种可能的实现方案，在第一掩膜层的掩膜作用下，使第二间隔子区域的表面相对于第一间隔子区域的表面向硅基底内凹入的同时，对第二间隔子区域的表面进行制绒处理。

作为一种可能的实现方案，上述第二掺杂半导体层的材料包括硅。并且，上述在第一掺杂半导体层上、以及在凹槽结构内沉积第二掺杂半导体层。并在第二掺杂半导体层对应第二区域的部分上形成第一掩膜层，包括：在第一掺杂半导体层上、以及在凹槽结构内沉积第二本征半导体层。接下来，对第二本征半导体层进行掺杂处理，以使第二本征半导体层形成第二掺杂半导体层，以及在第二掺杂半导体层上形成整层设置的第二掺杂硅玻璃层。接着，采用激光刻蚀工艺，对第二掺杂硅玻璃层对应第一区域和间隔区域的部分进行热处理，以使第二掺杂硅玻璃层对应第二区域的部分形成第一掩膜层。然后，去除第二掺杂硅玻璃层经热处理的部分。

采用上述技术方案的情况下，当第二掺杂半导体层的材料包括硅时，用于制造第二掺杂半导体层的第二本征半导体层的材料也包括硅。基于此，对第二本征半导体层进行掺杂处理后，不仅能够获得第二掺杂半导体层，还能够在第二掺杂半导体层上形成整层设置的第二掺杂硅玻璃层。然后，采用激光刻蚀工艺，对第二掺杂硅玻璃层对应第一区域和间隔区域的部分进行热处理。此时，第二掺杂硅玻璃层内被激光处理的部分的致密性变差，其容易被去除。而第二掺杂硅玻璃层对应第二区域的部分未被激光处理，此时第二掺杂硅玻璃层对应第二区域的部分的致密性较高，其不容易被去除，从而在热处理后使得第二掺杂硅玻璃层不同部分具有不同的刻蚀选择比，获得对第二掺杂半导体层进行图案化处理的第一掩膜层，无须为了获得上述第一掩膜层而额外形成其它掩膜材料、以及形成其它掩膜沉积工序，利于降低背接触电池的制造成本，且简化背接触电池的制造流程。

作为一种可能的实现方案，采用湿化学工艺，并在第一掩膜层的掩膜作用下，选择性去除第二掺杂半导体层对应第一区域和间隔区域上的部分，以及使第二间隔子区域的表面相对于第一间隔子区域的表面向硅基底内凹入。在此情况下，上述湿化学工艺的工艺温度大于等于61℃、且小于等于83℃；和/或，湿化学工艺的工艺时间大于等于100s、且小于等于500s；和/或，湿化学工艺所采用的湿化学腐蚀溶液为碱性湿化学腐蚀溶液，且碱性湿化学腐蚀溶液中的碱性成分的体积比大于等于1%、且小于等于3.5%；和/或，湿化学工艺所采用的湿化学腐蚀溶液中含有制绒添加剂，且制绒添加剂在湿化学腐蚀溶液中的体积比大于等于0.5%、且小于等于2%。

采用上述技术方案的情况下，湿化学工艺的工艺温度和工艺时间均会影响通过湿化学工艺使第二间隔子区域的表面相对于第一间隔子区域的表面向硅基底内凹入的深度。基于此，湿化学工艺的工艺温度在上述范围内，可以防止因工艺温度较小而导致第二间隔子区域的表面相对于第一间隔子区域的表面向硅基底内凹入的深度较小。另外，还可以防止因工艺温度较大而导致第二间隔子区域的表面相对于第一间隔子区域的表面向硅基底内凹入的深度较大。其中，防止第二间隔子区域的表面相对于第一间隔子区域的表面向硅基底内凹入的深度较小和较大的有益效果可以参考前文。其次，工艺时间和碱性成分的体积比在上述范围内的有益效果与工艺温度大于等于61℃、且小于等于83℃的有益效果相似，此处不再赘述。此外，制绒添加剂的体积比在上述范围内可以防止因该体积比较大而导致需要使用较厚的硅基底制造背接触电池，利于实现薄片化生产；还可以防止因该体积比较小使得第二间隔子区域表面形成的绒面结构的尺寸较小而导致第二间隔子区域表面的陷光效果不理想，确保更多光线可以经由第二间隔子区域的表面折射至硅基底内，进一步提高背接触电池的光电转换效率。

作为一种可能的实现方案，提供一硅基底后，在第一区域和第一间隔子区域上形成第一掺杂半导体层前，背接触电池的制造方法还包括：在第一区域和第一间隔子区域上形成第一钝化层。

作为一种可能的实现方案，在间隔区域和第二区域上形成向硅基底内凹入的凹槽结构后，在第一掺杂半导体层上、以及在凹槽结构内沉积第二掺杂半导体层前，背接触电池的制造方法还包括：在第一掺杂半导体层上、以及在凹槽结构内沉积第二钝化层。并且，在第一掩膜层的掩膜作用下，选择性去除第二掺杂半导体层对应第一区域和间隔区域上的部分后，使第二间隔子区域的表面相对于第一间隔子区域的表面向硅基底内凹入前，背接触电池的制造方法还包括：在第一掩膜层的掩膜作用下，选择性去除第二钝化层对应第一区域和间隔区域上的部分。

本发明中第二方面及其各种实现方式中的有益效果，可以参考第一方面及其各种实现方式中的有益效果分析，此处不再赘述。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为相关技术中背接触电池的结构纵向剖视SEM图；

图2为本发明实施例提供的背接触电池的结构纵向剖视SEM图一；

图3为本发明实施例提供的背接触电池的结构纵向剖视SEM图二；

图4为本发明实施例提供的背接触电池的结构纵向剖视SEM图三；

图5为本发明实施例提供的背接触电池的结构纵向剖视示意图；

图6为本发明实施例提供的背接触电池在制造过程中的结构示意图一；

图7为本发明实施例提供的背接触电池在制造过程中的结构示意图二；

图8为本发明实施例提供的背接触电池在制造过程中的结构示意图三；

图9为本发明实施例提供的背接触电池在制造过程中的结构示意图四；

图10为本发明实施例提供的背接触电池在制造过程中的结构示意图五；

图11为本发明实施例提供的背接触电池在制造过程中的结构示意图六；

图12为本发明实施例提供的背接触电池在制造过程中的结构示意图七；

图13为本发明实施例提供的背接触电池在制造过程中的结构示意图八；

图14为本发明实施例提供的背接触电池在制造过程中的结构示意图九；

图15为本发明实施例提供的背接触电池在制造过程中的结构示意图十；

图16为本发明实施例提供的背接触电池在制造过程中的结构示意图十一；

图17为本发明实施例提供的背接触电池在制造过程中的结构示意图十二；

图18为本发明实施例提供的背接触电池在制造过程中的结构示意图十三；

图19为本发明实施例提供的背接触电池在制造过程中的结构示意图十四。

附图标记：11为硅基底，12为第一掺杂半导体层，13为第二掺杂半导体层，14为第一区域，15为第二区域，16为间隔区域，17为第一间隔子区域，18为第二间隔子区域，19为表面钝化层，20为第一钝化层，21为第二钝化层，22为凹槽结构，23为第一掩膜层，24为第二掩膜层，25为第一本征半导体层，26为第一掺杂硅玻璃层，27为第二本征半导体层，28为第二掺杂硅玻璃层。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。“若干”的含义是一个或一个以上，除非另有明确具体的限定。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

目前太阳能电池作为新的能源替代方案，使用越来越广泛。其中，光伏太阳电池是将太阳的光能转换为电能的装置。具体的，太阳能电池利用光生伏特原理产生载流子，然后使用电极将载流子引出，从而利于将电能有效利用。

其中，当太阳能电池包括的正、负电极均位于太阳能电池的背光面时，该太阳能电池为背接触电池。该背接触电池的向光面没有金属电极遮挡的影响，因此与向光面有遮挡的太阳能电池相比，背接触电池具有更高的短路电流和光电转换效率，是目前实现高效晶体硅电池的技术方向之一。并且，在背接触电池包括的半导体基底的背光面一侧形成表面钝化层可以降低半导体基底背光面一侧的载流子复合速率，提高背接触电池的工作性能。

具体的，现有的背接触电池通常包括硅基底、第一掺杂半导体层、第二掺杂半导体层和表面钝化层。其中，第一掺杂半导体层和第二掺杂半导体层交替间隔分布在硅基底的背光面一侧。表面钝化层覆盖在第一掺杂半导体层、第二掺杂半导体层、以及背光面位于第一掺杂半导体层和第二掺杂半导体层之间的部分上，以对第一掺杂半导体层和第二掺杂半导体层的背光面一侧、以及硅基底的背光面位于第一掺杂半导体层和第二掺杂半导体层之间的部分进行钝化，降低载流子的复合速率。

但是，如图1所示，现有的背接触电池中，硅基底11的背光面位于第一掺杂半导体层12和第二掺杂半导体层13之间的部分的表面，其各区域均为绒面。与平面相比，绒面具有更大的比表面积。而在一定范围内，表面钝化层的形成厚度与位于自身下方的相应区域表面的比表面积成反比；同时表面钝化层的钝化效果与自身厚度成正比，因此当硅基底11的背光面位于第一掺杂半导体层12和第二掺杂半导体层13之间的部分的表面为绒面时，表面钝化层形成在该部分表面上的厚度较小，导致其硅基底11对背光面一侧的钝化效果不佳，不利于提升背接触电池的光电转换效率。

为了解决上述技术问题，第一方面，本发明实施例提供了一种背接触电池。如图2至图5所示，该背接触电池包括：硅基底11、第一掺杂半导体层12、第二掺杂半导体层13和表面钝化层19。第一掺杂半导体层12和第二掺杂半导体层13交替间隔分布在硅基底11的背光面一侧。第一掺杂半导体层12和第二掺杂半导体层13的导电类型相反。在硅基底11的背光面中，与第一掺杂半导体层12对应的区域为第一区域14，与第二掺杂半导体层13对应的区域为第二区域15，位于第一区域14和与自身相邻的第二区域15之间的区域为间隔区域16。沿第一区域14和第二区域15的排布方向，在间隔区域16中，与第一掺杂半导体层12相邻的部分为第一间隔子区域17，其余区域为第二间隔子区域18。第一间隔子区域17的表面和第二区域15的表面均相对于第一区域14的表面向硅基底11内凹入，且第二间隔子区域18的表面相对于第一间隔子区域17的表面向硅基底11内凹入。第一间隔子区域17的表面为平面。上述表面钝化层19覆盖在第一掺杂半导体层12、第二掺杂半导体层13和间隔区域16上。

需要说明的是，第一间隔子区域的表面为平面，该平面为广义上的平面。如图2和图3所示，第一间隔子区域17的表面可以具有一定的高低起伏，或者也可以为绝对平整的表面，只要确保第一间隔子区域17的表面比绒面平整均可；其次，第一间隔子区域17与第二间隔子区域18之间可以是规则的直角或钝角等方式过渡，也可以是相对圆滑的过渡方式。在实际的应用过程中，硅基底对应第一间隔子区域17的部分可以认为是与第二间隔子区域相邻的平台型结构。

采用上述技术方案的情况下，如图5所示，本发明实施例提供的背接触电池中，导电类型相反的第一掺杂半导体层12和第二掺杂半导体层13交替间隔分布在硅基底11的背光面一侧。基于此，硅基底11的背光面具有的间隔区域16可以将上述第一掺杂半导体层12和第二掺杂半导体层13隔离开，降低第一掺杂半导体层12和第二掺杂半导体层13的横向交界处的载流子复合速率，利于提升背接触电池的光电转换效率。其次，如图2至图5所示，在间隔区域16中，与第一掺杂半导体层12相邻的部分为第一间隔子区域17，其余区域为第二间隔子区域18。并且，第一间隔子区域17的表面和第二区域15的表面均相对于第一区域14的表面向硅基底11内凹入。在此情况下，因第一掺杂半导体层12形成在背光面的第一区域14上，第二掺杂半导体层13形成在背光面的第二区域15上，故当第二区域15的表面相对于第一区域14的表面向硅基底11内凹入时，利于将共同位于硅基底11背光面一侧、且导电类型相反的第一掺杂半导体层12与第二掺杂半导体层13沿硅基底11厚度方向至少部分错开，进一步降低背光面一侧的漏电风险，提高背接触电池的电学可靠性。另外，如图5所示，本发明实施例提供的背接触电池还包括覆盖在第一掺杂半导体层12、第二掺杂半导体层13和间隔区域16上的表面钝化层19，以对第一掺杂半导体层12和第二掺杂半导体层13的背光面一侧、以及间隔区域16进行化学钝化，降低载流子复合速率。基于此，上述第一间隔子区域17的表面为平面。与绒面相比，平面更为平坦，其比表面积更小。而在一定范围内，表面钝化层19的厚度与位于自身下方的表面的比表面积成反比，并且表面钝化层19的钝化效果与自身的厚度成正比，因此表面钝化层19形成在第一间隔子区域17上的厚度大于自身形成在绒面上的厚度，相应的表面钝化层19对第一间隔子区域17的钝化效果大于自身对绒面的钝化效果。在此情况下，与现有背接触电池中间隔区域各部分表面均为绒面相比，本发明实施例提供的背接触电池中至少间隔区域16包括的第一间隔子区域17的表面为平面，此时表面钝化层19对第一间隔子区域17具有更高的表面钝化效果，利于进一步降低载流子在第一间隔子区域17的复合速率，进一步提高背接触电池的光电转换效率。

在实际的应用过程中，如图5所示，上述硅基底11的向光面可以为平面；或者，硅基底的向光面也可以为绒面。其中，因绒面具有陷光作用，故当硅基底的向光面为绒面时，可以降低向光面的反射率，利于使得更多光线由向光面折射至硅基底内并被硅基底吸收利用，利于提高背接触电池的光电转换效率。

另外，从范围方面来讲，上述硅基底的背光面一侧具有的第一区域、第二区域和间隔区域的边界、以及间隔区域中第一间隔子区域和第二间隔子区域的边界为虚拟边界。如图5所示，第一掺杂半导体层12形成在第一区域14上，因此可以根据实际应用场景对第一掺杂半导体层12的形成范围要求，确定第一区域14在硅基底11背光面一侧的范围。其次，第二掺杂半导体层13形成在第二区域15上，因此可以根据实际应用场景对第二掺杂半导体层13的形成范围要求，确定第二区域15在硅基底11背光面一侧的范围。至于间隔区域16，如前文所述，间隔区域16可以将导电类型相反的第一掺杂半导体层12和第二掺杂半导体层13隔离开，抑制漏电。因此可以根据实际应用场景中对第一掺杂半导体层12和第二掺杂半导体层13的防漏电间距的要求，确定间隔区域16在背光面一侧的范围。

示例性的，沿第一区域和第二区域的排布方向，间隔区域的长度可以大于等于20μm、且小于等于110μm。例如：间隔区域的长度可以为20μm、40μm、60μm、80μm、100μm或110μm等。在此情况下，间隔区域的长度在上述范围内，可以防止因上述间距较小而导致第一掺杂半导体层和第二掺杂半导体层之间产生漏电，确保背接触电池具有较高的电学可靠性。另外，还可以防止因上述间距较大使得第一掺杂半导体层和/或第二掺杂半导体层在背光面一侧的形成范围较小而导致背光面一侧的载流子无法及时被第一掺杂半导体层和/或第二掺杂半导体层收集并被相应电极导出，进一步降低背光面一侧的载流子复合速率。

对于间隔区域包括的第一间隔子区域和第二间隔子区域，如图15和图16所示，第一间隔子区域17的表面为平面。而第二间隔子区域的表面可以为平面；或者，如图15和图16所示，第二间隔子区域的表面也可以为绒面。可以理解的是，第一间隔子区域17的表面为平面是因为在制造过程中第一掺杂半导体层12至少位于第一间隔子区域17上方的悬空端部（如图18所示，该悬空端部在形成表面钝化层前会被去除）。在该悬空端部的保护作用下，相应腐蚀液仅会对第二间隔子区域18进行腐蚀处理，而第一间隔子区域17的表面不会受到该腐蚀液的影响导致自身因过度刻蚀等原因而出现表面凹凸不平的现象。基于此，第一间隔子区域17和第二间隔子区域18的范围，可以根据实际制造过程中第一掺杂半导体层12具有的悬空端部的长度、以及实际需求确定，此处不做具体限定。

示例性的，沿第一区域和第二区域的排布方向，第一间隔子区域的长度可以大于等于1000nm、且小于等于3000nm。例如：第一间隔子区域的长度可以为1000nm、1300nm、1600nm、1900nm、2000nm、2300nm、2600nm、2900nm或3000nm等。在此情况下，第一间隔子区域的长度在上述范围内，可以防止因第一间隔子区域的长度较小而导致表面钝化层对间隔区域的钝化效果的提升程度不明显，确保背光面一侧具有较低的载流子复合速率。另外，还可以防止因该第一间隔子区域的长度较大使得在制造过程中需要形成长度较大的悬空端部而导致制造难度较大，利于降低背接触电池的制造难度。

从凹入深度方面来讲，上述背光面具有的第一间隔子区域、第二间隔子区域和第二区域分别向硅基底内凹入的深度可以根据实际应用场景确定，只要确保第一间隔子区域的表面和第二区域的表面均相对于第一区域的表面向硅基底内凹入，且第二间隔子区域的表面相对于第一间隔子区域的表面向硅基底内凹入均可。

具体的，上述第一间隔子区域和第二区域的表面可以沿硅基底的厚度方向相互错开。或者，如图2和图5所示，第一间隔子区域17的表面和第二区域15的表面可以平齐。在此情况下，在实际的制造过程中，如图9至图11所示，在背光面一侧形成整层设置的第一掺杂半导体层12后，需要对第一掺杂半导体层12进行选择性刻蚀；经选择性刻蚀后间隔区域16和第二区域15的表面均相对于第一区域14的表面向内凹入、且凹入的深度相同。基于此，当第一间隔子区域17的表面和第二区域15的表面平齐时，第一间隔子区域17和第二区域15的表面向硅基底11内凹入的深度相同，此时无须在对第一掺杂半导体层12进行选择性刻蚀后，针对第一间隔子区域17或第二区域15进行选择性刻蚀，简化背接触电池的制造过程的同时，还可以降低硅基底11的选材厚度，利于实现薄片化生产。

至于上述第一间隔子区域的表面向硅基底内凹入的具体深度，示例性的，该深度可以大于等于500nm、且小于等于2500nm。例如：第一间隔子区域的表面向硅基底内凹入的深度可以为500nm、1000nm、1500nm、2000nm或2500nm等。在此情况下，第一间隔子区域的表面向硅基底内凹入的深度在上述范围内，可以防止因深度较小而导致共同位于硅基底背光面一侧、且导电类型相反的第一掺杂半导体层与第二掺杂半导体层沿硅基底厚度方向错开的程度较小，进一步降低背光面一侧的漏电风险。另外，在实际的制造过程中，如图10和图11所示，在硅基底11背光面一侧的间隔区域16和第二区域15上形成相对于第一区域14的表面向硅基底11内凹入的凹槽结构22后，可以使得第一掺杂半导体层12与间隔区域16相邻的端部悬空设置，并且第一间隔子区域17的表面向硅基底11内凹入的深度与凹槽结构22的深度相同。基于此，第一间隔子区域17的表面向硅基底11内凹入的深度在上述范围内，还可以防止因第一间隔子区域17的表面向硅基底11内凹入的深度较大使得第一掺杂半导体层12的悬空端部在受到刻蚀硅基底11的刻蚀液的影响而导致端部悬设在间隔区域16上的长度变小（进而导致第一间隔子区域17的长度较小），确保表面钝化层19对间隔区域16具有更高的钝化效果；还可以防止因上述第一间隔子区域17的表面向硅基底11内凹入的深度较大而需要使用厚度较大的硅基底11，从而可以降低背接触电池的制造成本的同时，利于实现背接触电池的薄片化生产。

示例性的，上述第二间隔子区域的表面向硅基底内凹入的深度可以大于等于3μm、且小于等于5μm。例如：第二间隔子区域的表面向硅基底内凹入的深度可以大于等于3μm、且小于等于5μm。在此情况下，在实际的制造过程中，在形成第一掺杂半导体层、以及在第二区域和间隔区域上形成凹槽结构后，会在背光面一侧沉积第二掺杂半导体层，并对第二掺杂半导体层进行选择性刻蚀。为防止漏电，往往会在去除第二掺杂半导体层位于第二间隔子区域上的部分后，继续向下刻蚀一定深度，以确保第二掺杂半导体层对应第二间隔子区域上的部分完全去除。基于此，第二间隔子区域的表面向硅基底内凹入的深度在上述范围内，可以防止因上述深度较小而导致导电类型相反的第一掺杂半导体层和第二掺杂半导体层之间的漏电风险较高，确保背接触电池具有较高的电学可靠性。另外，可以理解的是，第二间隔子区域的表面向硅基底内凹入的深度越大，相应腐蚀液的腐蚀时间越长，相应的腐蚀液对其它结构的影响越大。基于此，第二间隔子区域的表面向硅基底内凹入的深度在上述范围内，还可以防止因该深度较大而导致第一掺杂半导体层的悬空端部和第一间隔子区域受腐蚀液的影响长度变短，确保表面钝化层对间隔区域具有更高的钝化效果；还可以防止因上述第二间隔子区域的表面向硅基底内凹入的深度较大而需要使用厚度较大的硅基底，从而可以降低背接触电池的制造成本的同时，利于实现背接触电池的薄片化生产。

从形貌方面来讲，如前文所述，第一间隔子区域的表面为平面；第二间隔子区域的表面可以为平面，也可以为绒面。需要说明的是，当第二间隔子区域的表面为绒面时，第二间隔子区域的表面向硅基底内凹入的深度是指：沿硅基底的厚度方向，第二间隔子区域的表面上具有的绒面结构的中部相对于第一区域表面向硅基底内凹入的深度。

至于间隔区域的侧壁形貌，间隔区域与第一掺杂半导体层相邻的侧壁的各部分表面可以均与水平面垂直设置。或者，如图2至图5所示，上述间隔区域16与第一掺杂半导体层12相邻的侧壁中，至少部分表面相对于水平面倾斜设置，以使间隔区域16的至少部分的横截面积沿向光面至背光面的方向逐渐增大。在此情况下，间隔区域16靠近向光面一侧的横截面积小于自身靠近背光面一侧的横截面积，利于增大第一掺杂半导体层12与自身导电类型相反第二掺杂半导体层13的间距，降低背接触电池背光面一侧的漏电风险，确保背接触电池具有较高的电学可靠性。另外，间隔区域16与第一掺杂半导体层12相邻的侧壁中与水平面倾斜设置的部分也利于对光线进行反射，利于使得更多光线在间隔区域16与第一掺杂半导体层12相邻的侧壁中与水平面倾斜设置的部分的反射作用下由背接触电池的背光面一侧进入到硅基底11内，进而利于提高背接触电池的光电转换效率。

其中，在上述情况下，间隔区域与第一掺杂半导体层相邻的侧壁中相对于水平面倾斜设置的部分与水平面之间的夹角可以根据实际制造过程、以及对凹槽结构的侧壁对光线的反射要求确定，此处不做具体限定。

示例性的，间隔区域与第一掺杂半导体层相邻的侧壁中相对于水平面倾斜设置的部分与水平面之间的夹角可以大于等于52°、且小于等于58°。例如：间隔区域与第一掺杂半导体层相邻的侧壁中相对于水平面倾斜设置的部分与水平面之间的夹角可以为52°、53°、54°、55°、56°、57°或58°等。在此情况下，该夹角在上述范围内，可以确保更多光线能够在间隔区域与第一掺杂半导体层相邻的侧壁中相对于水平面倾斜设置的部分的较大反射作用下进入到硅基底内并被硅基底所利用，进一步提高背接触电池对光线的利用率。

另外，上述情况下，如图2、图3和图5所示，间隔区域16与第一掺杂半导体层12相邻的侧壁中各部分表面可以均相对于水平面倾斜设置。或者，如图4所示，间隔区域16与第一掺杂半导体层12相邻的侧壁中，仅有部分表面与水平面倾斜设置，而靠近背光面的部分表面与水平面垂直设置。在此情况下，可以为本发明实施例提供的背接触电池中，间隔区域16与第一掺杂半导体层12相邻的部分的形貌提供了另一种可能的实现方案，利于提高本发明实施例提供的背接触电池在不同应用场景下的适用性。

其中，上述与水平面垂直设置的表面的高度，可以根据实际制造过程确定，此处不做具体限定。

至于间隔区域与第二掺杂半导体层相邻的侧壁的形貌，间隔区域与第二掺杂半导体层相邻的侧壁的各部分表面可以均与水平面垂直设置。或者，如图2所示，间隔区域16与第二掺杂半导体层13相邻的侧壁也可以与水平面倾斜设置。

对于上述第一掺杂半导体层来说，从材料方面来讲，上述第一掺杂半导体层的材料可以为硅、锗硅、锗或砷化镓等半导体材料。从物质的排列形式方面来讲，第一掺杂半导体层的晶相可以为非晶、微晶、纳米晶、单晶或多晶等。从导电类型方面来讲，第一掺杂半导体层的导电类型可以与硅基底的导电类型相反，也可以与硅基底的导电类型相同。至于第一掺杂半导体层的厚度，可以根据实际需求设置，此处不做具体限定。例如：第一掺杂半导体层的厚度可以大于等于100nm、且小于等于500nm。

在实际的应用过程中，第一掺杂半导体层可以直接形成在硅基底的第一区域上。或者，如图5所示，背接触电池还包括位于硅基底11具有的第一区域14和第一掺杂半导体层12之间的第一钝化层20。在此情况下，第一钝化层20和第一掺杂半导体层12可以构成选择性接触结构，以实现对硅基底11背光面具有的第一区域14进行化学钝化、且实现对相应导电类型的载流子的选择性收集，降低背光面一侧的载流子复合速率，利于提高背接触电池的光电转换效率。

具体的，上述第一钝化层的材料可以根据第一掺杂半导体层的材料，以及实际应用场景中对由第一钝化层和第一掺杂半导体层构成的选择性接触结构的种类确定，此处不做具体限定。

例如：当第一钝化层和第一掺杂半导体层构成的选择性接触结构为隧穿钝化接触结构时，第一掺杂半导体层为掺杂多晶硅层，第一钝化层为隧穿钝化层。该隧穿钝化层的材料可以包括氧化硅、氧化铝或氧化钛等材料。

又例如：当第一钝化层和第一掺杂半导体层构成的选择性接触结构为异质接触结构时，第一掺杂半导体层为掺杂非晶硅层和/或掺杂微晶硅层，第一钝化层为本征非晶硅层和/或本征微晶硅层。

至于第一钝化层的厚度，可以根据实际需求设置，此处不做具体限定。例如：第一钝化层的厚度可以大于等于0.5nm、且小于等于3nm。

对于上述第二掺杂半导体层来说，第二掺杂半导体层的材料和厚度等可以参考前文所述的第一掺杂半导体层的材料和厚度等信息，此处不再赘述。

另外，在实际的应用过程中，第二掺杂半导体层可以直接形成在硅基底的第二区域上。或者，如图5所示，背接触电池还包括位于硅基底11具有的第二区域15和第二掺杂半导体层13之间的第二钝化层21。在此情况下，第二钝化层21和第二掺杂半导体层13可以构成选择性接触结构，以实现对硅基底11背光面具有的第二区域15进行化学钝化、且实现对相应导电类型的载流子的选择性收集，降低背光面一侧的载流子复合速率，利于提高背接触电池的光电转换效率。

具体的，上述第二钝化层的材料可以根据第二掺杂半导体层的材料，以及实际应用场景中对由第二钝化层和第二掺杂半导体层构成的选择性接触结构的种类确定，此处不做具体限定。

例如：当第二钝化层和第二掺杂半导体层构成的选择性接触结构为隧穿钝化接触结构时，第二掺杂半导体层为掺杂多晶硅层，第二钝化层为隧穿钝化层。该隧穿钝化层的材料可以包括氧化硅、氧化铝或氧化钛等材料。

又例如：当第二钝化层和第二掺杂半导体层构成的选择性接触结构为异质接触结构时，第二掺杂半导体层为掺杂非晶硅层和/或掺杂微晶硅层，第二钝化层为本征非晶硅层和/或本征微晶硅层。

对于上述表面钝化层来说，该表面钝化层的材料可以为氧化硅、氧化铝或氮化硅等任一具有钝化作用的绝缘材料。至于表面钝化层的厚度，可以根据实际应用场景确定，此处不做具体限定。

第二方面，本发明实施例提供了一种背接触电池的制造方法。下文将根据图6至图19示出的操作的剖视图，对制造过程进行描述。具体的，该背接触电池的制造方法包括以下步骤：

首先，提供一硅基底。硅基底的背光面具有交替间隔分布的第一区域和第二区域、以及位于第一区域和与自身相邻的第二区域之间的区域为间隔区域。沿第一区域和第二区域的排布方向，在间隔区域中，与第一区域相邻的区域为第一间隔子区域，其余区域为第二间隔子区域。

具体的，上述第一区域、第二区域、以及间隔区域包括的第一间隔子区域和第二间隔子区域在背光面一侧的范围，可以参考前文，此处不再赘述。

接下来，如图11所示，在第一区域14和第一间隔子区域17上形成第一掺杂半导体层12；并在间隔区域16和第二区域15上形成向硅基底11内凹入的凹槽结构22，以使第一掺杂半导体层12与间隔区域16相邻的端部悬空设置。凹槽结构22的槽底为平面。

在实际的制造过程中，如图9所示，可以在提供硅基底11后，在硅基底11的背光面上形成整层设置的第一掺杂半导体层12、以及位于第一掺杂半导体层12对应第一区域14和第一间隔子区域17的部分上的第二掩膜层24。接下来，如图10所示，在第二掩膜层24的掩膜作用下，选择性去除第一掺杂半导体层12位于第二间隔子区域18和第二区域15上的部分。接着，如图11所示，在第二掩膜层24的掩膜作用下，在间隔区域16和第二区域15上形成凹槽结构22。

其中，第一掺杂半导体层的材料和厚度，可以参考前文。至于上述第二掩膜层，该第二掩膜层的材料可以为任一具有掩膜作用的材料，此处不做具体限定。其次，可以根据第一掺杂半导体层和第二掩膜层的具体材料，确定掺杂半导体层和第二掩膜层的形成工艺和具体形成过程。

示例性的，在第一掺杂半导体层的材料包括硅的情况下，上述在硅基底的背光面上形成整层设置的第一掺杂半导体层、以及位于第一掺杂半导体层对应第一区域和第一间隔子区域的部分上的第二掩膜层可以包括步骤：如图6所示，在硅基底11的背光面上形成整层设置的第一本征半导体层25。接着，如图7所示，对第一本征半导体层进行掺杂处理，以使第一本征半导体层形成第一掺杂半导体层12，以及在第一掺杂半导体层12上形成整层设置的第一掺杂硅玻璃层26。接下来，如图8所示，采用激光刻蚀工艺，对第一掺杂硅玻璃层对应第二间隔子区域18和第二区域15的部分进行热处理，以使第一掺杂硅玻璃层未经热处理的部分形成第二掩膜层24。然后，如图9所示，去除第一掺杂硅玻璃层经热处理的部分。

具体的，第一掺杂半导体层的材料包括硅可以是指第一掺杂半导体层的材料仅包括硅；或者也可以是指第一掺杂半导体层的材料既包括硅，还包括锗硅等其它半导体材料。其次，在实际的制造过程中，可以采用化学气相沉积等工艺形成整层设置在背光面一侧的第一本征半导体层。接下来，可以采用扩散等工艺对第一本征半导体层进行掺杂处理。经上述掺杂处理后，不仅能够获得第一掺杂半导体层，还能够在第一掺杂半导体层上形成整层设置的第一掺杂硅玻璃层。然后，采用激光刻蚀工艺，对部分第一掺杂硅玻璃层进行热处理。此时，如图8所示，第一掺杂硅玻璃层内被激光处理的部分的致密性变差，其容易被去除。而第一掺杂硅玻璃层内未被激光处理的部分的致密性较高，其不容易被去除，从而在热处理后使得第一掺杂硅玻璃层不同部分具有不同的刻蚀选择比，获得对第一掺杂半导体层12进行图案化处理的第二掩膜层24，无须为了获得上述第二掩膜层24而额外形成其它掩膜材料、以及形成其它掩膜沉积工序，利于降低背接触电池的制造成本，且简化背接触电池的制造流程。至于上述激光刻蚀工艺的具体条件，可以根据实际应用场景设置，此处不做具体限定。

例如：激光刻蚀工艺所采用的激光可以为纳秒激光、皮秒激光或飞秒激光等。激光刻蚀工艺可以大于等于10W、且小于等于100W，激光光斑的直径可以大于等于50μm、且小于等于300μm。

当然，在第一掺杂半导体层的材料包括硅，或者第一掺杂半导体层的材料不包括硅的情况下，也可以采用化学气相沉积和掺杂等工艺，形成整层设置在背光面一侧的第一掺杂半导体层。然后，可以采用化学气相沉积和刻蚀等工艺，形成材料为氮化硅等其它具有掩膜作用的掩膜层。

另外，在形成第二掩膜层后，可以采用湿化学等工艺，并在掩膜层的掩膜作用下，选择性去除第一掺杂半导体层位于第二间隔子区域和第二区域上的部分；并在间隔区域和第二区域上形成相对于第一区域的表面向硅基底内凹入的凹槽结构，以防止高温激光对硅基底造成损伤，利于提高背接触电池的良率。另外，采用湿化学工艺形成凹槽结构时，因湿化学腐蚀溶液对硅基底的刻蚀方式大致为各种同性刻蚀，利于增大第一掺杂半导体层中悬空设置的端部的长度。

具体的，选择性刻蚀第一掺杂半导体层的工艺条件可以根据所采用刻蚀工艺、第一掺杂半导体层的材料、以及所形成的凹槽结构的规格等确定，此处不做具体限定。

示例性的，当采用湿化学工艺，并在第二掩膜层的掩膜作用下，在间隔区域和第二区域上形成凹槽结构时，该湿化学工艺的工艺温度可以大于等于61℃、且小于等于83℃。另外，该湿化学工艺的工艺时间可以大于等于60s、且小于等于450s。其次，湿化学工艺所采用的湿化学腐蚀溶液为碱性湿化学腐蚀溶液，且碱性湿化学腐蚀溶液中的碱性成分（如NaOH或KOH等）的体积比大于等于1%、且小于等于15%。例如：湿化学工艺的工艺温度可以为61℃、70℃、75℃、80℃或83℃等。湿化学工艺的工艺时间可以为60s、100s、200s、300s、400s或450s等。当湿化学工艺所采用的湿化学腐蚀溶液为碱性湿化学腐蚀溶液时，碱性湿化学腐蚀溶液中的碱性成分的体积比可以为1%、3%、6%、9%、12%或15%等。在此情况下，湿化学工艺的工艺温度和工艺时间均会影响通过湿化学工艺所形成的凹槽结构的规格、以及第一掺杂半导体层中悬空设置的端部的规格。基于此，湿化学工艺的工艺温度在上述范围内，可以防止因工艺温度较小而导致凹槽结构的深度、第一掺杂半导体层中悬空设置的端部的悬设高度和长度均较小。另外，还可以防止因工艺温度较大而导致凹槽结构的深度较大。而上述凹槽结构的深度等于第一间隔子区域向硅基底内凹入的深度。基于此，其中，防止凹槽结构的深度、第一掺杂半导体层中悬空设置的端部的悬设高度和长度均较小，以及防止凹槽结构的深度较大的有益效果可以参考前文。其次，工艺时间和碱性成分的体积比在上述范围内的有益效果与工艺温度大于等于65℃、且小于等于85℃的有益效果相似，此处不再赘述。

另外，还可以在湿化学腐蚀溶液中添加抛光添加剂的方式，提高所形成的凹槽结构槽底的表面平整度，进一步提高表面钝化层对间隔区域的钝化效果。具体的，抛光添加剂的成分、以及抛光添加剂在湿化学腐蚀溶液中的占比可以根据实际应用场景确定，此处不做具体限定。例如：抛光添加剂可以包括苯甲酸钠、消泡剂和表面活性剂等。抛光添加剂在湿化学腐蚀溶液内的体积比可以大于等于0.5%、且小于等于3%。

需要说明的是，当所制造的背接触电池还包括位于第一区域与第一掺杂半导体层之间的第一钝化层时，在提供一硅基底后，并在第一区域和第一间隔子区域上形成第一掺杂半导体层前，背接触电池的制造方法还包括步骤：采用沉积和刻蚀工艺，先在第一区域和第一间隔子区域上形成第一钝化层。

或者，如图6所示，也可以在提供硅基底11后，可以采用化学气相沉积等工艺形成整层设置在背光面一侧的第一钝化层20。然后如图9和图10所示，在形成第二掩膜层24、且在第二掩膜层24的掩膜作用下对第一掺杂半导体层12进行选择性刻蚀后，对第一钝化层20进行选择性刻蚀。在此情况下，无须为了形成第一钝化层20而额外形成相应掩膜层，简化背接触电池的制造过程。

接着，在形成凹槽结构后，如图12所示，在第一掺杂半导体层12上、以及在凹槽结构22内沉积第二掺杂半导体层13；如图15所示，并在第二掺杂半导体层13对应第二区域15的部分上形成第一掩膜层23。

具体的，上述第二掺杂半导体层的材料和厚度可以参考前文，此处不再赘述。至于第一掩膜层，其材料可以为任一具有掩膜作用的材料。在实际的制造过程中，可以根据第二掺杂半导体层和第二掩膜层的材料，确定第二掺杂半导体层和第二掩膜层的形成工艺和具体形成过程。

示例性的，在第二掺杂半导体层的材料包括硅的情况下，上述在第一掺杂半导体层上、以及在凹槽结构内沉积第二掺杂半导体层。并在第二掺杂半导体层对应第二区域的部分上形成第一掩膜层可以包括步骤：如图12所示，在第一掺杂半导体层12上、以及在凹槽结构22内沉积第二本征半导体层27。接下来，如图13所示，对第二本征半导体层进行掺杂处理，以使第二本征半导体层形成第二掺杂半导体层13，以及在第二掺杂半导体层13上形成整层设置的第二掺杂硅玻璃层28。接着，如图14所示，采用激光刻蚀工艺，对第二掺杂硅玻璃层对应第一区域14和间隔区域16的部分进行热处理，以使第二掺杂硅玻璃层对应第二区域15的部分形成第一掩膜层23。然后，如图15所示，去除第二掺杂硅玻璃层经热处理的部分。

具体的，第二掺杂半导体层的材料包括硅可以是指第二掺杂半导体层的材料仅包括硅；或者也可以是指第二掺杂半导体层的材料既包括硅，还包括锗硅等其它半导体材料。其次，在实际的制造过程中，可以采用化学气相沉积等工艺形成整层设置在背光面一侧的第二本征半导体层。接下来，可以采用扩散等工艺对第二本征半导体层进行掺杂处理。经上述掺杂处理后，不仅能够获得第二掺杂半导体层，还能够在第二掺杂半导体层上形成整层设置的第二掺杂硅玻璃层。然后，采用激光刻蚀工艺，对第二掺杂硅玻璃层对应第一区域和间隔区域的部分进行热处理。此时，第二掺杂硅玻璃层内被激光处理的部分的致密性变差，其容易被去除。而第二掺杂硅玻璃层对应第二区域的部分未被激光处理，此时第二掺杂硅玻璃层对应第二区域的部分的致密性较高，其不容易被去除，从而在热处理后使得第二掺杂硅玻璃层不同部分具有不同的刻蚀选择比，获得对第二掺杂半导体层进行图案化处理的第一掩膜层，无须为了获得上述第一掩膜层而额外形成其它掩膜材料、以及形成其它掩膜沉积工序，利于降低背接触电池的制造成本，且简化背接触电池的制造流程。至于上述激光刻蚀工艺的具体条件可以参考前文，此处不做具体限定。

当然，在第二掺杂半导体层的材料包括硅，或者第二掺杂半导体层的材料不包括硅的情况下，也可以采用化学气相沉积和掺杂等工艺，形成整层设置在背光面一侧的第二掺杂半导体层。然后，可以采用化学气相沉积和刻蚀等工艺，形成材料为氮化硅等其它具有掩膜作用的第一掩膜层。

需要说明的是，当所制造的背接触电池还包括位于第二区域与第二掺杂半导体层之间的第二钝化层时，在间隔区域和第二区域上形成向硅基底内凹入的凹槽结构后，在第一掺杂半导体层上、以及在凹槽结构内沉积第二掺杂半导体层前，背接触电池的制造方法还包括步骤：如图15所示，在第一掺杂半导体层12上、以及在凹槽结构22内沉积第二钝化层21。具体的，可以采用化学气相沉积等工艺形成该第二钝化层21。第二钝化层21材料和厚度可以参考前文。

接下来，如图16所示，在第一掩膜层23的掩膜作用下，选择性去除第二掺杂半导体层13对应第一区域14和间隔区域16上的部分，以及使第二间隔子区域18的表面相对于第一间隔子区域17的表面向硅基底11内凹入。

在实际的制造过程中，可以采用湿化学等工艺，并在第一掩膜层的掩膜作用下，选择性去除第二掺杂半导体层对应第一区域和间隔区域上的部分，以及使第二间隔子区域的表面相对于第一间隔子区域的表面向硅基底内凹入，以防止高温激光对硅基底造成损伤，利于提高背接触电池的良率。具体的，上述操作的工艺条件可以根据所采用刻蚀工艺、第二掺杂半导体层的材料、以及使第二间隔子区域的表面相对于第一间隔子区域的表面向硅基底内凹入的深度等确定，此处不做具体限定。

示例性的，当采用湿化学工艺，并在第一掩膜层的掩膜作用下，选择性去除第二掺杂半导体层对应第一区域和间隔区域上的部分，以及使第二间隔子区域的表面相对于第一间隔子区域的表面向硅基底内凹入并形成绒面时，湿化学工艺的工艺温度可以大于等于61℃、且小于等于83℃。另外，湿化学工艺的工艺时间可以大于等于100s、且小于等于500s。其次，湿化学工艺所采用的湿化学腐蚀溶液可以为碱性湿化学腐蚀溶液，且碱性湿化学腐蚀溶液中的碱性成分（如NaOH或KOH等）的体积比大于等于1%、且小于等于3.5%。例如：湿化学工艺的工艺温度可以为61℃、70℃、75℃、80℃或83℃等。湿化学工艺的工艺时间可以为100s、200s、300s、400s或500s等。当湿化学工艺所采用的湿化学腐蚀溶液为碱性湿化学腐蚀溶液时，碱性湿化学腐蚀溶液中的碱性成分的体积比可以为1%、1.5%、2%、2.5%、3%或3.5%等。在此情况下，湿化学工艺的工艺温度和工艺时间均会影响通过湿化学工艺使第二间隔子区域的表面相对于第一间隔子区域的表面向硅基底内凹入的深度。基于此，湿化学工艺的工艺温度在上述范围内，可以防止因工艺温度较小而导致第二间隔子区域的表面相对于第一间隔子区域的表面向硅基底内凹入的深度较小。另外，还可以防止因工艺温度较大而导致第二间隔子区域的表面相对于第一间隔子区域的表面向硅基底内凹入的深度较大。其中，防止第二间隔子区域的表面相对于第一间隔子区域的表面向硅基底内凹入的深度较小和较大的有益效果可以参考前文。其次，工艺时间和碱性成分的体积比在上述范围内的有益效果与工艺温度大于等于61℃、且小于等于83℃的有益效果相似，此处不再赘述。

另外，如图16所示，在第一掩膜层23的掩膜作用下，使第二间隔子区域18的表面相对于第一间隔子区域17的表面向硅基底11内凹入的同时，也可以对第二间隔子区域18的表面进行制绒处理。在此情况下，可以通过在对上述湿化学工艺所采用的湿化学腐蚀溶液内添加制绒添加剂的方式实现第二间隔子区域的表面形成绒面。具体的，上述制绒添加剂的种类、以及制绒添加剂在湿化学腐蚀溶液内的体积比，可以根据绒面结构的尺寸以及实际应用场景确定。例如：制绒添加剂可以包括苯甲酸钠、消泡剂和表面活性剂等。制绒添加剂在湿化学腐蚀溶液内的体积比可以大于等于0.5%、且小于等于2%。在此情况下，制绒添加剂的体积比在上述范围内可以防止因该体积比较大而导致需要使用较厚的硅基底制造背接触电池，利于实现薄片化生产；还可以防止因该体积比较小使得第二间隔子区域表面形成的绒面结构的尺寸较小而导致第二间隔子区域表面的陷光效果不理想，确保更多光线可以经由第二间隔子区域的表面折射至硅基底内，进一步提高背接触电池的光电转换效率。

需要说明的是，上述制绒添加剂和抛光添加剂的成分可以相同，但是在不同的工艺时间、工艺温度和不同体积比下具有不同的作用效果。

另外，若在形成第二掺杂半导体层前，在第一掺杂半导体层上、以及在凹槽结构内沉积第二钝化层。则在第一掩膜层的掩膜作用下，选择性去除第二掺杂半导体层对应第一区域和间隔区域上的部分后，并在使第二间隔子区域的表面相对于第一间隔子区域的表面向硅基底内凹入前，背接触电池的制造方法还包括步骤：如图18和图19所示，可以采用湿化学等工艺，并在第一掩膜层23的掩膜作用下，选择性去除第二钝化层21对应第一区域14和间隔区域16上的部分。

接下来，如图17和图18所示，去除第一掺杂半导体层12中悬空设置的端部；并去除第一掩膜层。

具体的，可以采用超声波清洗等方式去除第一掺杂半导体层中悬空设置的端部。该超声波清洗方式所对应的工艺条件，可以根据第一掺杂半导体层中悬空设置的端部的规格、第一掺杂半导体层的材料、以及实际需求确定，此处不做具体限定。例如：超声波频率可以大于30KHz，清洗温度可以大于等于20℃、且小于等于80℃。

其次，可以采用湿化学等工艺去除第一掩膜层。此外，本发明实施例对去除第一掩膜层和去除第一掺杂半导体层中悬空设置的端部的顺序不做具体限定。可以在去除第一掩膜层之后，再去除第一掺杂半导体层中悬空设置的端部。也可以是先去除第一掺杂半导体层中悬空设置的端部，然后再去除第一掩膜层。

然后，如图19所示，形成覆盖在第一掺杂半导体层12、第二掺杂半导体层13和间隔区域16上的表面钝化层19。具体的，可以采用物理气相沉积或化学气相沉积等工艺，形成上述表面钝化层19，该表面钝化层19的材料和厚度可以参考前文。

本发明实施例中第二方面及其各种实现方式中的有益效果，可以参考第一方面及其各种实现方式中的有益效果分析，此处不再赘述。

另外，本发明实施例还提供一个对比例和一个实施例对本发明实施例提供的背接触电池的制造过程和工作性能进行说明。其中，表1示出了实施例1和对比例1对应的背接触电池的测试结果。

实施例1

第一步、采用浓度为15%的碱溶液对单晶硅片进行碱抛光处理，形成光滑洁净的硅表面。

第二步、在单晶硅片的表面依次进行隧穿氧化层的沉积、以及本征多晶硅层沉积。其中，隧穿氧化层的厚度为1.8nm，本征多晶硅层的厚度为350nm。

第三步、对沉积的本征多晶硅层进行硼掺杂处理，使得本征多晶硅层形成P型掺杂多晶硅层；并在P型掺杂多晶硅层上形成硼硅玻璃层。其中，硼掺杂浓度为 8×10¹⁹/cm³。

第四步、采用激光刻蚀工艺对硼硅玻璃层进行热处理，制备出具有特定的图形的掩膜层。其中，激光可以是皮秒激光器，处理功率可以为40W，光斑直径为200um。

第五步、在掩膜层的掩膜作用下，选择性去除部分P型掺杂多晶硅层。并对单晶硅片进行表面腐蚀处理，以形成凹槽结构，且使得P型掺杂多晶硅层与凹槽结构相邻的端部悬空设置。其中，所采用的腐蚀液主要组成部分包括碱及抛光添加剂。腐蚀溶液中碱浓度为5%，腐蚀温度为82℃，工艺时间为300s，抛光添加剂的体积比为2%，并且抛光添加剂的主要成分包括苯甲酸钠、消泡剂和表面活性剂。

第六步、在凹槽结构的槽底形成依次层叠设置的隧穿氧化层和N型掺杂多晶硅层。其中，N型掺杂多晶硅层的厚度大于等于150nm、且小于等于180nm。隧穿氧化层的厚度大于等于0.5nm、且小于等于3nm。

第七步、对背光面位于N型掺杂多晶硅层和P型掺杂多晶硅层之间的部分进行制绒处理。（需要说明的是，本实施例1是以对背光面位于N型掺杂多晶硅层和P型掺杂多晶硅层之间的部分（即前文所述的第二间隔子区域）的表面为绒面为例进行说明，并不代表背光面位于N型掺杂多晶硅层和P型掺杂多晶硅层之间的部分的表面仅可以为绒面。当背光面位于N型掺杂多晶硅层和P型掺杂多晶硅层之间的部分的表面为平面时，则可以节省该第七步对应的操作。）

第八步、去除P型掺杂多晶硅层的悬空端部。

对比例1

对比例1对应的制造方法除了第四步、第五步和第八步之外，其余与实施例1的制造流程相同。其中，对比例1提供的制造方法，在对沉积的本征多晶硅层进行硼掺杂处理后，并在凹槽结构的槽底形成依次层叠设置的隧穿氧化层和N型掺杂多晶硅层前，去除硼硅玻璃层，并采用激光刻蚀工艺直接已形成的隧穿氧化层和掺杂多晶硅层进行选择性刻蚀，并在硅基底内形成侧壁相对水平面垂直设置的凹槽结构。

表1 实施例1和对比例1对应的背接触电池的测试结果

由表1所示的数据可以看出，采用实施例1提供的制造方法所形成的背接触电池中，因表面钝化层对间隔区域的钝化效果更好，从而比对比例1对应的制造方法所获得的背接触电池的工作效率、开路电压、短路电流和填充因子高，即本发明实施例提供的背接触电池具有更高的工作性能。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (16)

1.一种背接触电池，其特征在于，包括：硅基底；

交替间隔分布在硅基底背光面一侧的第一掺杂半导体层和第二掺杂半导体层；所述第一掺杂半导体层和所述第二掺杂半导体层的导电类型相反；在所述硅基底的背光面中，与所述第一掺杂半导体层对应的区域为第一区域，与所述第二掺杂半导体层对应的区域为第二区域，位于所述第一区域和与自身相邻的第二区域之间的区域为间隔区域；沿所述第一区域和所述第二区域的排布方向，在所述间隔区域中，与所述第一掺杂半导体层相邻的部分为第一间隔子区域，其余区域为第二间隔子区域；所述第一间隔子区域的表面和所述第二区域的表面均相对于所述第一区域的表面向所述硅基底内凹入，且所述第二间隔子区域的表面相对于所述第一间隔子区域的表面向所述硅基底内凹入；所述第一间隔子区域的表面为平面；

以及覆盖在所述第一掺杂半导体层、第二掺杂半导体层和所述间隔区域上的表面钝化层。

2.根据权利要求1所述的背接触电池，其特征在于，沿所述第一区域和所述第二区域的排布方向，所述间隔区域的长度大于等于20μm、且小于等于110μm；和/或，

沿所述第一区域和所述第二区域的排布方向，所述第一间隔子区域的长度大于等于1000nm、且小于等于3000nm。

3.根据权利要求1所述的背接触电池，其特征在于，所述第一间隔子区域的表面和所述第二区域的表面平齐；和/或，

所述第一间隔子区域的表面向所述硅基底内凹入的深度大于等于500nm、且小于等于2500nm。

4.根据权利要求1所述的背接触电池，其特征在于，所述第二间隔子区域的表面为绒面；和/或，

所述第二间隔子区域的表面向所述硅基底内凹入的深度大于等于3μm、且小于等于5μm。

5.根据权利要求1所述的背接触电池，其特征在于，所述间隔区域与所述第一掺杂半导体层相邻的侧壁中，至少部分表面相对于水平面倾斜设置，以使所述间隔区域的至少部分的横截面积沿向光面至背光面的方向逐渐增大；

和/或，

所述间隔区域与所述第一掺杂半导体层相邻的侧壁中，靠近背光面的部分表面与水平面垂直设置。

6.根据权利要求1所述的背接触电池，其特征在于，所述背接触电池还包括位于所述硅基底具有的第一区域和所述第一掺杂半导体层之间的第一钝化层；

和/或，

所述背接触电池还包括位于所述硅基底具有的第二区域和所述第二掺杂半导体层之间的第二钝化层。

7.根据权利要求6所述的背接触电池，其特征在于，在所述背接触电池包括所述第一钝化层、且所述第一钝化层为隧穿钝化层的情况下，所述第一掺杂半导体层为掺杂多晶硅层；和/或，

在所述背接触电池包括所述第二钝化层、且所述第二钝化层为隧穿钝化层的情况下，所述第二掺杂半导体层为掺杂多晶硅层。

8.一种背接触电池的制造方法，其特征在于，包括：

提供一硅基底；所述硅基底的背光面具有交替间隔分布的第一区域和第二区域、以及位于所述第一区域和与自身相邻的第二区域之间的间隔区域；沿所述第一区域和所述第二区域的排布方向，在所述间隔区域中，与所述第一区域相邻的区域为第一间隔子区域，其余区域为第二间隔子区域；

在所述第一区域和所述第一间隔子区域上形成第一掺杂半导体层；并在所述间隔区域和第二区域上形成向所述硅基底内凹入的凹槽结构，以使所述第一掺杂半导体层与所述间隔区域相邻的端部悬空设置；所述凹槽结构的槽底为平面；

在所述第一掺杂半导体层上、以及在所述凹槽结构内沉积第二掺杂半导体层；并在所述第二掺杂半导体层对应所述第二区域的部分上形成第一掩膜层；

在所述第一掩膜层的掩膜作用下，选择性去除所述第二掺杂半导体层对应所述第一区域和所述间隔区域上的部分，以及使所述第二间隔子区域的表面相对于所述第一间隔子区域的表面向所述硅基底内凹入；

去除所述第一掺杂半导体层中悬空设置的端部；并去除所述第一掩膜层；

形成覆盖在所述第一掺杂半导体层、第二掺杂半导体层和所述间隔区域上的表面钝化层。

9.根据权利要求8所述的背接触电池的制造方法，其特征在于，所述提供一硅基底后，所述在所述第一掺杂半导体层上、以及在所述凹槽结构内沉积第二掺杂半导体层前，所述背接触电池的制造方法包括：

在所述硅基底的背光面上形成整层设置的第一掺杂半导体层、以及位于所述第一掺杂半导体层对应所述第一区域和所述第一间隔子区域的部分上的第二掩膜层；

在所述第二掩膜层的掩膜作用下，选择性去除所述第一掺杂半导体层位于所述第二间隔子区域和所述第二区域上的部分；

在所述第二掩膜层的掩膜作用下，在所述间隔区域和所述第二区域上形成所述凹槽结构。

10.根据权利要求9所述的背接触电池的制造方法，其特征在于，所述第一掺杂半导体层的材料包括硅；

所述在所述硅基底的背光面上形成整层设置的第一掺杂半导体层、以及位于所述第一掺杂半导体层对应所述第一区域和所述第一间隔子区域的部分上的第二掩膜层，包括：

在所述硅基底的背光面上形成整层设置的第一本征半导体层；

对所述第一本征半导体层进行掺杂处理，以使所述第一本征半导体层形成所述第一掺杂半导体层，以及在所述第一掺杂半导体层上形成整层设置的第一掺杂硅玻璃层；

采用激光刻蚀工艺，对所述第一掺杂硅玻璃层对应第二间隔子区域和所述第二区域的部分进行热处理，以使所述第一掺杂硅玻璃层未经所述热处理的部分形成所述第二掩膜层；

去除所述第一掺杂硅玻璃层经所述热处理的部分。

11.根据权利要求9所述的背接触电池的制造方法，其特征在于，采用湿化学工艺，并在所述第二掩膜层的掩膜作用下，在所述间隔区域和所述第二区域上形成所述凹槽结构；其中，

所述湿化学工艺的工艺温度大于等于61℃、且小于等于83℃；和/或，所述湿化学工艺的工艺时间大于等于60s、且小于等于450s；和/或，所述湿化学工艺所采用的湿化学腐蚀溶液为碱性湿化学腐蚀溶液，且所述碱性湿化学腐蚀溶液中的碱性成分的体积比大于等于1%、且小于等于15%；和/或，所述湿化学工艺所采用的湿化学腐蚀溶液中含有抛光添加剂，且抛光添加剂在所述湿化学腐蚀溶液中的体积比大于等于0.5%、且小于等于3%。

12.根据权利要求8所述的背接触电池的制造方法，其特征在于，在所述第一掩膜层的掩膜作用下，使所述第二间隔子区域的表面相对于所述第一间隔子区域的表面向所述硅基底内凹入的同时，对所述第二间隔子区域的表面进行制绒处理。

13.根据权利要求8~12任一项所述的背接触电池的制造方法，其特征在于，所述第二掺杂半导体层的材料包括硅；

所述在所述第一掺杂半导体层上、以及在所述凹槽结构内沉积第二掺杂半导体层；并在所述第二掺杂半导体层对应所述第二区域的部分上形成第一掩膜层，包括：

在所述第一掺杂半导体层上、以及在所述凹槽结构内沉积第二本征半导体层；

对所述第二本征半导体层进行掺杂处理，以使所述第二本征半导体层形成所述第二掺杂半导体层，以及在所述第二掺杂半导体层上形成整层设置的第二掺杂硅玻璃层；

采用激光刻蚀工艺，对所述第二掺杂硅玻璃层对应所述第一区域和所述间隔区域的部分进行热处理，以使所述第二掺杂硅玻璃层对应所述第二区域的部分形成所述第一掩膜层；

去除所述第二掺杂硅玻璃层经所述热处理的部分。

14.根据权利要求8~12任一项所述的背接触电池的制造方法，其特征在于，采用湿化学工艺，并在所述第一掩膜层的掩膜作用下，选择性去除所述第二掺杂半导体层对应所述第一区域和所述间隔区域上的部分，以及使所述第二间隔子区域的表面相对于所述第一间隔子区域的表面向所述硅基底内凹入；其中，

所述湿化学工艺的工艺温度大于等于61℃、且小于等于83℃；和/或，所述湿化学工艺的工艺时间大于等于100s、且小于等于500s；和/或，所述湿化学工艺所采用的湿化学腐蚀溶液为碱性湿化学腐蚀溶液，且所述碱性湿化学腐蚀溶液中的碱性成分的体积比大于等于1%、且小于等于3.5%；和/或，所述湿化学工艺所采用的湿化学腐蚀溶液中含有制绒添加剂，且制绒添加剂在所述湿化学腐蚀溶液中的体积比大于等于0.5%、且小于等于2%。

15.根据权利要求8~12任一项所述的背接触电池的制造方法，其特征在于，所述提供一硅基底后，所述在所述第一区域和所述第一间隔子区域上形成第一掺杂半导体层前，所述背接触电池的制造方法还包括：在所述第一区域和所述第一间隔子区域上形成第一钝化层。

16.根据权利要求8~12任一项所述的背接触电池的制造方法，其特征在于，所述在所述间隔区域和第二区域上形成向所述硅基底内凹入的凹槽结构后，所述在所述第一掺杂半导体层上、以及在所述凹槽结构内沉积第二掺杂半导体层前，所述背接触电池的制造方法还包括：在所述第一掺杂半导体层上、以及在所述凹槽结构内沉积第二钝化层；

所述在所述第一掩膜层的掩膜作用下，选择性去除所述第二掺杂半导体层对应所述第一区域和所述间隔区域上的部分后，所述使所述第二间隔子区域的表面相对于所述第一间隔子区域的表面向所述硅基底内凹入前，所述背接触电池的制造方法还包括：在所述第一掩膜层的掩膜作用下，选择性去除所述第二钝化层对应所述第一区域和所述间隔区域上的部分。