[go: up one dir, main page]

CN117316865A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN117316865A
CN117316865A CN202310760562.5A CN202310760562A CN117316865A CN 117316865 A CN117316865 A CN 117316865A CN 202310760562 A CN202310760562 A CN 202310760562A CN 117316865 A CN117316865 A CN 117316865A
Authority
CN
China
Prior art keywords
insulating film
hole
semiconductor substrate
conductive film
organic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310760562.5A
Other languages
English (en)
Inventor
水垣浩一
镰仓知之
松泽勇介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN117316865A publication Critical patent/CN117316865A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供半导体装置的制造方法，使电极焊盘与贯通电极的电连接稳定，提高半导体装置的成品率。在半导体装置的制造方法中，形成从半导体基板的第一面贯通至第二面的第一贯通孔，在半导体基板的第一面以及第一贯通孔的侧面形成第二绝缘膜，从半导体基板的第一面一直到第一贯通孔的侧面的靠第一面侧的端部，在第二绝缘膜的表面配置抗蚀剂，将抗蚀剂作为掩模对第二绝缘膜进行湿式蚀刻，利用有机绝缘膜覆盖半导体基板的第一面以及第一贯通孔的侧面，在有机绝缘膜的表面形成第二导电膜。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法。
背景技术
在专利文献1中公开了一种半导体装置的制造方法，该半导体装置具备：硅基板，其具有从一个主面贯通至与一个主面相反侧的另一主面的贯通孔；CVD氧化膜，其设置于贯通孔的侧面；有机绝缘膜，其设置于CVD氧化膜上；Al膜，其在贯通孔的底部露出；以及硅贯通电极，其设置于有机绝缘膜上，与Al膜连接。Al膜被用作用于连接半导体装置的器件焊盘等。
专利文献1：日本特开2018-113466号公报
发明内容
然而，在专利文献1所记载的半导体装置的制造方法中，设置于贯通孔的侧面的CVD氧化膜存在随着朝向贯通孔的底部而膜厚变薄的倾向。另外，该倾向随着贯通孔的纵横比变大而变得显著。另外，为了形成纵横比大的贯通孔，使用Bosch法。若使用Bosch法形成贯通孔，则在贯通孔的侧面形成扇形凹口，因此设置于贯通孔的侧面的CVD氧化膜的膜厚容易变得不均匀。由此，设置于贯通孔的侧面的CVD氧化膜具有随着朝向贯通孔的底部而与贯通孔的侧面的密合性降低的倾向。设置于贯通孔的靠近底部的侧面的CVD氧化膜与贯通孔的侧面的密合性降低，因此在半导体装置的制造工序的中途CVD氧化膜脱落，有可能附着于在贯通孔的底部露出的Al膜。
若CVD氧化膜脱落到Al膜，则Al膜与硅贯通电极的电连接变得不稳定，存在半导体装置的成品率降低的课题。
半导体装置的制造方法包含：在具有第一面和第二面的半导体基板的所述第二面依次配置第一绝缘膜和第一导电膜；形成从所述半导体基板的所述第一面贯通到所述第二面的第一贯通孔，使配置于所述第二面的所述第一绝缘膜从所述第一贯通孔露出；在所述半导体基板的所述第一面以及所述第一贯通孔的侧面形成第二绝缘膜；从所述半导体基板的所述第一面一直到所述第一贯通孔的所述侧面的靠所述第一面侧的端部，在所述第二绝缘膜的表面配置抗蚀剂；将所述抗蚀剂作为掩模，对所述第一绝缘膜以及所述第二绝缘膜进行湿式蚀刻，在所述第一绝缘膜形成与所述第一贯通孔连续的第二贯通孔；利用有机绝缘膜覆盖所述半导体基板的所述第一面、所述第一贯通孔的所述侧面、所述第二贯通孔的侧面以及从所述第二贯通孔露出的所述第一导电膜的表面；在所述有机绝缘膜形成使所述第一导电膜露出的开口；以及在所述有机绝缘膜的表面、以及从形成于所述有机绝缘膜的所述开口露出的所述第一导电膜的所述表面形成第二导电膜。
附图说明
图1是实施方式1的半导体装置的剖视图。
图2是示出实施方式1的半导体装置的制造方法的一例的流程图。
图3是用于说明半导体装置的制造方法的剖视图。
图4是用于说明半导体装置的制造方法的剖视图。
图5是图4中的D部分的放大剖视图。
图6是用于说明半导体装置的制造方法的剖视图。
图7是图6中的E部分的放大剖视图。
图8是用于说明半导体装置的制造方法的剖视图。
图9是用于说明半导体装置的制造方法的剖视图。
图10是用于说明半导体装置的制造方法的剖视图。
图11是用于说明半导体装置的制造方法的剖视图。
图12是用于说明半导体装置的制造方法的剖视图。
图13是图12中的G部分的放大剖视图。
图14是实施方式2的半导体装置的剖视图。
图15是实施方式3的半导体装置的剖视图。
图16是实施方式4的半导体装置的剖视图。
标号说明
1～1c：半导体装置；2：半导体基板；2A：半导体基板的上表面(第一面)；2B：半导体基板的下表面(第二面)；4：第一绝缘膜；6：第一导电膜；6A：第一导电膜的上表面(表面)；8：第二绝缘膜；10：有机绝缘膜；12：第二导电膜；14：第三绝缘膜；21：第一贯通孔；25：第一贯通孔的肩部；41：第二贯通孔；53：抗蚀剂；101：有机绝缘膜的开口；111：有机绝缘膜的表面；112：有机绝缘膜的第一表面；113：有机绝缘膜的第二表面；114：有机绝缘膜的第三表面；115：有机绝缘膜的第四表面；213：第一贯通孔的侧面；413：第二贯通孔的侧面；S1～S8：工序。
具体实施方式
1.实施方式1
参照图1对实施方式1的半导体装置1进行说明。
如图1所示，半导体装置1具有半导体基板2、第一绝缘膜4、第一导电膜6、第二绝缘膜8、有机绝缘膜10以及第二导电膜12。
半导体基板2具有作为第一面的上表面2A和与上表面2A相互处于正反关系的作为第二面的下表面2B。在本实施方式中，半导体基板2由硅构成。此外，构成半导体基板2的材料并不限定于硅，例如，半导体基板2也可以由锗、氮化镓等构成。
另外，半导体基板2具有从上表面2A贯通至下表面2B的第一贯通孔21。第一贯通孔21具有在半导体基板2的上表面2A开口的第一开口211、在半导体基板2的下表面2B开口的第二开口212、以及与第一开口211和第二开口212连接的侧面213。在本实施方式中，侧面213与半导体基板2的厚度方向平行地形成。半导体基板2的厚度方向是从半导体基板2的上表面2A朝向下表面2B的方向。
另外，半导体基板2具有包含晶体管等有源元件的未图示的电路。在本实施方式中，该电路设置于半导体基板2的下表面2B。
第一绝缘膜4配置于半导体基板2的下表面2B。第一绝缘膜4覆盖被设置于半导体基板2的下表面2B的未图示的电路。在本实施方式中，第一绝缘膜4由氧化硅构成。此外，构成第一绝缘膜4的材料并不限定于氧化硅。例如，第一绝缘膜4也可以由氮化硅等构成。
另外，第一绝缘膜4具有从第一绝缘膜4的上表面贯通至第一绝缘膜4的下表面的第二贯通孔41。
第二贯通孔41设置在与半导体基板2所具有的第一贯通孔21连通的位置。详细而言，第二贯通孔41位于第一贯通孔21的下方，与第一贯通孔21连续地设置。
第一导电膜6配置于第一绝缘膜4的下表面。即，第一导电膜6隔着第一绝缘膜4配置于半导体基板2的下表面2B。换言之，依次配置半导体基板2、第一绝缘膜4、第一导电膜6。
详细而言，第一导电膜6配置于第一绝缘膜4所具有的第二贯通孔41的下方。第一导电膜6经由第二贯通孔41覆盖半导体基板2所具有的第一贯通孔21的第二开口212。
第一导电膜6经由未图示的布线与被设置于半导体基板2的下表面2B的未图示的电路电连接。第一导电膜6被用作用于将电路与半导体装置1的外部连接的电极焊盘。
在本实施方式中，第一导电膜6由铝构成。此外，构成第一导电膜6的材料并不限定于铝。例如，第一导电膜6也可以由铜等构成。
第二绝缘膜8从半导体基板2的上表面2A一直配置至第一贯通孔21的侧面213的靠上表面2A侧的端部。换言之，第二绝缘膜8以覆盖第一贯通孔21的肩部25的方式配置。肩部25是半导体基板2的上表面2A与第一贯通孔21的侧面213交叉的角部。
在本实施方式中，第二绝缘膜8由氧化硅构成。另外，构成第二绝缘膜8的材料并不限定于氧化硅。例如，第二绝缘膜8也可以由氮化硅等构成。
有机绝缘膜10连续地配置于半导体基板2的上表面2A、第一贯通孔21的侧面213、第二贯通孔41的侧面413、以及作为第一导电膜6的表面的第一导电膜6的上表面6A。在有机绝缘膜10与半导体基板2的上表面2A之间、以及有机绝缘膜10与第一贯通孔21的侧面213的靠上表面2A侧的端部之间，配置有第二绝缘膜8。
有机绝缘膜10在与第一导电膜6的上表面6A连接的面上具有开口101。
另外，有机绝缘膜10具有表面111，有机绝缘膜10的表面111是在有机绝缘膜10中配置后述的第二导电膜12的面，是与半导体基板2的上表面2A、第一贯通孔21的侧面213以及第二贯通孔41的侧面413分别对置的面的相反侧的面。有机绝缘膜10的表面111具有第一表面112、第二表面113和第三表面114。第一表面112及第二表面113是第一贯通孔21的内侧处的有机绝缘膜10的表面111。第三表面114是第一贯通孔21的外侧处的有机绝缘膜10的表面111。
第一表面112是有机绝缘膜10的表面111中的、从有机绝缘膜10的开口101朝向半导体基板2的上表面2A侧的区域。第二表面113是有机绝缘膜10的表面111中的、位于第一表面112的上方且从第一贯通孔21的第一开口211朝向半导体基板2的下表面2B侧的区域。第三表面114是有机绝缘膜10的表面111中的、配置于半导体基板2的上表面2A的区域。
第三表面114与第二表面113的靠第一开口211侧的端部连接。第二表面113的靠半导体基板2的下表面2B侧的端部与第一表面112的靠半导体基板2的上表面2A侧的端部连接。第一表面112的靠开口101侧的端部与第一导电膜6的上表面6A连接。
在本实施方式中，有机绝缘膜10的第一表面112与第二表面113连续地连接。另外，有机绝缘膜10的第一表面112及第二表面113为随着从半导体基板2的上表面2A朝向下表面2B而逐渐变窄的锥形状。即，第一贯通孔21的内侧处的有机绝缘膜10的表面111、即有机绝缘膜10的第一表面112及第二表面113为随着从半导体基板2的上表面2A朝向下表面2B而逐渐变窄的锥形状。
此外，有机绝缘膜10的表面111也可以在第一贯通孔21的内侧进一步在第一表面112与第二表面113之间具有未图示的中继面。即，第一表面112与第二表面113也可以经由配置于第一表面112与第二表面113之间的中继面而连接。此外，中继面也可以不是锥形状。例如，中继面也可以与半导体基板2的厚度方向平行。
在本实施方式中，有机绝缘膜10由环氧树脂构成。另外，构成有机绝缘膜10的树脂材料并不限定于环氧树脂。例如，有机绝缘膜10也可以由聚酰亚胺树脂、丙烯酸树脂等构成。
第二导电膜12配置于有机绝缘膜10的表面111和第一导电膜6的上表面6A。第二导电膜12和第一导电膜6在第一导电膜6的上表面6A电连接。
详细而言，第二导电膜12在第一贯通孔21的内侧以覆盖有机绝缘膜10的第一表面112及第二表面113和从有机绝缘膜10的开口101露出的第一导电膜6的上表面6A的方式配置。有机绝缘膜10的第一表面112及第二表面113和第一导电膜6的上表面6A被第二导电膜12覆盖，由此在第一贯通孔21的内侧形成被第二导电膜12包围的凹部121。凹部121在半导体基板2的上表面2A侧具有开口。另外，第二导电膜12在第一贯通孔21的外侧以覆盖有机绝缘膜10的第三表面114的方式配置。这样，第二导电膜12作为贯通半导体基板2的贯通电极100发挥功能。
在本实施方式中，第二导电膜12是具有未图示的阻挡层和层叠在阻挡层上的未图示的金属层的金属膜。阻挡层由钛和钨的合金构成。金属层由铜构成。此外，构成第二导电膜12的材料并不限定于上述的材料。例如，阻挡层可以由钛和镍的合金等构成，金属层可以由铝等构成。另外，也可以没有阻挡层。
另外，在本实施方式中，半导体装置1具有第三绝缘膜14。
第三绝缘膜14隔着第一导电膜6被配置于第一绝缘膜4的下表面。在本实施方式中，第三绝缘膜14由氧化硅构成。另外，构成第三绝缘膜14的材料并不限定于氧化硅。例如，第三绝缘膜14也可以由氮化硅等构成。
至此，对半导体装置1进行了说明。
接着，参照图2-图13对本实施方式的半导体装置1的制造方法进行说明。图2-图13所示的各工序例如通过未图示的制造装置进行。
如图2所示，半导体装置1的制造方法包括如下工序：在半导体基板2配置第一绝缘膜4和第一导电膜6的工序S1；在半导体基板2形成第一贯通孔21的工序S2；在半导体基板2形成第二绝缘膜8的工序S3；在第二绝缘膜8的表面配置抗蚀剂53的工序S4；对第一绝缘膜4以及第二绝缘膜8进行湿式蚀刻的工序S5；用有机绝缘膜10覆盖半导体基板2以及第一导电膜6的工序S6；在有机绝缘膜10形成开口101的工序S7；以及在有机绝缘膜10的表面111以及第一导电膜6的表面形成第二导电膜12的工序S8。
工序S1是在半导体基板2配置第一绝缘膜4和第一导电膜6的工序。详细而言，工序S1是在具有上表面2A和下表面2B的半导体基板2的下表面2B依次配置第一绝缘膜4和第一导电膜6的工序。
如图3所示，在工序S1中，在半导体基板2的下表面2B依次配置第一绝缘膜4和第一导电膜6。详细而言，在半导体基板2的下表面2B设置有未图示的电路，第一绝缘膜4以覆盖该电路的方式配置于下表面2B。并且，隔着第一绝缘膜4，在半导体基板2的下表面2B配置第一导电膜6。
另外，在本实施方式中，第三绝缘膜14隔着第一导电膜6被配置于第一绝缘膜4的下表面。
如上所述，在本实施方式中，半导体基板2由硅构成，第一绝缘膜4以及第三绝缘膜14由氧化硅构成，第一导电膜6由铝构成。
工序S2是在半导体基板2形成第一贯通孔21的工序。详细而言，是形成从半导体基板2的上表面2A贯通至下表面2B的第一贯通孔21，并使配置于下表面2B的第一绝缘膜4从第一贯通孔21露出的工序。
如图4所示，在工序S2中，在半导体基板2形成从其上表面2A贯通至下表面2B的第一贯通孔21。第一贯通孔21使用公知的光刻技术和蚀刻技术形成于半导体基板2。
在本实施方式中，首先，在半导体基板2的上表面2A形成具有与第一贯通孔21对应的开口的氧化硅膜51。将该氧化硅膜51用作掩模，对半导体基板2进行蚀刻，由此形成第一贯通孔21。另外，用于形成第一贯穿孔21的掩模并不限定于氧化硅膜51。用于形成第一贯通孔21的掩模例如也可以是具有与第一贯通孔21对应的开口的抗蚀剂。
此外，在本实施方式中，通过对半导体基板2进行干式蚀刻，从而形成了第一贯穿孔21。详细而言，使用Bosch法形成第一贯通孔21。
Bosch法交替地进行：利用蚀刻气体进行蚀刻的蚀刻工序和在第一贯通孔21的侧面213形成保护膜的沉积工序。由此，Bosch法能够进行纵横比高的蚀刻。
如图5所示，在使用Bosch法形成的第一贯通孔21的侧面213，由于蚀刻工序的各向同性蚀刻，形成实施了蚀刻工序的次数的数量的扇形凹口23。扇形凹口23是沿着与半导体基板2的厚度方向交叉的平面朝向第一贯通孔21的外侧凹陷的凹部。
由此，第一贯通孔21的侧面213的表面形状成为多个扇形凹口23连续地形成的凹凸形状。
通过形成从半导体基板2的上表面2A贯通至下表面2B的第一贯通孔21，配置于半导体基板2的下表面2B的第一绝缘膜4从第一贯通孔21露出。
另外，在图4以及图5中，为了便于说明，图示了作为用于形成第一贯穿孔21的掩模的氧化硅膜51，但在工序S2中，氧化硅膜51在形成了第一贯穿孔21之后被去除。
工序S3是在半导体基板2形成第二绝缘膜8的工序。详细而言，是在半导体基板2的上表面2A以及第一贯通孔21的侧面213形成第二绝缘膜8的工序。
如图6所示，在工序S3中，在半导体基板2的上表面2A以及第一贯通孔21的侧面213形成第二绝缘膜8。并且，在工序S3中，还在从第一贯通孔21露出的第一绝缘膜4的上表面，经由第一贯通孔21的第二开口212形成第二绝缘膜8。
在本实施方式中，第二绝缘膜8使用CVD(Chemical Vapor Deposition：化学气相沉积)法形成。此外，形成第二绝缘膜8的方法不限于CVD法。例如，第二绝缘膜8也可以使用溅射法形成。
如上所述，在本实施方式中，第二绝缘膜8由氧化硅构成。
如图7所示，形成于第一贯通孔21的侧面213的第二绝缘膜8沿着侧面213的表面形状形成。由此，在第二绝缘膜8形成有与形成于侧面213的扇形凹口23对应的凹部81，第二绝缘膜8的表面形状成为与多个扇形凹口23分别对应的多个凹部81连续地形成的凹凸形状。
工序S4是在第二绝缘膜8的表面配置抗蚀剂53的工序。详细而言，是从半导体基板2的上表面2A一直到第一贯通孔21的侧面213的靠半导体基板2的上表面2A侧的端部，在第二绝缘膜8的表面配置抗蚀剂53的工序。第二绝缘膜8的表面是与半导体基板2的上表面2A以及第一贯通孔21的侧面213分别对置的面的相反侧的面。
在工序S4中，首先，将抗蚀剂53涂布于第二绝缘膜8的表面，接着，对涂布于第二绝缘膜8的表面的抗蚀剂53进行图案化。
如图8所示，抗蚀剂53被涂布于第二绝缘膜8的表面。详细而言，在形成于半导体基板2的上表面2A的第二绝缘膜8、和形成于第一贯通孔21的侧面213的第二绝缘膜8中的配置于靠半导体基板2的上表面2A侧的端部的第二绝缘膜8各自的表面涂布有抗蚀剂53。第一贯通孔21的第一开口211被抗蚀剂53堵塞。在本实施方式中，使用旋涂法将抗蚀剂53涂布于第二绝缘膜8。
接着，对涂布于第二绝缘膜8的抗蚀剂53进行图案化。抗蚀剂53的图案化使用公知的光刻技术来进行。详细而言，将形成为堵塞第一贯通孔21的第一开口211的抗蚀剂53中的、从半导体基板2的厚度方向观察时位于第一贯通孔21的中央部的区域55除去。由此，抗蚀剂53成为图9那样。
如图9所示，在形成于半导体基板2的上表面2A的第二绝缘膜8的表面、和形成于第一贯通孔21的侧面213的第二绝缘膜8中的配置于靠半导体基板2的上表面2A侧的端部的第二绝缘膜8的表面配置抗蚀剂53。即，从半导体基板2的上表面2A一直到第一贯通孔21的侧面213的靠半导体基板2的上表面2A侧的端部，在第二绝缘膜8的表面配置抗蚀剂53。换言之，以覆盖第一贯通孔21的肩部25的方式配置抗蚀剂53。
工序S5是对第一绝缘膜4及第二绝缘膜8进行湿式蚀刻的工序。详细而言，是如下这样的工序：将抗蚀剂53作为掩模，对第一绝缘膜4以及第二绝缘膜8进行湿式蚀刻，在第一绝缘膜4形成与第一贯通孔21连续的第二贯通孔41。
如图10所示，在工序S5中，首先，将抗蚀剂53作为掩模，对第二绝缘膜8进行湿式蚀刻。由此，在第一贯通孔21的内侧，配置于除了靠半导体基板2的上表面2A侧的端部以外的部分的第二绝缘膜8被去除。在此，在第一贯通孔21的内侧，配置于除了靠半导体基板2的上表面2A侧的端部以外的部分的第二绝缘膜8是指：形成于第一贯通孔21的侧面213的第二绝缘膜8中的、配置于靠半导体基板2的下表面2B侧的第二绝缘膜8、以及经由第一贯通孔21的第二开口212而形成于第一绝缘膜4的上表面的第二绝缘膜8。
通过除去形成于第一绝缘膜4的上表面的第二绝缘膜8，第一绝缘膜4从第一贯通孔21露出。在本实施方式中，第一绝缘膜4和第二绝缘膜8由氧化硅构成。因此，在工序S5中，与形成于第一绝缘膜4的上表面的第二绝缘膜8一起，从第一贯通孔21露出的第一绝缘膜4也被蚀刻。这样，在工序S5中，一并蚀刻第一绝缘膜4以及第二绝缘膜8，在第一绝缘膜4形成与第一贯通孔21连续的第二贯通孔41。通过形成第二贯通孔41，第一导电膜6的上表面6A经由第二贯通孔41朝第一贯通孔21露出。
另外，在工序S5中，形成于第一贯通孔21的侧面213的第二绝缘膜8中的、配置于靠半导体基板2的下表面2B侧的第二绝缘膜8被去除，但配置于靠半导体基板2的上表面2A侧的端部的第二绝缘膜8未被去除。由此，从半导体基板2的上表面2A一直到第一贯通孔21的侧面213的靠半导体基板2的上表面2A侧的端部，配置第二绝缘膜8。
在此，例如，在形成于第一贯通孔21的侧面213的第二绝缘膜8中的、配置于靠半导体基板2的下表面2B侧的第二绝缘膜8未被除去的情况下，与现有技术同样，半导体装置1的成品率有可能降低。
其理由在于，在第一贯通孔21的侧面213中配置于靠半导体基板2的下表面2B侧的第二绝缘膜8在半导体装置1的制造工序的中途容易从侧面213脱落。而且，若从侧面213脱落的第二绝缘膜8附着于在第一贯通孔21露出的第一导电膜6的上表面6A，则第一导电膜6与在后述的工序S8中形成的第二导电膜12的电连接变得不稳定，半导体装置1的成品率降低。
但是，在本实施方式中，如上所述，形成于第一贯通孔21的侧面213的第二绝缘膜8中的、配置于靠半导体基板2的下表面2B侧的第二绝缘膜8被去除，因此第二绝缘膜8从第一贯通孔21的侧面213的脱落减少。因此，第一导电膜6与第二导电膜12的电连接稳定，半导体装置1的成品率提高。
另外，在本实施方式中，第一绝缘膜4以及第二绝缘膜8通过湿式蚀刻方式被蚀刻。与对半导体基板2进行单片处理的干式蚀刻相比，通过使用能够对多个半导体基板2一并进行批量处理的湿式蚀刻，能够高效地制造半导体装置1。
另外，在本实施方式中，第一绝缘膜4在其侧面413处，在沿着半导体基板2的下表面2B的方向上被过蚀刻。由此，形成于第一绝缘膜4的第二贯通孔41的开口宽度41D比第一贯通孔21的下表面2B侧的开口宽度21D大。
另外，在本实施方式中，配置于第一贯通孔21的侧面213的靠半导体基板2的上表面2A侧的端部的第二绝缘膜8在其端面83处，在沿着侧面213朝向上表面2A的方向上被过蚀刻。
这样，在工序S5中，第一绝缘膜4和第二绝缘膜8分别被过蚀刻。通过设定湿式蚀刻的蚀刻条件以使得第一绝缘膜4和第二绝缘膜8分别被过蚀刻，能够可靠地去除在第一贯通孔21的侧面213处被配置于靠半导体基板2的下表面2B侧的第二绝缘膜8。由此，半导体装置1的成品率进一步提高。
另外，在图10中，为了便于说明，图示了抗蚀剂53，但在工序S5中，抗蚀剂53在第一绝缘膜4和第二绝缘膜8被蚀刻之后被去除。
工序S6是用有机绝缘膜10覆盖半导体基板2和第一导电膜6的工序。详细而言，工序S6是用有机绝缘膜10覆盖半导体基板2的上表面2A、第一贯通孔21的侧面213、第二贯通孔41的侧面413、以及从第二贯通孔41露出的第一导电膜6的上表面6A的工序。
如图11所示，半导体基板2的上表面2A、第一贯通孔21的侧面213、第二贯通孔41的侧面413、以及从第二贯通孔41露出的第一导电膜6的上表面6A被有机绝缘膜10覆盖。详细而言，半导体基板2的上表面2A以及第一贯通孔21的侧面213的靠半导体基板2的上表面2A侧的端部隔着第二绝缘膜8被有机绝缘膜10覆盖。
在工序S6中，通过将含有形成有机绝缘膜10的树脂材料的涂料涂布于被涂布面，从而形成有机绝缘膜10。被涂布面是半导体基板2的上表面2A、第一贯通孔21的侧面213、第二贯通孔41的侧面413、以及从第二贯通孔41露出的第一导电膜6的上表面6A。详细而言，在工序S6中，首先，进行被涂布面的预湿处理，接着，将含有形成有机绝缘膜10的树脂材料的涂料涂布于被涂布面。
预湿处理是指：在涂布含有形成有机绝缘膜10的树脂材料的涂料之前，利用该涂料的溶剂等润湿被涂布面的处理。通过预湿处理，被涂布面针对含有形成有机绝缘膜10的树脂材料的涂料的润湿性提高。在本实施方式中，预湿处理以如下方式进行：首先，通过对被涂布面照射紫外线来进行被涂布面的活化，接着，在被涂布面涂布丙二醇单甲醚乙酸酯作为溶剂。
在预湿处理结束后，将含有形成有机绝缘膜10的树脂材料的涂料涂布于被涂布面。在本实施方式中，使用旋涂法，将含有形成有机绝缘膜10的树脂材料的涂料涂布于半导体基板2的上表面2A、第一贯通孔21的侧面213、第二贯通孔41的侧面413、以及从第二贯通孔41露出的第一导电膜6的上表面6A。
在本实施方式中，形成有机绝缘膜10的树脂材料是正型感光性树脂。另外，形成有机绝缘膜10的树脂材料不限于正型感光性树脂。例如，也可以是负型感光性树脂。
如上所述，在本实施方式中，有机绝缘膜10由环氧树脂构成。
另外，如图11所示，在工序S6中，有机绝缘膜10形成为完全填埋第二贯通孔41，并且填埋位于第二贯通孔41的上方的第一贯通孔21的靠半导体基板2的下表面2B侧。有机绝缘膜10在第一贯通孔21的内侧形成有向半导体基板2的下表面2B侧凹陷的凹部103。凹部103具有侧面105和底面106。侧面105具有随着朝向半导体基板2的下表面2B侧而逐渐变窄的锥形状。底面106具有向半导体基板2的下表面2B侧凹陷的弯月形状。
工序S7是在有机绝缘膜10形成使第一导电膜6露出的开口101的工序。
如图12所示，通过在有机绝缘膜10形成开口101，第一导电膜6的上表面6A从开口101露出。
在本实施方式中，如上所述，有机绝缘膜10由正型感光性树脂形成。因此，首先，使用未图示的掩模，从半导体基板2的上表面2A侧对有机绝缘膜10中的与开口101对应的部分进行曝光。接着，对曝光后的有机绝缘膜10进行显影。由此，有机绝缘膜10中的与开口101对应的部分被除去，在有机绝缘膜10形成开口101。
另外，通过从半导体基板2的上表面2A侧对由正型感光性树脂形成的有机绝缘膜10进行曝光以及显影，第一贯通孔21的内侧的有机绝缘膜10的表面111、即有机绝缘膜10的第一表面112以及第二表面113形成为随着从半导体基板2的上表面2A朝向下表面2B而逐渐变窄的锥形状。
在本实施方式中，使用未图示的掩模对与开口101对应的部分进行曝光时的曝光区域57位于比第一贯通孔21的第二开口212的外缘靠内侧的位置。因此，位于曝光区域57的外缘与第一贯通孔21的第二开口212的外缘之间的有机绝缘膜10不被曝光。换言之，位于曝光区域57的外缘与第一贯通孔21的第二开口212的外缘之间的有机绝缘膜10在工序S7中不被除去。位于曝光区域57的外缘与第一贯通孔21的第二开口212的外缘之间的有机绝缘膜10的表面111主要与图11所示的凹部103的侧面105对应。因此，位于曝光区域57的外缘与第一贯通孔21的第二开口212的外缘之间的有机绝缘膜10的表面111形成为随着朝向半导体基板2的下表面2B侧而逐渐变窄的锥形状。
另外，在曝光区域57中，从半导体基板2的上表面2A侧对有机绝缘膜10照射的光随着朝向半导体基板2的下表面2B侧而衰减。进而，从半导体基板2的上表面2A侧对有机绝缘膜10照射的光通过图11所示的凹部103的底面106的弯月形状进行衍射。由于在曝光区域57中产生这样的光的衰减及衍射，因此当对曝光后的有机绝缘膜10进行显影时，曝光区域57中的有机绝缘膜10的表面111容易形成为随着朝向半导体基板2的下表面2B侧而逐渐变窄的锥形状。
另外，在显影后的有机绝缘膜10中，位于曝光区域57的外缘与第一贯通孔21的第二开口212的外缘之间的有机绝缘膜10的表面111与曝光区域57中的有机绝缘膜10的表面111连续地连接。
这样，第一贯通孔21的内侧的有机绝缘膜10的表面111、即有机绝缘膜10的第一表面112及第二表面113形成为随着从半导体基板2的上表面2A朝向下表面2B而逐渐变窄的锥形状。
即，在工序S7中，与开口101一起形成有机绝缘膜10的第一表面112和第二表面113。有机绝缘膜10的第一表面112与第二表面113连续地连接。并且，有机绝缘膜10的第一表面112及第二表面113成为随着从半导体基板2的上表面2A朝向下表面2B而逐渐变窄的锥形状。
另外，在本实施方式中，在曝光区域57中形成有有机绝缘膜10的第一表面112，但也可以在曝光区域57中与第一表面112一起形成未图示的中继面。如上所述，中继面配置在第一表面112与第二表面113之间。通过适当调整曝光区域57中的曝光条件、图11所示的凹部103的底面106的形状等，例如能够与半导体基板2的厚度方向平行地形成中继面。
另外，如图13所示，在第一贯通孔21的侧面213形成有多个扇形凹口23，在形成于第一贯通孔21的侧面213的第二绝缘膜8形成有与形成于侧面213的扇形凹口23对应的多个凹部81。扇形凹口23和凹部81被配置于第一贯通孔21的侧面213的有机绝缘膜10填埋。由此，配置于第一贯通孔21的侧面213的有机绝缘膜10的第二表面113成为平滑的面。虽然在图13中未图示，但有机绝缘膜10的第一表面112也与第二表面113同样地成为平滑的面。因此，在后述的工序S8中，能够在有机绝缘膜10的第一表面112和第二表面113稳定地形成第二导电膜12。
工序S8是在有机绝缘膜10的表面111和作为第一导电膜6的表面的上表面6A形成第二导电膜12的工序。详细而言，是在有机绝缘膜10的第一表面112、第二表面113及第三表面114和从形成于有机绝缘膜10的开口101露出的第一导电膜6的上表面6A形成第二导电膜12的工序。
在本实施方式中，第二导电膜12使用溅射法形成。此外，形成第二导电膜12的方法不限于溅射法。例如，第二导电膜12也可以使用蒸镀法形成。
如上所述，在本实施方式中，第二导电膜12是具有未图示的阻挡层和层叠在阻挡层上的未图示的金属层的金属膜。阻挡层由钛和钨的合金构成。金属层由铜构成。
在工序S8中，通过在有机绝缘膜10的第一表面112、第二表面113及第三表面114和第一导电膜6的上表面6A形成第二导电膜12，从而制造出图1所示的半导体装置1。
这样，通过上述的工序S1-工序S8，制造半导体装置1。
如上所述，当从第一贯通孔21的侧面213脱落的第二绝缘膜8附着于第一导电膜6的上表面6A时，在工序S8中形成的第二导电膜12与第一导电膜6的电连接变得不稳定，半导体装置1的成品率有可能降低。但是，在本实施方式中，通过工序S5，使第二绝缘膜8从第一贯通孔21的侧面213的脱落减少，由此在工序S8中形成的第二导电膜12与第一导电膜6的电连接稳定，半导体装置1的成品率提高。
在此，例如，为了减少第二绝缘膜8从第一贯通孔21的侧面213的脱落，考虑通过省略工序S3而不形成第二绝缘膜8、在工序S5中将配置于第一贯通孔21的侧面213的第二绝缘膜8全部除去。但是，在不形成第二绝缘膜8的情况下，或者在将配置于第一贯通孔21的侧面213的第二绝缘膜8全部除去的情况下，在图1所示的肩部25处有可能无法确保半导体基板2与第二导电膜12之间的绝缘性。
其理由在于，有机绝缘膜10的膜厚在肩部25处容易变薄。即，在不形成第二绝缘膜8的情况下，或者在将配置于第一贯通孔21的侧面213的第二绝缘膜8全部除去的情况下，肩部25处的半导体基板2与第二导电膜12之间的电绝缘仅通过有机绝缘膜10来进行。但是，在肩部25处，有机绝缘膜10的膜厚容易变薄，因此有可能无法确保半导体基板2与第二导电膜12之间的绝缘性。
另一方面，在本实施方式中，如上所述，第二绝缘膜8被配置成覆盖第一贯通孔21的肩部25。即，肩部25被第二绝缘膜8和有机绝缘膜10覆盖。因此，在肩部25处，即使在有机绝缘膜10的膜厚变薄的情况下，也能够确保半导体基板2与第二导电膜12之间的绝缘性。
另外，在本实施方式中，如图12所示，第一贯通孔21的内侧的有机绝缘膜10的表面111、即有机绝缘膜10的第一表面112以及第二表面113成为随着从半导体基板2的上表面2A朝向下表面2B而逐渐变窄的锥形状。因此，在工序S8中，在通过溅射法等形成第二导电膜12时，能够在有机绝缘膜10的第一表面112和第二表面113稳定地形成第二导电膜12。
另外，在本实施方式中，由于与第一导电膜6的上表面6A连接的第一表面112为锥形状，因此能够可靠地进行形成于第一表面112的第二导电膜12与形成于第一导电膜6的上表面6A的第二导电膜12的电连接。
另外，在本实施方式中，由于与第三表面114连接的第二表面113为锥形状，因此能够可靠地进行形成于第三表面114的第二导电膜12与形成于第二表面113的第二导电膜12的电连接。
另外，在本实施方式中，如图13所示，有机绝缘膜10的第二表面113是平滑的面。另外，与第二表面113同样地，第一表面112也是平滑的面。因此，在工序S8中，能够在有机绝缘膜10的第一表面112和第二表面113稳定地形成第二导电膜12。
如上所述，根据本实施方式，能够得到以下的效果。
半导体装置1的制造方法包括：在具有作为第一面的上表面2A和作为第二面的下表面2B的半导体基板2的下表面2B依次配置第一绝缘膜4和第一导电膜6；形成从半导体基板2的上表面2A贯通至下表面2B的第一贯通孔21，使配置于下表面2B的第一绝缘膜4从第一贯通孔21露出；在半导体基板2的上表面2A和第一贯通孔21的侧面213形成第二绝缘膜8；从半导体基板2的上表面2A一直到第一贯通孔21的侧面213的靠半导体基板2的上表面2A侧的端部，在第二绝缘膜8的表面配置抗蚀剂53；将抗蚀剂53作为掩模，对第一绝缘膜4和第二绝缘膜8进行湿式蚀刻，在第一绝缘膜4形成与第一贯通孔21连续的第二贯通孔41；用有机绝缘膜10覆盖半导体基板2的上表面2A、第一贯通孔21的侧面213、第二贯通孔41的侧面413和从第二贯通孔41露出的作为第一导电膜6的表面的上表面6A；在有机绝缘膜10形成使第一导电膜6露出的开口101；以及在有机绝缘膜10的表面111、以及从形成于有机绝缘膜10的开口101露出的第一导电膜6的上表面6A形成第二导电膜12。
由此，能够减少在半导体装置1的制造工序的中途第二绝缘膜8从第一贯通孔21的侧面213的脱落。因此，第一导电膜6与第二导电膜12的电连接稳定，半导体装置1的成品率提高。
2.实施方式2
接着，参照图14对实施方式2的半导体装置1a的制造方法进行说明。半导体装置1a的制造方法除了在实施方式1中的工序S7中，与有机绝缘膜10的第一表面112一起，在第一表面112与第二表面113之间形成作为中继面的第四表面115以外，与实施方式1相同。
此外，对与上述的实施方式1相同的结构标注相同的标号，并省略其说明。
如图14所示，半导体装置1a具有有机绝缘膜10。有机绝缘膜10的表面111具有第一表面112、第二表面113、第三表面114和第四表面115。
第四表面115配置在第一表面112与第二表面113之间。第一表面112和第二表面113经由第四表面115连接。
在本实施方式中，如果忽略制造偏差，则第四表面115与半导体基板2的厚度方向平行地形成。另外，在本实施方式中，虽然第四表面115形成为与半导体基板2的厚度方向平行，但第四表面115也可以不与半导体基板2的厚度方向平行。例如，第四表面115也可以是锥形状。另外，例如，只要是在工序S8中在有机绝缘膜10的第一表面112以及第四表面115形成第二导电膜12，第四表面115也可以是随着从半导体基板2的上表面2A朝向下表面2B而逐渐变宽的倒锥形状。
半导体装置1a的制造方法包括图2所示的工序S1-工序S8。
详细而言，半导体装置1a的制造方法在工序S7中，与有机绝缘膜10的第一表面112一起，在第一表面112与第二表面113之间形成作为中继面的第四表面115。
在工序S7中，为了将第四表面115形成为所希望的形状，例如，可以在工序S6中调整图11所示的凹部103的底面106的形状，也可以在工序S7中调整图12所示的曝光区域57的曝光条件。曝光区域57的曝光条件例如能够通过使用渐变掩模来调整。渐变掩模是具有光的透射率的2维分布的掩模。
如上所述，根据本实施方式，能够得到与实施方式1相同的效果。
3.实施方式3
接着，参照图15对实施方式3的半导体装置1b的制造方法进行说明。半导体装置1b的制造方法除了包括用金属材料123将由第二导电膜12包围的凹部121埋设起来的工序以外，与实施方式1相同。即，半导体装置1b的制造方法除了实施方式1中的工序S1-工序S8之外，还包括利用金属材料123将由第二导电膜12包围的凹部121埋设起来的工序。
此外，对与上述的实施方式1相同的结构标注相同的标号，并省略其说明。
如图15所示，在半导体装置1b形成有由第二导电膜12包围的凹部121。而且，凹部121被金属材料123填埋。由此，在第一贯通孔21的内侧，第二导电膜12和埋设于凹部121的金属材料123作为贯通电极100b发挥功能。
在本实施方式中，金属材料123是铜。另外，金属材料123不限于铜。金属材料123只要是具有导电性的金属即可，没有特别限定。
半导体装置1b的制造方法除了图2所示的工序S1-工序S8之外，还包括用金属材料123将由第二导电膜12包围的凹部121埋设起来的工序。此外，在以下的说明中，有时将利用金属材料123埋设凹部121的工序称为“金属埋设工序”。
金属埋设工序在工序S8之后进行。
在金属埋设工序中，利用金属材料123将由第二导电膜12包围的凹部121埋设起来。
在本实施方式中，在金属埋设工序中，从半导体基板2的上表面2A侧印刷含有金属材料123的导电性膏。由此，凹部121被金属材料123填埋。另外，在凹部121埋设金属材料123的方法不限于印刷导电性膏的印刷法。例如，也可以使用镀敷法用金属材料123填埋凹部121。
在本实施方式中，通过在凹部121埋设金属材料123，在第一贯通孔21的内侧，第二导电膜12和埋设于凹部121的金属材料123作为贯通电极100b发挥功能。在工序S8中形成的第二导电膜12的覆盖率低时，第二导电膜12的电连接有可能变得不稳定，但通过利用金属材料123加强第二导电膜12的覆盖率，贯通电极100b的可靠性提高。
如上所述，根据本实施方式，除了实施方式1的效果以外，还能够得到以下的效果。
根据本实施方式，通过在第一贯通孔21的内侧用金属材料123将由第二导电膜12包围的凹部121埋设起来，能够使第二导电膜12和埋设于凹部121的金属材料123作为贯通电极100b发挥功能。由此，贯通电极100b中的电连接的可靠性提高。
4.实施方式4
接着，参照图16对实施方式4的半导体装置1c的制造方法进行说明。半导体装置1c的制造方法除了包括在第二导电膜12的表面配置第三导电膜16的工序以外，与实施方式1相同。即，半导体装置1c的制造方法除了实施方式1中的工序S1-工序S8之外，还包括在第二导电膜12的表面配置第三导电膜16的工序。
此外，对与上述的实施方式1相同的结构标注相同的标号，并省略其说明。
如图16所示，半导体装置1c具有第三导电膜16。
第三导电膜16配置于第二导电膜12的表面。第二导电膜12的表面是第二导电膜12中与有机绝缘膜10的表面111及第一导电膜6的上表面6A分别对置的面的相反侧的面。在第一贯通孔21的内侧，第二导电膜12和配置于第二导电膜12的表面的第三导电膜16作为贯通电极100c发挥功能。
在本实施方式中，第三导电膜16由铜构成。此外，构成第三导电膜16的材料并不限定于铜。构成第三导电膜16的材料例如也可以是镍、铝。
半导体装置1c的制造方法除了图2所示的工序S1-工序S8之外，还包括在第二导电膜12的表面配置第三导电膜16的工序。此外，在以下的说明中，有时将在第二导电膜12的表面配置第三导电膜16的工序称为“第三导电膜配置工序”。
第三导电膜配置工序在工序S8之后进行。
在第三导电膜配置工序中，在第二导电膜12的表面配置第三导电膜16。
在本实施方式中，在第三导电膜配置工序中，使用镀敷法形成第三导电膜16。另外，形成第三导电膜16的方法不限于镀敷法。例如，也可以使用溅射法形成第三导电膜16。
在本实施方式中，通过在第二导电膜12的表面配置第三导电膜16，在第一贯通孔21的内侧，第二导电膜12和配置于第二导电膜12的表面的第三导电膜16作为贯通电极100c发挥功能。在工序S8中形成的第二导电膜12的覆盖率低时，第二导电膜12的电连接有可能变得不稳定，但通过利用第三导电膜16加强第二导电膜12的覆盖率，贯通电极100c的可靠性提高。
如上所述，根据本实施方式，除了实施方式1的效果以外，还能够得到以下的效果。
根据本实施方式，在第一贯通孔21的内侧，通过在第二导电膜12的表面配置第三导电膜16，能够使第二导电膜12和第三导电膜16作为贯通电极100c发挥功能。由此，贯通电极100c中的电连接的可靠性提高。
以上，基于实施方式对本发明的半导体装置的制造方法进行了说明。但是，本发明并不限定于此，各部分的结构能够置换为具有相同功能的任意结构。另外，也可以对本发明附加其他任意的构成物。另外，也可以适当组合各实施方式。

Claims (5)

1.一种半导体装置的制造方法，
所述半导体装置的制造方法包含：
在具有第一面和第二面的半导体基板的所述第二面依次配置第一绝缘膜和第一导电膜；
形成从所述半导体基板的所述第一面贯通到所述第二面的第一贯通孔，使配置于所述第二面的所述第一绝缘膜从所述第一贯通孔露出；
在所述半导体基板的所述第一面以及所述第一贯通孔的侧面形成第二绝缘膜；
从所述半导体基板的所述第一面一直到所述第一贯通孔的所述侧面的靠所述第一面侧的端部，在所述第二绝缘膜的表面配置抗蚀剂；
将所述抗蚀剂作为掩模，对所述第一绝缘膜以及所述第二绝缘膜进行湿式蚀刻，在所述第一绝缘膜形成与所述第一贯通孔连续的第二贯通孔；
利用有机绝缘膜覆盖所述半导体基板的所述第一面、所述第一贯通孔的所述侧面、所述第二贯通孔的侧面以及从所述第二贯通孔露出的所述第一导电膜的表面；
在所述有机绝缘膜形成使所述第一导电膜露出的开口；以及
在所述有机绝缘膜的表面、以及从形成于所述有机绝缘膜的所述开口露出的所述第一导电膜的所述表面形成第二导电膜。
2.根据权利要求1所述的半导体装置的制造方法，其中，
在所述有机绝缘膜形成使所述第一导电膜露出的所述开口包含：在所述第一贯通孔的内侧，将所述有机绝缘膜的所述表面形成为随着从所述第一面朝向所述第二面而逐渐变窄的锥形状。
3.根据权利要求1所述的半导体装置的制造方法，其中，
所述有机绝缘膜由正型感光性树脂形成，
在所述有机绝缘膜形成使所述第一导电膜露出的所述开口包含：从所述半导体基板的所述第一面侧对所述有机绝缘膜的与所述开口对应的部分进行曝光以及显影，形成所述开口。
4.根据权利要求1-3中的任一项所述的半导体装置的制造方法，其中，
所述半导体装置的制造方法包含：利用金属材料将由所述第二导电膜包围的凹部埋设起来。
5.根据权利要求1-3中的任一项所述的半导体装置的制造方法，其中，
所述半导体装置的制造方法包含：在所述第二导电膜的表面配置第三导电膜。
CN202310760562.5A 2022-06-27 2023-06-26 半导体装置的制造方法 Pending CN117316865A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022102436A JP2024003354A (ja) 2022-06-27 2022-06-27 半導体装置の製造方法
JP2022-102436 2022-06-27

Publications (1)

Publication Number Publication Date
CN117316865A true CN117316865A (zh) 2023-12-29

Family

ID=89280038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310760562.5A Pending CN117316865A (zh) 2022-06-27 2023-06-26 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US12494399B2 (zh)
JP (1) JP2024003354A (zh)
CN (1) CN117316865A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230420299A1 (en) * 2022-06-27 2023-12-28 Seiko Epson Corporation Method for manufacturing semiconductor device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335675A (ja) * 1995-06-08 1996-12-17 Toshiba Corp 半導体装置の製造方法
JP3970210B2 (ja) * 2003-06-24 2007-09-05 三洋電機株式会社 半導体装置の製造方法
JP2005150354A (ja) * 2003-11-14 2005-06-09 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
JP4694305B2 (ja) * 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
KR100881199B1 (ko) * 2007-07-02 2009-02-05 삼성전자주식회사 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
US20110200937A1 (en) * 2008-10-20 2011-08-18 Sumitomo Bakelite Co., Ltd. Positive photosensitive resin composition for spray coating and method for producing through electrode using the same
JP2010114201A (ja) * 2008-11-05 2010-05-20 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2010182582A (ja) * 2009-02-06 2010-08-19 Seiko Epson Corp 有機エレクトロルミネッセンス装置、電子機器
JP5423572B2 (ja) * 2010-05-07 2014-02-19 セイコーエプソン株式会社 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
JP5527129B2 (ja) * 2010-09-16 2014-06-18 セイコーエプソン株式会社 電気泳動表示装置、電気泳動表示装置の駆動方法および電子機器
JP2012195514A (ja) * 2011-03-17 2012-10-11 Seiko Epson Corp 素子付き基板、赤外線センサー、および貫通電極形成方法
JP2012212522A (ja) * 2011-03-30 2012-11-01 Dainippon Printing Co Ltd 電子素子用積層基板、電子素子、有機エレクトロルミネッセンス表示装置、電子ペーパー、および電子素子用積層基板の製造方法
JP6021441B2 (ja) * 2012-05-25 2016-11-09 ラピスセミコンダクタ株式会社 半導体装置
JP2014155980A (ja) * 2013-02-15 2014-08-28 Toshiba Corp 電気部品およびその製造方法
JP6230253B2 (ja) * 2013-04-03 2017-11-15 三菱電機株式会社 Ｔｆｔアレイ基板およびその製造方法
JP6309243B2 (ja) * 2013-10-30 2018-04-11 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
JP2015145907A (ja) * 2014-01-31 2015-08-13 株式会社ジャパンディスプレイ 表示装置の製造方法
KR102611325B1 (ko) * 2015-03-31 2023-12-08 하마마츠 포토닉스 가부시키가이샤 반도체 장치
US9818645B2 (en) * 2016-01-08 2017-11-14 National Institute Of Advanced Industrial Science And Technology Through electrode, manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP6499341B2 (ja) 2018-03-13 2019-04-10 ラピスセミコンダクタ株式会社 半導体装置
JP2019204894A (ja) * 2018-05-24 2019-11-28 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
JP7135576B2 (ja) * 2018-08-17 2022-09-13 セイコーエプソン株式会社 振動デバイス、振動デバイスの製造方法、電子機器および移動体
JP2019087768A (ja) * 2019-03-13 2019-06-06 ラピスセミコンダクタ株式会社 半導体装置
JP6784304B2 (ja) * 2019-03-26 2020-11-11 セイコーエプソン株式会社 電気光学装置および電子機器
JP7287116B2 (ja) * 2019-05-30 2023-06-06 セイコーエプソン株式会社 振動デバイスおよび電子機器
JP7581915B2 (ja) * 2021-01-26 2024-11-13 セイコーエプソン株式会社 振動デバイスおよび振動デバイスの製造方法
JP2023130626A (ja) * 2022-03-08 2023-09-21 セイコーエプソン株式会社 回路基板、回路基板の製造方法、及び振動デバイス
JP2024003354A (ja) * 2022-06-27 2024-01-15 セイコーエプソン株式会社 半導体装置の製造方法
JP2024107673A (ja) * 2023-01-30 2024-08-09 セイコーエプソン株式会社 半導体装置および振動デバイス
JP2025114382A (ja) * 2024-01-24 2025-08-05 セイコーエプソン株式会社 振動デバイスおよび振動デバイスの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230420299A1 (en) * 2022-06-27 2023-12-28 Seiko Epson Corporation Method for manufacturing semiconductor device
US12494399B2 (en) * 2022-06-27 2025-12-09 Seiko Epson Corporation Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US12494399B2 (en) 2025-12-09
JP2024003354A (ja) 2024-01-15
US20230420299A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
US7365440B2 (en) Semiconductor device and fabrication method thereof
KR101018419B1 (ko) 싱글 마스크 비아 방법 및 장치
US6667551B2 (en) Semiconductor device and manufacturing thereof, including a through-hole with a wider intermediate cavity
KR101078621B1 (ko) 집적회로 디바이스를 패키징하기 위한 방법 및 장치
US7892972B2 (en) Methods for fabricating and filling conductive vias and conductive vias so formed
US8319347B2 (en) Electronic device package and fabrication method thereof
JP4139803B2 (ja) 半導体装置の製造方法
JP3630777B2 (ja) マルチチップ・モジュールの製造方法
JP4250154B2 (ja) 半導体チップ及びその製造方法
JP5596919B2 (ja) 半導体装置の製造方法
JP5102726B2 (ja) 半導体装置の製造方法
WO2011125935A1 (ja) 半導体装置及びその製造方法
JPH11354560A (ja) 半導体装置の製造方法
CN117316865A (zh) 半导体装置的制造方法
JP4055015B2 (ja) 半導体装置の製造方法
US20080203569A1 (en) Semiconductor device and manufacturing method thereof
JPH09246375A (ja) 配線形成方法および半導体装置の製造方法
JP2012253182A (ja) 半導体装置及びその製造方法
JP2004022898A (ja) 半導体装置及びその製造方法
CN108573988B (zh) 电子部件和装备
JPH09321049A (ja) バンプ構造体の製造方法
JP3776786B2 (ja) 多層配線形成方法
JPH118249A (ja) 配線の製法
JP3166912B2 (ja) 半導体装置の製造方法
JP2005302816A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination