CN116981160A - 一种电子设备、电路板及其制作方法 - Google Patents
一种电子设备、电路板及其制作方法 Download PDFInfo
- Publication number
- CN116981160A CN116981160A CN202210454822.1A CN202210454822A CN116981160A CN 116981160 A CN116981160 A CN 116981160A CN 202210454822 A CN202210454822 A CN 202210454822A CN 116981160 A CN116981160 A CN 116981160A
- Authority
- CN
- China
- Prior art keywords
- conductive
- circuit board
- hole
- pad
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09481—Via in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/0949—Pad close to a hole, not surrounding the hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10287—Metal wires as connectors or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请实施例公开了一种电子设备、电路板及其制作方法,涉及电子设备领域,解决了与大功率芯片连接的电路板上无法制作具有厚度较大的导电层的过孔以满足高通流能力需求的问题。该具有第一表面电路板包括均设置在第一表面上的焊盘阵列和第一导电孔。焊盘阵列包括至少一个焊盘单元,焊盘单元包括至少两个且相邻设置的第一电源焊盘。焊盘单元的第一电源焊盘均与芯片的同一个电源网络连接。第一导电孔与焊盘单元对应设置。一个焊盘单元中的第一电源焊盘间隔覆盖在对应的同一个第一导电孔上,且与第一导电孔均电连接。电路板可通过电镀方式形成具有较大体积导电材料的第一导电孔。在不增加电路板加工工序流程的前提下,提高电路板的垂直通流能力。
Description
技术领域
本申请涉及电子设备技术领域,尤其涉及一种电子设备、电路板及其制作方法。
背景技术
随着5G(5th generation mobile communication technology)、云计算、大数据、物联网、人工智能等技术的高速发展,推动数据的爆炸式增长和算法的复杂程度不断提高,同时带来了对算力规模、算力能力等需求的快速提升。随着芯片算力的提升,对应的单芯片的功率要求从450W上升到2000W,甚至到40KW。
而现有电路板的水平供电路径过长,无法满足大算力芯片的通流需求。为了缩短供电路径,电路板采用垂直供电方式如通过过孔对芯片进行供电。但是,对于大功耗的芯片,芯片引脚的密度高,使得电路板上与芯片引脚连接的焊盘之间的间距较小。电路板上无法开设较大孔径的过孔,使得在过孔内无法形成厚度大的导电层以满足高通流能力的要求。
发明内容
本申请实施例提供一种电子设备、电路板及其制作方法,解决了现有与大功率芯片连接的电路板上无法制作具有厚度较大的导电层的过孔以满足高通流能力需求的问题。
为达到上述目的,本申请采用如下技术方案:
第一方面,本申请实施例提供一种电路板,该电路板具有第一表面。该电路板包括焊盘阵列和第一导电孔。其中,焊盘阵列设置在第一表面上。焊盘阵列包括一个或多个焊盘单元,该焊盘单元包括相邻设置的两个或两个以上的第一电源焊盘,且焊盘单元的所有第一电源焊盘均用于与芯片的同一个电源网络连接。上述第一导电孔可以为一个,也可以为多个。对于具有一个焊盘单元和一个导电孔的电路板,导电孔开设在第一表面上与焊盘单元对应的位置。焊盘单元中的所有第一电源焊盘间隔覆盖在同一个第一导电孔上。并且,焊盘单元中所有的第一电源焊盘可以与第一导电孔连接。对于具有多个焊盘单元和多个导电孔的电路板,焊盘单元的数量可以与第一导电孔的数量相等,也可以大于第一导电孔的数量。多个第一导电孔可以与多个焊盘单元分别对应设置。相同电源网络连接的第一电源焊盘连接起来,也不影响电路板的功能。所以,一个焊盘单元中的所有第一电源焊盘间隔覆盖在对应的一个第一导电孔上,且与第一导电孔均电连接。
当上述电路板与大功率芯片连接时,即使芯片的引脚间距较小,使得电路板上相邻第一电源焊盘的间距较小。由于第一导电孔可以占用相邻两个或两个以上的第一电源焊盘的位置,所以,第一导电孔的面积可以较大,降低了第一导电孔的厚径比。在制作第一导电孔时,可以在电路板的第一表面上开设面积较大的连接孔。面积较大的连接孔对电镀药水的阻力小,便于电镀药水进入,使得电镀药水可以在连接孔内与种子层充分反应。从而,提高了电镀药水的交换效率,使得在连接孔内可以形成厚度较大的导电层,以获得第一导电孔。厚度较大的导电层提高了第一导电孔的通流能力。因此,本申请实施例的电路板可以在不增加加工工序流程的前提下,提高电路板的垂直通流能力,使得电路板的垂直通流能力可以达到5A/孔以上。
对于不同的通流要求,电路板上的第一导电孔的结构可以为多种。在一些实施例中,上述第一导电孔包括第一连接孔、第一导电层及第一填充介质。其中,第一连接孔开设在第一表面上与焊盘单元对应的位置。第一导电层可以包括两个或两个以上,具体第一导电层的数量可以与焊盘单元内的第一电源焊盘的数量对应。多个第一导电层在第一连接孔的孔壁上沿周向间隔设置。并且,多个第一导电层可以与一个焊盘单元内的多个第一电源焊盘分别对应电连接。上述第一填充介质填充在第一连接孔内,且将多个第一导电层隔开。由于上述第一导电孔的面积较大,可以形成厚度较大的第一导电层,使得电路板可以具有良好的水平通流能力和垂直通流能力。从而,该电路板可以适用于对垂直通流能力要求适中的应用场景。
而为了满足一些对垂直通流能力要求更高的需要,在本申请的一些实施例中,上述第一导电孔包括第一连接孔和导电介质。其中,第一连接孔开设在第一表面上与焊盘单元对应的位置。上述导电介质填充在第一连接孔内,且导电介质覆盖第一连接孔的整个孔壁。导电介质与一个焊盘单元内的所有第一电源焊盘均电连接。导电介质覆盖第一连接孔的整个孔壁,可以使电路板具有良好的水平通流能力。导电介质充满整个第一连接孔内,增大了第一导电孔内导电材料的体积,使得第一导电孔的导电能力进一步提高。从而,可以满足对垂直通流能力要求较高的应用场景。
在本申请一些可行的实施例中,上述导电介质可以为铜柱,并可以直接通过化学镀和电镀工艺充满整个第一连接孔。
在本申请另一些可行的实施例中,上述导电介质包括第一导电层和第一填充介质。第一导电层覆盖在第一连接孔的整个孔壁上。第一填充介质填充在第一连接孔内,且第一填充介质可以与第一导电层贴合。第一填充介质为导电材料。例如,第一填充介质可以为导电银浆 (如通过塞孔工艺在第一连接孔内形成)、导电铜浆、碳纤维、银柱(直接制作成与具有第一导电层的第一连接孔相适应的形状的预制品)或铜柱(预制品)等。第一导电层、第一填充介质与一个焊盘单元内的所有第一电源焊盘均电连接。该通过电镀工艺和塞孔工艺形成导电介质,导电介质的缺陷少,导电性能可靠性高。
此外,根据焊盘单元中第一电源焊盘的分布和数量的不同,上述第一导电孔的形状可以为多种。例如,第一电源焊盘为4个。相应地,第一导电孔的横截面可以为矩形或菱形。又如,第一电源焊盘为2个。相应地,第一导电孔可以为长条形。第一导电孔也可以为椭圆形、正方形、三角形等其他形状。
需要说明的是,上述电路板可以为多层电路板。该第一电路板包括多层子板,多层子板层叠设置。多层子板中的一层或多层为用于电源的电源子板。上述第一导电孔从电路板的第一表面至少贯穿至电源子板。第一导电孔的第一导电层与电源子板的布线层电连接。因此,该第一导电孔可以为盲孔,也可以为通孔。在需要较大的布线空间时,可以将第一导电孔设计为盲孔。第一导电孔仅贯穿至电源子板,位于电路板的第一表面与电源子板之间以外的部分子板在盲孔对应的位置可以设置金属线。从而,提高了电路板的布线空间和布线密度。而不需要较大的布线空间时,可以将第一导电孔设计为通孔,第一导电孔开设操作较方便。
基于以上,上述电路板还包括第二导电孔,第二导电孔可以开设在第一表面上。并且,第二导电孔为长条形。长条形的第二导电孔的一端位于焊盘阵列内,第二导电孔的另一端位于焊盘阵列外。而焊盘阵列还包括第二电源焊盘,第二电源焊盘位于焊盘阵列的边沿处。与第二电源焊盘相邻的焊盘可以为信号焊盘或与其他电源网络连接的电源焊盘。即第二电源焊盘可以单独设置。第二电源焊盘覆盖在第二导电孔上位于焊盘阵列内的一端上。并且,第二电源焊盘与第二导电孔电连接。从而,对于处于焊盘阵列的边沿处、且单独设置的第二电源焊盘,可以通过向外延长开设导电孔以形成第二导电孔。第二导电孔的尺寸较大,可以电镀形成较厚的导电层,提高了第二导电孔的通流能力。具有第一导电孔和第二导电孔的电路板的垂直通流能力进一步提升。
在本申请的一些实施例,上述第二导电孔包括第二连接孔、第二导电层及第二填充介质。其中,第二连接孔开设在第一表面上,且第二连接孔为长条形。第二连接孔的一端位于焊盘阵列内,第二连接孔的另一端位于焊盘阵列外。第二导电层覆盖在第二连接孔内位于焊盘阵列内的部分孔壁上。第二电源焊盘可以与第二导电层电连接。第二填充介质填充在第二连接孔内,且与第二导电层贴合。第二填充介质可以为非导电材料,也可以为导电材料。从而,满足不同的垂直通流需求。第二导电孔既可以保证水平通流能力,还可以具有较强的垂直通流能力。同时,该第二导电孔可以避免电路板过波峰焊时,锡从第二导电孔贯穿而造成短路问题。
同理,对于电路板为多层电路板的方案,上述第二导电孔从电路板的第一表面至少贯穿至电源子板。第二导电孔的第二导电层与电源子板的布线层连接。在需要较大的布线空间时,可以将第二导电孔设计为盲孔。第二导电孔仅贯穿至电源子板,位于电路板的第一表面与电源子板之间以外的部分子板在盲孔对应的位置可以设置金属线。从而,提高了电路板的布线空间和布线密度。而不需要较大的布线空间时,可以将第二导电孔设计为通孔,第二导电孔的开设操作较方便。
第二方面,本申请实施例还包括一种电子设备,该电子设备可以为服务器、交换机、网桥(又称桥接器)、中继器、路由器、网关(又称协议转换器)等。该电子设备包括芯片封装结构、及上述实施例所述的电路板。芯片封装结构可以连接在电路板的第一表面上。由于电子设备中电路板与上述实施例所述的电路板的结构相同,所以,两者能够解决相同的技术问题,并获得相同的技术效果,此处不再赘述。
第三方面,本申请实施例还包括一种上述电路板的制作方法。该制作方法包括以下步骤:在电路板的第一表面上形成第一导电孔。在第一导电孔上形成至少两个第一电源焊盘。由于该电路板的制作方法可以完成上述电路板的制作,所以,两者能够解决相同的技术问题,并获得相同的技术效果,此处不再赘述。
基于以上,在本申请的一些实施例中,上述在电路板的第一表面上形成第一导电孔具体包括:在电路板的第一表面上开设第一连接孔。在第一连接孔内制作第一导电层。在具有第一导电层的第一连接孔内填充第一填充介质。第一填充介质可以为导电材料,也可以为非导电材料。
在本申请的一些实施例中,上述在第一连接孔内制作第一导电层具体包括:在第一连接孔的整个孔壁内通过化学镀工艺形成小于预设厚度的第一导电层。去除第一连接孔内部分区域的第一导电层,以形成多个间隔设置的第一导电层。通过电镀工艺将第一连接孔内的多个第一导电层增加至预设厚度。从而,可以结合化学镀工艺和电镀工艺的优点,制作的第一导电层的均匀且致密。
在本申请的另一些实施例中,上述在第一连接孔内制作第一导电层具体包括:将干膜覆盖在第一连接孔内的部分区域上。在第一连接孔内通过化学镀工艺形成小于预设厚度的第一导电层。去除第一连接孔内的干膜,获得多个间隔设置的第一导电层。通过电镀工艺将第一连接孔内的多个第一导电层增加至预设厚度。
此外,在一些可能的实施例中,上述在电路板的第一表面上形成第一导电孔具体包括:在电路板的第一表面上开设第一连接孔。在具有第一连接孔内通过化学镀工艺形成导电介质的种子层。在第一连接孔内通过电镀工艺增加种子层的厚度直至充满整个第一连接孔,获得第一导电孔。
并且,对于多层电路板,本申请实施例的电路板包括至少两个层板单元,一个层板单元包括层叠设置的多层子板。一个或多个层板单元为具有用于提供电源的电源子板的第一层板单元。并且,上述第一表面为第一层板单元的一个外表面。所以,上述在电路板的第一表面上形成第一导电孔具体包括:在第一层板单元的第一表面上形成与电源子板电连接的第一导电孔。将第一层板单元与其他层板单元层压。在第一层板单元上的第一导电孔可以为通孔,在第一层板单元与其他层板单元层压,即可获得盲孔结构的第一导电孔。第一导电孔的制作工艺较简单。
此外,在本申请的一些实施例中,上述电路板的制作方法还包括:在电路板的第一表面上形成第二导电孔。在第二导电孔上形成第二电源焊盘。第二导电孔的开设过程和第一导电孔的开设过程可以通过同一道工序完成。第二电源焊盘的制作过程和第一电源焊盘的制作过程可以通过同一道工序完成。
附图说明
为了说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图进行说明。
图1为本申请实施例电子设备为交换机的结构示意图;
图2为本申请实施例电子设备中电路板组件的结构示意图;
图3为本申请实施例电子设备中电路板组件的截面示意图;
图4为本申请实施例电子设备中电路板为多层电路板的结构示意图;
图5为本申请实施例电子设备中电路板的一种焊盘阵列的结构示意图;
图6为本申请实施例电子设备中电路板的另一种焊盘阵列的结构示意图;
图7为本申请实施例电子设备的焊盘阵列具有焊盘单元的结构示意图;
图8为本申请实施例电子设备中电路板具有第一导电孔的结构示意图;
图9为本申请实施例电子设备中电路板具有焊盘单元和第一导电孔的结构示意图;
图10为本申请实施例电子设备中两个电源焊盘之间设有金属线的结构示意图;
图11为本申请实施例电子设备中电路板具有第一种第一导电孔的截面示意图;
图12为本申请实施例电子设备中第一导电孔的结构示意图;
图13中(a)为本申请实施例电子设备中第二种第一导电孔的结构示意图;
图13中(b)为本申请实施例电子设备中第三种第一导电孔的结构示意图;
图14为本申请实施例电子设备中电路板具有呈矩形的第一导电孔的结构示意图;
图15为本申请实施例电子设备中电路板具有呈菱形的第一导电孔和长条形的第一导电孔的结构示意图;
图16为本申请实施例电子设备中电路板具有盲孔结构的第一导电孔和通孔结构的第一导电孔的结构示意图;
图17为本申请实施例电子设备中电路板具有第一导电孔和第二导电孔的结构示意图;
图18为本申请实施例电子设备中电路板具有第二导电孔的截面示意图;
图19中(a)、(b)分别为本申请实施例电路板的制作方法的各种工艺步骤对应的结构示意图;
图20中(a)、(b)和(c)分别为本申请实施例电路板的制作方法中在电路板的第一表面上形成一种第一导电孔的各种工艺步骤对应的结构示意图;
图21中(a)、(b)和(c)分别为本申请实施例电路板的制作方法中第一种在第一连接孔内制作第一导电层的各种工艺步骤对应的结构示意图;
图22中(a)、(b)、(c)和(d)分别为本申请实施例电路板的制作方法中第二种在第一连接孔内制作第一导电层的各种工艺步骤对应的结构示意图;
图23中(a)、(b)和(c)分别为本申请实施例电路板的制作方法中在电路板的第一表面上形成另一种第一导电孔的各种工艺步骤对应的结构示意图;
图24中(a)、(b)和(c)分别为本申请实施例具有层板单元的电路板中在电路板的第一表面上形成第一导电孔的各种工艺步骤对应的结构示意图;
图25中(a)、(b)分别为本申请实施例电路板的制作方法中在电路板的第一表面上形成第二导电孔的各种工艺步骤对应的结构示意图。
附图标号:
100-电子设备,10-电路板组件,1-芯片封装结构,11-封装基板,12-芯片,13-塑封料,2-电路板,201-层板单元,201a-第一层板单元,20a-第一表面,20b-第二表面,21-子板,21a- 信号子板,21b-电源子板,211-基板,212-金属布线层,212a-信号层,212b-电源层,22-焊盘阵列,22a-焊盘单元,220-焊盘,221-信号焊盘,222-电源焊盘,222a-第一电源焊盘,222b- 第二电源焊盘,23-导电孔,230-导电介质,231-第一导电孔,2311-第一连接孔,2312-第一导电层,230a、2312a-种子层,2313-第一填充介质,232-第二导电孔,2321-第二连接孔,2322- 第二导电层,2323-第二填充介质,24-金属线,3-干膜。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请作进一步地详细描述。
以下,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,除非另有说明,“多个”的含义是两个或两个以上。
此外,本申请中,“上”、“下”、“左”、“右”、“水平”以及“竖直”等方位术语是相对于附图中的部件示意置放的方位来定义的,应当理解到,这些方向性术语是相对的概念,它们用于相对于的描述和澄清,其可以根据附图中部件所放置的方位的变化而相应地发生变化。
在本申请中,除非另有明确的规定和限定,术语“连接”应做广义理解,例如,“连接”可以是指的机械构造,物理构造的连接。如可以是固定连接,也可以是可拆卸连接,或成一体;可以是直接相连,也可以通过中间媒介间接相连。还可理解为元器件物理接触并电导通,也可理解为线路构造中不同元器件之间通过PCB铜箔或导线等可传输电信号的实体线路进行连接的形式。
本申请实施例包括一种电子设备,该电子设备可以包括服务器、交换机、网桥(又称桥接器)、中继器、路由器、网关(又称协议转换器)等。本申请实施例对上述电子设备的具体形式不做特殊限制。以下为了方便说明,均是以该电子设备为如图1所示的交换机为例进行的举例说明。
请参照图1,图1为本申请一些实施例提供的电子设备的立体图。由上述可知,在本实施例中,电子设备1000为交换机。参照图1和图2,该电子设备1000可以包括外壳100,外壳100内设置有电路板组件10。该电路板组件10包括芯片封装结构1和电路板2。该芯片封装结构1安装在电路板2上,且与电路板2电连接。电路板2上的芯片封装结构1可以为一个,也可以为两个或两个以上。
为了方便下文对描述,可以在部分附图中建立X、Y、Z坐标系。图2所示的电路板2的所在平面可以为XY平面,以图2中示出的电路板2为长方形为例,X轴可以为电路板2 的长度方向,Y轴可以为电路板2的宽度方向,Z轴为垂直于或在制作公差范围内近似垂直于电路板2的方向。可以理解的是,在电路板2为长方形的情况下,电路板2的宽度小于电路板2的长度。
对于芯片封装结构1包括如图3所示的封装基板11(substrate,SUB)、设置在封装基板 11上的芯片12以及塑封料(molding)13。其中,上述封装基板11可以电连接在电路板2上。封装基板11位于芯片12与电路板2之间。该芯片12可以为裸芯片(single die),也可以为芯片堆叠结构(即多个裸die层叠设置)。塑封料13包裹在芯片12外,以将芯片12与外界空气隔离。
需要说明的是,上述电路板2具体可以为多层电路板。如图4所示,该电路板2包括多层子板21,多层子板21层叠压合设置。每层子板21可以包括基板211和金属布线层212,基板211为绝缘材料制作。金属布线层212设置在相邻两层子板21的基板211之间。对于位于电路板2最外层的子板21,该子板21中的金属布线层212可以为两层,两层金属布线层 212可以分别位于基板211的两侧。示例的,图4中最底层的子板21具有两层金属布线层212。
继续参照图4,上述电路板2中多层金属布线层212可以包括信号层212a和电源层212b。信号层212a用于传输信号,电源层212b用于给芯片12提供电源。以下为了便于说明,将具有信号层212a的子板21称为信号子板21a,具有电源层212b的子板21称为电源子板21b。上述电路板2具有相对设置的第一表面20a和第二表面20b。上述芯片封装结构1连接在电路板2的第一表面20a上。例如,图4中第一表面20a为电路板2的上表面,第二表面20b 为电路板2的下表面。需要说明的是,当电路板2的位置改变时,第一表面20a也可以为电路板2的下表面,第二表面20b为电路板2的上表面。以下以第一表面20a为电路板2的上表面为例进行说明。
并且,如图5所示,电路板2的第一表面20a上设有焊盘阵列22,焊盘阵列22由多个焊盘220阵列排布而成。焊盘220可以为图5所示的矩形,也可以为图6所示的圆形,或者为其他形状,本申请对此不做限制。并且,电路板2的第一表面20a还可以设置一些金属线 (图5和图6中未示出),金属线可以用于连接电路板上的电子器件。
如图6所示,焊盘阵列22的多个焊盘220可以包括信号焊盘221和电源焊盘222。其中,信号焊盘221与信号子板21a的信号层212a连接,以实现电路板2和芯片12的信号传输。电源焊盘222与电源子板21b的电源层212b连接,以给芯片12提供电源。
可以理解的是,若电路板22为双面电路板,电路板2的第二表面20b也可以设置焊盘阵列,该第二表面20b上的焊盘阵列的结构形式可以与第一表面20a的焊盘阵列22的结构形式类似或相同。以下以电路板2的第一表面20a的焊盘阵列22为例进行说明。
并且,继续参照6,上述电路板2的第一表面20a上开设有多个导电孔23。该导电孔23 可以直接开设在焊盘220上。该导电孔23也可以开设在焊盘220附近,再通过长度较短的金属线与焊盘220连接。电路板2的一些导电孔23可以将电源焊盘222与电源子板21b连接,电路板2的另一些导电孔23可以将信号焊盘221与信号子板21a连接。
可以理解的是,对于不同算力的芯片12,需要电路板2的通流能力不同。对于大算力的芯片12,若电路板2主要采用金属布线层212进行水平供电,水平供电的路径较长,无法满足大算力芯片12的通流需求。若电路板2主要采用导电孔23进行垂直供电,垂直供电的路径较短。但是,由于大算力芯片12的功率也较大,芯片12的引脚密度较高。所以,电路板2上与引脚连接的焊盘之间的距离也较小,使得只能在电路板2上开设较小孔径的导电孔23。因此,导电孔23的厚径比(厚径比等于电路板2的厚度除以导电孔23的孔径)较大。当电路板2上导电孔23的厚径比过大时,电镀药水进入导电孔23阻力较大,使得电镀药水无法进入导电孔23内进行充分反应,导致无法形成厚度较大的导电层以满足较大的通流需求。
例如,电路板2中相邻两个焊盘220的中心间距为0.9mm,焊盘220的宽度(或长度、直径)为20mil。在满足电路板2内部走线的前提下,在焊盘220之间的间隙或者焊盘220 内部打孔,可以允许开设的最大导电孔23的直径为12.5mil。而直径为12.5mil的导电孔23 内所能制作的金属层的最大通流能力约为4.3A/孔。因此,无法满足大算力芯片12的通流需求。
为了解决上述问题,本申请实施例提供一种电路板2,该电路板上能够制作具有厚度较大导电层的导电孔。该电路板2的焊盘阵列22包括如图7所示的焊盘单元22a,该焊盘单元 22a包括在焊盘阵列22中相邻设置的两个或两个以上的电源焊盘222。焊盘单元22a中的所有电源焊盘222均与芯片12的同一个电源网络连接。以下将上述焊盘单元22a内的电源焊盘 222称为第一电源焊盘222a。
需要说明的是,在本申请实施例的焊盘阵列22中,焊盘单元22a可以为一个,也可以为多个。多个焊盘单元22a中的第一电源焊盘222a的数量和排布方式可以相同,也可以不同,本申请对此不做限制。
上述多个导电孔23包括如图8所示的第一导电孔231,该第一导电孔231开设在第一表面20a上与焊盘阵列22对应的位置。如图9所示,焊盘单元22a中的所有第一电源焊盘222a 可以间隔覆盖在同一个第一导电孔231上。并且,焊盘单元22a中的所有第一电源焊盘222a 与第一导电孔231均电连接。从而,焊盘单元22a中的所有第一电源焊盘222a可以通过同一个导电孔23与电源子板21b连接。
因此,当上述电路板2与大功率芯片12连接时,即使芯片12的引脚间距较小,使得封装基板11和电路板2上相邻第一电源焊盘222a的间距较小。由于第一导电孔231可以占用两个或两个以上的第一电源焊盘222a的位置,所以,第一导电孔231的面积较大,降低了第一导电孔的厚径比。在制作第一导电孔231时,可以在电路板2的第一表面20a上开设面积较大的连接孔,面积较大的连接孔对电镀药水的阻力小,便于电镀药水进入,使得电镀药水可以在连接孔内与种子层充分反应。从而,提高了电镀药水的交换效率,使得在连接孔内形成厚度较大的导电层,以获得第一导电孔231。厚度较大的导电层提高了第一导电孔的通流能力。因此,本申请实施例的电路板2可以在不增加加工工序流程的前提下,提高电路板2 的垂直通流能力,使得电路板2的垂直通流能力可以达到5A/孔以上。
并且,对于图10所示的电路板2的内层布线层上,两个第一导电孔231之间铺设有金属线24的方案,第一导电孔231可以在保证与金属线24不短路的基础上,提高电路板2的垂直通流能力。
需要说明的是,根据电路板2不同的通流需求,第一导电孔231内导电层的厚度不同。因此,第一导电孔231可以设计为不同的结构。
示例的,在本申请的一些实施例中,如图11所示,上述第一导电孔231包括第一连接孔 2311、第一导电层2312及第一填充介质2313。其中,第一连接孔2311开设在第一表面20a 上与焊盘单元22a对应的位置。第一导电层2312可以为铜层。并且,第一导电层2312为两个或两个以上,第一导电层2312的数量可以与焊盘单元22a中第一电源焊盘222a的数量对应。以下以第一导电层2312和焊盘单元22a中第一电源焊盘222a均为两个进行说明。如图12所示,两个第一导电层2312在第一连接孔2311的孔壁上沿周向间隔设置。两个第一导电层2312可以与焊盘单元22a中的两个第一电源焊盘222a分别对应电连接。由于第一连接孔2311占用第一表面20a的面积较大,可以在第一连接孔2311内形成厚度较大的第一导电层2312。第一导电层2312不仅可以与电源子板21b可靠连接,保证可靠的水平通流能力,而且具有较强的垂直通流能力。第一填充介质2313填充在第一连接孔2311内,且将两个第一导电层2312隔开。该第一填充介质2313为非导电材料,以使第一填充介质2313可以将两个第一导电层2312绝缘隔离开。例如,上述非导电材料为树脂。并且,第一填充介质2313可以直接制作成与具有第一导电层2312的第一连接孔2311相适应的形状。“相适应”是指将第一填充介质2313塞入第一连接孔2311内,第一填充介质2313可以与第一导电层2312、第一连接孔2311的孔壁紧密贴合。上述实施例可以适用于对通流能力需求适中的电路板组件10。
而对于通流能力需求较高的电路板组件10,上述第一导电孔231可以采用其他结构。例如,在本申请的一些实施例中,如图13所示,第一导电孔231包括第一连接孔2311和导电介质230。该第一连接孔2311开设在第一表面20a上与焊盘单元22a对应的位置。该导电介质230可以填充在第一连接孔2311内,且覆盖第一连接孔2311的整个孔壁。例如,导电介质可以为铜、银或碳纤维等。导电介质230与一个焊盘单元22a内的两个第一电源焊盘222a 均电连接。导电介质230不仅可以与电源子板21b可靠连接,以保证可靠的水平通流能力,而且导电介质230的体积等于第一连接孔2311的容积,即导电介质230的体积较大,使得第一导电孔231具有较强的通流能力。上述通流能力较高的第一导电孔231可以采用多种工艺和材料来实现。
示例的,如图13中(a)所示,该第一导电孔231中的导电介质230可以为形成在第一连接孔2311内的铜柱。例如,直接通过化学镀和电镀工艺在第一连接孔2311内形成导电介质230。
示例的,如图13中(b)所示,该第一导电孔231中的导电介质230可以包括第一导电层2312和第一填充介质2313。其中,第一导电层2312覆盖在第一连接孔2311的整个孔壁上。例如,第一导电层2312可以为铜层。第一填充介质2313填充在第一连接孔2311内,且第一填充介质2313可以与第一导电层2312贴合。第一填充介质2313为导电材料。例如,导电材料为导电银浆、导电铜浆或碳纤维等。第一填充介质2313具体可以为导电银浆、导电铜浆、碳纤维、银柱或铜柱等。例如,第一填充介质2313可以为通过填充工艺注入第一连接孔 2311内的导电银浆、导电铜浆或碳纤维,还可以为塞入第一连接孔2311内的银柱或铜柱,银柱和铜柱的形状和大小与具有第一导电层2312的第一连接孔2311相适应。通过化学镀和电镀工艺形成的第一导电层、以及通过塞孔工艺的第一填充介质,第一导电层和第一填充介质的缺陷少,导电性能可靠性高。以上列出了本申请实施例中几种第一导电孔231的结构。而对于第一导电孔231的形状,根据焊盘单元22a中的第一电源焊盘222a的数量、以及焊盘单元22a中的多个第一电源焊盘222a分布形式不同,第一导电孔231的形状也不同。
如图14所示,电路板2的一个焊盘单元22a包括4个第一电源焊盘222a,4个第一电源焊盘222a相邻设置。4个焊盘220中的2个焊盘220位于同一排,4个焊盘220中的另外2 个焊盘220位于相邻的另一排中相对的位置。4个焊盘220连接后可以形成矩形。相应地,第一导电孔231可以开设为矩形或带圆角的矩形。
上述焊盘单元22a中4个第一电源焊盘222a还可以采用其他的排布方式。如图15所示, 4个第一电源焊盘222a分别位于焊盘阵列22中相邻的三排,且2个第一电源焊盘222a位于中间的一排。4个第一电源焊盘222a可以围成菱形。相应地,第一导电孔231可以开设为横截面呈菱形的孔。
此外,继续参照图15,电路板2上的另一个焊盘单元22a包括2个相邻设置的焊盘单元 22a。2个焊盘220可以位于同一排。或者,2个焊盘220也可以位于不同排。相应地,第一导电孔231可以开设为长条形。
以上示意性地说明了3种不同形状的第一导电孔231,可以满足不同芯片12的电路设计需要。当然,上述第一导电孔231也可采用三角形、梯形、椭圆形、正方形或其他不规则形状等。从而,可以满足更多芯片12的电路设计需要。
根据不同电路板的电路布线需求,上述第一导电孔231的开设深度也不同。如图16所示,该第一导电孔231可以为通孔。第一导电孔231开设操作较方便,适用于不需要较大的布线空间的应用场景。该第一导电孔231也可以为盲孔。盲孔结构的第一导电孔231可以增加未贯穿的部分子板上的走线空间。从而,提高电路板的布线空间和布线密度。需要注意的是,第一导电孔231的深度至少要大于从第一表面20a到电源子板21b的布线层。从而,保证了第一导电孔231可以与电源子板21b的金属布线层212电连接。
上述第一导电孔231可以满足具有相邻设置的两个或两个以上电源焊盘222的电路板2 的大通流需要。而对于焊盘阵列22中设计有位于边沿处、且单独设置的如图17所示的第二电源焊盘222b的电路板2,若电路板2的第一表面20a在焊盘阵列22外具有一定空间,可以将第二电源焊盘222b下的导电孔23向焊盘阵列22外延伸形成长条形的第二导电孔232,以满足电路板2的大通流需要。该第二导电孔232沿长度方向的一端位于焊盘阵列22内,第二导电孔232沿长度方向的另一端位于焊盘阵列22外。位于边沿处、且单独设置的第二电源焊盘222b可以覆盖在第二导电孔232上位于焊盘阵列22内的一端上。并且,该第二电源焊盘222b与第二导电孔232电连接。
同理,由于第二导电孔232的长度较大,所以,在制作第二导电孔232时,可以在电路板2的第一表面20a上开设面积较大的连接孔。面积较大的连接孔对电镀药水的阻力小,便于电镀药水进入,使得电镀药水可以在连接孔内与种子层充分反应。从而,在连接孔内形成厚度较大的导电层,该导电层可以具有较大的通流能力。因此,该电路板2的通流能力可以进一步提高。
上述第二导电孔232的结构可以与一些第一导电孔231的结构类似。例如,如图18所示,第二导电孔232包括第二连接孔2321、第二导电层2322及第二填充介质2323。其中,第二连接孔2321可以开设在电路板2的第一表面20a上。并且,第二连接孔2321为长条形。第二连接孔2321沿长度方向的一端位于焊盘阵列22内,第二连接孔2321沿长度方向的另一端位于焊盘阵列22外。而第二导电层2322可以为铜层。第二导电层2322具体可以覆盖在第二连接孔2321内位于焊盘阵列22内的孔壁上。第二电源焊盘222b可以覆盖在第二导电层2322上,且与第二导电层2322电连接。第二填充介质2323填充在第二连接孔2321内,且与第二导电层2322贴合。第二填充介质2323为非导电材料。例如,第二填充介质2323为树脂。并且,第二填充介质2323可以直接制作成与具有第二导电层2322的第二连接孔2321相适应的形状。第二填充介质2323直接塞入第二连接孔2321内即可,操作较方便。该第二导电孔还可以避免电路板过波峰焊时,锡从第二导电孔贯穿而造成短路问题。
同理,根据电路板2不同通流能力的需求,选择制作合适厚度的第二导电层2322以满足通流需求。并且,根据电路板2上不同的布线需求,选择合适深度的第二导电孔232。该第二导电孔232可以为通孔。第二导电孔232开设操作较方便,适用于不需要较大的布线空间的应用场景。第二导电孔232也可以为盲孔。盲孔结构的第二导电孔232可以增加未贯穿的部分子板上的走线空间。但是,第二导电孔232的深度至少要大于从第一表面20a到电源子板21b的布线层。从而,保证了第二导电孔232可以与电源子板21b的金属布线层212电连接。
基于上述电路板的结构,本申请实施例还包括一种上述电路板的制作方法。参照图19,该电路板的制作方法包括以下步骤:
S100:在电路板2的第一表面20a上形成第一导电孔231。
示例的,在图19中(a)电路板2的第一表面20a上可以开设有一个第一导电孔231。
S200:在第一导电孔231上形成至少两个第一电源焊盘222a。
示例的,在图19中(b)的第一导电孔231上形成两个第一电源焊盘222a。
上述电路板的制作方法可以实现上述实施例的电路板的制作,两者能够解决相同的技术问题,此处不再赘述。
在一些实施例中,如图20所示,上述在电路板2的第一表面20a上形成第一导电孔231 具体包括:
S101a:在电路板2的第一表面20a上开设第一连接孔2311。
示例的,如图20中(a)所示,在电路板2的第一表面20a可以通过钻孔机或数控机床开设第一连接孔2311。
S102a:在第一连接孔2311内制作第一导电层2312。
示例的,如图20中(b)所示,在第一连接孔2311内通过电镀工艺、化学镀工艺等形成第一导电层2312。
S103a:在具有第一导电层2312的第一连接孔2311内填充第一填充介质2313。
示例的,如图20中(c)所示,在具有第一导电层2312的第一连接孔2311内填充第一填充介质2313。第一填充介质2313可以为导电材料或非导电材料。填充操作可以通过塞孔工艺完成。
基于上述图20中(b)所示的第一导电孔231中第一导电层2312的结构,例如,参照图 21,上述在第一连接孔2311内制作第一导电层2312具体包括:
S1021a:在第一连接孔2311的整个孔壁内通过化学镀方式形成小于预设厚度的第一导电层2312。
示例的,如图21中(a)所示,在第一连接孔2311的整个孔壁内化学镀形成两个第一导电层2312的种子层2312a,种子层2312a的厚度小于第一导电层2312的预设厚度。
S1022a:去除第一连接孔2311内部分区域的第一导电层2312,以形成多个间隔设置的第一导电层2312。
示例的,如图21中(b)所示,在第一连接孔2311内机械去除两个区域的第一导电层2312的种子层2312a。
S1023a:通过电镀方式将第一连接孔2311的多个第一导电层2312增加至预设厚度。
示例的,如图21中(c)所示,在具有种子层2312a的第一连接孔2311内电镀将两个种子层2312a的厚度增大至预设厚度,以形成预设厚度的两个第一导电层2312。又如,参照图 22,上述在第一连接孔2311内制作第一导电层2312具体包括:
S1021b:将干膜3覆盖在第一连接孔2311内的部分区域上。
示例的,如图22中(a)所示,将干膜(dry film)3粘贴在第一连接孔2311内的两个区域上。
S1022b:在第一连接孔2311内通过化学镀工艺形成小于预设厚度的第一导电层2312。
示例的,如图22中(b)所示,在第一连接孔2311内化学镀形成两个第一导电层2312的种子层2312a,种子层2312a的厚度小于第一导电层2312的预设厚度。
S1023b:去除第一连接孔2311内的干膜,获得多个间隔设置的第一导电层2312。
示例的,如图22中(c)所示,去除第一连接孔2311内的干膜,获得具有间隔设置的两个种子层2312a的第一连接孔2311。
S1024b:通过电镀工艺将第一连接孔2311内的多个第一导电层2312增加至预设厚度。
示例的,如图22中(d)所示,在具有种子层2312a的第一连接孔2311内通过电镀工艺将两个种子层2312a的厚度增大至预设厚度,以形成预设厚度的两个第一导电层2312。
在本申请的另一些实施例中,参照图23,上述电路板2的第一表面20a上形成第一导电孔231具体包括:
S101b:在电路板2的第一表面20a上开设第一连接孔2311。
示例的,如图23中(a)所示,在电路板2的第一表面20a上开设一个第一连接孔2311。
S102b:在第一连接孔2311内通过化学镀工艺形成导电介质230的种子层230a。
示例的,如图23中(b)所示,在第一连接孔2311内化学镀形成导电介质230的种子层 230a。
S103b:在第一连接孔2311内通过电镀工艺增加种子层230a的厚度直至充满整个第一连接孔2311,获得第一导电孔231。
示例的,如图23中(c)所示,在具有种子层230a的第一连接孔2311内通过电镀工艺增加第一导电层2312的厚度直至充满整个第一连接孔2311。
对于不同深度的第一导电孔231,可以在电路板2制作过程中可以采用不同的工序完成。例如,对于第一导电孔231为通孔,以具有多层子板21的电路板2为例,可以直接在层叠好的多层子板21上开设第一导电孔231。而若第一导电孔231为盲孔,则对于不同结构的电路板2,可以在电路板2制作过程中的不同的工序完成。
示例的,电路板2包括层叠设置的两个或两个以上的层板单元201。任一个层板单元201 包括层叠设置的多层子板21。电路板2中的一个或多个层板单元201为具有提供电源的电源子板21b的第一层板单元201a。即第一层板单元201a中的一个子板21为电源子板21b。上述第一表面20a为第一层板单元201a上远离电源子板21b的一个外表面。在完成上述电路板 2的两个或两个以上的多个层板单元201的制作步骤后,参照图24,上述在电路板2的第一表面20a上形成第一导电孔231具体包括:
S1011:在第一层板单元201a的第一表面20a上形成与电源子板21b电连接的第一导电孔231。
示例的,如图24中(a)所示,第一层板单元201a中的最底层的一个子板21为电源子板21b。在第一层板单元201a的第一表面20a上直接开设通孔,以形成上述第一导电孔231。
S1012:将第一层板单元201a与其他层板单元201层压。
示例的,上述电路板2包括如图24中(b)和(c)所示的两个多个层板单元201,将第一层板单元201a层压在另一个层板单元201的上方。
在本申请的另一些实施例中,可以直接在层压完成后多层电路板的第一表面20a上形成如图24中(c)所示的盲孔结构的第一导电孔231。
此外,在本申请的一些实施例中,参照图25,上述电路板2的制作方法还包括:
S300:在电路板2的第一表面20a上形成第二导电孔232。
示例的,如图25中(a)所示,在电路板2上可以形成一个长条形的第二导电孔232。需要说明的是,第一导电孔231的形成过程和第二导电孔232的形成过程可以同时进行。
S400:在第二导电孔232上形成第二电源焊盘222b。
示例的,如图25中(b)所示,在电路板2的第二导电孔232上可以制作第二电源焊盘222b。需要说明的是,第二电源焊盘222b的制作过程和第一电源焊盘222b的制作过程可以通过同一道工序完成。
并且,上述在电路板2的第一表面20a上形成长条形的第二导电孔232具体步骤可以与上述在电路板2的第一表面20a上形成第一导电孔231类似。在电路板2上可以通过钻孔机或数控机床开设长条形的第二连接孔2321。之后,再通过化学镀工艺、电镀工艺等形成第二导电层2322。最后,在具有第二导电层2322的第二连接孔2321内形成第二填充介质2323。从而,获得第二导电孔232。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
Claims (15)
1.一种电路板,具有第一表面,其特征在于,所述电路板包括:
焊盘阵列,所述焊盘阵列设置在所述第一表面上;所述焊盘阵列包括至少一个焊盘单元,所述焊盘单元包括相邻设置的至少两个第一电源焊盘,且所述焊盘单元中的至少两个第一电源焊盘均用于与芯片的同一个电源网络连接;
至少一个第一导电孔,所述第一导电孔开设在所述第一表面上与所述焊盘单元对应的位置;一个所述焊盘单元中的至少两个第一电源焊盘间隔覆盖在同一个所述第一导电孔上,且与所述第一导电孔电连接。
2.根据权利要求1所述的电路板,其特征在于,所述第一导电孔包括:
第一连接孔,所述第一连接孔开设在所述第一表面上与所述焊盘单元对应的位置;
第一导电层,所述第一导电层包括至少两个,所述至少两个第一导电层在所述第一连接孔的孔壁上沿周向间隔设置,且与一个所述焊盘单元内的至少两个第一电源焊盘分别对应电连接;
第一填充介质,所述第一填充介质为非导电材料;所述第一填充介质填充在所述第一连接孔内,且将所述至少两个第一导电层隔开。
3.根据权利要求1所述的电路板,其特征在于,所述第一导电孔包括:
第一连接孔,所述第一连接孔开设在所述第一表面上与所述焊盘单元对应的位置;
导电介质,所述导电介质填充在所述第一连接孔内,且覆盖所述第一连接孔的整个孔壁;所述导电介质与一个所述焊盘单元内的至少两个第一电源焊盘均电连接。
4.根据权利要求3所述的电路板,其特征在于,所述导电介质包括:
第一导电层,所述第一导电层覆盖在所述第一连接孔的整个孔壁上;
第一填充介质,所述第一填充介质填充在所述第一连接孔内,且与所述第一导电层贴合;所述第一填充介质为导电材料;第一导电层、所述第一填充介质与一个所述焊盘单元内的至少两个第一电源焊盘均电连接。
5.根据权利要求1-4中任一项所述的电路板,其特征在于,所述第一导电孔的横截面为矩形、菱形或长条形。
6.根据权利要求1-5中任一项所述的电路板,其特征在于,所述电路板包括:
多层子板,所述多层子板层叠设置;所述多层子板中的至少一层为用于提供电源的电源子板;
所述第一导电孔从所述电路板的第一表面至少贯穿至所述电源子板,所述第一导电孔的第一导电层与所述电源子板的布线层电连接。
7.根据权利要求1-6中任一项所述的电路板,其特征在于,所述电路板还包括:
第二导电孔,所述第二导电孔开设在所述第一表面上;所述第二导电孔为长条形,且所述第二导电孔的一端位于所述焊盘阵列内,所述第二导电孔的另一端位于所述焊盘阵列外;
所述焊盘阵列还包括第二电源焊盘,所述第二电源焊盘位于所述焊盘阵列的边沿处;所述第二电源焊盘覆盖在所述第二导电孔上位于所述焊盘阵列内的一端上,且与所述第二导电孔电连接。
8.根据权利要求7所述的电路板,其特征在于,所述第二导电孔包括:
第二连接孔,所述第二连接孔开设在所述第一表面上、且为长条形;所述第二连接孔的一端位于所述焊盘阵列内,所述第二连接孔的另一端位于所述焊盘阵列外;
第二导电层,所述第二导电层覆盖在所述第二连接孔内位于所述焊盘阵列内的孔壁上;所述第二电源焊盘与所述第二导电层电连接;
第二填充介质,所述第二填充介质为非导电材料;第二填充介质填充在所述第二连接孔内,且与所述第二导电层贴合。
9.根据权利要求8所述的电路板,其特征在于,所述电路板包括:
多层子板,所述多层子板层叠设置;所述多层子板中的至少一层为用于提供电源的电源子板;
所述第二导电孔从所述电路板的第一表面至少贯穿至所述电源子板,所述第一导电孔的第二导电层与所述电源子板的布线层连接。
10.一种电子设备,其特征在于,包括芯片封装结构、及上述权利要求1-9中任一项所述的电路板,所述芯片封装结构连接在所述电路板的第一表面上。
11.一种用于上述权利要求1-9中任一项所述的电路板的制作方法,其特征在于,包括以下步骤:
在电路板的第一表面上形成第一导电孔;
在所述第一导电孔上形成至少两个第一电源焊盘。
12.根据权利要求11所述的电路板的制作方法,其特征在于,所述在电路板的第一表面上形成第一导电孔具体包括:
在电路板的第一表面上开设第一连接孔;
在所述第一连接孔内制作第一导电层;
在具有第一导电层的第一连接孔内填充第一填充介质。
13.根据权利要求12所述的电路板的制作方法,其特征在于,所述在所述第一连接孔内制作第一导电层具体包括:
在第一连接孔的整个孔壁内通过化学镀工艺形成小于预设厚度的第一导电层;
去除第一连接孔内部分区域的第一导电层,以形成多个间隔设置的第一导电层;
通过电镀工艺将第一连接孔内的多个第一导电层增加至预设厚度。
14.根据权利要求11-13中任一项所述的电路板的制作方法,其特征在于,所述电路板包括至少两个层板单元,一个所述层板单元包括层叠设置的多层子板;所述至少一个层板单元为具有用于提供电源的电源子板的第一层板单元,且所述第一表面为所述第一层板单元的一个外表面;
所述在电路板的第一表面上形成第一导电孔具体包括:
在所述第一层板单元的第一表面上形成与电源子板电连接的第一导电孔;
将所述第一层板单元与其他层板单元层压。
15.根据权利要求11-14中任一项所述的电路板的制作方法,其特征在于,所述电路板的制作方法还包括:
在电路板的第一表面上形成第二导电孔;
在第二导电孔上形成第二电源焊盘。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210454822.1A CN116981160A (zh) | 2022-04-24 | 2022-04-24 | 一种电子设备、电路板及其制作方法 |
| EP23794674.4A EP4447622A4 (en) | 2022-04-24 | 2023-01-31 | ELECTRONIC DEVICE AND PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF |
| PCT/CN2023/073912 WO2023207238A1 (zh) | 2022-04-24 | 2023-01-31 | 一种电子设备、电路板及其制作方法 |
| US18/773,591 US20240373553A1 (en) | 2022-04-24 | 2024-07-16 | Electronic device, circuit board, and manufacturing method for circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210454822.1A CN116981160A (zh) | 2022-04-24 | 2022-04-24 | 一种电子设备、电路板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116981160A true CN116981160A (zh) | 2023-10-31 |
Family
ID=88481982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210454822.1A Pending CN116981160A (zh) | 2022-04-24 | 2022-04-24 | 一种电子设备、电路板及其制作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20240373553A1 (zh) |
| EP (1) | EP4447622A4 (zh) |
| CN (1) | CN116981160A (zh) |
| WO (1) | WO2023207238A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118612950B (zh) * | 2024-06-29 | 2025-01-10 | 深圳市宇斯特电子有限公司 | 一种高密度互连线路板及其制备方法 |
| CN119355319B (zh) * | 2024-12-26 | 2025-05-30 | 浙江华采科技有限公司 | 一种站所线路参数采集装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3562568B2 (ja) * | 1999-07-16 | 2004-09-08 | 日本電気株式会社 | 多層配線基板 |
| JP4470465B2 (ja) * | 2003-11-28 | 2010-06-02 | パナソニック電工株式会社 | 貫通孔のあるビアホール接続用の電極 |
| KR100833194B1 (ko) * | 2006-12-19 | 2008-05-28 | 삼성전자주식회사 | 반도체 칩의 배선층이 기판에 직접 연결된 반도체 패키지및 그 제조방법 |
| NL1033546C1 (nl) * | 2007-03-16 | 2008-09-17 | Tourne Technologies B V | Werkwijze voor het vervaardigen van printplaten. |
| CN102097329B (zh) * | 2009-12-11 | 2013-01-02 | 日月光半导体(上海)股份有限公司 | 封装基板的嵌入式导通结构及其制造方法 |
| KR101289186B1 (ko) * | 2011-04-15 | 2013-07-26 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| CN107241857B (zh) * | 2017-06-27 | 2019-08-13 | 华为技术有限公司 | 一种印刷电路板和通信设备 |
| CN109545805A (zh) * | 2018-11-12 | 2019-03-29 | 通富微电子股份有限公司 | 一种半导体芯片封装方法 |
| US20210059049A1 (en) * | 2019-08-20 | 2021-02-25 | Dell Products L.P. | Space efficient layout of printed circuit board power vias |
| CN110798971A (zh) * | 2019-12-04 | 2020-02-14 | 深圳市钮为通信技术有限公司 | 低成本防连锡pcb板 |
-
2022
- 2022-04-24 CN CN202210454822.1A patent/CN116981160A/zh active Pending
-
2023
- 2023-01-31 EP EP23794674.4A patent/EP4447622A4/en active Pending
- 2023-01-31 WO PCT/CN2023/073912 patent/WO2023207238A1/zh not_active Ceased
-
2024
- 2024-07-16 US US18/773,591 patent/US20240373553A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023207238A1 (zh) | 2023-11-02 |
| US20240373553A1 (en) | 2024-11-07 |
| EP4447622A1 (en) | 2024-10-16 |
| EP4447622A4 (en) | 2025-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107251660B (zh) | 用于制造印刷电路板的方法 | |
| US20110048775A1 (en) | Printed wiring board and method for manufacturing the same | |
| JP3562568B2 (ja) | 多層配線基板 | |
| JPH09512954A (ja) | 表面実装部品を支持する内部層を有する装置 | |
| CN101583250B (zh) | 印刷线路板过孔加工方法及印刷线路板、通信设备 | |
| US20240373553A1 (en) | Electronic device, circuit board, and manufacturing method for circuit board | |
| CN105323951A (zh) | 印刷电路板及其制造方法 | |
| KR20190099739A (ko) | 인터포저와 이를 포함하는 인쇄회로기판 | |
| EP4262328A1 (en) | Loading pads for impedance management in printed circuit board | |
| CN111565524B (zh) | 一种电路板及其制备工艺 | |
| CN104472024A (zh) | 用于具有嵌入式电缆的印刷电路板的设备和方法 | |
| CN110392484B (zh) | 电路板钻孔方法和装置 | |
| CN114521055B (zh) | 内埋式电路板及其制造方法 | |
| CN211047387U (zh) | 线路板 | |
| CN113745187B (zh) | 具有增加芯层走线面积的载板结构及其制作方法 | |
| CN110392482A (zh) | 电路板 | |
| CN115226325A (zh) | 电路板的制作方法以及电路板 | |
| CN109803494B (zh) | 电路板及其制造方法 | |
| CN100553408C (zh) | 具有嵌入式元件的基板及其制造方法 | |
| CN112312648B (zh) | 线路板及其制作方法 | |
| US20250031313A1 (en) | Flexible circuit board and method of fabricating the same | |
| CN102300401A (zh) | 实现多信号传输的通孔结构及其制造方法 | |
| CN219696748U (zh) | 连接器、电源模组和电子设备 | |
| CN117177430B (zh) | 电路板、集成电路模组以及电子设备 | |
| CN120568587A (zh) | 一种埋入式pcb结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |