[go: up one dir, main page]

CN116613055B - 掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法 - Google Patents

掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法 Download PDF

Info

Publication number
CN116613055B
CN116613055B CN202310876715.2A CN202310876715A CN116613055B CN 116613055 B CN116613055 B CN 116613055B CN 202310876715 A CN202310876715 A CN 202310876715A CN 116613055 B CN116613055 B CN 116613055B
Authority
CN
China
Prior art keywords
pressure
doped polysilicon
polysilicon film
low
furnace tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310876715.2A
Other languages
English (en)
Other versions
CN116613055A (zh
Inventor
高勇强
施剑华
巩雨锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co ltd
Original Assignee
Yuexin Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuexin Semiconductor Technology Co ltd filed Critical Yuexin Semiconductor Technology Co ltd
Priority to CN202310876715.2A priority Critical patent/CN116613055B/zh
Publication of CN116613055A publication Critical patent/CN116613055A/zh
Application granted granted Critical
Publication of CN116613055B publication Critical patent/CN116613055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/12—Production of homogeneous polycrystalline material with defined structure directly from the gas state
    • C30B28/14—Production of homogeneous polycrystalline material with defined structure directly from the gas state by chemical reaction of reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

本发明提供了一种掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法，应用于半导体技术领域。其首先将形成掺杂多晶硅薄膜的总时间划分成多组时间段，而每组时间段均由第一时长和第二时长组成，然后，让半导体衬底在低压炉管内循环执行预设次数次所述第一时长和第二时长的LPCVD工艺，并在所述第一时长时间段内，将LPCVD工艺的低压炉管的管内气压设置为低压并通入适量的反应气体源，而在所述第二时长时间段内，将低压炉管的管内气压从所述低压降压到0，并同时迅速排走低压炉管内所残留的反应气体源和副产物，之后再在所述总时间之后，将低压炉管的管内气压回升到常压状态，并向低压炉管的管内通入氧化气体，以将掺杂多晶硅薄膜的表面进行热氧化处理。

Description

掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法
技术领域
本发明涉及半导体技术领域，特别涉及一种掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法。
背景技术
多晶硅常用作各种半导体器件中的栅极材料，并且一般用炉管低压沉积工艺(简称为LPCVD工艺)和原位掺杂工艺进行膜层形成和同步磷掺杂，以调节多晶硅薄膜的电阻。之后，再利用刻蚀工艺在覆盖在多晶硅表面上的介质层中形成接触孔，接触孔可直接与器件的栅极、源漏极电连接，还可以用于层与层之间的电连接。
然而，在多晶硅薄膜的原位掺杂成膜过程中，过量的磷掺杂元素容易聚集在晶圆表面（或半导体表面）形成晶核，并随着多晶硅薄膜膜厚的不断增加，势必会发生多晶硅薄膜的表面含磷杂质物的鼓包缺陷，而该鼓包缺陷则会进一步导致后续曝光、显影、刻蚀工艺的异常，并最终造成半导体器件良率下降的问题。
发明内容
本发明的目的在于提供一种掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法，以解决形成的掺杂多晶硅薄膜由于多余的掺杂元素导致的掺杂多晶硅薄膜的表面发生鼓包缺陷，进而导致降低半导体器件的良率的问题。
第一方面，为解决上述技术问题，本发明提供一种掺杂多晶硅薄膜的形成方法，其具体可以适用于采用低压炉管作为反应设备的LPCVD工艺，所述形成方法具体可以包括如下步骤：
步骤S1，将一半导体衬底置于所述低压炉管内，并在设定所述低压炉管的管内压力为第一气压的情况下，向所述低压炉管内通入第一时长的反应气体源，所述反应气体源包括掺杂气体源和薄膜气体源，以利用LPCVD工艺并同时进行原位掺杂的方式，在所述半导体衬底的表面上形成部分厚度的掺杂多晶硅薄膜。
步骤S2，在所述第一时长后，停止通入所述反应气体源，并在设定所述低压炉管的管内压力为第二气压的情况下，向所述低压炉管内通入第二时长的排气气体源，以至少去除所述低压炉管内剩余的所述反应气体源，其中所述第一气压高于所述第二气压。
步骤S3，在所述第二时长后，依次返回执行所述步骤S1和步骤S2，直至循环执行预设次数后，将所述低压炉管的管内压力设定为第三气压，并同时向所述低压炉管内通入氧化气体，并对执行完所述预设次数所述步骤S1和步骤S2后所形成的目标掺杂多晶硅薄膜的表面进行热氧化处理，其中所述第三气压高于所述第一气压。
进一步的，所述第一时长和所述第二时长的时间比例范围具体可以为为：3:1~10:1。
进一步的，所述半导体衬底依次执行所述步骤S1和步骤S2的预设次数具体可以为：3次~10次，优选为5次。
进一步的，所述第一气压的气压范围具体可以为0.1Torr~3Torr，所述第二气压具体可以为0Torr，所述第三气压具体可以为大气压（也可以理解为常压），所述第一气压的气压范围优选为0.6Torr。
进一步的，所述反应气体源具体可以包括硅烷气体，所述掺杂气体源具体可以包括磷化氢气体。
进一步的，所述排气气体源具体可以包括氮气，所述氧化气体具体可以包括氧气。
进一步的，所述目标掺杂多晶硅薄膜具体可以为磷掺杂多晶硅薄膜，所述磷掺杂多晶硅薄膜的表面存在鼓包缺陷，所述鼓包缺陷的成分包含多晶硅。
进一步的，所述步骤S3对目标掺杂多晶硅薄膜的表面进行热氧化处理的步骤，具体可以包括：将所述存在鼓包缺陷的磷掺杂多晶硅薄膜的部分厚度表面氧化转化为二氧化硅。
进一步的，在所述步骤S3之后，本发明所提供的所述掺杂多晶硅薄膜的形成方法还可以包括：步骤S4，对表面被氧化成所述二氧化硅的磷掺杂多晶硅薄膜进行清洗工艺，以去除所述磷掺杂多晶硅薄膜表面上的所有所述二氧化硅。
进一步的，所述清洗工艺所采用的清洗液具体可以为酸洗清洗液，而所述酸洗清洗液则具体可以为氢氟酸。
第二方面，基于如上所述的掺杂多晶硅薄膜的形成方法，本发明还提供了一种掺杂多晶硅薄膜的表面缺陷去除方法，其具体可以采用如上所述的掺杂多晶硅薄膜的形成方法，相应形成掺杂多晶硅薄膜。
与现有技术相比，本发明技术方案至少具有如下有益效果之一：
本发明提出了一种掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法，其先将形成掺杂多晶硅薄膜的总时间划分成多组时间段，而每组时间段均由第一时长和第二时长组成，然后，让半导体衬底在低压炉管内循环执行预设次数次所述第一时长和第二时长的LPCVD工艺，并在所述第一时长时间段内，将LPCVD工艺的低压炉管的管内气压设置为低压（第一气压）并通入适量的反应气体源，而在所述第二时长时间段内，将低压炉管的管内气压从所述低压降压到0（第二气压），并同时迅速排走低压炉管内所残留的反应气体源和副产物，之后再在所述总时间之后，将低压炉管的管内气压回升到常压状态（第三气压），并向低压炉管的管内通入氧化气体（氧气），以将掺杂多晶硅薄膜的表面进行热氧化处理。
由于本发明采用多次“低压沉积-降压抽气去副产物”循环，而每次循环中均是先反应形成一定时间掺杂多晶硅薄膜，之后立刻对其进行多余反应气体和副产物去除，从而在薄膜形成过程中多次分阶段的去除掺杂元素（例如磷离子）由于聚集而导致的掺杂多晶硅薄膜（例如磷掺杂多晶硅薄膜）的表面发生鼓包缺陷的问题。
并且，在所述多次“低压沉积-降压抽气去副产物”循环之后，再进一步的利用热氧化工艺，将形成的掺杂多晶硅薄膜表面上所存在的鼓包缺陷进行二氧化硅转换，即消耗至少部分鼓包缺陷中的多晶硅，之后再利用酸性清洗液去除该二氧化硅，进而达到有效去除磷掺杂多晶硅薄膜表面所发生的鼓包缺陷的目的，最终提高了半导体器件的良率。
附图说明
图1为本发明一实施例中所提供的一种掺杂多晶硅薄膜的形成方法的流程示意图。
图2为本发明一实施例中所提供的利用图1所示的形成方法时不同时间段内是否通入反应气体源、氧化气体、通入反应气体源和氧化气体的时长划分以及与炉管内的气压的对比图。
图3为现有技术中在形成磷掺杂多晶硅薄膜的过程中，所述磷掺杂多晶硅薄膜的表面发生的鼓包缺陷的结构示意图。
图4为本发明一实施例中所提供的利用图1所示的方法将存在鼓包缺陷的磷掺杂多晶硅薄膜的部分厚度表面氧化转化为二氧化硅后的结构示意图。
图5为本发明一实施例中所提供的利用本发明所提供的形成方法对图4所示的结构进行清洗工艺后所得到的鼓包缺陷减小的结构示意图。
其中，在图3~图4中，
100-半导体衬底； 110-磷掺杂多晶硅薄膜；
120-二氧化硅。
具体实施方式
为使本发明实施例的技术方案和优点更加清楚，下面将结合附图和实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本发明的示例性实施方法，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。 可以理解的是，本发明中的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
此外，为了便于描述，可以在本文中使用诸如“在……上”、“在……之上”、“在……上方”、“上”“上部”等的空间相对术语来描述如图所示的一个元件或特征与另一个元件或特征的关系。除了在附图中所描绘的取向之外，空间相对术语旨在涵盖设备在使用或操作中的不同取向。装置可以以其它方式定向(旋转90度或处于其它取向)并且同样可以相应地解释本文使用的空间相对描述词。
在本发明实施例中，术语“衬底”或“半导体衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。被添加在衬底顶部或半导体衬底顶部的材料可以被图案化或者可以保持未被图案化。
在本发明实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。例如，互连层可包括一个或多个导体和接触子层(其中形成互连线和/或过孔触点)、以及一个或多个电介质子层。
在本发明实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。 需要说明的是，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
根据相关技术可知，在磷掺杂多晶硅薄膜的原位掺杂LPCVD工艺过程中，过量的磷掺杂元素容易聚集在多晶硅薄膜表面进而聚集成晶核，并且，随着磷掺杂多晶硅薄膜膜厚的不断增加，磷掺杂多晶硅薄膜的表面势必会出现将多晶硅薄膜表面顶起的鼓包缺陷，而该鼓包缺陷则会进一步导致后续曝光、显影、刻蚀工艺的异常，并最终造成半导体器件良率下降的问题。
根据如上现有技术，本发明研究人员发现，掺杂多晶硅薄膜，例如磷掺杂多晶硅薄膜表面存在的鼓包缺陷，是内部包含掺杂元素而其表面为多晶硅的鼓包结构，如图3所示，并且，在掺杂多晶硅薄膜的分阶段膜层逐渐形成过程中，所述鼓包缺陷也是逐渐堆叠形成的，因此，本发明研究人员基于此提出了一种发明构思，其可以将掺杂多晶硅薄膜的形成过程分割，然后在所述掺杂多晶硅薄膜的逐渐形成过程中，分阶段的去除其所发生的鼓包缺陷，之后再最终堆积形成的掺杂多晶硅薄膜之后，对其表面进行热氧化处理和酸性溶液清洗处理，以将最终形成的掺杂多晶硅的表面所存在的鼓包缺陷的表面多晶硅进行二氧化硅转换，并用酸性溶液清洗去除，进而最终实现去除掺杂多晶硅薄膜表面所存在的鼓包缺陷的问题。
为此，本发明研究人员提出了一种掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法，以解决形成的掺杂多晶硅薄膜由于多余的掺杂元素导致的掺杂多晶硅薄膜的表面发生鼓包缺陷，进而导致降低半导体器件的良率的问题。
下面将通过具体附图来介绍本发明实施例中所分别提供的掺杂多晶硅薄膜的形成方法。
参阅图1，图1为本发明一实施例中所提供的一种掺杂多晶硅薄膜的形成方法的流程示意图。
需要说明的是，本发明实施例中所提供的掺杂多晶硅薄膜的形成方法是一种具体适用于采用低压炉管作为反应设备的LPCVD工艺的形成方法。
具体的，如图1所示，本发明提供的所述掺杂多晶硅薄膜的形成方法至少可以包括如下步骤：
步骤S1，将一半导体衬底置于所述低压炉管内，并在设定所述低压炉管的管内压力为第一气压的情况下，向所述低压炉管内通入第一时长的反应气体源，所述反应气体源包括掺杂气体源和薄膜气体源，以利用LPCVD工艺并同时进行原位掺杂的方式，在所述半导体衬底的表面上形成部分厚度的掺杂多晶硅薄膜。
步骤S2，在所述第一时长后，停止通入所述反应气体源，并在设定所述低压炉管的管内压力为第二气压的情况下，向所述低压炉管内通入第二时长的排气气体源，以至少去除所述低压炉管内剩余的所述反应气体源，其中所述第一气压高于所述第二气压。
在本实施例中，在确定出待形成的掺杂多晶硅薄膜的目标厚度之后，可以参考该目标厚度和本发明实施例中的步骤S3过程中后续所要将所述掺杂多晶硅薄膜的表面（存在鼓包缺陷的表面）氧化转换成的二氧化硅的厚度之和，确定出本次用于形成掺杂多晶硅薄膜的总反应时间，然后将该总反应时间划分成多组时间段，而每组时间段均由第一时长T1和第二时长T2组成，即，将总反应时间划分成多组（T1+T2）时间段，并将该划分好的每一组（T1+T2）时间段过程中所执行的工艺过程作为一次循环。
之后，进行第一次循环，具体的可以先将预先准备好的半导体衬底放置在预先准备的低压炉管的承载台上，然后向该低压炉管内通入所述第一时长T1的反应气体源并将该低压炉管的管内气压设置为第一气压（低压），所述反应气体源为用于形成掺杂多晶硅薄膜的混合气体源，以在该第一时长T1时间段内，采用原位掺杂原理在所述半导体衬底的表面上形成一定厚度的掺杂多晶硅薄膜，之后在第一时长T1结束之后的第二时长T2时间段内，立刻停止向所述低压炉管内通入所述反应气体源并将所述低压炉管的管内气压进行降压处理，即从所述第一时长T1时间段所设置的第一气压降压到第二气压（也就是将从第一气压降为0），并同时迅速的将所述低压炉管内在所述第一时长T1所通入的剩余反应气体和其该过程所产生的副产物进行去除，以避免在该第一次循环中，由于第一时长T1时间段内所形成的掺杂多晶硅薄膜由于反应过程中多余的掺杂元素会在成膜的过程中，聚集成晶核并随之附着在该阶段所形成的部分厚度的掺杂多晶硅薄膜的表面上的问题。
之后，再进行第二次循环，即将所述低压炉管的管内气压进行回压处理，以将其升压到所述第一气压状态下，并向处于该气压状态下的低压炉管内再次通入时长为T1的所述反应气体，之后，在进行对所述低压炉管的管内气压进行降压和余反应气体和其该过程所产生的副产物进行去除处理，如此循环操作预设次数，如图2所示，即，进行多次“低压沉积-降压抽气去副产物”循环过程，以得到执行所述预设次数的循环后的掺杂多晶硅薄膜。
作为一种示例，所述第一时长T1和所述第二时长T2的时间比例范围为：3:1~10:1，即可以为3:1、4:1、5:1、6:1、7:1、8:1、9:1、10:1等，优选本发明实施例是选择设置时间比例为5:1；所述循环次数为：3次~10次，即可以循环3次、4次、5次、6次、7次、8次、9次、10次等，优选的本发明实施例是选择循环5次。所述第一气压的气压范围为0.1Torr~3Torr，优选的本发明实施例中是将其设置为0.6Torr，而所述第二气压为0Torr。
并且，由于在本发明实施例中是为了形成磷掺杂多晶硅薄膜，并解决如图3所示的磷掺杂多晶硅薄膜的表面所存在的鼓包缺陷，因此，所述混合气体源示例性的选择为磷化氢掺杂气体源和硅烷薄膜气体源。其中，在所述图3中，附图标记100用于表示所述半导体衬底，附图标记110用于表示形成在所述半导体衬底100表面上的所述掺杂多晶硅薄膜。
可以理解的是，在本发明实施例中所提供的所述半导体衬底100，其具体可以是本领域公知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side PolishedWafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。示例性的，本实施例中半导体衬底100例如为硅晶圆。
根据本发明实施例的发明构思可知，本发明在所述掺杂多晶硅薄膜的逐渐形成过程中，分阶段的去除其所发生的鼓包缺陷，然而，虽然在利用本发明实施例中所提供的如上多次循环执行的所述步骤S1和步骤S2的过程中，已经可以一定程度的去除鼓包缺陷的问题，但是，再最后一次循环之后，堆积形成的掺杂多晶硅薄膜的表面还是会出现存在部分区域发生由于掩埋在内部的掺杂元素聚集成晶核，而导致的掺杂多晶硅薄膜的表面多晶硅被顶起成鼓包的问题，因此，本发明研究人员在循环执行如上所述预设次数的步骤S1和步骤S2之后，其还进一步提供了所述步骤S3和步骤S4的内容。
步骤S3，如图2所示，在最后一次循环的第二时长T2之后，迅速将所述低压炉管的管内压力从第二气压设定为第三气压（回压处理），并同时向所述低压炉管内通入氧化气体，优选的为氧气，并对执行完所述预设次数所述步骤S1和步骤S2后所形成的目标掺杂多晶硅薄膜的表面进行热氧化处理，其中所述第三气压高于所述第一气压。
作为一种示例，所述步骤S3对目标掺杂多晶硅薄膜的表面进行热氧化处理的步骤，包括：将如图3所示的所述存在鼓包缺陷的磷掺杂多晶硅薄膜110的部分厚度表面氧化转化为如图4所示的二氧化硅120。
步骤S4，如图4和图5所示，对表面被氧化成所述二氧化硅120的磷掺杂多晶硅薄膜110进行清洗工艺，以去除所述磷掺杂多晶硅薄膜110表面上的所有所述二氧化硅120。
作为一种示例，所述清洗工艺所采用的清洗液为酸洗清洗液，所述酸洗清洗液包括氢氟酸HF。
在本实施例中，在采用所述步骤S1和步骤S2所组成的多次“低压沉积-降压抽气去副产物”循环之后，可以再进一步的利用将表面还存在所述鼓包缺陷的掺杂多晶硅薄膜，例如磷掺杂多晶硅薄膜的表面进行热氧化处理，以将该掺杂多晶硅薄膜的表面多晶硅以及其所存在的鼓包缺陷的表面多晶硅均进行从多晶硅到二氧化硅的转换，之后，在利用酸洗清洗液的清洗工艺，去除所述二氧化硅，如图3到图5所示，即，利用热氧化工艺和酸洗清洗液可以去除二氧化硅的特性，消耗所述鼓包缺陷中的多晶硅并去除所述二氧化硅，如图5所示，进而达到有效去除磷掺杂多晶硅薄膜表面所发生的鼓包缺陷的目的，最终提高了半导体器件的良率。
需要说明的是，通过上述步骤S3和步骤S4的过程可知，本发明实施例中的掺杂多晶硅薄膜形成方法其在利用多次循环的步骤S1和步骤S2所形成的掺杂多晶硅薄膜之后，需要将其部分厚度的二氧化硅转换，即在去除所述鼓包缺陷中的多晶硅的同时会消耗形成的部分厚度的掺杂多晶硅薄膜的厚度，因此，为了避免所述步骤S3和步骤S4导致最终形成的目标掺杂多晶硅薄膜的厚度小于设计要求的问题，本发明实施例中的形成方法在执行上述第一次循环的步骤S1的总反应时间划分的步骤时，就需要结合最后转换后的二氧化硅的厚度和掺杂多晶硅薄膜的剩余厚度进行折算来确定，例如目标掺杂多晶硅薄膜的厚度为8000，待氧化消耗的多晶硅厚度（最终形成二氧化硅过程中所消耗的掺杂多晶硅薄膜中的多晶硅的厚度）为200/>，则总反应时间需按照8200/>计算。
除此之外，基于如上掺杂多晶硅薄膜的形成方法的发明构思和发明步骤，本发明实施例中还提供了一种掺杂多晶硅薄膜的表面缺陷去除方法，其至少包括所述的掺杂多晶硅薄膜的形成方法，此处将不再累述。
综上所述，本发明提出了一种掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法，其先将形成掺杂多晶硅薄膜的总时间分割成多组时间段，而每组时间段均由第一时长和第二时长组成，然后，让半导体衬底在低压炉管内循环执行预设次数次所述第一时长和第二时长的LPCVD工艺，并在所述第一时长时间段内，将LPCVD工艺的低压炉管的管内气压设置为低压（第一气压）并通入适量的反应气体源，而在所述第二时长时间段内，将低压炉管的管内气压从所述低压降压到0（第二气压），并同时迅速排走低压炉管内所残留的反应气体源和副产物，之后再在所述总时间之后，将低压炉管的管内气压回升到常压状态（第三气压），并向低压炉管的管内通入氧化气体（氧气），以将掺杂多晶硅薄膜的表面进行热氧化处理。
由于本发明采用多次“低压沉积-降压抽气去副产物”循环，而每次循环中均是先反应形成一定时间掺杂多晶硅薄膜，之后立刻对其进行多余反应气体和副产物去除，从而在薄膜形成过程中多次分阶段的去除掺杂元素（例如磷元素）由于聚集而导致的掺杂多晶硅薄膜（例如磷掺杂多晶硅薄膜）的表面发生鼓包缺陷的问题。
并且，在所述多次“低压沉积-降压抽气去副产物”循环之后，再进一步的利用热氧化工艺，将形成的掺杂多晶硅薄膜表面上所存在的鼓包缺陷进行二氧化硅转换，即消耗至少部分鼓包缺陷中的多晶硅，之后再利用酸性清洗液去除该二氧化硅，进而达到有效去除磷掺杂多晶硅薄膜表面所发生的鼓包缺陷的目的，最终提高了半导体器件的良率。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置、电子设备以及计算机可读存储介质实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (8)

1.一种掺杂多晶硅薄膜的形成方法，其特征在于，适用于采用低压炉管作为反应设备的LPCVD工艺，所述形成方法包括：
步骤S1，将一半导体衬底置于所述低压炉管内，并在设定所述低压炉管的管内压力为第一气压的情况下，向所述低压炉管内通入第一时长的反应气体源，所述反应气体源包括掺杂气体源和薄膜气体源，以利用LPCVD工艺并同时进行原位掺杂的方式，在所述半导体衬底的表面上形成部分厚度的掺杂多晶硅薄膜；
步骤S2，在所述第一时长后，停止通入所述反应气体源，并在设定所述低压炉管的管内压力为第二气压的情况下，向所述低压炉管内通入第二时长的排气气体源，以至少去除所述低压炉管内剩余的所述反应气体源，其中所述第一气压高于所述第二气压；
步骤S3，在所述第二时长后，依次返回执行所述步骤S1和步骤S2，直至循环执行预设次数后，将所述低压炉管的管内压力设定为第三气压，并同时向所述低压炉管内通入氧化气体，并对执行完所述预设次数所述步骤S1和步骤S2后所形成的目标掺杂多晶硅薄膜的表面进行热氧化处理，其中所述第三气压高于所述第一气压；
其中，所述目标掺杂多晶硅薄膜为磷掺杂多晶硅薄膜，所述磷掺杂多晶硅薄膜的表面存在鼓包缺陷，所述鼓包缺陷的成分包含多晶硅；
所述步骤S3对目标掺杂多晶硅薄膜的表面进行热氧化处理的步骤，包括：将所述存在鼓包缺陷的磷掺杂多晶硅薄膜的部分厚度表面氧化转化为二氧化硅；以及，在所述步骤S3之后，所述形成方法还包括：步骤S4，对表面被氧化成所述二氧化硅的磷掺杂多晶硅薄膜进行清洗工艺，以去除所述磷掺杂多晶硅薄膜表面上的所有所述二氧化硅。
2.如权利要求1所述的掺杂多晶硅薄膜的形成方法，其特征在于，所述第一时长和所述第二时长的时间比例范围为：3:1~10:1。
3.如权利要求1所述的掺杂多晶硅薄膜的形成方法，其特征在于，所述半导体衬底依次执行所述步骤S1和步骤S2的预设次数为：3次~10次。
4.如权利要求1所述的掺杂多晶硅薄膜的形成方法，其特征在于，所述第一气压的气压范围为0.1Torr~3Torr，所述第二气压为0Torr，所述第三气压为大气压。
5.如权利要求4所述的掺杂多晶硅薄膜的形成方法，其特征在于，所述反应气体源包括硅烷气体，所述掺杂气体源包括磷化氢气体。
6.如权利要求5所述的掺杂多晶硅薄膜的形成方法，其特征在于，所述排气气体源包括氮气，所述氧化气体包括氧气。
7.如权利要求1所述的掺杂多晶硅薄膜的形成方法，其特征在于，所述清洗工艺所采用的清洗液为酸洗清洗液，所述酸洗清洗液包括氢氟酸。
8.一种掺杂多晶硅薄膜的表面缺陷去除方法，其特征在于，包括权利要求1~7中任一项所述的掺杂多晶硅薄膜的形成方法。
CN202310876715.2A 2023-07-18 2023-07-18 掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法 Active CN116613055B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310876715.2A CN116613055B (zh) 2023-07-18 2023-07-18 掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310876715.2A CN116613055B (zh) 2023-07-18 2023-07-18 掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法

Publications (2)

Publication Number Publication Date
CN116613055A CN116613055A (zh) 2023-08-18
CN116613055B true CN116613055B (zh) 2024-02-02

Family

ID=87675039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310876715.2A Active CN116613055B (zh) 2023-07-18 2023-07-18 掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法

Country Status (1)

Country Link
CN (1) CN116613055B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119673814B (zh) * 2024-11-12 2025-11-25 深圳市昇维旭技术有限公司 炉管及其使用方法
CN120174332A (zh) * 2025-03-27 2025-06-20 达波科技(上海)有限公司 一种热氧化硅薄膜的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1229266A (zh) * 1998-03-12 1999-09-22 日本电气株式会社 半导体器件的制造工艺
CN1918325A (zh) * 2004-01-26 2007-02-21 应用材料公司 用于在单个室中的无电沉积期间选择性改变薄膜成分的方法和装置
CN104393107A (zh) * 2014-10-27 2015-03-04 中国电子科技集团公司第四十八研究所 一种高方阻晶体硅电池低压扩散工艺
CN105990121A (zh) * 2015-02-02 2016-10-05 中芯国际集成电路制造(上海)有限公司 掺杂多晶硅层的形成方法以及半导体器件的形成方法
CN106876401A (zh) * 2017-03-07 2017-06-20 长江存储科技有限责任公司 存储器件的形成方法
CN108701727A (zh) * 2015-09-30 2018-10-23 泰姆普雷斯艾普公司 制造太阳能电池的方法和由此获得的太阳能电池
CN109192656A (zh) * 2018-09-10 2019-01-11 苏州工业园区纳米产业技术研究院有限公司微纳制造分公司 低粗糙度掺磷多晶硅薄膜及其制备方法
CN115233181A (zh) * 2022-07-26 2022-10-25 拉普拉斯(无锡)半导体科技有限公司 一种磷掺杂多晶硅膜、其制备方法和用途

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1229266A (zh) * 1998-03-12 1999-09-22 日本电气株式会社 半导体器件的制造工艺
CN1918325A (zh) * 2004-01-26 2007-02-21 应用材料公司 用于在单个室中的无电沉积期间选择性改变薄膜成分的方法和装置
CN104393107A (zh) * 2014-10-27 2015-03-04 中国电子科技集团公司第四十八研究所 一种高方阻晶体硅电池低压扩散工艺
CN105990121A (zh) * 2015-02-02 2016-10-05 中芯国际集成电路制造(上海)有限公司 掺杂多晶硅层的形成方法以及半导体器件的形成方法
CN108701727A (zh) * 2015-09-30 2018-10-23 泰姆普雷斯艾普公司 制造太阳能电池的方法和由此获得的太阳能电池
CN106876401A (zh) * 2017-03-07 2017-06-20 长江存储科技有限责任公司 存储器件的形成方法
CN109192656A (zh) * 2018-09-10 2019-01-11 苏州工业园区纳米产业技术研究院有限公司微纳制造分公司 低粗糙度掺磷多晶硅薄膜及其制备方法
CN115233181A (zh) * 2022-07-26 2022-10-25 拉普拉斯(无锡)半导体科技有限公司 一种磷掺杂多晶硅膜、其制备方法和用途

Also Published As

Publication number Publication date
CN116613055A (zh) 2023-08-18

Similar Documents

Publication Publication Date Title
CN116613055B (zh) 掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法
TW465101B (en) Semiconductor substrate and method for producing the same
JP3265493B2 (ja) Ｓｏｉ基板の製造方法
KR100376658B1 (ko) 반도체기판 및 그 형성방법
JP2008508696A (ja) ゲルマニウム基板タイプ材料およびその手法
US4981811A (en) Process for fabricating low defect polysilicon
US9570562B1 (en) Method of planarizing polysilicon gate
CN111681949B (zh) 晶圆背面的处理方法
TWI434397B (zh) 半導體裝置的多層吸除結構及方法
US7148109B2 (en) Method for manufacturing flash memory device
JP4319006B2 (ja) 太陽電池セルの製造方法
CN1097306C (zh) 形成半导体器件的场区的方法
CN109524299B (zh) 栅极结构的制造方法
CN1217382C (zh) 制作多晶硅薄膜的方法
US6479400B2 (en) Manufacturing method of system-on-chip and manufacturing method of semiconductor device
Abbadie et al. An efficient wet-cleaning of SiGe virtual substrates and of thick, pure Ge layers on Si (0 0 1) after a chemical mechanical planarization step
CN101106067A (zh) 半导体器件与硅衬底的剥离方法
JP2003297848A (ja) 半導体装置の製造方法
CN111933692A (zh) 一种晶圆背封结构及其制造方法
JP2003151987A (ja) 半導体基板、及び、半導体基板の製造方法
US9153658B2 (en) Semiconductor device and method of manufacturing the same
CN111540670A (zh) 晶圆的湿法清洗方法及半导体器件的制造方法
US20130183821A1 (en) Method for manufacturing double-layer polysilicon gate
CN115020200A (zh) 一种改善超厚厚度外延边缘缺陷的300mm基板的制备方法
CN111883418B (zh) 半导体结构的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant