[go: up one dir, main page]

CN116343874B - 反熔丝存储器及其控制方法 - Google Patents

反熔丝存储器及其控制方法 Download PDF

Info

Publication number
CN116343874B
CN116343874B CN202111602083.8A CN202111602083A CN116343874B CN 116343874 B CN116343874 B CN 116343874B CN 202111602083 A CN202111602083 A CN 202111602083A CN 116343874 B CN116343874 B CN 116343874B
Authority
CN
China
Prior art keywords
pulse signal
signal
response
programming
fuse memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111602083.8A
Other languages
English (en)
Other versions
CN116343874A (zh
Inventor
季汝敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111602083.8A priority Critical patent/CN116343874B/zh
Priority to US17/712,070 priority patent/US11894082B2/en
Publication of CN116343874A publication Critical patent/CN116343874A/zh
Application granted granted Critical
Publication of CN116343874B publication Critical patent/CN116343874B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

本公开实施例涉及半导体技术领域，提供一种反熔丝存储器及其控制方法，反熔丝存储器被配置为，基于行选通信号生成编程脉冲信号，反熔丝存储阵列的字线接收行选通信号，反熔丝存储器阵列应于编程脉冲信号进行编程。本公开实施例至少有利于提高从反熔丝存储阵列读出数据的准确性，以及提高反熔丝存储器的良品率。

Description

反熔丝存储器及其控制方法
技术领域
本公开实施例涉及半导体技术领域，特别涉及一种反熔丝存储器及其控制方法。
背景技术
反熔丝存储器(Anti-fuse)可以通过反熔丝存储单元阵列实现，反熔丝存储单元的栅氧介质在施加高压后会发生击穿，击穿后通路的阻抗减小；通过检测击穿后的通路电阻状态可以读出反熔丝存储单元所存储的信息。
然而，传统上对于反熔丝存储器的编程是在反熔丝存储单元的两端施加编程高压，在整个编程过程中，编程高压电平始终保持不变，在编程高压维持一段时间后，反熔丝存储单元被击穿处于低阻状态，然而低阻状态下的电阻仍较高，仍会影响从反熔丝存储单元中读取的信息的准确性。
发明内容
本公开实施例提供一种反熔丝存储器及其控制方法，至少有利于提高反熔丝存储器读出数据的准确性，以及提高反熔丝存储器的良品率。
根据本公开一些实施例，本公开实施例一方面提供一种反熔丝存储器，所述反熔丝存储器被配置为，基于行选通信号生成编程脉冲信号，所述反熔丝存储阵列的字线接收所述行选通信号，所述反熔丝存储阵列响应于所述编程脉冲信号进行编程。
在一些实施例中，所述反熔丝存储器还被配置为，基于所述行选通信号生成占空比可调的所述编程脉冲信号。
在一些实施例中，所述反熔丝存储器还被配置为，基于所述行选通信号以及基准脉冲信号，生成所述编程脉冲信号。
在一些实施例中，所述基准脉冲信号为内部时钟信号。
在一些实施例中，所述反熔丝存储器包括：基准脉冲信号产生模块，被配置为，输出占空比可调的所述基准脉冲信号。
在一些实施例中，所述反熔丝存储器包括：脉冲信号产生模块，所述脉冲信号产生模块接收所述行选通信号，并生成所述编程脉冲信号。
在一些实施例中，所述脉冲信号产生模块包括：信号产生单元，所述信号产生单元响应于所述行选通信号输出初始脉冲信号；电平转换器，所述电平转换器用于对所述初始脉冲信号进行电平转换，以生成并输出所述编程脉冲信号，且所述编程脉冲信号的电平值大于所述初始脉冲信号的电平值。
在一些实施例中，所述信号产生单元同时响应于所述行选通信号以及基准脉冲信号，以输出所述初始脉冲信号。
在一些实施例中，所述基准脉冲信号的占空比可调。
在一些实施例中，所述信号产生单元包括：环形振荡电路，且所述行选通信号为所述环形振荡电路的使能信号，所述环形振荡电路的输出端输出所述初始脉冲信号。
在一些实施例中，所述环形振荡电路被配置为，输出占空比可调的所述初始脉冲信号。
在一些实施例中，所述环形振荡电路包括：比较电路，所述比较电路的输出端输出所述初始脉冲信号；上拉模块，连接在工作电源与所述比较电路的输入端之间，响应于所述行选通信号以及所述比较电路输出的第一电平信号导通，以第一速率上拉所述比较电路的输入端的电压，且所述第一速率可调；下拉模块，连接在地端与所述比较电路的输入端之间，响应于所述行选通信号以及所述比较电路输出的第二电平信号导通，以第二速率下拉所述比较电路的输入端的电压，且所述第二速率可调，所述第一电平信号与所述第二电平信号的电平值不同。
在一些实施例中，所述上拉模块包括第一电流源以及第一开关模块，所述第一开关模块连接在所述第一电流源与所述比较电路的输入端之间，且所述第一开关模块响应于所述行选通信号和所述第一电平信号导通；所述下拉模块包括第二电流源以及第二开关模块，所述第二开关模块连接在所述第二电流源与所述比较电路的输入端之间，且所述第二开关模块响应于所述行选通信号和所述第二电平信号导通，且所述第一电流源和/或所述第二电流源的电流大小可调。
在一些实施例中，所述比较电路包括比较器以及与所述比较器串联的第二反相器，所述第二反相器的输出端输出所述初始脉冲信号；所述第一开关模块包括串联的第一开关管和第二开关管，所述第一电流源连接在所述第一开关管与工作电源之间，所述第二开关管的控制端连接所述第二反相器的输出端，所述第一开关管响应于所述行选通信号导通；所述第二开关模块包括串联的第三开关管和第四开关管，所述第二电流源连接在所述第四开关管与地端之间，所述第三开关管的控制端连接所述第二反相器的输出端，所述第四开关管响应于所述行选通信号导通。
在一些实施例中，所述反熔丝存储器还包括：电流调整模块，被配置为，调整所述第一电流源和/或所述第二电流源的电流大小。
根据本公开一些实施例，本公开实施例另一方面还提供一种反熔丝存储器的控制方法，包括：响应于行选通信号生成编程脉冲信号；响应于所述编程脉冲信号进行编程。
在一些实施例中，所述响应于所述行选通信号生成编程脉冲信号，包括：同时响应于所述行选通信号以及基准脉冲信号，生成所述编程脉冲信号，且所述基准脉冲信号的占空比可调。
在一些实施例中，所述响应于所述行选通信号生成编程脉冲信号，包括：响应于所述行选通信号，生成占空比可调的所述编程脉冲信号。
本公开实施例提供的技术方案具有以下优点：
反熔丝存储阵列的字线接收行选通信号并基于行选通信号生成编程脉冲信号，而且，反熔丝存储阵列响应于编程脉冲信号进行编程，如此，反熔丝存储单元在整个编程过程中，编程电压的电平值周期性变化，避免反熔丝存储单元被击穿后出现过热问题，有利于降低反熔丝存储阵列受损伤的概率，以及有利于降低反熔丝存储单元被击穿处于低阻状态下的电阻，从而有利于提高对反熔丝存储单元进行读取时的成功率，以提高从反熔丝存储单元读出数据的准确性，以及提高反熔丝存储器的良品率。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领缺普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种反熔丝存储电路的电路结构示意图；
图2为本公开一实施例提供的反熔丝存储器的一种功能模块结构示意图；
图3为编程电压信号为直流信号或脉冲信号时对反熔丝存储阵列进行测试得到的曲线图；
图4为本公开一实施例提供的反熔丝存储器的另一种功能模块结构示意图；
图5至图11为本公开一实施例提供的反熔丝存储器的7种结构示意图。
具体实施方式
由背景技术可知，从反熔丝存储阵列中读取的信息的准确性有待提高。
图1为一种反熔丝存储电路的电路结构示意图。
参考图1，反熔丝存储器包括：
反熔丝存储阵列，包括多个反熔丝存储单元10，反熔丝存储单元10接收编程电压信号导通，以FsBln0、FsBln1、FsBln2……或FsBlnN对编程电压信号进行标示，反熔丝存储单元10通过栅极氧化层是否被击穿来表征存储的1bit数据。需要说明的是，以接收“FsBln0”的反熔丝存储单元10为例，其中“0”表征反熔丝存储单元10所连接的为第0字线；以接收“FsBln2”的反熔丝存储单元10为例，其中“2”表征反熔丝存储单元10所连接的为第2字线、“FsBlnN”中“N”表征接收“FsBlnN”的反熔丝存储单元10所连接的为第N字线。
多个位线，以BL0、BL1……BLN对各位线进行标示，反熔丝存储单元10连接在位线的延伸方向上，且反熔丝存储单元10通过第一开关管11连接位线。
其中，第一开关管11的栅极用于接收行选通信号，以XAdd0、XAdd1、XAdd2……或XAddN对行选通信号进行标示，源极或漏极的一端连接反熔丝存储单元10，另一端连接位线。需要说明的是，以接收“XAdd0”的第一开关管11为例，其中“0”表征第一开关管11所连接的为第0字线；以接收“XAdd2”的第一开关管11为例，其中“2”表征第一开关管11所连接的为第2字线、“XAddN”中“N”表征接收“XAddN”的第一开关管11所连接的为第N字线。需要说明的是，行选通信号用于选择导通被选中的第一开关管11所连接的字线，行选通信号即字线选通信号，用于在众多字线中，选择一条目标字线并导通目标字线上连接的第一开关管11。
第二开关管12，第二开关管12的栅极用于接收列选通信号，以YAdd0、YAdd1……或YAddN对列选通信号进行标示，源极或漏极的一端连接位线，另一端连接传输导线13。需要说明的是，以接收“YAdd0”的第二开关管12为例，其中“0”表征第二开关管12所连接的为位线BL0；以接收“YAdd1”的第二开关管12为例，其中“1”表征第二开关管12所连接的为位线BL1、“YAddN”中“N”表征接收“YAddN”的第二开关管12所连接的为位线BLN。需要说明的是，列选通信号用于选择导通被选中的第二开关管12所连接的位线，列选通信号即位线选通信号，用于在众多位线中，选择一条目标位线并导通目标位线上连接的第二开关管12。
预充电电路14，连接在位线的延伸方向上，预充电电路14用于根据预充电信号对位线进行预充电至预充电电压。
第三开关管15，源极或漏极的一端连接传输导线13，另一端接地，栅极用于接收放电信号ZAdd，用于根据放电信号ZAdd，对传输导线13中的电荷进行放电。
下面以接收“FsBlnN”的反熔丝存储单元10为例，对图1提供的反熔丝存储电路的工作原理进行详细说明，具体如下：
第一开关管11基于“XAddN”导通，第二开关管12基于“YAdd0”导通，则可以选中通过第一开关管11与位线BL0电连接的接收“FsBlnN”的反熔丝存储单元10。在数据编程阶段，在该接收“FsBlnN”的反熔丝存储单元10基于“FsBlnN”进行编程的过程中，第三开关管15基于“ZAdd”导通，通过第三开关管15泄放传输导线13中的电荷，并使得反熔丝存储单元10源端的电压处于低电平，以保证对该接收“FsBlnN”的反熔丝存储单元10数据编程的准确性；在数据读出阶段，第三开关管15基于“ZAdd”关断，预充电电路14接收预充电信号对位线进行预充电至预充电电压，此时传输导线13与预充电电路14电连接，从而被预充到预充电电压，以读取该接收“FsBlnN”的反熔丝存储单元10中存储的数据；此外，预充电电路14还用于为位线充电，以避免与目标反熔丝存储单元10接收同一编程信号的其他反熔丝存储单元10被击穿，具体地，目标反熔丝存储单元10为待编程的反熔丝存储单元，在对目标反熔丝存储单元10进行编程之前，将目标反熔丝存储单元10连接的位线(例如BL1)电平下拉至低电平，以保证目标反熔丝存储单元10在编程电压下具有较大的栅源压差，以实现有效编程，同时，将其他位线(例如BL1和BL2)预充电至预设电平，避免接收同一编程信号的其他反熔丝存储单元10因具有较大的栅源压差而击穿。
然而，经分析发现，在编程过程中，在反熔丝存储阵列的各个反熔丝存储单元10上施加的是编程电压信号一直为一高电平，并且高电平维持的时长也是相同的。由于反熔丝存储单元10存在不均匀的问题，即不同的反熔丝存储单元10的电学性能存在差异，这导致各反熔丝存储单元10的绝缘电介质层在相同电压作用下被击穿所需的时间是不同的，而施加在各反熔丝存储单元10上的高电平维持的时长相同，对于绝缘电介质层已经被击穿的反熔丝存储单元10，如果继续施加电平不变的编程电压，会导致该反熔丝存储单元10迅速出现过热现象，容易导致该反熔丝存储单元10出现故障，以及容易导致该反熔丝存储单元10被击穿处于低阻状态下的电阻较大，从而降低从反熔丝存储单元10读出数据的准确性，和降低反熔丝存储器的良品率。
本公开实施提供一种反熔丝存储器及其控制方法，反熔丝存储器接收行选通信号并基于行选通信号生成编程脉冲信号，并响应于编程脉冲信号进行编程，如此，反熔丝存储单元在整个编程过程中，编程电压的电平值周期性变化，避免反熔丝存储单元被击穿后出现过热问题，一方面，有利于降低反熔丝存储单元受损伤的概率，以提高反熔丝存储器的良品率；另一方面，有利于降低反熔丝存储单元被击穿处于低阻状态下的电阻，从而有利于提高对反熔丝存储单元进行读取时的成功率，以提高从反熔丝存储器读出数据的准确性。
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
本公开一实施例提供一种反熔丝存储器，以下将结合附图对本公开一实施例提供的反熔丝存储器进行详细说明。图2为本公开一实施例提供的反熔丝存储器的一种功能模块结构示意图；图3为编程电压信号为直流信号或脉冲信号时对反熔丝存储阵列进行测试得到的曲线图；4为本公开一实施例提供的反熔丝存储器的另一种功能模块结构示意图；图5至图11为本公开一实施例提供的反熔丝存储器的7种结构示意图。
本公开实施例中，参考图2，反熔丝存储器被配置为：基于行选通信号100a生成编程脉冲信号100b，反熔丝存储阵列100的字线WL接收行选通信号100a，反熔丝存储阵列100响应于编程脉冲信号100b进行编程。
需要说明的是，反熔丝存储阵列100包括多个反熔丝存储单元，反熔丝存储单元通过栅极氧化层是否被击穿来表征存储的1bit数据，对反熔丝存储阵列100进行编程即表征对反熔丝存储阵列100中的目标反熔丝存储单元进行编程。若反熔丝存储阵列100响应于编程脉冲信号100b进行编程，对于某一反熔丝存储单元而言，在该反熔丝存储单元的整个编程过程中，施加于该反熔丝存储单元栅极处的编程电压的电平值周期性变化，避免该反熔丝存储单元被击穿后出现过热问题，一方面，有利于降低该反熔丝存储单元受损伤的概率，以提高该反熔丝存储单元的良品率，从而有利于提高反熔丝存储器的良品率；另一方面，有利于降低该反熔丝存储单元被击穿处于低阻状态下的电阻，从而有利于提高对该反熔丝存储单元存储的数据进行读取时的成功率，以提高反熔丝存储阵列100整体读出数据的准确性。
参考图3，图3为编程电压信号为直流信号或脉冲信号时对反熔丝存储阵列进行测试得到的曲线图，其中，曲线a为编程电压信号为直流信号时，被编程的反熔丝存储单元的测试电流与对应的反熔丝存储单元的数量之间的关系曲线图，曲线b为编程电压信号为脉冲信号时，被编程的反熔丝存储单元的测试电流与对应的反熔丝存储单元的数量之间的关系曲线图。需要说明的是，脉冲信号即为编程脉冲信号100b。
参考图3可知，在对相同数量的反熔丝存储单元进行编程时，反熔丝存储单元响应于编程脉冲信号100b进行编程后的平均测试电流大于反熔丝存储单元响应于直流信号进行编程后的平均测试电流，也就是说，采用编程脉冲信号100b对反熔丝存储单元进行编程，有利于降低反熔丝存储单元被击穿处于低阻状态下的电阻，从而有利于提高反熔丝存储单元读取数据的准确性。在进行编程后，通过向反熔丝存储单元原栅极施加预设测试电压，可得到对应的测试电流，可以理解的是，反熔丝存储单元被击穿后的电阻越小，测试电流越大，换句话说，平均测试电流越大，被击穿后的平均电阻越小，读取准确性越高。
在一些实施例中，反熔丝存储器还可以被配置为，基于行选通信号100a生成占空比可调的编程脉冲信号100b。
由于工艺等一些不可避免的差异或者人为设置，不同反熔丝存储单元存在不均匀的问题，即不同的反熔丝存储单元的电学性能存在差异，这导致各反熔丝存储单元的绝缘电介质层在相同电压作用下被击穿所需的时间是不同的，通过调节编程脉冲信号100b的占空比控制基于该编程脉冲信号100b进行编程的反熔丝存储单元被击穿所需要经历的时间，以满足电学性能不同的反熔丝存储单元均能基于编程脉冲信号进行编程，从而有利于从反熔丝存储单元读出数据的准确性，以及提高反熔丝存储器的良品率。
在一些实施例中，参考图4，反熔丝存储器还可以被配置为，基于行选通信号100a以及基准脉冲信号100d，生成编程脉冲信号100b。
需要说明的是，在一些例子中，编程脉冲信号100b的占空比可调；在另一些例子中，编程脉冲信号100b的占空比也可以为固定值。
其中，关于如何基于行选通信号100a以及基准脉冲信号100d生成占空比可调的编程脉冲信号100b，以下通过两种实施例对其进行详细说明。
在一些例子中，基准脉冲信号100d的占空比可调，从而使得基于行选通信号100a和基准脉冲信号100d生成的编程脉冲信号100b的占空比可调；在又一些例子中，基准脉冲信号100d的占空比不变，直接对编程脉冲信号100b的占空比进行调节。
其中，可以通过以下两种实施例对如何产生基准脉冲信号100d进行详细的说明。
在一些实施例中，基准脉冲信号100d可以为内部时钟信号。可以理解的是，内部时钟信号可以是反熔丝存储器内已有的模块产生的时钟信号，用于作为基准脉冲信号100d以和行选通信号100a配合使用，生成编程脉冲信号100b，如此，无需额外提供时钟信号产生模块，有利于降低反熔丝存储器的制备成本。
在另一些实施例中，反熔丝存储器可以包括：基准脉冲信号产生模块(未图示)，被配置为，输出占空比可调的基准脉冲信号100d。由于编程脉冲信号100b是基于行选通信号100a以及基准脉冲信号100d生成的，若基准脉冲信号100d的占空比可调，则编程脉冲信号100b的占空比也可以通过调节基准脉冲信号100d的占空比而得到调节，以满足电学性能不同的反熔丝存储单元均能基于编程脉冲信号100b进行编程，从而有利于提高从反熔丝存储阵列读出数据的准确性，以及提高反熔丝存储器的良品率。
以下结合图2以及图5至图11对反熔丝存储器的具体构造进行详细说明。
参考图2，反熔丝存储器包括：脉冲信号产生模块110，脉冲信号产生模块110接收行选通信号100a，并生成编程脉冲信号100b。如此，反熔丝存储阵列100在整个编程过程中，基于编程脉冲信号100b形成的编程电压的电平值周期性变化，避免反熔丝存储单元被击穿后出现过热问题，从而有利于提高从反熔丝存储单元读出数据的准确性，以及提高反熔丝存储器的良品率。
在一些实施例中，参考图5，脉冲信号产生模块110包括：信号产生单元101，信号产生单元101响应于行选通信号100a输出初始脉冲信号100c；电平转换器102，电平转换器102用于对初始脉冲信号100c进行电平转换，以生成并输出编程脉冲信号100b，且编程脉冲信号100b的电平值大于初始脉冲信号100c的电平值。
通过电平转换器102调节初始脉冲信号100c的电平峰值，从而得到电平峰值更高的编程脉冲信号100b，即，使得编程脉冲信号100b处于高压电源域，以使得基于编程脉冲信号100b形成的编程电压更高，有利于确保反熔丝存储器中需要进行编程的反熔丝存储单元被击穿，以提高对反熔丝存储器进行读取时的成功率。在一个例子中，初始脉冲信号100c通过电平转换器102转换生成编程脉冲信号100b后，可以使得基于编程脉冲信号100b形成的编程电压的最高电压达到6V。
其中，若行选通信号100a为高电平，编程脉冲信号100b即为一个高压脉冲信号，使用该编程脉冲信号100b对反熔丝存储器中某一反熔丝存储单元进行编程时，有利于降低该反熔丝存储单元被击穿处于低阻状态下的电阻，从而有利于提高对该反熔丝存储单元进行读取时的成功率，以提高对反熔丝存储器的编程效果；若行选通信号100a为低电平，表示对该反熔丝存储单元的编程结束，此时编程脉冲信号100b也处于低电平，停止对该反熔丝存储单元施加高压，避免该反熔丝存储单元出现过热问题。
关于信号产生单元101的具体构造，以下将通过两种实施例对其进行详细的说明。
在一些实施例中，参考图6，信号产生单元101可以同时响应于行选通信号100a以及基准脉冲信号100d，以输出初始脉冲信号100c。
其中，基准脉冲信号100d的占空比可调。由于初始脉冲信号100c是基于行选通信号100a以及基准脉冲信号100d生成的，若基准脉冲信号100d的占空比可调，则初始脉冲信号100c的占空比也可以通过调节基准脉冲信号100d的占空比而得到调节，后续初始脉冲信号100c通过电平转换器102转换生成编程脉冲信号100b，则编程脉冲信号100b的占空比也可调，以满足电学性能不同的反熔丝存储单元均能基于编程脉冲信号100b进行编程，从而有利于提高从反熔丝存储器读出数据的准确性，以及提高反熔丝存储器的良品率。
在一些实施例中，参考图7，信号产生单元101(参考图6)可以包括与门电路103，与门电路103的一输入端接收行选通信号100a，另一输入端接收基准脉冲信号100d，与门电路103的输出端输出初始脉冲信号100c。
其中，继续参考图7，与门电路103可以包括：与非门113，与非门113两个输入端分别接收行选通信号100a以及基准脉冲信号100d；第一反相器123，与非门113的输出端与第一反相器123的输入端连接。其中，与非门113和第一反相器123共同作用，实现对行选通信号100a和基准脉冲信号100d的逻辑与运算，以形成初始脉冲信号100c。
需要说明的是，图7中仅以与非门113与第一反相器123串联实现与门电路103的逻辑与运算为示例，在实际应用中，能够实现逻辑与运算并同时接收两种信号的电路均可以作为本公开实施例中的与门电路103，即本公开实施例对与门电路103的具体表现形式不做限制。
在另一些实施例中，参考图8，信号产生单元101(参考图6)可以包括：环形振荡电路104，且行选通信号100a为环形振荡电路104的使能信号，环形振荡电路104的输出端输出初始脉冲信号100c。如此，反熔丝存储器可以仅基于行选通信号100a生成占空比可调的编程脉冲信号100b。
其中，环形振荡电路104可以被配置为，输出占空比可调的初始脉冲信号100c，即环形振荡电路104的振荡速率可调，由于初始脉冲信号100c的占空比可调节，则后续初始脉冲信号100c通过电平转换器102转换生成的编程脉冲信号100b的占空比也可调，以满足电学性能不同的反熔丝存储单元均能基于编程脉冲信号100b进行编程，从而有利于提高从反熔丝存储器读出数据的准确性，以及提高反熔丝存储器的良品率。
在一些实施例中，继续参考图8，环形振荡电路104包括：比较电路114，比较电路114的输出端输出初始脉冲信号100c；上拉模块124，连接在工作电源134与比较电路114的输入端之间，响应于行选通信号100a以及比较电路114输出的第一电平信号114a导通，以第一速率上拉比较电路114的输入端的电压，且第一速率可调；下拉模块144，连接在地端154与比较电路114的输入端之间，响应于行选通信号100a以及比较电路114输出的第二电平信号114b导通，以第二速率下拉比较电路114的输入端的电压，且第二速率可调，第一电平信号114a与第二电平信号114b的电平值不同。
可以理解的是，在对反熔丝存储器的某一反熔丝存储单元进行编程时，行选通信号100a为高电平，上拉模块124基于行选通信号100a以及第一电平信号114a导通，以将工作电源134的工作电压VDD以第一速率传输至比较电路114的输入端，上拉比较电路114的输入端的电压，此时，下拉模块144基于行选通信号100a以及第一电平信号114a处于断开状态；在比较电路114的输入端的电压上拉至第一预设值时，比较电路114的输出端输出第二电平信号114b；然后，下拉模块144基于行选通信号100a以及第二电平信号114b导通，以将地端154的电压以第二速率传输至比较电路114的输入端，下拉比较电路114的输入端的电压，此时，上拉模块124基于行选通信号100a以及第二电平信号114b处于断开状态；在比较电路114的输入端的电压下拉至第二预设值时，比较电路114的输出端输出第一电平信号114a，再次将上拉模块124导通……如此循环往复，从而使得环形振荡电路104基于行选通信号100a生成初始脉冲信号100c。此外，由于第一速率可调和第二速率可调，则比较电路114的输出端输出第二电平信号114b和输出第二电平信号114b之间的时间差可调，以实现对比较电路114的输出端输出的初始脉冲信号100c的占空比的调节。
其中，第一电平信号114a的电平值低于第二电平信号114b的电平值，第一预设值高于第二预设值，在实际应用中，第一电平信号114a的电平值也可以高于第二电平信号114b的电平值。通过设置具有第一预设值和第二预设值的比较电路114，有利于延长初始脉冲信号100c的周期长度，避免过高的编程脉冲频率导致反熔丝单元过热，保证反熔丝单元的击穿后电阻较小以及保证反熔丝单元的电阻测量准确性。
在一些实施例中，参考图9，上拉模块114可以包括第一电流源164以及第一开关模块174，第一开关模块174连接在第一电流源164与比较电路114的输入端之间，且第一开关模块174响应于行选通信号100a和第一电平信号114a导通；下拉模块144包括第二电流源184以及第二开关模块194，第二开关模块194连接在第二电流源184与比较电路114的输入端之间，且第二开关模块194响应于行选通信号100a和第二电平信号114b导通，且第一电流源164和/或第二电流源184的电流大小可调。
如此，可以通过调节第一电流源164的电流大小，实现对第一速率的调节，即通过调节第一电流源164的电流大小，调节第一开关模块174导通时上拉比较电路114的输入端的电压至第一预设值所需要的时间；通过调节第二电流源184的电流大小，实现对第二速率的调节，即通过调节第二电流源184的电流大小，调节第二开关模块194导通时下拉比较电路114的输入端的电压至第二预设值所需要的时间，从而实现对比较电路114的输出端输出的初始脉冲信号100c的占空比的调节。
其中，反熔丝存储器还可以包括：电流调整模块(图中未示出)，被配置为，调整第一电流源164和/或第二电流源184的电流大小。
在一些实施例中，参考图10，比较电路114包括比较器105以及与比较器105串联的第二反相器115，第二反相器115的输出端输出初始脉冲信号100c；第一开关模块174包括串联的第一开关管125和第二开关管135，第一电流源164连接在第一开关管125与工作电源VDD之间，第二开关管135的控制端连接第二反相器115的输出端，第一开关管125响应于行选通信号100a导通；第二开关模块194包括串联的第三开关管145和第四开关管155，第二电流源184连接在第四开关管155与地端之间，第三开关管145的控制端连接第二反相器115的输出端，第四开关管155响应于行选通信号100a导通。
其中，若对反熔丝存储器的某一反熔丝存储单元进行编程，则行选通信号100a为环形振荡电路104的使能信号，第一开关管125和第四开关管155响应于行选通信号100a处于导通状态，若第二反相器115的输出端输出第一电平信号114a(参考图9)，则第二开关管135基于行选通信号100a和第一电平信号114a导通，第三开关管145基于行选通信号100a和第一电平信号114a截止，第一电流源164以第一速率上拉比较器105的输入端的电压至第一预设值；若第二反相器115的输出端输出第二电平信号114b(参考图9)，则第二开关管135基于行选通信号100a和第二电平信号114b截止，第三开关管145基于行选通信号100a和第二电平信号114b导通，第二电流源184以第二速率下拉比较器105的输入端的电压至第二预设值。
可以理解的是，比较器105可以被配置为：在第一开关管125和第二开关管135均导通，且比较器105的输入端的电压上升至第一预设值时导通，并将比较器105的输入端接收到的电信号反相后，传输给第二反相器115的输入端，第二反相器115将电信号再次进行反相后输出第一电平信号114a；或者，在第三开关管145和第四开关管155均导通，且比较器105的输入端的电压下降至第二预设值时导通，并将比较器105的输入端接收到的电信号反相后，传输给第二反相器115的输入端，第二反相器115将电信号再次进行反相后输出第二电平信号114b。如此，可以实现第二反相器115的输出端周期性地输出第一电平信号114a和第二电平信号114b，从而实现第二开关管135和第三开关管145的交替式导通，以使得环形振荡电路104的输出端输出初始脉冲信号100c，且通过调节第一速率和第二速率可以形成占空比可调的初始脉冲信号100c。
需要说明的是，继续参考图10，环形振荡电路104还可以包括：充放电模块165，充放电模块165的一端与比较电路114的输入端电连接，充放电模块165的另一端与地端电连接。其中，若第一开关管125和第二开关管135均导通，充放电模块165通过导通的第一开关管125和第二开关管135与工作电源电连接处于充电状态，以延长比较电路114的输入端的电压被上拉至第一预设值所需要的时间；若第三开关管145和第四开关管155均导通，充放电模块165通过导通的第三开关管145和第四开关管155与地端电连接处于放电状态，以延长比较电路114的输入端的电压被下拉至第二预设值所需要的时间。通过设置充放电模块165，有利于延长初始脉冲信号100c的周期长度，避免过高的编程脉冲频率导致反熔丝单元过热，保证反熔丝单元的击穿后电阻较小以及保证反熔丝单元的电阻测量准确性。可以理解的是，第一速率以及第二速率还受充放电模块165的充放电速率的影响。
在一个例子中，充放电模块165可以为电容值可变的电容，可以通过调节电容的电容值，实现对第一速率以及第二速率的调节。需要说明的是，图10中以充放电模块165为电容值可变的电容为示例，在实际应用中，充放电模块165也可以为其他能够实现充放电功能的电学器件，本公开实施例对充放电模块165的具体表现形式不做限制。
在一些实施例中，参考图11，环形振荡电路104(参考图10)还可以包括：第四反相器107，第四反相器107的输入端接收行选通信号100a，第四反相器107的输出端与第一开关管125的控制端连接。
其中，若第一电平信号114a的电平值低于第二电平信号114b的电平值，则第二开关管135可以为PMOS管，基于低电平，即第一电平信号114a导通，第三开关管可以为NMOS管，基于高电平，即第二电平信号114b导通。
此外，第一开关管125和第四开关管155基于行选通信号100a导通，在反熔丝存储器处于编程阶段时，行选通信号100a为高电平，参考图10，若第一开关管125控制端与行选通信号100a之间，以及第四开关管155与行选通信号100a之间均不具备反相器，则第一开关管125和第四开关管155可以为NMOS管，基于高电平，即行选通信号100a导通；参考图11，若第一开关管125控制端与行选通信号100a之间具备第四反相器107，以及第四开关管155与行选通信号100a之间不具备反相器，则第一开关管125可以为PMOS管，基于低电平，即行选通信号100a的反相信号导通，第四开关管155可以为NMOS管，基于高电平，即行选通信号100a导通。在实际应用中，若第一开关管125控制端与行选通信号100a之间以及第四开关管155与行选通信号100a之间均具备反相器，则第一开关管125和第四开关管155可以均为PMOS管，基于低电平，即行选通信号100a的反相信号导通；若第一开关管125控制端与行选通信号100a之间不具备反相器，以及第四开关管155与行选通信号100a之间具备反相器，则第一开关管125可以为NMOS管，基于高电平，即行选通信号100a导通，第四开关管155可以为PMOS管，基于低电平，即行选通信号100a的反相信号导通。
需要说明的是，图10和图11中仅以第一开关管125和第二开关管135串联实现第一开关模块174的功能为示例，在实际应用中，能够实现响应于行选通信号100a和第一电平信号114a导通的电路模块均可以作为本公开实施例中的第一开关模块174，即本公开实施例对第一开关模块174的具体表现形式不做限制；此外，图10和图11中仅以第三开关管145和第四开关管155串联实现第二开关模块194的功能为示例，在实际应用中，能够实现响应于行选通信号100a和第二电平信号114b导通的电路模块均可以作为本公开实施例中的第二开关模块194，即本公开实施例对第二开关模块194的具体表现形式不做限制。
在一些实施例中，参考图11，信号产生单元101(参考图6)还可以包括：缓冲电路106，缓冲电路106连接环形振荡电路104(参考图10)的输出端。
其中，缓冲电路106可以包括偶数个串联的第三反相器116。
由于第三反相器116具有较大的噪声容限、极高的输入电阻、极低的静态功耗以及对噪声和干扰不敏感等优点，且偶数个相串联的第三反相器116不会导致最终传输至电平转换器102(参考图7)输入端的初始脉冲信号100c反相，因而有利于降低初始脉冲信号100c在从环形振荡电路104输出端传输至电平转换器102输入端的过程中受到的干扰，从而进一步保证传输至电平转换器102输入端中的初始脉冲信号100c不失真，以确保后续基于初始脉冲信号100c形成的编程脉冲信号100b的准确性，从而有利于提高对反熔丝存储器进行读取时的成功率，以提高对反熔丝存储器的编程效果。
综上所述，反熔丝存储器在整个编程过程中，基于行选通信号100a生成的编程脉冲信号100b，有利于避免反熔丝存储器被击穿后出现过热问题，一方面，有利于降低反熔丝存储器受损伤的概率，以提高反熔丝存储器的良品率；另一方面，有利于降低反熔丝存储器被击穿处于低阻状态下的电阻，从而有利于提高对反熔丝存储器进行读取时的成功率，以提高从反熔丝存储器读出数据的准确性。
本公开另一实施例提供一种反熔丝存储器的控制方法，用于控制前述实施例提供的反熔丝存储器，以下将结合图2和图4对本公开另一实施例提供的反熔丝存储器的控制方法进行详细说明，与前述实施例相对应的部分，在此不做赘述。
参考图2，反熔丝存储器的控制方法包括：响应于行选通信号100a生成编程脉冲信号100b；响应于编程脉冲信号100b进行编程。如此，反熔丝存储器在整个编程过程中，基于编程脉冲信号100b形成的编程电压的电平值周期性变化，避免反熔丝存储器被击穿后出现过热问题，从而有利于提高从反熔丝存储器读出数据的准确性，以及提高反熔丝存储器的良品率。
在一些实施例中，参考图4，响应于行选通信号100a生成编程脉冲信号100b的步骤可以包括：同时响应于行选通信号100a以及基准脉冲信号100d，生成编程脉冲信号100b，且基准脉冲信号100d的占空比可调。由于基准脉冲信号100d的占空比可调，则编程脉冲信号100b的占空比也可以通过调节基准脉冲信号100d的占空比而得到调节。
在另一些实施例中，响应于行选通信号100a生成编程脉冲信号100b的步骤可以包括：响应于行选通信号100a，生成占空比可调的编程脉冲信号100b。
其中，基于行选通信号100a形成编程脉冲信号100b可以通过环形振荡电路104实现，具体的实现方式和前述实施例一样，在此不做赘述。
上述实施例中，编程脉冲信号100b的占空比可调，有利于满足电学性能不同的反熔丝存储单元均能基于编程脉冲信号100b进行编程，从而有利于提高从反熔丝存储器读出数据的准确性，以及提高反熔丝存储器的良品率。
综上所述，反熔丝存储器响应于行选通信号100a生成编程脉冲信号100b，并响应于编程脉冲信号100b进行编程，有利于避免反熔丝存储器被击穿后出现过热问题，一方面，有利于降低反熔丝存储器受损伤的概率，以提高反熔丝存储器的良品率；另一方面，有利于降低反熔丝存储器被击穿处于低阻状态下的电阻，从而有利于提高对反熔丝存储器进行读取时的成功率，以提高从反熔丝存储器读出数据的准确性。
本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开实施例的精神和范围。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各自更动与修改，因此本公开实施例的保护范围应当以权利要求限定的范围为准。

Claims (14)

1.一种反熔丝存储器，其特征在于，包括：
所述反熔丝存储器被配置为，基于行选通信号生成编程脉冲信号，反熔丝存储阵列的字线接收所述行选通信号，所述反熔丝存储阵列响应于所述编程脉冲信号进行编程；
所述反熔丝存储器还被配置为，基于所述行选通信号生成占空比可调的所述编程脉冲信号；
还包括：脉冲信号产生模块，所述脉冲信号产生模块接收所述行选通信号，并生成所述编程脉冲信号；
所述脉冲信号产生模块包括：
信号产生单元，所述信号产生单元响应于所述行选通信号输出初始脉冲信号；
电平转换器，所述电平转换器用于对所述初始脉冲信号进行电平转换，以生成并输出所述编程脉冲信号，且所述编程脉冲信号的电平值大于所述初始脉冲信号的电平值。
2.如权利要求1所述的反熔丝存储器，其特征在于，所述反熔丝存储器还被配置为，基于所述行选通信号以及基准脉冲信号，生成所述编程脉冲信号。
3.如权利要求2所述的反熔丝存储器，其特征在于，所述基准脉冲信号为内部时钟信号。
4.如权利要求2所述的反熔丝存储器，其特征在于，所述反熔丝存储器包括：基准脉冲信号产生模块，被配置为，输出占空比可调的所述基准脉冲信号。
5.如权利要求1所述的反熔丝存储器，其特征在于，所述信号产生单元同时响应于所述行选通信号以及基准脉冲信号，以输出所述初始脉冲信号。
6.如权利要求5所述的反熔丝存储器，其特征在于，所述基准脉冲信号的占空比可调。
7.如权利要求1所述的反熔丝存储器，其特征在于，所述信号产生单元包括：环形振荡电路，且所述行选通信号为所述环形振荡电路的使能信号，所述环形振荡电路的输出端输出所述初始脉冲信号。
8.如权利要求7所述的反熔丝存储器，其特征在于，所述环形振荡电路被配置为，输出占空比可调的所述初始脉冲信号。
9.如权利要求8所述的反熔丝存储器，其特征在于，所述环形振荡电路包括：
比较电路，所述比较电路的输出端输出所述初始脉冲信号；
上拉模块，连接在工作电源与所述比较电路的输入端之间，响应于所述行选通信号以及所述比较电路输出的第一电平信号导通，以第一速率上拉所述比较电路的输入端的电压，且所述第一速率可调；
下拉模块，连接在地端与所述比较电路的输入端之间，响应于所述行选通信号以及所述比较电路输出的第二电平信号导通，以第二速率下拉所述比较电路的输入端的电压，且所述第二速率可调，所述第一电平信号与所述第二电平信号的电平值不同。
10.如权利要求9所述的反熔丝存储器，其特征在于，所述上拉模块包括第一电流源以及第一开关模块，所述第一开关模块连接在所述第一电流源与所述比较电路的输入端之间，且所述第一开关模块响应于所述行选通信号和所述第一电平信号导通；
所述下拉模块包括第二电流源以及第二开关模块，所述第二开关模块连接在所述第二电流源与所述比较电路的输入端之间，且所述第二开关模块响应于所述行选通信号和所述第二电平信号导通，且所述第一电流源和/或所述第二电流源的电流大小可调。
11.如权利要求10所述的反熔丝存储器，其特征在于，所述比较电路包括比较器以及与所述比较器串联的第二反相器，所述第二反相器的输出端输出所述初始脉冲信号；
所述第一开关模块包括串联的第一开关管和第二开关管，所述第一电流源连接在所述第一开关管与工作电源之间，所述第二开关管的控制端连接所述第二反相器的输出端，所述第一开关管响应于所述行选通信号导通；
所述第二开关模块包括串联的第三开关管和第四开关管，所述第二电流源连接在所述第四开关管与地端之间，所述第三开关管的控制端连接所述第二反相器的输出端，所述第四开关管响应于所述行选通信号导通。
12.如权利要求10所述的反熔丝存储器，其特征在于，所述反熔丝存储器还包括：电流调整模块，被配置为，调整所述第一电流源和/或所述第二电流源的电流大小。
13.一种反熔丝存储器的控制方法，其特征在于，包括：
响应于行选通信号生成编程脉冲信号；
响应于所述编程脉冲信号进行编程；
所述响应于所述行选通信号生成编程脉冲信号，包括：响应于所述行选通信号，生成占空比可调的所述编程脉冲信号；
所述响应于所述行选通信号生成编程脉冲信号，还包括：响应于所述行选通信号，输出初始脉冲信号；对所述初始脉冲信号进行电平转换，以生成并输出所述编程脉冲信号，且所述编程脉冲信号的电压值大于初始脉冲信号的电压值。
14.如权利要求13所述的控制方法，其特征在于，所述响应于所述行选通信号生成编程脉冲信号，包括：同时响应于所述行选通信号以及基准脉冲信号，生成所述编程脉冲信号，且所述基准脉冲信号的占空比可调。
CN202111602083.8A 2021-12-24 2021-12-24 反熔丝存储器及其控制方法 Active CN116343874B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111602083.8A CN116343874B (zh) 2021-12-24 2021-12-24 反熔丝存储器及其控制方法
US17/712,070 US11894082B2 (en) 2021-12-24 2022-04-02 Anti-fuse memory and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111602083.8A CN116343874B (zh) 2021-12-24 2021-12-24 反熔丝存储器及其控制方法

Publications (2)

Publication Number Publication Date
CN116343874A CN116343874A (zh) 2023-06-27
CN116343874B true CN116343874B (zh) 2025-07-11

Family

ID=86877774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111602083.8A Active CN116343874B (zh) 2021-12-24 2021-12-24 反熔丝存储器及其控制方法

Country Status (2)

Country Link
US (1) US11894082B2 (zh)
CN (1) CN116343874B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311876A (zh) * 2013-06-20 2013-09-18 华为技术有限公司 一种供电熔丝告警电路及告警装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023431A (en) * 1996-10-03 2000-02-08 Micron Technology, Inc. Low current redundancy anti-fuse method and apparatus
KR100359855B1 (ko) * 1998-06-30 2003-01-15 주식회사 하이닉스반도체 가변전압발생기를이용한앤티퓨즈의프로그래밍회로
JP2000133717A (ja) * 1998-10-26 2000-05-12 Mitsubishi Electric Corp 半導体装置
KR100519512B1 (ko) * 1998-12-30 2005-11-25 주식회사 하이닉스반도체 앤티퓨즈를 이용한 저전력 칼럼 리페어 회로
US6766960B2 (en) 2001-10-17 2004-07-27 Kilopass Technologies, Inc. Smart card having memory using a breakdown phenomena in an ultra-thin dielectric
US6574129B1 (en) * 2002-04-30 2003-06-03 Hewlett-Packard Development Company, L.P. Resistive cross point memory cell arrays having a cross-couple latch sense amplifier
KR100757411B1 (ko) * 2006-02-03 2007-09-11 삼성전자주식회사 옵션 퓨즈 회로를 이용한 반도체 메모리 장치의 전압재설정 회로 및 그 방법
US9779832B1 (en) * 2016-12-07 2017-10-03 Sandisk Technologies Llc Pulsed control line biasing in memory
US11348625B2 (en) * 2019-06-04 2022-05-31 SK Hynix Inc. Enable signal generation circuit and semiconductor apparatus using the same
CN112071351B (zh) * 2020-08-31 2023-06-30 上海华虹宏力半导体制造有限公司 闪存编程操作方法和操作电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311876A (zh) * 2013-06-20 2013-09-18 华为技术有限公司 一种供电熔丝告警电路及告警装置

Also Published As

Publication number Publication date
US11894082B2 (en) 2024-02-06
CN116343874A (zh) 2023-06-27
US20230207030A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
US7881102B2 (en) Semiconductor device including resistance storage element
US7408483B2 (en) Apparatus and method of generating DBI signal in semiconductor memory apparatus
GB2184622A (en) Output buffer having limited rate-of-change of output current
WO1999031666A1 (en) High speed, noise immune, single ended sensing scheme for non-volatile memories
KR100287545B1 (ko) 불 휘발성 반도체 메모리 장치
US6577545B2 (en) Integrated circuit memory devices having efficient multi-row address test capability and methods of operating same
CN116343874B (zh) 反熔丝存储器及其控制方法
CN115602235B (zh) 反熔丝存储电路
CN115881187A (zh) 一种存内计算读出电路
US20240395312A1 (en) Word line booster circuit and method
CN102568592B (zh) 非易失性存储器及其数据读取方法
US4392066A (en) Schmidt trigger circuit
CN111768807B (zh) 磁性随机存储单元的字线电源控制电路
US9830959B2 (en) Precharge circuitry for semiconductor memory device
CN109473140B (zh) 一种消除闪存编程干扰的电路
CN105261388B (zh) 振荡器和包括该振荡器的存储器装置
US5461334A (en) Address transition detector circuit and method of driving same
CN101504863B (zh) 存储器与抑制存储器漏电流能量损耗的方法
US6654300B2 (en) Semiconductor memory device having internal circuit screening function
US7236038B2 (en) Pulse generator and method for pulse generation thereof
CN113948144A (zh) 反熔丝存储单元状态检测电路及存储器
CN116013395B (zh) 测试方法以及测试电路
CN113948142A (zh) 反熔丝存储单元状态检测电路及存储器
KR0139493B1 (ko) 비트라인 프리차아지전압 발생회로
KR890004206B1 (ko) 반도체 메모리 장치의 펄스 발생기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant