[go: up one dir, main page]

CN116075936A - 包括用于电子器件的非线性部件的电路 - Google Patents

包括用于电子器件的非线性部件的电路 Download PDF

Info

Publication number
CN116075936A
CN116075936A CN202180057535.0A CN202180057535A CN116075936A CN 116075936 A CN116075936 A CN 116075936A CN 202180057535 A CN202180057535 A CN 202180057535A CN 116075936 A CN116075936 A CN 116075936A
Authority
CN
China
Prior art keywords
electrode
region
metal
coupled
amorphous metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180057535.0A
Other languages
English (en)
Inventor
肖恩·威廉·缪尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amorphyx Inc
Original Assignee
Amorphyx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amorphyx Inc filed Critical Amorphyx Inc
Publication of CN116075936A publication Critical patent/CN116075936A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/088—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开涉及可以形成在柔性基板上的显示电路系统。该电路系统包括分压器，该分压器由第一和第二非线性电阻型器件或以二极管构造耦接的第一和第二晶体管形成。该电路系统包括耦接到分压器的驱动薄膜晶体管。非线性电阻型器件可以包括为非晶金属或晶体金属的下电极。以二极管构造耦接的第一和第二晶体管可以具有作为非晶金属的下电极。上电极可以是晶体金属。驱动薄膜晶体管可以具有作为非晶或晶体金属的下电极。

Description

包括用于电子器件的非线性部件的电路
【技术领域】
本公开涉及用于控制晶体管的开关的电路系统(circuitry)，并且更具体地，涉及用于控制包括晶体管的显示器件和其他电子器件的操作的电路系统。
【背景技术】
一些电子器件中设置的部件执行各种功能。例如，显示器件包括作为显示器中的像素的一部分的发光元件(例如，有机发光二极管(OLED)、传统发光二极管(LED)或微型发光二极管(MLED))的阵列。控制电路系统耦接到发光元件以响应于信号来控制发光元件的操作状态以发射光。
需求已经驱使电路系统的设计具有越来越小的尺寸，同时还保持或改进性能水平。因此，部件的密度也增加了。在这些电子器件设计中，用作导体和上面形成电路的基板的材料通常是脆性和刚性的。增加的密度和刚度的组合导致固定的形状和形式。例如，在当前显示器件中，近年来像素的密度显著增加，提供了令人印象深刻的分辨率和对比度；然而，这种显示器件的形状和形式是固定的。
此外，包括电子器件中的部件(例如，像素)的电路系统的布局设计在至少一些方面已经有些停滞。显示器件中的控制电路系统可以包括一对开关部件，这对开关部件都用于生成用于操作相关部件发光或控制发光特性的信号。
【附图说明】
为了更好地理解实施方式，通过示例的方式参考附图。在附图中，相同的附图标记表示相似的元件或动作。附图中元件的尺寸和相对位置不一定按比例绘制。例如，这些元件中的一些可以被放大和定位以提高附图的易读性。
图1是根据本公开的实施方式的电子器件的电路的示意图；
图2和图3是根据一个或多个实施方式的包括非线性元件的电路的示意图；
图4和图5A至图5C是根据本公开的实施方式的图2的电路的第一布局的俯视图和截面图；
图6A至图6E是根据本公开的实施方式的图2的电路的布局的俯视图和截面图；
图7是根据一个或多个实施方式的形成包括非线性元件的电路的方法；
图8、图9A和图9B是根据本公开的实施方式的图2的电路的第三布局的穿过截面A-B线和截面C-D线的俯视图和截面图；
图10、图11A和图11B是根据本公开的实施方式的图2的电路的第四布局的穿过A-B线和C-D线的俯视图和截面图；
图12和图13A至图13C是根据本公开的实施方式的图2的电路的第五布局的俯视图和截面图；
图14至图18是图2的电路的另选实施方式的示意图；
图19是包括图4的电路阵列的电子器件的布局的俯视图；
图20A至图20C是根据本公开的实施方式的图2的电路的第二布局的俯视图和截面图；
图21A至图21C是本公开的另选实施方式的俯视图和截面图；
图22A至图22D是本公开的另选实施方式的俯视图和截面图；以及
图23A至图23D是本公开的另选实施方式的俯视图和截面图。
【具体实施方式】
本公开旨在各种实现方式中引入非晶金属以实现电子器件的操作的电路系统。电子器件的非限制性示例包括显示器件、平板计算机和智能电话。可以实现与电介质绝缘层结合使用的非晶金属层(例如非晶金属薄膜)，以用于在基于薄膜的控制电路系统中进行切换，而无某些标准控制电路系统的复杂性、密度或刚性。在基板上用非晶金属形成的器件的非限制性示例包括非晶金属非线性电阻器(AMNR)、非晶金属薄膜晶体管(AMTFT)、非晶金属电容器(AMC)和非晶金属热电子晶体管(AMHET)。
应当理解，尽管为了例示性目的描述了本公开的具体实施方式，但是在不脱离本公开的精神和范围的情况下可以进行各种修改。
在本说明书中，阐述了某些具体细节以便提供对所公开的主题的各个方面的透彻理解。然而，可以在没有这些具体细节的情况下实践所公开的主题。在一些实例中，未详细描述半导体处理的公知结构和方法，以避免使本公开的其它方面的描述模糊。
在整个说明书中对“一个实施方式”或“实施方式”的提及意味着结合该实施方式描述的特定特征、结构或特性被包括在至少一个实施方式中。因此，说明书通篇中各个地方出现短语“在一个实施方式中”或“在实施方式中”不必都涉及相同的方面。此外，特定特征、结构或特性可以以任意合适的方式组合在本公开的一个或多个方面中以提供进一步的实施方式。
本文使用的术语“交叠(overlap)”指的是至少第一构件和第二构件的布置，其中第一构件和第二构件中的一个位于第一构件和第二构件中的另一个之上。第一构件和第二构件可以彼此隔开，例如，第一构件和第二构件可以不接触，以被认为是交叠的。在没有表示相反情况的指示时，术语“交叠”或其变型不必意味着上述第一构件和第二构件中的具体一个在另一个上方。例如，“第一构件与第二构件交叠”可以理解为表示第一构件位于第二构件上方或者第二构件位于第一构件上方。
如本文使用的术语“区(region)”指的是制造工艺的步骤或操作期间形成的单片连续材料。在本公开的上下文中，相同或相似材料(例如金属)的第一区和第二区可以在单独的操作中形成，并且被不同材料的区分开。虽然相同或相似材料的过渡区可以连接第一区和第二区，但第一区和第二区不被认为是相同区。
本文使用的术语“控制端子(control terminal)”指的是具有特定电特性(例如电压、电流)的信号被施加到其以控制该端的晶体管的传导的端子。以非限制性示例的方式，术语“控制端子”可以被理解为指的是热电子晶体管(HET)或双极结晶体管(BJT)的基极端子，或者可以根据上下文被理解为指的是金属氧化物硅场效应晶体管(MOSFET)的栅极端子。
本文所公开的器件可以形成在各种基板(substrate)上。作为一个示例，显示器件可以包括形成在柔性基板上的像素阵列，并且各个像素包括具有非晶金属晶体管(amorphous metal transistor)的控制电路系统。所得到的显示器件相对于传统器件具有增加的柔性，传统器件可以形成在例如玻璃的刚性基板上或者可以包括使用晶体金属形成的部件。如本文所述，使用非晶金属形成的器件甚至可以沿着一个或多个维度弯曲，并且可以改变形状而不损坏电路系统。
此外，本公开的电路系统具有实现非线性器件的简化设计。如本文使用的术语“非线性(non-linear)”指的是元件输出的变化不与输入变化成正比的特性，或者二维空间中的直线未正确表示元件的响应的特性。在本公开的上下文中，例如，由于响应于电输入(例如电压)的变化而展现电输出(例如电流)的非线性变化，器件可以以“非线性”为特征。
本公开的电路结构被构造为包括在例如蜂窝式电话、电视及计算机监视器等各种显示器件中。显示器件可以具有刚性或柔性支撑物。不同的电路结构形成在基板上，或者支撑物可以被液晶层、图案化的氧化铟锡层、滤色器(color filter)和偏振器(polarizer)覆盖。本公开的晶体管结构中的一些可以被耦接为两端子器件(two terminal device)，以例如通过连接栅电极和漏极电极而作为非线性电阻二极管操作。这些晶体管可以作为薄膜二极管(thin-film diode)工作。
图1包括电路(circuit)100，电路100包括开关晶体管102和驱动晶体管104，它们被耦接以操作例如发光元件或像素元件(例如LED)或传感器元件的器件106。开关晶体管102具有耦接到第一线以施加第一信号的第一端子108。开关晶体管102的控制端子110耦接到第二线以施加第二信号。控制端子110是晶体管102的栅极端子(gate terminal)或基极端子(base terminal)。
开关晶体管102的第二端子112耦接到驱动晶体管104的控制端子114。驱动晶体管104的第一端子116耦接到第三线，在一些构造中其可以供电。器件106耦接在驱动晶体管104的第二端子118和第四线之间，第四线可以是接地或参考节点。在操作中，第一信号可以被施加到控制端子110，使得第一端子108处的第二信号通过开关晶体管102并且转变到驱动晶体管104的控制端子114。作为响应，第一端子116处提供的电力通过驱动晶体管104传导并施加到器件106，使得器件106工作，例如发射光。
图2包括根据一个或多个实施方式的具有非线性器件的电路(circuit)200。电路200耦接到部件202，并基于电路200接收的信号来控制部件的操作。电路200包括第一非线性器件204、第二非线性器件206、存储电容器208和驱动器件210。
第一非线性器件204和第二非线性器件206各包括一个或多个非晶金属非线性电阻器(AMNR)。如本文所用，术语AMNR是指包括非晶金属的第一区、直接与非晶金属的第一区交叠并接触的隧穿绝缘体材料的第二区、与第二区接触的一对导电电极的器件。
如本文所用，非晶金属是指具有非晶或无序原子结构(disordered atomicstructure)的一类金属。非晶金属是其原子结构缺乏表征晶体材料的长程周期性的固体材料。在非晶金属中，例如通过使熔融金属快速冷却来抑制晶面(crystalline plane)的形成。非晶金属可以包括几种不同类型的金属，其非限制性示例包括铝(Al)、钛(Ti)、锆(Zr)、镍(Ni)、铜(Cu)、钽(Ta)、硅(Si)和钨(W)。这种非晶金属的非限制性示例是铝化钛(TiAl3)、铜锆合金(例如CuxZry)、锆铜合金(例如美国第8,436,337号专利中所述的Zr55Cu30Al10Ni5)、钨-钽-铜合金(例如WxTayCuz)和钽-钨-硅合金(例如TaxWySiz)。非晶金属具有与晶体金属的电学性质不同的电学性质。例如，非晶金属材料的电阻率虽然仍被认为是导电的，但大于晶体对应材料的电阻率。非晶金属还具有比晶体金属更光滑的表面，如均方根(RMS)表面粗糙度测量值所指示的。
相反，术语“晶体金属(crystalline metal)”是指具有有序原子结构(orderedatomic structure)的常规金属，例如周期性排列(periodic arrangement)的组成原子。术语“金属”在没有改性剂的情况下或者除非在说明书中的上下文另有说明，否则可互换地是指晶体金属或非晶金属。例如，提及“金属区”可以排他地是指连续的非晶金属区或者排他地是指连续的晶体金属区，而不是包括与连续的晶体金属区接触的连续的非晶金属区的区。然而，应理解，晶体金属可指具有晶体原子结构的金属合金，且非晶金属可指具有无序原子结构的金属合金。
AMNR具有在若干方面优于传统薄膜电阻器的特性。作为示例，AMNR的电流响应与所施加电压的极性无关，对于其它薄膜电阻器来说不是这样的。这种极性无关性是由于存在两个电介质阻挡层(dielectric barrier)。各个阻挡层处的电荷载流子被强制以大致相反的方向隧穿(tunnel)。AMNR表现出双向隧穿(two-way tunneling)，因为响应于施加的电压，器件中的电荷载流子在两个方向隧穿所述阻挡层。即，在AMNR中，不管所施加电压的极性如何，隧穿都从上电极到下电极以及从下电极到上电极发生。这种极性对称的AMNR可以在例如液晶显示器(LCD)技术、OLED显示器技术和电磁传感器技术的许多应用中提供改进的信号控制。AMNR的进一步公开在2019年10月8日颁发的美国第10,438,841号专利中提供，其公开的全部内容通过引用并入本文。
第一非线性器件204和第二非线性器件206耦接到电路200中的节点212。第一非线性器件204(直接或间接)耦接到第一线214。第二非线性器件206耦接到第二线216。在一些实施方式中，第一非线性器件204和第二非线性器件206各包括作为节点212与第一线214或第二线216之间的阵列耦接的多个AMNR--例如，连续串联耦接于节点212与第二线216之间的两个或两个以上AMNR。第一线214和第二线216分别将第一电信号和第二电信号从一个或多个外部源(例如电路200外部的控制系统)耦接到第一非线性器件204和第二非线性器件206。
驱动装置210具有第一端子，该第一端子耦接至第三线218。驱动装置210的第二端子和部件202的第一端子耦接到节点220，其可以是相应元件的端子之间的直接耦接，或者可以包括端子之间的一个或多个导电连接。部件202的第二线耦接到第四线222。第三线218和第四线222中的一条线可以耦接到电源，并且另一条线可以耦接到接地或参考节点。存储电容器208包括耦接到第五线224的第一平板电极和耦接到节点212的第二平板电极。存储电容器208的第一平板电极和第二平板电极由一个或多个介电层隔开。驱动元件210电耦接至节点212。因此，第一非线性器件204和第二非线性器件206、存储电容器208以及驱动元件210各耦接到节点212。
驱动元件210包括半导体区(semiconductor region)，并且被构造为至少部分地基于提供给半导体区的电信号在第三线218和第四线222之间传导或传送电力。基于提供给第一线214、第二线216和第五线224的信号生成提供给半导体区的电信号。
驱动元件210在操作上类似于某些晶体管元件，例如金属氧化物半导体场效应晶体管(MOSFET)或双极结晶体管(BJT)。然而，在至少一些实施方式中，驱动元件210可以具有与常规晶体管元件可区分的一个或多个结构特征。例如，驱动元件210可以是非晶金属薄膜晶体管(AMTFT)或包括非晶金属区的非晶金属热电极晶体管(AMHET)。
电路200的设计和操作在各个方面与电路100的设计和操作是不同的。电路200不包括耦接到驱动元件210的晶体管，而电路100包括耦接到驱动晶体管104的开关晶体管102。电路200包括第一非线性器件204和第二非线性器件206，它们串联耦接在第一线214和第二线216之间。
在操作中，第一非线性器件204和第二非线性器件206基于施加到第一线214和第二线216的信号在节点212处提供电信号，用于控制驱动元件210。例如，作为在第一线214和第二线216上提供的信号的结果，第一非线性器件204和第二非线性器件206可以在第一模式下操作，在该第一模式下，第一线214和第二线216耦接到节点212。在第一模式下，第一非线性器件204和第二非线性器件206可以形成分压器，使得节点212处的电压在第一线214和第二线216上的电压之间。第一非线性器件204和第二非线性器件206可以在第二模式下工作，在该第二模式下，由于在第一线214和第二线216上提供的第二信号，所以第一线214和第二线216中的至少一个与节点212电去耦(electrically decoupled)。
第一非线性器件204和第二非线性器件206可以被操作以使存储电容器208存储和释放电能。存储电容器208可以在第一时间段期间存储经由第五线路224提供的电能。然后，在第二时间段期间，存储在存储电容器208中的至少一些电能可以被释放到驱动元件210的半导体区，使得驱动元件210向部件202供电。
图3示出了包括非线性器件的电路300的示意图以及电路200的更具体的实施方式。电路300包括LED 302、第一非线性器件304、第二非线性器件306、存储电容器308和AMTFT 310。
如本文所述，非线性器件是指通过交叠金属或金属合金区形成的多个AMNR。形成非线性器件的AMNR的至少一个金属区是非晶金属区。
第一非线性器件304耦接到节点312和第一选择线314。第二非线性器件306耦接到节点314和第二选择线316。存储电容器308耦接在节点312和提供对应于LED 302的工作状态的信号的数据线318之间。
AMTFT 310具有耦接到电源线322的第一端子320(例如漏极端子(drainterminal))，其使LED 302发射光。AMTFT具有耦接到LED 302的阳极的第二端子324(例如源极端子)。LED 302的阴极耦接至地326。AMTFT 310的栅极328耦接至节点312。
应当理解，电路300可以基于例如AMTFT 310构造(P型、N型)、LED 302的特性以及第一非线性器件304和第二非线性器件306的特性而不同地操作。在第一时间段期间，第一选择线314和第二选择线316接收具有不同值的第一信号和第二信号。作为示例，第一信号可以是具有正幅度(例如，+15VDC)的直流(DC)电压，并且第二信号可以是具有负幅度(例如，-15VDC)的DC电压。第一非线性器件304和第二非线性器件306基于第一信号和第二信号的相对特性在第一选择线314、第二选择线316与节点312之间传导电流，以控制节点312上的电压。例如，在第一信号和第二信号具有相反极性和相似幅度的情况下，节点312处的电压可以被维持在第一信号和第二信号之间的中点电压。
在第一时间段期间，同时将数据信号施加到数据线318。存储电容器308由于数据线318和节点312上的电压差而充电。在上述示例中，如果节点312维持在0VDC或其附近，则具有+5VDC电压电平的数据信号使存储电容器308在第一时间段期间充电。
在第二时间段期间，第一选择线(select line)314、第二选择线306和数据线318上的信号使AMTFT 310从电源线322传导电力并通过LED 302。在上述示例中，具有低于第一非线性器件304和第二非线性器件306的电导阈值的电压电平(例如，0VDC)的信号可以被施加到第一选择线314和第二选择线316。第一非线性器件304和第二非线性器件306将不在节点312与第一选择线314和第二选择线316之间传导电流，并且节点312的电压将相对于第一选择线314和第二选择线316浮动。
结合第二时间段期间第一选择线314和第二选择线316上的信号的跃迁，数据线318上的数据信号在第一时间期间跃迁到低于数据信号的电平。作为到栅极328的电流，使电容器308放电，该电流足以使AMTFT 310传导到LED 302。栅极328的阻抗足够高，使得LED302的发光特性可以在第二时间段期间保持相对恒定。
第一时间段可以足够短，使得可以控制LED 302的光发射，以使其对于人眼表现为恒定。电路300可以在上述第一时间段和第二时间段之间交替，以操作LED 302。电路300可以是排列成具有行和列的矩阵构造的像素元件阵列的单个像素元件。在这种构造中，第一选择线和第二选择线314可以沿着阵列的第一维度(例如列维度)延伸，且数据线318、电源线322和提供接地的线326可以沿着阵列的横向于第一维度的第二维度(例如行维度)延伸。可以在像素阵列内设置附加的选择线、电源线、地线和数据线，以选择性地寻址和写入数据到电路300周围的电路。
图4示出了用于实现根据所描述的实施方式的电路200或300的至少一部分的布局400。以非限制性示例的方式，部件的元件(例如，阳极、阴极)可以与布局400中的一个或多个区共面，或者可以堆叠在布局400的顶部上。布局400形成在非导电基板上(参见图5A至图5C)，并且布局400中所示的各个区具有指示该区位于基板上的层的交叉影线图案。
布局400包括沿着第一方向延伸的第一电源线(power line)402、第一选择线404和第二选择线406。所参考的第一方向是如图所示的电路的侧边缘之间的水平方向。可以设想其它取向。尽管使用了术语“线(line)”，但是当从图4所示的透视图观察时，这种线是具有长度和宽度的薄膜金属的条带或区。
第一电源线402、第一选择线404和第二选择线406是用于传递电信号的导电区，并且由于其相对于至少一些非晶金属的电阻率较低的电阻率，可以是晶体金属。然而，第一电源线402、第一选择线404和第二选择线406中的一条或多条线可以由非晶金属材料或其它柔性材料形成，如果这种材料的电阻率可以降低到与晶体金属相当的水平的话。
布局400包括耦接到第一选择线404的第一非线性器件408和耦接到第二选择线406的第二非线性器件410。多个第一互连体412A、412b与多个第二互连体414a-d交叠。第一互连体412是晶体金属区，而第二互连体414是非晶金属区。AMNR的非晶金属区通过隧穿绝缘体504与AMNR的晶体金属的交叠区分离，以形成AMNR结构。多个AMNR可以包括由一对交叠互连体形成的单个AMNR或由多于两个的交叠互连体形成的多个AMNR。
第一电极区416通过第一非线性器件408耦接到第一选择线404。第一电极区416至少部分地对应于节点212和312。在至少一些实施方式中，第一电极区416是晶体金属区。第一选择线404与第二互连体414a的第一部分交叠，并且第一互连体412a的第一部分与第二互连体414a的第二部分交叠，以形成第一非线性器件408的第一AMNR。第一互连体412a的第二部分与第一电极区416的第二互连体414b的第一部分和第一互连体418交叠，以形成第一非线性器件410的第二AMNR。第一非线性器件408的第一AMNR和第二AMNR串联耦接在第一电极区416和第一选择线404之间。
第一电极区416通过第二非线性器件410耦接到第二选择线406。第二非线性器件还包括第三AMNR和与第三AMNR串联耦接的第四AMNR。第三AMR和第四AMR以类似于第一非线性器件410的方式通过第一电极区416的第二互连体420、第二互连体414c、第二互连体412b和第一互连体414d的交叠部分形成。
在其它实施方式中，第一非线性器件408可以具有与第二非线性器件410不同的电特性。AMNR可以不同地耦接以实现不同的电特性--例如，非线性器件中的一个或两个可以包括并联耦接的AMNR，或者可以包括附加的或更少的AMNR。例如，通过修改互连体(interconnect)尺寸、互连体形状、互连体数量或非线性器件的拓扑结构，可以实现第一电极区416处的非对称中点电压。
布局400包括沿着横向于第一方向的第二方向延伸的数据线422。数据线422是用于传递与待控制器件(例如，发光元件、传感器元件)的所选操作状态相对应的数据信号的导电区。至少一些实施方式中的数据线422由晶体金属材料形成。
第一电极区416在图4中是E形的，然而，该区可以是S形或其它对该设计有益的形状。第一电极区416包括位于第一非线性器件408和第二非线性器件410之间的第一平板电极(plate electrode)424。电路400还包括在第一方向上从数据线422向外突出并与第一平板电极424交叠的第二平板电极426，其是单个连续的金属区。第二平板电极426的表面积与第一平板电极424的表面积交叠。介电层508将第一平板电极424和第二平板电极426隔开，形成电容器。第一平板电极424和第二平板电极426形成存储电容器208和308。
电路400还包括AMTFT 428，其耦接到电容器以及第一非线性器件408和第二非线性器件410。特别地，第一电极区416包括第一栅电极430，其从第一平板电极424沿着第一方向延伸，以形成AMTFT 428的第一栅极。AMTFT 428包括沿着第二方向并横向于第一栅电极430延伸的沟道导体区(channel conductor region)432。沟道导体区432是其电特性根据所施加的电信号而变化的半导体材料的区或包括该半导体材料的区。半导体材料的非限制性示例包括掺杂有提供对电压或电流的选定响应的杂质的硅(Si)、锗(Ge)和砷化镓(GaAs)。第一栅电极430位于沟道导体区432的顶侧上，并且具有与沟道导体区432的中间部分交叠的宽度。
AMTFT 428还包括第二栅电极434，其位于沟道导体区432的底侧下方，与第一栅电极430相对。第二栅电极434具有沿着第二方向的宽度，该宽度与沟道导体区432的中间部分交叠。第二栅电极434是形成在非导电基板502上的非晶金属区。第二栅电极434耦接至第一栅电极430，并形成AMTFT 428的第二栅极。AMTFT 428的双栅结构可以提供优于单栅结构的一些优点--例如，第一栅极432与第二栅极434在沟道导体区432的中间部分的交叠表面面积可以便于AMTFT 428相对于具有单个栅极的TFT结构的更快切换时间。
布局400包括将AMTFT 428电耦接到第一电源线402的互连体444。互连体444是晶体金属区，其沿着第二方向延伸，并具有耦接到第一电源线402的第一部分和耦接到沟道导体区432的第二部分。过孔(via)或耦接区(coupling region)446在布局400的一层上的互连体444和布局400的另一层上的第一电源线402之间延伸并将其电连接。过孔448在互连体444和沟道导体区432之间延伸并将它们电连接。沟道导体区432到第一电源线402的电连接对应于关于图3描述的AMTFT 310的第一端子320到电源线322的连接。
布局400还包括耦接到沟道导体区432的区450。当AMTFT 428导通电流时，区450经由AMTFT 428耦接第一电源线402。区450通过在区450和沟道导体区432之间延伸的过孔452耦接到沟道导体区432。布局400包括第二电源线454，其为提供给布局400的一个或多个信号提供接地(ground)或参考点(reference point)，信号例如电源信号、第一选择信号、第二选择信号和数据信号。互连体450耦接到与部件或电容器202相关联的电容器的极板455。
图5A至图5C示出了沿着图4所示的线截取的布局400的截面图。横截面中的各层说明了各层的相对位置，并且不一定表示维度(例如，厚度、宽度、长度)。这包括用于像素、可视元件的垂直堆叠电极。该布置对于视觉元件是OLED的显示器可能是有益的。
图5A示出了沿着图4的A-B线截取的布局400的截面图500A。布局400包括基板502，其可以是具有不同物理或电性能的各种材料，以适于特定应用。在一些实施方式中，基板502可以由具有非导电性能的材料形成，其相对于一些其它材料可以具有较低的生产成本。这种非导电材料的非限制性示例包括玻璃(例如硼硅酸盐玻璃、铝硼硅酸盐玻璃)、陶瓷和熔融二氧化硅。在一些实施方式中，基板502可以是具有导电特性的材料，例如晶体金属或非晶金属。在这种实施方式中，绝缘层可以形成在基板502与布局400的区之间。作为若干非限制性示例，这种绝缘层可以由具有高能隙的材料形成，该材料防止电流在电路部件和基板502之间流动，例如二氧化硅(SiCO2)、有机硅酸盐玻璃、有机低κ聚合物(organic low-κpolymer)和气隙。
在一些实施方式中，基板502是柔性材料，例如橡胶或柔性塑料(例如，聚酰亚胺、聚酰胺、聚醚醚酮、聚酯)。在这种实施方式中，柔性基板502和非晶金属的组合可以提供柔性电路系统和器件，其相对于使用晶体金属的至少一些常规形成的电路系统和器件具有增加的柔性或拉伸强度。具有所描述的简化电路结构(例如，电路200、电路300)的电路元件(例如，像素、传感器元件)也可以具有改进的物理特性，例如增加的灵活性。
视图500A包括分别作为第一非线性器件408和第二非线性器件410的一部分的第二互连体414b、414c。第二互连体414b、414c在基板502上形成为非晶金属的薄膜区，同时形成10-100nm的厚度。所述的非晶金属的薄膜区可以使用任意成膜技术形成，例如溅射、溶液沉积或电子束沉积。以非限制性示例的方式，可以采用多源RF(或DC)磁控管溅射，其使用Zr、Cu、Ni和Al的元素或混合成分金属靶。溅射沉积(Sputter deposition)提供了优于使用先进的外延形成技术，例如等离子体气相沉积、原子层沉积、分子束外延(MBE)或金属有机化学气相沉积(MOCVD)的类似平滑导体和半导体的明显的制造优势。非晶金属的形成可能涉及一定的温度上升，以限制或防止在材料中形成晶体结构。
第一绝缘层504形成在基板502上并覆盖第二互连体414a、414b、414c和414d。在一些实施方式中，第一绝缘层504形成为非常薄的材料共形层(conformal layer ofmaterial)，其形成隧穿绝缘体的至少一部分。这种材料的非限制性示例包括氧化物、氮化物、氮化硅、金属氧化物(例如，氧化铝)或其它这种材料。这些材料的更具体的示例包括金属氧化物(例如Al2O3)、金属氮化物、氧化铪(HfCO2)、氧化硅(SiO2)、氧化锆(ZrO2)和氧化钛(TiO2)。在一些实施方式中，第一绝缘层504可以在2-100nm之间，这至少部分地取决于非线性器件408和410的电响应。
第二绝缘层506形成在第一绝缘层504上。第二绝缘层506也是薄的材料共形层，其形成用于非线性器件408和410的隧穿绝缘体的至少一部分。第二绝缘层506可以在2-100nm之间，这至少部分地取决于AMTFT 428以及非线性器件408和410的电响应。在一些实施方式中，第一绝缘层504和第二绝缘层506的组合厚度可以是20nm或更小，例如15nm。
第一平板电极424在第二绝缘层506上，并且是第一电极区416的一部分，该第一电极区是例如非晶金属或晶体金属的金属区。第一平板电极424可以具有25-500nm之间的厚度，包括端值(inclusive)，并且厚度大致是均匀的。在一些实施方式中，第一平板电极424可以具有50-200nm之间的厚度。
第一电源线402、第一选择线404、第二选择线406、第一互连体412a和412b以及第一互连体418也是非晶金属或晶体金属的薄膜区。在至少一些实施方式中，第一电源线402、第一选择线404、第二选择线406、第一互连体412a和412b、以及第一互连体418与第一电极区416的形成同时形成。例如，在沉积操作(例如，等离子体气相沉积、原子层沉积)期间，其中第一电源线402、第一选择线404、第二选择线406、第一互连体412a和412b以及第一电极区416形成在第二绝缘层506上，使得所有都具有大致相同的厚度。然而，第一互连体412a及412b、第一互连体418及第二选择线406沿着A-B线与第二互连体414a或414c交叠，且可以相对于基板502比第一电极板424更高。第一互连体412b和第一互连体418的与第二互连体414a交叠的部分形成第一非线性器件408的AMNR。类似地，第一互连体412b和第二选择线406的与第二互连体414c交叠的部分形成第二非线性器件410的AMNR。第二互连体414a、第一绝缘层504和第二绝缘层506、第一选择线404、以及第一互连体412a可以形成呈现Fowler-Nordheim隧穿(Fowler-Nordheim tunneling)和高电流电压(I-V)曲线的金属-绝缘体-金属(MIM)器件。上电极、第一互连体412a和第一互连体418由隧穿绝缘体(第一绝缘层504)分开，该隧穿绝缘体提供隧穿路径，使电荷载流子在上电极之间移动并通过下电极、第二互连体414b。在特定电压下，器件中的电荷载流子仅在一个方向上隧穿，即，单向隧穿(one-way tunneling)。即，根据所施加电压的极性，隧穿或者从下电极到上电极发生，或者从上电极到下电极发生。布局400的两个或更多个金属层与非晶金属层交叠的其它部分也可形成MIM器件，该MIM器件具有比仅包括晶体金属的薄膜部件更好的电特性。可以去除第二绝缘层506的一部分，使得第一互连体412、第一互连体418、第二互连体420和部分第一选择线和第二选择线404和406通过第一绝缘层504耦接到非晶金属区(第二互连体414)。
第三绝缘层508位于第一电源线402、第一选择线404、第一互连体412a和412b、第一电极区416、第二选择线406以及第二绝缘层506的暴露部分上。第三绝缘层508是共形层，其是形成在第一栅电极430上的栅极绝缘体。第三绝缘体508是第一平板电极424和第二平板电极426之间的介电层。在一些实施方式中，第三绝缘层508可以具有与第一绝缘层504和第二绝缘层506的组合厚度不同的厚度。
第二平板电极426是导电的，并且可以是金属区。第二平板电极426的厚度可以在25-500nm之间，包括端值，并且厚度大致均匀。在一些实施方式中，第二平板电极426可以具有50-200nm之间的厚度。如本文所述，第一平板电极424、第三绝缘层508和第二平板电极426共同形成存储电容器，该存储电容器将数据线422电容性耦接到AMTFT 428以及第一非线性器件408和第二非线性器件410之间的节点。
如平坦化层或绝缘层(planarization or insulation layer)510的附加层可以形成在第二平板电极426和第三绝缘层508之上，以提供覆盖布局400的平坦表面。该层510可以是OLED材料叠层。平坦化层510可以取决于布局400的应用而具有其它物理性质-例如，平坦化层510可以提供附加的结构完整性以防止过度变形或压缩，或可以具有透明度以允许由包括在布局400中或耦接到布局400的光源发射光。
图5B示出了沿着图4的C-D线截取的布局的截面图500B。第二栅电极434在基板502上，且为具有10-100nm(包括端值)厚度的非晶金属的薄膜区。第二栅电极434具有与第二互连体414大致相似的厚度，并且与第二互连体414同时形成。第一绝缘层504在第二栅电极434和基板502的一个暴露部分上。第一绝缘层504为第二栅电极434提供第一栅极绝缘薄膜。
第一电极区416的第一栅电极430在一些区中直接形成在第二绝缘层506上，并且与第二栅电极434的至少一部分交叠。第三绝缘层508形成在第一栅电极430和第二绝缘层506上并覆盖它们。可以执行光刻图案化以形成过孔438，其延伸穿过第三绝缘层508到达第一栅电极430。
特别地，第一栅电极430处接收的电信号通过过孔438被传递到第二栅电极434。因此，第一栅电极430和第二栅电极434都向沟道导体区432的顶侧和底侧提供相同的电信号(例如，栅极电压)，这相对于类似的单栅设计改善了AMTFT 428的切换时间。另一个介电层457可以形成在特征上，包括在电极454和455之间。
图5C示出了沿着图4的E-F线截取的布局的截面图500C。第二栅电极434在基板502上。形成第一绝缘层504，覆盖第二栅电极434并在基板502的暴露部分上。
沟道导体区432形成在第一绝缘层504上并与第二栅电极434交叠。沟道导体区432是半导体材料的薄膜区。在一些实施方式中，沟道导体区432可以是非晶半导体材料，例如非晶硅(a-Si)、铜铟镓硒(CIGS)、或非晶合金(例如，氢化的非晶碳化硅)，其相对于具有晶体原子结构的半导体材料具有增加的柔性。在一些实施方式中，沟道导体区432可以由多晶半导体材料形成，例如多晶硅(poly-Si)。沟道半导体区432可以具有10-100nm之间的厚度。第二绝缘层506形成在第一绝缘层504和沟道半导体区432之上。
第一电极区416的第一栅电极430形成在第二绝缘层506上，并与沟道导体区432交叠。沟道导体区432在第一栅电极430和第二栅电极434之间。此堆叠的双栅架构(stackeddual-gate architecture)可以改善AMTFT 428的切换时间及电流传导。
第二栅电极434可以由非晶金属形成，使得表面均匀光滑(例如，具有低表面粗糙度)，这导致较少的表面缺陷。表面缺陷可能导致电场在其它材料(例如晶体金属)中的不均匀性。相反，非晶金属表面的平滑度促进了在非晶金属顶部上形成具有均匀厚度的层--例如，形成在非晶金属第二栅电极434上的第一绝缘层504和第二绝缘层506、沟道导体区432、第三绝缘层508和第一栅电极430的部分可以各自具有比形成在晶体金属第二栅电极434上的对应层更均匀的厚度。因此，各层之间的均匀性可以在使用非晶金属第二栅电极434形成的AMTFT 428中提供电场的均匀性和对称的电流-电压(I-V)特性。由于包括第二互连体414的非晶金属的平滑度，第一非线性器件408和第二非线性器件410中也可以提供对称I-V特性的类似有益效果。
第三绝缘层508形成在第一栅电极430和第二绝缘层508之上。形成过孔446、448，并且过孔446、448延伸穿过第三绝缘层508到达下面的层。特别地，该过孔446延伸穿过第三绝缘层508至该第一电源线402，过孔448延伸穿过第三绝缘层508和第二绝缘层506至沟道导体区432的第一部分，并且过孔452延伸穿过第三绝缘层508和第二绝缘层506至沟道导体区432的第二部分。
互连体444形成在第三绝缘层508上，并且在过孔446和过孔448之间、在第一电源线402和沟道导体区432的第一部分之上延伸。互连体444通过过孔446耦接到第一电源线402，并且通过过孔448耦接到沟道导体区432。互连体444因此形成第一电源线402和沟道导体区432的第一部分之间的电连接。过孔448所连接的沟道导体区432的第一部分可以被认为是关于图3所描述的AMTFT 310的第一端子320的至少一部分。
互连体450在过孔452处形成在第三绝缘层508上，并且形成在沟道导体区432的第二部分上方。过孔452所连接的沟道导体区432的第二部分可以视为相对于图3所描述的AMTFT 310的第二端子324的至少一部分。互连体450可以与待操作的器件耦接，且由于施加适当的电信号至第一和第二栅电极430和434，沟道导体区432可以将电力从第一电源线402传导到耦接至互连体450的器件。
图6A至图6B是包括部件602的布局400的另选实施方式，是通过基于从AMTFT 628提供的电压或电流而产生或发射光的G-H线的截面图。部件602耦接到AMTFT 628和类似于图4中所描述的非线性器件。作为部件602的照明器件的非限制性示例包括电泳元件、电致发光元件、LED、调制光的LCD元件和灯丝。另选地，部件602可以是触摸传感器(例如，电容式触摸传感器)、光传感器、加速计、压力传感器或其它这种传感器的一部分。
部件602包括第一区604和与第一区604隔开的第二区606。例如，部件602可以是电致发光元件，其响应于电流的施加而发射光，使得第一区604是第一电极，并且第二区606是第二电极。第一区604和第二区606之间的空间608可以包括一个或多个电致发光层(electroluminescent layer)。
第一区604是弯曲的，因为第一臂605和第二臂607具有从连接臂609延伸的弯曲内边缘和外边缘。连接臂609与第二区606对齐并且具有类似的宽度，其包括在第一区604的第一臂和第二臂之间延伸的大致平行侧。空间608是U形的，并且沿着整个空间在第一区和第二区之间具有恒定的维度。部件602耦接到互连体650和AMTFT 628的端子652。连接臂609耦接到互连体650和AMTFT 628的端子652。部件602通过互连体612耦接到第二电源线，在该示例中是接地线(ground line)610。
图7是结合图6B的截面图、用于制造布局400的方法700。在702，在基板672上形成包括电极670的非晶金属薄膜区。电极670是AMTFT 628的一部分。非晶金属薄膜区可以与非线性特征的非晶金属区同时形成，如图4中的那些。非晶金属薄膜区可以具有10-100nm之间的厚度。非晶金属薄膜区具有平滑表面，其提供所形成的附加层的改进的均匀性。非晶金属薄膜区被图案化和蚀刻，以实现维度(dimensions)和形状(shapes)。
在704，在基板672和非晶金属薄膜区上形成第一绝缘层674。第一绝缘层是用于非线性器件的隧穿绝缘层，并且是用于电极670的栅极绝缘体。在一些实施方式中，第一绝缘层具有2-100nm之间的厚度。
在706，在第一绝缘层674上形成例如沟道导体区的半导体薄膜区676。在其它实施方式中，半导体薄膜区可以由多晶半导体材料(polycrystalline semiconductormaterial)形成。在至少一些实施方式中，半导体薄膜区具有10-100nm之间的厚度。在图6B中从G到H的第一方向上，电极670的维度678大于薄膜区676的维度680。在708，在第一绝缘层和半导体薄膜区上形成第二绝缘层682。第二绝缘层682将半导体薄膜区676与AMTFT的电极684绝缘。穿过第一绝缘体和第二绝缘体形成开口或过孔686以暴露电极670的表面。
在710，通过开口686，在第二绝缘层682上和电极670的表面上形成导电薄膜区。同时，通过图案化和蚀刻，可以形成非线性器件中的第一电源线、选择线和互连体。薄膜区可以具有25-500nm之间的厚度，包括端值，并且厚度大致是均匀的。在一些实施方式中，薄膜区可以具有50-200nm之间的厚度。
在712，在第二绝缘层上和在薄膜区上形成第三绝缘层688。第三绝缘层是在电极684和另一个电极690之间提供电隔离的金属间介电层(electrical isolation)。同时，接地线610可以形成在第三绝缘体688的表面694上。接地线610仅通过第一、第二和第三绝缘层与基板672隔开。这使得接地线610的顶表面比电极690的顶表面更靠近基板。该方法包括共形地形成这些层中的每一个，以精简并简化制造工艺。
在720，在电极690、接地线610和第三绝缘体688的暴露表面上形成平坦化层692。该平坦化层是可以允许光传导或穿过该层的绝缘体。表面696通过化学机械平坦化工艺被平坦化或以其他方式被平滑。这提供了用于形成部件602的电极的平坦表面。
在722，形成部件602的部分，这可以包括形成与第二区606相邻的第一区604。第二区606在第一臂605和第二臂607之间。
图6C至图6E是包括部件602的布局400的另选实施方式，是通过M-N线和O-P线的截面图。布局400非常类似于图6A的布局。由此可见，将不详细描述重复的元件。在形成电极690的同时形成接触件730，其耦接到数据线。接触件730形成在第三层688的开口中，耦接到电极684。这是AMTFT的另选构造，其是双栅(dual gate)、自对准(self-aligned)TFT，即，顶栅电极(top gate electrode)648和顶栅绝缘体(top gate insulator)682被同时图案化，并且可以产生具有更好性能的TFT。
在这个实施方式中，第二绝缘体682仅保留在AMTFT的位置，并且不延伸超过第一边缘732和第二边缘734。顶栅电极684与选择线736同时形成。绝缘体682的一部分737保留在选择线736与绝缘体674之间。互连体652在对应于介电层688中的开口的接触点652处耦接到半导体层676。互连体738沿着O-P截面延伸。该互连体738在接触点744处耦接到半导体层676，且在接触点772处耦接到信号线740。信号线744在互连体738下方并与之横向延伸。信号线744和接触点772与电极684同时形成，且因此具有将其与介电层674隔开的自对准介电层750、752。
与图6A和图6B的TFT结构相比，图6C至图6E中的TFT包括较少的第二绝缘体。这将减小寄生电容(parasitic capacitance)并可以改善器件性能。
图20A至图20C是图2的实施方式的俯视图和截面图(通过I-J和K-L)，该实施方式包括耦接到第一AMNR 2022、第二AMNR 2024和AMTFT 2026的像素可视元件2020。AMTFT2026包括基板2030上的第一非晶金属或非晶金属合金电极2028。在电极2028上形成第一介电层2032和第二介电层2034。AMTFT 2026包括半导体层，即，第一介电层2032与第二介电层2034之间的电极2036。电极2036与电极2028的一部分交叠。
另一个电极2038与电极2036和电极2028交叠。电极2038从与电极2028的边缘2035对齐的边缘延伸到位于第一和AMNR 2022第二AMNR 2024之间并与其耦接。第三介电层2040在电极2038的顶部上。
像素元件2020位于第三介电层2040上，且包括第一电极2042与第二电极2044。在一些实施方式中，第一电极2042直接形成在第三介电层2040上。第四介电层或钝化层2046形成在第一电极2042上并将第二电极2044与第一电极隔开。这些垂直堆叠的电极通过连接臂2050和过孔2052耦接到AMTFT 2026。该连接臂2050是电极2042的延伸部分，其是导电的并且与第一电极2042同时形成。
AMTFT位于第一选择线2054与第二选择线2056之间。数据线2060横向于截面线I-J延伸，并包括与电极2038的一部分形成电容器的电极2064。在一些实施方式中，电极2064的面积小于电极2038的面积。电源线2062在与截面线I-J横向的方向上大致平行于数据线2060延伸。第一选择线和第二选择线横向于数据线和电源线。在本实施方式中，在数据线2060与电源线2062之间没有用于特征的电元件。换句话说，数据线2060和电源线2062这两者都位于AMTFT 2026与第一AMNR 2022及第二AMNR 2024之间。
电源线2062包括耦接到电极2036的延伸部分或臂2066。电极2036通过过孔2068耦接到电极2028。在形成电极2038的同时，在第二介电层2034上形成第一选择线2054和第二选择线2056。在第二介电层2034中形成开口作为用于耦接到半导体电极2036的位置。第一接触电极2070和第二接触电极2072通过与电极2038相同的沉积、图案化和蚀刻步骤同时形成。第一接触电极和第二接触电极在第三介电层和第二介电层之间。在第三介电层中形成开口，并且臂或延伸部分2050和2066通过过孔2052和2076耦接到第一接触电极和第二接触电极。第二电极2044大致平行于数据线2060和电源线2063延伸。第二电极2044延伸超过第一选择线和第二选择线。
第一接触电极2070通过第二介电层2034中的开口耦接到半导体电极2036。像素元件2020的底电极2042通过延伸部分2050和过孔2052耦接到半导体电极2036。在该实施方式中，过孔2052包括第三介电层2040上、与第一接触电极2070接触的导电材料层。过孔2052的导电材料在第一方向上具有第一维度，该第一方向对应于图20中横截面的左右视图。第一接触电极2070在第一方向上具有第二维度。第二维度小于第一维度。第二接触电极2072和过孔2076存在类似的布置。
图8是根据一个或多个实施方式的电路的布局800。图9A和图9B是分别穿过A-A线和B-B线的布局800的截面图。布局800的若干区和特征与关于布局400和其它地方描述的那些区和特征基本类似，因此可以省略对这种特征的进一步描述。布局800包括位于像素区811和非线性器件区803之间的AMTFT 802。非线性器件区803在AMTFT和数据线816之间。数据线816包括延伸部分或接头818，其与中间电极821交叠并耦接，该中间电极821与形成在基板801上的电极819耦接。电极819从数据线816延伸到非线性器件区803的电容器区817。电极819是电容器区817的第一极板814，而第二极板是第一电极区808的一部分。第一电极区808从非线性器件803的构造延伸到AMTFT 802。
AMTFT 802具有基板801上的第一栅电极804。该栅极部分804与沟道导体区806和第二栅电极810交叠布置。沟道导体区806在第一栅电极804和第二栅电极810之间。第一栅电极810是第一电极区808的一部分。
第二栅电极810所位于的第一电极区808沿着布局800的第一方向(例如图8中的水平方向)延伸。在一些实施方式中，第一栅电极812和电极819可以由非晶金属形成。数据线816在布局800的横向于第一方向的第二方向(例如图8中所示的垂直方向)上延伸。
过孔824将电极819与数据线816电互连。过孔824在数据线816的接头818和电极819之间延伸。在一些实施方式中，数据线816可以不包括接头818，其中，数据线816可以反而在电极819上方延伸并且具有形成在数据线816中的过孔824。
布局800促进数据线816中的数据信号电容性耦接到AMTFT 802的第一栅电极804，以控制AMTFT 802的传导，且无开关晶体管耦接到栅极部分804。如上所述，包括非晶金属的第一非线性器件和第二非线性器件耦接到第一电极区808，以便于存储电容器中能量的存储和释放。电极819和804可以同时由包括非晶金属的相同金属合金形成。
第一绝缘层904形成在基板902上并覆盖第一栅电极804和电极819。沟道导体区806形成在第一绝缘层904上。第二绝缘层906形成在第一绝缘层904上并覆盖沟道导体区806。
中间电极821通过第一绝缘层904和第二绝缘层906中的开口形成。中间电极821可以形成为与第一电极区808相同的导电层或金属层，其形成在第二绝缘层906上，并与第一栅电极804、第二栅电极819的一部分和沟道导体区806交叠。第一电极区808结束于电极819的端之间的位置。第一电极区808从电极804的第一端829延伸到第二端831。第一电极区808耦接到与第二端相比更靠近第一端829的表面(图8中的顶面)。第一电极区808延伸超过沟道导体806的最外端833。
第三绝缘层908形成在第二绝缘层906上并覆盖第一电极区808。过孔824形成在第三绝缘层908、第二绝缘层906和第一绝缘层904中并延伸穿过它们到达电极819。数据线816和接头818(如果包括)形成在第三绝缘层908上，并且在过孔824处与电极819至少部分地交叠，以将数据线816和电极819电互连。
在图8和图9B中，多个电通信线835、837和839在第一方向上延伸。像素元件811通过导电层841耦接到AMTFT。导电层841直接或通过中间层843耦接到沟道导体806。沟道导体806的另一侧耦接到另一个导电层845，该导电层845在电通信线837上延伸并且耦接到通信线839。
图10以及图11A和图11B中的截面图包括电路结构或布局1000，其包括与电容器1003相邻的多个非线性器件1001。电容器1003在多个非线性器件和薄膜晶体管1002之间，例如AMTFT，其包括至少一个非晶金属电极。电路结构包括像素元件，其可以包括另一个电容器1005。晶体管1002位于电容器1005和电容器1003之间。
多个非线性器件包括第一非线性器件1016和第二非线性器件1018。第一非线性器件1016和第二非线性器件1018大致类似于关于图4描述的非线性器件408和410。在一些实施方式中，导体区1014是晶体金属区。
所述多个非线性器件包括4个节点，各节点在导体或电极区1014的一侧。根据终端用途的指示，在各个非线性器件中可以包括更少或更多的节点。非线性器件耦接在第一电通信线1007和第二电通信线1009之间。第三电通信线1011通过第二电通信线1009与第一电通信线1011隔开。第一、第二和第三电通信线在第一方向上延伸。
电容器1003耦接到沿横向于第一方向的第二方向延伸的数据线1026。数据线1026包括从数据线1026的一侧突出的第一平板电极1028。在一个实施方式中，第一平板电极1028在第一方向上的维度大于数据线1026在第一方向上的维度。数据线1026和第一平板电极1028是金属或其它导电材料的连续区的一部分。数据线1026可以延伸到具有带有布局1000(或其类似者)的电路系统的部件阵列(例如像素阵列)的其它电路中。
晶体管1002包括形成在基板1102的第一表面1013上的第一电极1004。该第一电极直接形成在该第一表面1013上，作为平滑的薄金属层，该金属层是非晶金属合金。第一电极1010沿着第一方向在最长维度上延伸。第一电极1010的一部分是晶体管1002的一部分，其与沟道导体区1006交叠。沟道导体区1006在第二方向上延伸。
第二电极1008与沟道导体区1006交叠，在第一方向上具有最长的维度。第二电极1008是导电区或金属区。在一些实施方式中，第二电极1008可以由晶体金属形成。
过孔1022在导体区1014和电极1010之间延伸并电连接。因此，导体区1014处的电信号(例如，电压、电流)提供给电极1010。
电极1010具有限定存储电容器的第二平板电极1030的部分。特别地，第一平板电极1028与第二平板电极1030交叠，其通过具有介电性质的多个绝缘层隔开。布局1000便于数据线1026中的数据信号电容性耦接到AMTFT1002的第一电极1004以控制通过AMTFT 802的传导，且无开关晶体管耦接到第一电极1004。
在这种实施方式中，第一平板电极1028可以沿着第一方向(例如，水平地)延伸，以增加第一平板电极1028和第二平板电极1030之间的交叠面积。在这样的实施方式中，由于三个绝缘层1104、1106和1108，第一平板电极1028和第二平板电极1030在布局1000中可以间隔得更远，这可以减小所形成的存储电容器的电容。例如，绝缘层中的一个或两个可以在图11A的虚线区内移动。另外，在这样的实施方式中增大第一平板电极1028和第二平板电极1030的交叠面积可以有助于补偿电容板之间的距离，同时提供简化设计。
在本实施方式中，作为下电极的存储电容器电极由非晶金属膜形成，其表面粗糙度小于器件中的其它导电层的表面粗糙度。该存储电容器直接连接到AMTFT栅极，因为它们都是电极1010的一部分。此外，非线性器件的共享节点(shared node)耦接到电极1010，即，直接耦接到存储电容器和AMTFT栅极。像素元件可以与另一个存储电容器平行，该另一个存储电容器也耦接到AMTFT晶体管，例如当使用电容性液晶或电泳视觉元件时。驱动晶体管(AMTFT)信号有效地变成数据线，而该线连接到第一存储电容器，并且反而用作AMTFT控制电压。具有AMTFT控制信号允许在确定是否应当更新像素视觉元件时有额外的自由度。例如，第一存储电容器可以用作电容式触摸或温度传感器，或者可以由另一类传感器装置代替。
图11A是图10中沿着A-A线截取的截面图，并且图11B是沿着B-B线截取的截面图。布局1000包括基板1102。在至少一些实施方式中，电极1010是非晶金属区。第一绝缘层1104形成在基板1102上并覆盖第二电极区1010。沟道导体区1006形成在第一绝缘层1104上。第二绝缘层1106形成在第一绝缘层1104上并覆盖沟道导体区1006。
第一栅电极1008形成在第二绝缘层1106上，并在AMTFT 1002处与电极1010和沟道导体区1006交叠。穿过第一绝缘层和第二绝缘层形成开口以提供到电极1010的通路。导体区1014也形成在第二绝缘层1106上。第三绝缘层1108形成在第二绝缘层1106上，并覆盖第一栅电极1008和导体区1014。
过孔或开口1022形成在第三绝缘层1108中并延伸通过第三绝缘层1108到达导体区1014。过孔1024形成在第三绝缘层1108、第二绝缘层1106和第一绝缘层1104中并延伸穿过它们到达第二电极区1010。
包括第一平板电极1028的数据线1026形成在第三绝缘层1108上。电路的存储电容器形成在第一平板电极1028在电极1010上的交叠处。
像素包括U形或C形电极1033，该电极包括第一延伸部分或叉状物1035和第二延伸部分或叉状物1037，参见图10和图11A。像素包括位于第一延伸部分与第二延伸部分之间的另一个电极1039。像素的这些电极形成在平坦化介电层1041上。在图11B中，第一电通信线1007形成在介电层1108上。可选的第一互连层1043和第二互连层1047与第一电气通信线1007同时形成。
第二电极1008与第一电通信线1007、第二电通信线1009和第三电通信线1011同时形成。第一和第二互连层1043形成在穿过第二介电层1106的开口上和开口中。互连体或电连接1051从第一互连层1043耦接到电极1033。另一个互连体或电连接1053从互连层1047的端1055延伸到第三电通信线1011的最外端1057。电连接1053通过可选的第二互连层1047耦接到沟道导体1006。电连接1053在穿过绝缘层1108的开口中耦接到第三电通信线1011。
图12是具有通过节点1203耦接到晶体管1202的像素元件1201的电路的布局1200。该晶体管可以是AMTFT 1202，在基板上具有第一电极1204。该第一电极优选地是具有比标准的、当前使用的晶体金属膜更大的平滑度的非晶金属合金膜。
晶体管1202耦接到一组非线性器件1205、1207。首先，下层1209a、1209b是与第一电极1204同时形成的非晶金属合金膜。电源线、选择线(1)和选择线(2)与互连体1211a、1211b同时形成。互连体1211b耦接到电极1208。电极1208从晶体管1202延伸到非线性器件。
晶体管1202包括位于电极1208顶部的沟道导体区1206。沟道导体区1206从节点1203延伸到另一个节点1221。互连体1223在选择线1上延伸，并通过节点1225耦接到电源线。
电极区1208沿着第一方向(例如，图12中所示的水平方向)延伸。沟道导体区1206与电极区1208的端交叠，以形成AMTFT 1202的第一电极1204。布局1200包括在横向于第一方向的布局1200的第二方向(例如，图12中所示的垂直方向)上延伸的数据线1210。数据线1210包括从数据线1210的一侧朝向非线性器件突出的第一平板电极1212。数据线1210和第一平板电极1212是金属的连续区的一部分，在至少一些实施方式中，该金属是晶体金属。第一平板电极1212与限定存储电容器的第二平板电极1214的电极区1208的区交叠。因此，数据线1210上提供的电信号可以在没有开关晶体管的情况下电容性耦接到AMTFT 1202的第一电极1204。
布局1200还可以包括由非晶金属形成的下电极1218。下电极1218形成为在第二方向上具有与电极区1208的宽度至少一样宽的宽度。在电极区1208之下形成下电极1218提供了用于形成上述层的平滑表面。
图13A至图13C是沿着电路的A-B线和C-D线截取的俯视图和截面图，该电路包括耦接到晶体管1304的像素或传感器元件1302，该晶体管1304耦接到多个非线性器件1306、1308。像素1302通过节点1320耦接到数据线1310。数据线1310与第一、第二和第三选择线1314、1316、1318交叠。像素1302通过节点1320和互连体1322耦接到晶体管1304。节点1324耦接在互连体1322和沟道导体1326之间。
沟道导体1326位于第一下电极1328与第二上电极1330之间。沟道导体1326通过节点1332、互连体1334和另一个节点1336耦接到第三选择线1318。互连体1334与互连体1322和数据线1310同时形成。上电极1330通过节点1338耦接到外部电路。节点1338与作为半导体层的沟道导体1326的边缘1340隔开。电压控制线1342与上电极1330隔开且位于上电极1330与非线性器件之间。电压控制线包括远离沟道导体和上电极1330而朝向非线性器件延伸的电极1344。
下电极1328从边缘1346延伸到相对边缘1348。传感器元件由电极1344和电极1328形成。节点1350将下电极1328耦接到充当桥接导电层的互连体1354。另一个节点1352将互连体1354耦接到耦接在非线性器件1308、1306之间的互连体1358。
传感器元件可以是光敏电阻或光电二极管。通过调制用于传感器的外部激励，例如光强度，可以调制分压器Vp的中心节点处的电压，以控制晶体管。互连体1354将Vp耦接到晶体管。晶体管是非晶薄膜晶体管，其包括非晶金属层作为电极1328。依次形成多个介电层1311、1313和1315。电极1328形成在基板1301上，如玻璃或柔性基板上。介电层1311形成在电极1328上并跨越基板。
沟道导体1340形成在介电层1311上。介电层1313形成在沟道导体上和电介质1311上。第一开口1317和第二开口1319形成为穿过介电层1311和1313。同时形成互连体1358和电极1330。可选的互连体1323形成在开口1317中并且耦接到电极1328。介电层1315在互连体1358、电极1330和互连体1323上。开口穿过电介质1315，互连体1354在电介质1315中耦接到互连体1323。
在图13C中，可选的互连体1355和1357位于沟道导体1340和顶部金属或导电层之间，形成互连体1322和互连体1334。
图14示出了根据一个或多个实施方式的包括非线性器件的电路1400的示意图。电路1400包括驱动晶体管1402(例如，AMTFT、AMHET或TFT)，其基于施加到驱动晶体管1402的电信号来控制LED 1404的操作。在电路1400中，LED 1404耦接在驱动晶体管1402的第一端1406和电源线1408之间。特别地，LED 1404的阳极耦接到电源线1408，并且LED 1404的阴极耦接到第一端子1406。电路1400在结构上类似于电路300，但是在电路1404中，要操作的部件(例如LED 1404)耦接到驱动晶体管1402的上游侧(例如，漏极端子上的侧，集电极端子上的侧)，而不是驱动晶体管210的下游侧(例如，源极端子上的侧，发射极端子上的侧)，如图2所示。
图15示出了根据一个或多个实施方式的包括非线性器件的电路1500的示意图。电路1500包括用于控制LED 1504或其它这种装置的操作的驱动晶体管1502。电路1500在结构和操作中与电路300或电路1400在若干方面类似，但电路1500包括补偿驱动晶体管1502的性能漂移的补偿晶体管1506。特别地，驱动晶体管1502的性能参数可能由于老化而随时间漂移或改变-例如，驱动晶体管1502的阈值(例如，栅极到源极阈值电压)可能随时间改变。
在电路1500中，驱动晶体管1502的第二端子1508(例如，源极端子、发射极端子)耦接到补偿晶体管1506的第三端子1510(例如，栅极端子、基极端子)，以抵消驱动晶体管1502的阈值电压的位移。栅极端子1510和第二端子1508耦接到电路1500的下游侧或地1512。补偿晶体管1506的第一端子1514耦接到参考电压线1516，且补偿晶体管1506的第二端子1518耦接到驱动晶体管1502的第三端子1520。参考电压线1516是在布局的第一方向或第二方向上延伸的金属区。如图15所示，第三终端1520耦接到第一非线性器件1524和第二非线性器件1526之间的节点1522或者是其一部分。作为图15中所描述的结构的结果，驱动晶体管1502的阈值影响补偿晶体管1506的传导模式，其可以将参考电压耦接到节点1522以补偿驱动晶体管1502的阈值的漂移(drift)。补偿晶体管1506是可以使用非晶金属形成的半导体器件。
图16示出了包括非线性器件的电路1600的示意图。电路1600包括用于控制LED1604或其它这种器件的操作的驱动晶体管1602。电路1600在结构和操作中与电路300在若干方面大致类似，但是包括具有耦接到驱动晶体管1602的第三端子1608(例如，栅极端子、基极端子)的输出的比较器1606。比较器1606的第一输入端子耦接到第一非线性器件1612和第二非线性器件1614之间的节点1610。比较器1606的第二输入端子耦接到参考电压线1616。在一些实施方式中，比较器1606可以包括多个薄膜晶体管(例如，TFT、HET)和非线性电阻型器件(例如，AMNRs、非晶金属肖特基二极管、或其他非线性非晶金属电阻型器件)。在一些实施方式中，比较器1606可以包括由非晶金属形成的区。在一些实施方式中，比较器1606可以包括在非薄膜晶体管中，例如互补金属氧化物半导体(CMOS)晶体管器件，其被预先制造在硅基板上并且不作为薄膜器件被包括在电路1600中。
图17示出了包括非线性器件的电路1700的示意图。电路1700包括用于控制部件1704的操作的晶体管1702(例如，AMTFT、AMHET)，并且包括第一存储电容器1706。电路1700在结构和操作中与电路200或300在若干方面大致相似，但是包括与部件1704并联耦接的第二存储电容器1708。在一些情况下，例如，当使用电容性液晶或电泳视觉元件时，可能希望使用与第二存储电容器1708并联耦接的视觉元件(例如像素元件)或传感器元件。在电路1700中，由晶体管1702提供的电信号有效变为数据信号(例如Vdata)，并且耦接到第一存储电容器1706的控制线1710提供用于控制晶体管1702的传导的信号。部件1704和第二存储电容器1708耦接在晶体管1702与电路1700的地1712之间。由晶体管1702提供的数据信号对第二存储电容器1708充电，并且可以在部件1704中引起响应。在晶体管1702中断传导(discontinue conduction)之后，第二存储电容器1708被释放到部件1704，这可以足以在晶体管1702的导通时段(conduction period)之后操作或延长部件1704的操作。在一些实施方式中，非线性器件可以与第二存储电容器1708串联耦接以调整部件1704的时间常数。
在电路1700中，第一存储电容器1706提供了对部件1704的附加程度的控制。作为示例，第一存储电容器1706可以包括在传感器元件中。图18是示出电路1700的特定的但非限制性的示例电路1700a的示意图。电路1700a包括具有基于外部刺激的特性而变化的电容的传感器1802。例如，以非限制性示例的方式，传感器1802可以是电容式触摸传感器、光传感器、压力传感器或温度传感器。传感器1802的端子耦接到第一非线性器件1806和第二非线性器件1808之间的节点1804，如关于图2和本文其它地方所述。基于由传感器1802检测到的外部刺激和控制线1710上接收到的控制信号来调制节点1804处的电压。在电路1700和1700a中，第二存储电容器1708可以并入本文描述的布局中。传感器1802可以包括与本文所述的一个或多个金属、绝缘体或半导体层共面的一个或多个层。在一些实施方式中，传感器1802可以包括本文描述的布局上垂直堆叠的一个或多个层。例如，传感器1802可以至少部分地形成在平坦化层510上方，并且可以与关于图5A至图5C或本文其它地方描述的一个或多个其它层交叠。
本文描述的电路和布局可以设置在沿一个或多个方向排列的电路阵列中。例如，视觉显示器和传感器阵列--其中，本文所述的电路和布局被布置为二维阵列，电路阵列中的各个电路元件具有控制电路区和有源元件区。有源元件区可以包括电容性像素元件、有源像素元件(例如LED)、电阻性像素元件或另一类型的像素元件。另选地，控制电路区和有源元件区可以不与邻近控制区形成或安装的有源元件区交叠。
阵列可以组装或构建在底板基板上，底板基板可以是玻璃、塑料或其它透明或非透明材料。多条数据线可以垂直地穿过阵列。数据线可以用于写入/读取到各个电路。选择线对水平地跨过多行电路。数据线和选择线的交叉点可以在控制区中。
选择线可以用于选择一行用于使用数据线进行写入/读取。控制电路200的实施方式中使用第一选择线S1和第二选择线S2以及本文的其它选择线可以称为双选择二极管控制。公共电极是耦接到各个电路的全局公共节点，并且可以对应于阵列中的一组电路的电源或信号接地(power or signal ground)。
图19示出了包括以二维阵列布置的电路400的阵列的电路阵列2000的布局。电路阵列2000中的电路400被布置成沿着第一方向延伸的多个列2002a、2002b、...、2002N，且布置成沿横向于第一方向的第二方向延伸的多个行2004a、2004b、...2004N。各个电路400包括一个或多个部件2006，或与其相关联，例如视觉元件、传感器元件或适合于应用的其他部件。
行(rows)2004a、2004b、...2004N中的每一者包括电源线2008、第一选择线2010和第二选择线2012，其包括相应行的各个电路400。如本文所述，电源线2008提供第一电力信号(例如，+5VDC)，第一选择线2010提供第一选择信号，并且第二选择线2012向相应行的电路400提供第二选择信号。
列(columns)2002a、2002b、...、2002N中的每一者包括数据线2014，并且可以包括第二电源线2016，第二电源线2016包括各自列的各个电路400。同样如本文所述，数据线2014提供数据信号，而第二电源线2016可以提供用于电路400的一个或多个信号的参考信号(例如，0VDC)。电路阵列2000可以被修改以包括本公开范围内的不同电路设计。
电路包括薄膜晶体管结构，其中，包括半导体材料--例如沟道导体区。非晶金属热电子晶体管(AMHET)可以形成为驱动元件，而不是AMTFT结构。尽管半导体材料可以用于实现AMHETs，但是晶体管结构本身不是基于掺杂硅晶片，而是结合在基板上形成非晶金属薄膜。AMHET包括基电极、发射电极和集电极。在包括AMHET的实施方式中，AMHET的基电极可以使用存储电容器电容性耦接到数据线。
本公开旨在被构造为以阵列布置用于显示器的单元或电路结构，例如具有发光二极管或其他显示技术的显示器。各个单元可以包括第一和第二非线性器件，第一和第二非线性器件包括由非晶金属形成的至少一个层，具有平滑的上表面。第一和第二非线性器件耦接在一起并且在第一选择线和第二选择线之间。电容器耦接到第一和第二非线性器件之间的节点。晶体管(AMTFT或热电子晶体管)与电容器并联耦接到节点。晶体管耦接到像素元件(二极管或其它传感器阵列元件)。
第一和第二非线性器件可以以分压器(voltage divider)取向耦接。这些非线性器件可以是非线性电阻型器件，例如具有非晶金属层的非线性电阻型器件。这些非线性电阻型器件可以与不包括任何非晶金属层的薄膜晶体管配对。另选地，第一和第二非线性器件可以各是肖特基二极管。肖特基二极管可以耦接到AMTFT，其中，肖特基二极管可以在没有非晶金属的情况下形成。换句话说，AMTFT可以具有至少非晶金属的第一电极，然后肖特基二极管形成在不使用非晶金属的后续层中。
一个实施方式包括非线性器件，该非线性器件包括非晶金属层和包括至少一个非晶金属层的晶体管器件。例如，第一和第二AMNR以及AMTFT。在这种布置中，像素元件可以在AMTFT的上游或下游。
图21A至图21C是本公开的另选实施方式的电路2100的俯视图和截面图，该电路2100包括耦接到晶体管2104和多个非线性器件2124、2122的像素2102。晶体管2104是单栅非晶金属薄膜晶体管(single gate amorphous metal thin film transistor)，与先前讨论的实施方式的双栅晶体管相反。
像素2102在像素电容器的第一极板2149处耦接到数据线2116，并且像素电容器的第二极板2148通过互连体2144耦接到晶体管2104的第一端子2136。
晶体管2104包括位于基板2150上的第一电极2126。第一电极是非晶金属层。第一电介质2152位于第一电极上。半导体层2128形成在第一介电层2152上。在本实施方式中，半导体层2128具有的面积小于第一电介质2152的面积。半导体层2128具有与第二边缘2162相对的第一边缘2160。
半导体层2128的第一边缘2160邻近且更靠近第一电极的第一边缘2164。第二边缘2162邻近且更靠近第一电极2126的第二边缘2166。半导体层2128的第三边缘2170横向于第一边缘2160和第二边缘2162，并且与第四边缘2172相对。第三边缘更靠近第一电极的第三边缘2174。第四边缘2172更靠近第一电极的第四边缘2176。半导体层的所有边缘都在第一电极的边缘内。维度2130在第三边缘2170与第四边缘2172之间。该维度2130小于在第一电极2126的第三边缘2174和第四边缘2174之间的维度2173。
第二电介质2154位于半导体层2128和第一电介质2152上。第一开口2132和第二开口2134形成在第二介电层2154中，以提供对半导体层2128的进入。第二电极2180形成在第二介电层上且在第一开口2132中。第三电极2182形成在第二介电层上且在第二开口2134中。
第三介电层2156形成在第二电极2180和第三电极2182上。第三介电层2156也在横向于数据线2116的数据线2110上。第三介电层2156也在与数据线2110隔开的另一条数据线2112上。晶体管耦接到又一条数据线2114。
互连体2140通过开口2138耦接到第三电极2182且通过开口2142耦接到数据线2114。互连体2140在数据线2112之上。
晶体管2104位于像素2102与非线性器件2122、2124之间。非线性器件耦接到电极2120，电极2120通过穿过第一和第二介电层形成的开口2130耦接到第一电极2126。电极2120是具有与非线性器件2124交叠的第一延伸部分2190、与非线性器件2122交叠的第二延伸部分2192以及与第一电极2126交叠的第三延伸部分2194的极板。该极板可以被称为具有E形。
电容器2196由电极2120和数据线2118的极板2108形成。非线性器件、晶体管和像素位于数据线2118和数据线2116之间。
图22A至图22D是本公开的另选实施方式的俯视图和截面图，其旨在一种有效的像素电路，该像素电路包括通过互连体2280和端子2281耦接到非晶金属薄膜晶体管2201的像素或感测元件2282。图22B是沿图22A中的A-B线的截面图。图22C是沿图22A中的C-D线的截面图。图22D是沿图22A中的E-F线的截面图。晶体管2201通过端子2284由互连体2254耦接到数据线2203。这些互连体是导电层或迹线(trace)，比如金属。
晶体管耦接到一组非线性器件或非晶金属电阻器2207、2209，其耦接到电容器2232和数据线2234。数据线2234平行于耦接到像素2282的端子的数据线2205延伸。电容器2232、非线性器件2207、2209、晶体管2201和像素2282位于数据线2205和数据线2234之间。
图22A至图22D类似于图21A至图21C中的布置，然而，参见图22D，非晶金属非线性电阻器2207和2209被形成为在非晶金属电极和互连体之间仅具有单个绝缘体。
第一非线性器件2209耦接到与数据线2205和2234垂直的数据线2216。第一非晶金属互连体或电极2218a位于基板2202上，并通过端子222耦接到数据线2216。第一非晶金属互连体2218a从数据线2216向像素电路的中心延伸。第二非晶金属互连体或电极2218b与第一非晶金属互连体2218a隔开并比其更靠近像素的中心。
第一导电互连体2220a是横向的并且通过端子2224和2226耦接到第一非晶金属互连体和第二非晶金属互连体。电极2230包括朝向像素电路的中心的延伸部分2220b，并利用端子2228耦接到第二非晶金属互连体。电极2230通过到第三非晶金属电极2242a的端子2238耦接到第二非晶金属电阻器2207。端子2238位于电极2230的延伸部分2211a的端。第四非晶金属电极2242b大致平行于中心并且比第三非晶金属电极更远离中心。互连体2211b通过端子2240耦接到第三非晶金属电极，并通过端子2241耦接到第四非晶金属电极。第四非晶金属电极用端子2243耦接到另一条数据线2280。
晶体管2201包括与非线性器件2207、2209的第一至第四非晶金属电极同时形成在基板2202上的非晶金属电极或栅极2204。在图22D中，第二非晶金属电极2218b形成为与栅极2204相邻，其将第三非晶金属电极2242a与第二非晶金属电极分隔开。第一空间或间隙2270位于第二非晶金属电极2218b和非晶金属电极或栅极2204之间。第二空间或间隙2272位于第三非晶金属电极和非晶金属电极或栅极2204之间。
非常薄的第一绝缘体2264形成在非晶金属电极上。该绝缘体可以是金属氧化物，并且在一个实施方式中优选地是厚度在5和15纳米范围内的氧化铝。第二绝缘体2266形成在第一绝缘体上。在第一绝缘体和第二绝缘体中形成多个开口。穿过第一绝缘体2264和第二绝缘体2266形成第一开口2235以暴露栅电极2204的表面。附加开口仅通过第二绝缘体形成在互连体2211b、2211a、2220b、2220a形成并与第二非晶金属电极2218b和第三非晶金属电极2242a交叠的位置。
在第二绝缘层上，例如晶体金属的导电层形成在与栅极2204接触的第一开口中及其它开口中，以与第二非晶金属电极和第三非晶金属电极交叠。导电层也可以同时形成数据线2282、2280和2216。在蚀刻产生上述单独的导电迹线之后，在导电层的顶部上形成第三绝缘层2268。
晶体管2201包括在栅电极2204上并通过第一绝缘体与栅电极2204隔开的半导体或沟道导体层2206。电极2230通过穿过第一和第二绝缘体的开口耦接到栅极2204。电极2230的一部分与数据线2234的延伸部分2232形成电容器。第三绝缘体将电极2230与延伸部分2232分开。
半导体层2206分别通过端子2212和端子2214耦接到第一互连体2250和第二互连体2252。在该实施方式中，互连体直接耦接到半导体层。互连体2280和2254交叠并且耦接至第一和第二互连体。关于晶体管布置的更多细节，参见图21A至图21C。
图23A至图23C是本公开的另选实施方式的俯视图和截面图，该另选实施方式包括耦接到晶体管2304和多个非线性器件2341、2343的像素2302。该实施方式的晶体管以与本公开中描述的其它晶体管不同的方式形成。
非线性器件2341、2343形成在基板2340上，该基板可以是玻璃、柔性材料或用于显示器件的任意合适的基板材料。非线性器件可以包括形成在基板上的电极，基板中电极是非晶金属合金。第一介电层2342形成在非线性器件的电极上。
第一导电层形成在第一介电层上，并被图案化和蚀刻以形成数据线2336、非线性器件的互连体、以及非线性器件的延伸电极2320。数据线2334和2332可以由该第一导电层形成。第二介电层2344形成在第一导电层特征上。沟道导体2318形成在第二介电层上与延伸电极2320交叠的位置。该延伸电极2320是晶体管2304的栅极。该电极可以是晶体金属，例如纯铝或铝合金。延伸电极2320可以由非晶金属形成，使得非线性器件的上电极也是非晶层。这种布置的益处是第一介电层形成为覆盖膜而没有图案化。这可以减少由图案化引起的污染。
沟道导体区在从非线性器件的延伸电极2320或栅极的区内。在图23C中，沟道导体包括在第一方向上的第一维度2315。栅极2320包括在第一方向上的第二维度2317。第二维度大于第一维度。
第三电介质2346形成在沟道导体和第二电介质上。第一互连体2328形成在第三电介质2346上并且在暴露沟道导体的开口中。第一互连体以L形自顶向下布置耦接到像素电容器2302。第二互连体2324形成在第三电介质上并且在暴露沟道导体的另一部分的开口中。第二互连体跨越像素单元共形地形成且在越过数据线2334之后耦接到数据线2332。第一和第二互连体在第一方向上彼此隔开第三维度2314。第三维度小于第一维度。
图23D是具有像素元件2302的不同结构的图23A的布置。电容器由与第二极板2352隔开的第一极板2350形成。这些矩形极板与图23A中的实施方式的马蹄形状形成对比。该实施方式与其它实施方式的区别在于，直到第二导电层之后，即，在形成延伸电极2320的层之后，才沉积沟道导体。第一导电层是用于形成非线性器件的电极的非晶金属。第二导电层是延伸电极2320。第二导电层可以是第二非晶金属层或晶体层。
本公开旨在一种显示电路，该显示电路包括第一非线性器件和第二非线性器件，第二非线性器件具有包括第一平板电极和第二平板电极的第一电容器，第一平板电极耦接在第一非线性器件和第二非线性器件之间。该电路包括第一非晶金属晶体管，该第一非晶金属晶体管包括第一端子、第二端子和耦接到第一平板电极的控制端子。数据线耦接到第二平板电极。第一金属区包括数据线和第二平板电极。第一金属区在第一非线性器件和第二非线性器件之间，第一金属区包括第一平板电极和控制端子的第一电极。
第二金属区可以包括数据线和第二平板电极。另选地，第二金属区可以包括控制端子的第二电极、位于电路的不同层中的第一金属区和第二金属区以及电连接第一金属区和第二金属区的互连体。
第一金属区是非晶金属区。第一选择线耦接到第一非线性器件，且第二选择线耦接到第二非线性器件。
一种器件被构造为基于第一非晶金属晶体管、第一电源线和第二电源线对电信号的传导来操作，该器件和第一非晶金属晶体管在第一电源线和第二电源线之间耦接在一起。第二电容器与该器件并联耦接。传感器装置包括第一电容器，其中，传感器装置上的外部刺激改变第一电容器的电容。第二非晶金属晶体管具有耦接到第一非晶金属晶体管的第一端子的控制端子。第一非线性器件可以包括一个或多个非晶金属非线性电阻器，并且第二非线性器件包括一个或多个非晶金属非线性电阻器。
第一非线性器件包括第一多个非晶金属区。第二非线性器件包括第二多个非晶金属区。第一金属区沿着第一方向延伸并且耦接在第一非线性器件和第二非线性器件之间，第一金属区包括第一平板电极。第二金属区包括沿着第一方向与第一平板电极交叠的第二平板电极以及沿着横向于第一方向的第二方向延伸的沟道导体区，第一金属区和第二金属区的第一区与沟道导体区交叠。
第一绝缘层在第一区和沟道导体区之间。第二绝缘层在第一金属区和第二金属区之间。第一区可以是非晶金属区。第二金属区可以包括沿着第二方向延伸的条带，第二平板电极从该条带突出。第三金属区沿着第二方向延伸，其中，第三金属区耦接到第一金属区和第二金属区中与沟道导体区交叠的第二区。
第一过孔可以在第二区和第三金属区之间延伸并且电连接第二区和第三金属区。第四金属区可以与第三金属区和第二区交叠，第一过孔可以在第四金属区和第二区之间延伸并电连接第四金属区和第二区，并且第二过孔可以在第四金属区和第三金属区之间延伸并电连接第四金属区和第三金属区。
基板可以具有非导电表面，其中，第一多个非晶金属区和第二多个非晶金属区位于非导电表面上。第三金属区可以沿着第一方向延伸并与沟道导体区交叠。第一绝缘层在第一区和沟道导体区之间，并且第二绝缘层在沟道导体区和第三金属区之间。
第三金属区耦接到第一区。第四金属区与第一区和第三金属区交叠；第一过孔在第四金属区和第一区之间延伸并电连接第四金属区和第一区；以及第二过孔在第四金属区和第三金属区之间延伸并电连接第四金属区和第三金属区。
基板可以具有非导电表面，其中，第三区是在非导电表面上的非晶金属。在一实施方式中，第一金属区和第二金属区中的至少一个区是晶体金属。在不同的实施方式中，第一金属区和第二金属区中的至少一个区是非晶金属。
第三金属区可以沿着第一方向延伸且耦接到第一非线性器件，并且第四金属区沿着第一方向延伸且耦接到第二非线性器件。第三金属区可以沿着第一方向延伸且耦接到沟道导体部分的第一端部，并且第四金属区沿着第一方向延伸并且耦接到沟道导体部分的第二端部，其中，第一区在第一端部和第二端部之间与沟道导体部分交叠。沟道导体区是半导体材料或者另选地是非晶金属。
另一个实施方式旨在一种器件，包括：第一非线性器件，其包括第一多个非晶金属区；第二非线性器件，其包括第二多个非晶金属区，第二非线性器件被耦接到第一非线性器件；第一平板电极，其沿着第一维度耦接在第一非线性器件与第二非线性器件之间，第一平板电极沿着横向于第一维度的第二维度延伸；第二平板电极，其沿着第二维度与第一平板电极交叠；第一金属区，其沿着第一维度延伸且耦接到第二平板电极；以及非晶金属晶体管，其包括沟道导体区和与沟道导体区交叠的第一控制电极，第一平板电极和第一控制电极是单个连续金属区。
第二平板电极和第一金属区是单个连续金属区。第一平板电极将第一非线性器件连接到第二非线性器件。非晶金属晶体管包括与沟道导体区交叠的第二控制电极，第一控制节点耦接到第二控制节点。第二金属区与第一控制电极和第二控制电极交叠，其中，第二金属区将第一控制电极电连接至第二控制电极。
第一控制电极和第二控制电极中的至少一个电极是非晶金属区。第一平板电极和第二平板电极中的至少一个电极是非晶金属区。第一平板电极和第二平板电极中的至少一个电极是晶体金属区。
第一过孔在第一金属区和第二平板电极之间延伸并电连接第一金属区和第二平板电极。第三金属区沿着第一维度延伸并将第一非线性器件连接到第二非线性器件，并且第四金属区沿着第二维度延伸并与第一平板电极和第三金属区交叠。
沟道导体区包括半导体材料。非晶金属晶体管是非晶金属热电子晶体管。
一种方法包括在基板的非导电表面上形成多个非晶金属区；在多个非晶金属区上沉积第一共形绝缘层；在第一共形绝缘层上形成半导体区；在半导体区上方沉积第二共形绝缘层；在第二共形绝缘层上形成多个第一金属区；在第二共形绝缘层中对开口进行图案化；在多个第一金属区上方沉积第三共形绝缘层；以及在第三共形绝缘层上形成多个第二金属区。
该方法包括形成第一共形绝缘层，并且形成第二共形绝缘体包括形成第一共形绝缘层和第二共形绝缘体，以具有20nm或更小的组合厚度。该方法还包括形成第三共形层，包括形成第三共形层以具有的厚度大于第一共形绝缘层的厚度或第二共形绝缘层的厚度。
该方法还包括形成第三共形层，包括形成第三共形层以具有的厚度大于第一共形绝缘层和第二共形绝缘层的组合厚度。
该方法包括在第三共形绝缘层上形成平坦化层；以及在平坦化层上形成视觉像素元件或传感器元件的一个或多个部件。该方法包括形成多个第一金属区，包括形成视觉像素元件或传感器元件的一个或多个部件。该方法包括形成多个第二金属区，包括形成视觉像素元件或传感器元件的一个或多个部件。该方法包括形成半导体区，包括形成视觉像素元件或传感器元件的一个或多个部件。
一个另选实施方式旨在具有非导电表面的基板。多个电路元件在非导电表面上，并且沿着基板的至少第一维度布置成阵列，各个电路元件包括第一非线性元件和第二非线性元件，第一非线性元件包括第一多个非晶金属区，第二非线性元件包括第二多个非晶金属区，第二非线性元件耦接到第一非线性元件。第一平板电极沿着第一维度被耦接在第一非线性元件和第二非线性元件之间，第一平板电极沿着横向于第一维度的第二维度延伸。第二平板电极沿着第二维度与第一平板电极交叠，第一金属区沿着第一维度延伸并耦接到第二平板电极，以及非晶金属晶体管，其包括沟道导体区和与沟道导体区交叠的第一控制电极，第一平板电极和第一控制电极是单个连续金属区。
上述各种实施方式可以组合以提供进一步的实施方式。根据以上详细描述，可以对实施方式进行这些和其它改变。通常，在本申请的以下权利要求书和其它部分中，所使用的术语不应被解释为将权利要求限制为说明书和权利要求书中公开的具体实施方式，而应被解释为包括所有可能的实施方式以及这些权利要求所授权的等效物的全部范围。因此，权利要求不受本公开的限制。

Claims (24)

1.一种电路，包括：
第一非线性器件；
第二非线性器件；
第一电容器，其包括第一平板电极和第二平板电极，所述第一平板电极耦接在所述第一非线性器件和所述第二非线性器件之间；以及
第一非晶金属晶体管，其包括第一端子、第二端子和耦接到所述第一平板电极的控制端子。
2.根据权利要求1所述的电路，还包括：
第一金属区，其包括数据线和第二平板电极。
3.根据权利要求2所述的电路，还包括：
第一金属区，其位于所述第一非线性器件和所述第二非线性器件之间，所述第一金属区包括所述第一平板电极和所述控制端子的第一电极；以及第二金属区，所述第二金属区包括所述数据线和所述第二平板电极。
4.根据权利要求3所述的电路，其中，所述第二金属区包括所述控制端子的第二电极，所述第一金属区和所述第二金属区位于所述电路的不同层中；以及
互连体，所述互连体电耦接在所述第一金属区与所述第二金属区之间。
5.根据权利要求4所述的电路，其中，所述第一金属区是非晶金属区。
6.根据权利要求5所述的电路，还包括与所述器件并联耦接的第二电容器。
7.根据权利要求1所述的电路，还包括第二非晶金属晶体管，所述第二非晶金属晶体管具有被耦接到所述第一非晶金属晶体管的所述第一端子的控制端子。
8.根据权利要求1所述的电路，其中，所述第一非线性器件包括一个或多个非晶金属非线性电阻器，并且所述第二非线性器件包括一个或多个非晶金属非线性电阻器。
9.一种器件，包括：
基板；
所述基板上的分压器，所述分压器包括第一非线性电阻器和第二非线性电阻器；以及
驱动薄膜晶体管，其耦接至所述分压器。
10.根据权利要求9所述的器件，其中，所述驱动薄膜晶体管包括所述基板上的第一非晶金属电极，所述第一非线性电阻器包括所述基板上的第二非晶金属电极和所述基板上的第三非晶金属电极，所述第二非线性电阻器包括所述基板上的第四非晶金属电极和所述基板上的第五非晶金属电极。
11.根据权利要求9所述的器件，其中，所述第一非线性电阻器包括所述基板上的第一非晶金属电极和所述基板上的第二非晶金属电极，所述第二非线性电阻器包括所述基板上的第三非晶金属电极和所述基板上的第四非晶金属电极；
介电层位于所述第一、第二、第三和第四非晶金属电极上；以及
所述驱动薄膜晶体管包括所述介电层上的第一晶体金属电极。
12.一种器件，包括：
第一非线性器件，其包括第一多个非晶金属区；
第二非线性器件，其包括第二多个非晶金属区；
第一金属区，其沿着第一方向延伸并耦接在所述第一非线性器件和所述第二非线性器件之间，所述第一金属区包括第一平板电极；
第二金属区，其包括沿着所述第一方向与所述第一平板电极交叠的第二平板电极；以及
沟道导体区，其沿着横向于所述第一方向的第二方向延伸，所述第一金属区和所述第二金属区的第一区与所述沟道导体区交叠。
13.根据权利要求12所述的器件，还包括：
所述第一区和所述沟道导体区之间的第一绝缘层；以及
第二绝缘层，其在所述第一金属区和所述第二金属区之间。
14.根据权利要求12所述的器件，其中，所述第一区是非晶金属区。
15.根据权利要求12所述的器件，还包括：
第三金属区，其沿着所述第二方向延伸，其中，所述第三金属区耦接到所述第一金属区和所述第二金属区中与所述沟道导体区交叠的第二区。
16.根据权利要求15所述的器件，还包括：
第四金属区，其与所述第三金属区和所述第二区交叠；
第一过孔，其在所述第四金属区和所述第二区之间延伸并且电耦接在所述第四金属区和所述第二区之间；以及
第二过孔，其在所述第四金属区与所述第三金属区之间延伸并且电耦接在所述第四金属区与所述第三金属区之间。
17.根据权利要求16所述的器件，还包括：
具有非导电表面的基板，其中，所述第一多个非晶金属区和所述第二多个非晶金属区在所述非导电表面上。
18.一种器件，包括：
第一非线性器件，其包括多个第一非晶金属电极；
第二非线性器件，其包括多个第二非晶金属电极，所述第二非线性器件被耦接到所述第一非线性器件；
第一电极，其沿着第一方向耦接在所述第一非线性器件与所述第二非线性器件之间，所述第一平板电极沿着横向于所述第一方向的第二方向延伸；
与所述第一电极交叠的第二电极；
第一金属区，其沿着所述第一方向延伸并耦接到所述第二电极；以及
非晶金属晶体管，其包括沟道导体区和与所述沟道导体区交叠的第一控制电极，所述第一电极和所述第一控制电极是单个连续金属区。
19.根据权利要求18所述的器件，其中，所述第二电极和所述第一金属区是单个连续金属区。
20.根据权利要求18所述的器件，所述非晶金属晶体管包括与所述沟道导体区交叠的第二控制电极，所述第一控制节点耦接到所述第二控制节点。
21.根据权利要求20所述的器件，还包括：
第二金属区，其与所述第一控制电极和所述第二控制电极交叠，其中，所述第二金属区将所述第一控制电极电耦接到所述第二控制电极。
22.根据权利要求20所述的器件，其中，所述第一控制电极和所述第二控制电极中的至少一个电极是非晶金属区，所述第一电极和所述第二电极中的至少一个电极是非晶金属区。
23.根据权利要求18所述的器件，其中，所述第一电极和所述第二电极中的至少一个电极是晶体金属区。
24.根据权利要求23所述的器件，其中，所述沟道导体区包括半导体材料。
CN202180057535.0A 2020-06-12 2021-06-11 包括用于电子器件的非线性部件的电路 Pending CN116075936A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063038634P 2020-06-12 2020-06-12
US63/038,634 2020-06-12
PCT/US2021/037065 WO2021252934A1 (en) 2020-06-12 2021-06-11 Circuits including non-linear components for electronic devices

Publications (1)

Publication Number Publication Date
CN116075936A true CN116075936A (zh) 2023-05-05

Family

ID=78845936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180057535.0A Pending CN116075936A (zh) 2020-06-12 2021-06-11 包括用于电子器件的非线性部件的电路

Country Status (6)

Country Link
US (1) US12075656B2 (zh)
JP (1) JP2023534611A (zh)
KR (1) KR102892416B1 (zh)
CN (1) CN116075936A (zh)
TW (1) TW202220193A (zh)
WO (1) WO2021252934A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI868921B (zh) * 2023-09-14 2025-01-01 速博思股份有限公司 具對齊微隔間結構的電泳式顯示器

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3654606A (en) 1969-11-06 1972-04-04 Rca Corp Alternating voltage excitation of liquid crystal display matrix
US4204275A (en) 1978-10-20 1980-05-20 Harris Corporation Unisolated EAROM memory array
JPH02137828A (ja) 1988-11-18 1990-05-28 Seiko Instr Inc 電気光学装置の入力保護装置
JPH0750697B2 (ja) 1989-02-20 1995-05-31 株式会社東芝 半導体装置の製造方法
NL8902922A (nl) 1989-11-27 1991-06-17 Philips Nv Actieve weergeefinrichting.
EP0434627A3 (en) 1989-12-18 1991-10-23 Ois Optical Imaging Systems, Inc. Balanced drive symmetric mim diode configuration for liquid crystal displays and method of operating same
US5212537A (en) 1990-07-12 1993-05-18 Applied Materials, Inc. Calibration technique for monochromators and spectrophotometers
JPH05102147A (ja) 1991-10-07 1993-04-23 Sony Corp アモルフアス金属の形成方法及びアモルフアス金属膜を有する半導体装置
US6714625B1 (en) 1992-04-08 2004-03-30 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
WO1996002867A1 (en) 1994-07-14 1996-02-01 Citizen Watch Co., Ltd. Liquid crystal display and method of manufacturing the same
GB9525784D0 (en) 1995-12-16 1996-02-14 Philips Electronics Nv Hot carrier transistors and their manufacture
JPH1084146A (ja) 1996-09-06 1998-03-31 Sharp Corp 非線形抵抗素子およびその製造方法
JP3193973B2 (ja) 1997-07-03 2001-07-30 松下電器産業株式会社 容量素子およびその製造方法
US6243062B1 (en) 1997-09-23 2001-06-05 Ois Optical Imaging Systems, Inc. Method and system for addressing LCD including thin film diodes
US6225968B1 (en) 1997-09-23 2001-05-01 Ois Optical Imagaing Systems, Inc. Method and system for addressing LCD including diodes
US6008872A (en) 1998-03-13 1999-12-28 Ois Optical Imaging Systems, Inc. High aperture liquid crystal display including thin film diodes, and method of making same
JPH11305267A (ja) 1998-04-23 1999-11-05 Seiko Epson Corp アクティブマトリクス基板およびその製造方法ならびに液晶パネルおよびそれを用いた電子機器
JP4019600B2 (ja) 1998-11-30 2007-12-12 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
WO2000033285A1 (fr) 1998-11-30 2000-06-08 Seiko Epson Corporation Dispositif electro-optique et procede de fabrication
TW500937B (en) 1999-07-13 2002-09-01 Samsung Electronics Co Ltd Liquid crystal display
JP3813463B2 (ja) * 2000-07-24 2006-08-23 シャープ株式会社 液晶表示装置の駆動回路及びそれを用いた液晶表示装置並びにその液晶表示装置を用いた電子機器
KR100726132B1 (ko) 2000-10-31 2007-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US7173275B2 (en) 2001-05-21 2007-02-06 Regents Of The University Of Colorado Thin-film transistors based on tunneling structures and applications
TWI267050B (en) * 2001-11-26 2006-11-21 Samsung Electronics Co Ltd Liquid crystal display and driving method thereof
JP4157707B2 (ja) 2002-01-16 2008-10-01 株式会社東芝 磁気メモリ
JP2003347308A (ja) 2002-05-22 2003-12-05 Nec Compound Semiconductor Devices Ltd 半導体装置及びその製造方法
US6980468B1 (en) 2002-10-28 2005-12-27 Silicon Magnetic Systems High density MRAM using thermal writing
WO2005038767A1 (en) 2003-10-17 2005-04-28 Scanvue Technologies Llc Shared select line display
US7330369B2 (en) 2004-04-06 2008-02-12 Bao Tran NANO-electronic memory array
US20050225543A1 (en) 2004-04-07 2005-10-13 Scanvue Technologies Llc Display circuit having asymmetrical nonlinear resistive elements
KR20070053160A (ko) 2004-04-26 2007-05-23 더 리젠츠 오브 더 유니버시티 오브 콜로라도 열전자 트랜지스터
DE102004025423B4 (de) 2004-05-24 2008-03-06 Qimonda Ag Dünnfilm-Feldeffekt-Transistor mit Gate-Dielektrikum aus organischem Material und Verfahren zu dessen Herstellung
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
DE602005005451T2 (de) 2005-04-21 2009-04-02 Samsung Sdi Germany Gmbh Aktivmatrix-Schaltung, Aktivmatrix-Anzeige und deren Herstellungsverfahren
CN100412672C (zh) 2005-09-14 2008-08-20 友达光电股份有限公司 薄膜二极管液晶显示器面板
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP2008004588A (ja) 2006-06-20 2008-01-10 Epson Imaging Devices Corp 非線形素子の製造方法、非線形素子および電気光学装置
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
KR20080035360A (ko) 2006-10-19 2008-04-23 삼성전자주식회사 액정표시장치
CN100576472C (zh) 2006-12-12 2009-12-30 中芯国际集成电路制造(上海)有限公司 具有非晶硅monos存储单元结构的半导体器件及其制造方法
JP4545780B2 (ja) 2007-07-09 2010-09-15 株式会社 日立ディスプレイズ 有機発光表示装置の製造方法
JP2009130167A (ja) 2007-11-26 2009-06-11 Renesas Technology Corp 半導体装置およびその製造方法
US9306078B2 (en) 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
JP5401880B2 (ja) 2008-09-18 2014-01-29 富士電機株式会社 有機薄膜トランジスタおよびその製造方法
JP2010123338A (ja) 2008-11-18 2010-06-03 Canon Inc 画像表示装置
US8436337B2 (en) 2009-05-12 2013-05-07 The State of Oregon Acting By and Through The State Board of Higher Education on Behalf of Oregon State Unitiversity Amorphous multi-component metallic thin films for electronic devices
US8838116B2 (en) 2009-05-19 2014-09-16 Qualcomm Incorporated Minimizing interference to non-associated users
US8575753B2 (en) 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
US8363021B2 (en) 2009-09-11 2013-01-29 Apple Inc. Method to compensate for the frequency dependence of sense signal preprocessing
KR102023128B1 (ko) 2009-10-21 2019-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
CN102053410B (zh) 2009-10-30 2012-11-21 群康科技(深圳)有限公司 触控显示面板、触控显示装置和平面显示面板
WO2011065198A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
WO2012129176A1 (en) 2011-03-18 2012-09-27 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Amorphous multi-component metal/metal oxide nanolaminate metamaterials and devices based thereon
US8896512B2 (en) 2011-08-04 2014-11-25 Sharp Kabushiki Kaisha Display device for active storage pixel inversion and method of driving the same
US8878176B2 (en) 2011-08-11 2014-11-04 The Hong Kong University Of Science And Technology Metal-oxide based thin-film transistors with fluorinated active layer
TWI458150B (zh) 2012-01-11 2014-10-21 E Ink Holdings Inc 薄膜電晶體
US9006024B2 (en) 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103594521B (zh) 2012-08-17 2017-03-01 瀚宇彩晶股份有限公司 半导体元件
WO2014074360A1 (en) 2012-11-12 2014-05-15 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Amorphous metal thin-film non-linear resistor
CN104022044B (zh) 2013-03-01 2017-05-10 北京京东方光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
KR102101407B1 (ko) 2013-03-14 2020-04-16 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
CN103268891B (zh) 2013-03-28 2016-08-10 北京京东方光电科技有限公司 一种薄膜晶体管、非晶硅平板探测基板及制备方法
CN103325840B (zh) 2013-04-15 2016-05-18 北京大学深圳研究生院 薄膜晶体管及其制作方法
US9564478B2 (en) 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9525046B2 (en) 2014-03-17 2016-12-20 Semiconductor Manufacturing International (Shanghai) Corporation Metal gate stack structure and manufacturing method
US9876183B2 (en) 2015-01-30 2018-01-23 Northwestern University Charge-transporting metal oxide-polymer blend thin films
US10020354B2 (en) 2015-04-17 2018-07-10 Apple Inc. Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors
CN107924094B (zh) 2015-07-24 2020-10-30 俄勒冈州立大学 使用非晶态金属非线性电阻器作为有源子像素器件的面内切换液晶显示器背板
WO2017066332A1 (en) 2015-10-13 2017-04-20 Amorphyx, Inc. Amorphous metal thin film nonlinear resistor
US10128864B2 (en) * 2016-01-15 2018-11-13 Psemi Corporation Non-linear converter to linearize the non-linear output of measurement devices
KR20170087574A (ko) 2016-01-20 2017-07-31 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN109154155A (zh) 2016-05-13 2019-01-04 洛科威国际有限公司 向结构提供隔离的方法
WO2017205656A1 (en) 2016-05-25 2017-11-30 Synaptics Incorporated Capacitive fingerprint sensor with glass substrate
KR102443767B1 (ko) 2016-07-07 2022-09-15 아모르픽스, 인크 비정질 금속 열전자 트랜지스터
US20180061867A1 (en) 2016-08-31 2018-03-01 Apple Inc. Methods of protecting semiconductor oxide channel in hybrid tft process flow
US20180306744A1 (en) 2017-04-20 2018-10-25 Lifescan Scotland Limited Analyte measurement system and method
KR102071145B1 (ko) 2017-09-18 2020-01-29 고려대학교 세종산학협력단 스트레쳐블 다중모드 센서 및 그 제조 방법
KR101934026B1 (ko) 2017-09-21 2018-12-31 고려대학교 세종산학협력단 비정질 금속층을 포함하는 전극 또는 배선을 포함하는 유연 디스플레이 소자 및 이의 제조방법
TWI809075B (zh) * 2018-03-30 2023-07-21 美商非結晶公司 電子裝置及具有其之顯示器
WO2020118268A1 (en) * 2018-12-07 2020-06-11 Amorphyx, Incorporated Methods and circuits for diode-based display backplanes and electronic displays
CN114864609A (zh) * 2021-01-20 2022-08-05 京东方科技集团股份有限公司 有源像素传感器及平板探测器

Also Published As

Publication number Publication date
KR102892416B1 (ko) 2025-11-28
TW202220193A (zh) 2022-05-16
WO2021252934A1 (en) 2021-12-16
JP2023534611A (ja) 2023-08-10
US12075656B2 (en) 2024-08-27
KR20230041683A (ko) 2023-03-24
US20230232663A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
US9240486B2 (en) Thin-film transistor, method for manufacturing the same and display device including the same
US9978826B2 (en) Organic light emitting display device
KR102454728B1 (ko) 유기 발광 표시 장치
US11069799B2 (en) Amorphous metal hot electron transistor
JP7723780B2 (ja) アモルファス金属薄膜トランジスタ
KR101338021B1 (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
JP2013249537A (ja) 酸化物半導体スパッタリング用ターゲット、これを用いた薄膜トランジスタの製造方法
US12075656B2 (en) Circuits including non-linear components for electronic devices
US20240186406A1 (en) Semiconductor device
WO2025167105A9 (zh) 显示基板及显示装置
JPWO2021252934A5 (zh)
CN103545376A (zh) 薄膜晶体管、电路及其制造方法及显示装置
KR20080114262A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20100075059A (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP2024092934A (ja) 薄膜トランジスタ基板及び薄膜トランジスタの製造方法
CN117080222A (zh) 阵列基板及其制备方法、显示装置
CN115298823A (zh) 驱动背板及其制备方法、显示装置
KR20060123874A (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination