[go: up one dir, main page]

CN116054795A - 一种具有负压产生的射频电路及其控制方法 - Google Patents

一种具有负压产生的射频电路及其控制方法 Download PDF

Info

Publication number
CN116054795A
CN116054795A CN202211501712.2A CN202211501712A CN116054795A CN 116054795 A CN116054795 A CN 116054795A CN 202211501712 A CN202211501712 A CN 202211501712A CN 116054795 A CN116054795 A CN 116054795A
Authority
CN
China
Prior art keywords
frequency
negative
radio frequency
oscillator
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211501712.2A
Other languages
English (en)
Inventor
章策珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Sicore Semiconductor Corp Ltd
Original Assignee
Chengdu Sicore Semiconductor Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Sicore Semiconductor Corp Ltd filed Critical Chengdu Sicore Semiconductor Corp Ltd
Priority to CN202211501712.2A priority Critical patent/CN116054795A/zh
Priority to US18/092,521 priority patent/US20240178752A1/en
Publication of CN116054795A publication Critical patent/CN116054795A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from DC input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了具有负偏压产生的射频控制电路的多种实施例。对射频控制电路施加负偏压能够提供更好的射频隔离特性和增强的射频功率处理能力。具有变化频率时钟信号的负电压发生器(NVG)用来产生负偏压。该NVG包括振荡器和负电压电荷泵。振荡器向负电压电荷泵输出的时钟信号具有一定频率跨度的变化频率，负电压电荷泵基于该变化频率时钟信号产生负偏压。电平移位器接收负偏压并输出具有所述负偏压的移位控制信号。由于时钟信号频率随时间而变化，叠加于输出负偏压的噪声信号频谱得以扩展。因此，即使在输入高功率射频信号时，输出射频信号上的杂散噪声也将得到扩展和抑制。

Description

一种具有负压产生的射频电路及其控制方法
技术领域
本发明总体上涉及射频(RF)电路，并具体涉及一种具有负电压产生的射频控制电路。
背景技术
射频电路已在多种应用中使用。N型金属氧化物半导体(NMOS)或者D模式伪形态高电子迁移率晶体管(pHEMT)用作多种射频控制电路的逻辑开关单元，例如射频开关、射频衰减器、射频移相器，等等。
对于基于NMOS的射频开关为例，“0”(关断)状态可能需要向NMOS开关的栅极施加负电压电平来理想地或完全地关断开关以改善隔离并增强功率处理能力。这种栅极负电压使得射频开关电路中无需采用隔直电容。为获得用于“0”状态的栅极负电压，需要负电压发生器(NVG)电路来产生负偏压。
产生负偏压的方法有多种。电荷泵可以被视作是一种DC/DC转换器，其采用一个或多个用作能量存储元件的电容器作为形成负电压的来源。负电荷泵驱动的射频开关通常具有由负电荷泵的负电压输出产生的泄漏电流。这类泄漏信号可能会通过芯片衬底泄漏或耦合至射频信号路径。其结果是，电荷泵带来的杂散噪声将可能对同一芯片中其他射频电路元件的性能产生不良影响。此外，传统的负电荷泵受单个固定频率时钟信号驱动。固定时钟频率处的泄漏信号调制在射频信号之上将导致在射频信号频率附近出现强杂散噪声。而由于强杂散噪声和射频信号之间的频率间隙较窄，尤其是当射频信号处于高频时，对那些强杂散噪声的滤波将变得困难。
因此，亟需一种用于向射频控制电路提供负电压的系统和方法以解决上述问题来提高性能。
发明内容
本发明提供了具有负电压产生的射频控制电路的系统和方法的实施例。对射频控制电路施加负偏压能够提供更好的隔离和增强的功率处理能力。
在一个或多个实施例中，具有变化频率时钟信号的负电压发生器(NVG)用来产生负偏压。所述NVG包括振荡器和负电压电荷泵。振荡器向负电压电荷泵输出的时钟信号的频率在从最低频率F1到最高频率F2的跨度内变化，负电压电荷泵基于所述时钟信号产生负偏压。电平移位器接收负偏压并基于控制信号输出移位控制信号，所述控制信号通常具有逻辑“1”的正电压或者逻辑“0”的零(或者接近零的)电压。所述电平移位器将所述逻辑“0”的零电压或者接近零的电压移为负偏压。结果，移位控制信号为逻辑“0”提供所述负偏压以改善射频控制电路，例如射频开关的开关控制。
由于时钟信号的频率从F1变化到F2，叠加在所述输出负偏压上的噪声信号也将从F1扩展到F2。因此，即使当射频开关所具有的输入射频信号拥有高射频功率，射频开关的输出射频信号上叠加的杂散噪声也将得到扩展并显著降低。
在一个或多个实施例中，所述NVG的振荡器可以是电阻电容(RC)振荡器，其包括串联耦合的第一反相器和第二反相器。所述RC振荡器输出的输出时钟信号通过可变电阻器耦合来自第一反相器的第一输出电压、通过可变电容器耦合第二反相器的第二输出电压。所述输出时钟信号也作为输入反馈至所述第一反相器。所述可变电阻器和可变电容器可以通过开关组来进行调整，以使得所述输出时钟信号的频率在多个选择之间变化。又或者，输出变化频率时钟信号的所述振荡器可以包括输出固定频率时钟信号的振荡器以及具有可变分频比的分频器。通过调节所述分频器的分频比来改变所述输出时钟信号的频率。通过变化频率时钟信号所产生的负偏压，泄漏至所述射频控制电路的杂散噪声将在频谱上扩展开来并整体上得到抑制。
出于概括本发明的目的，此处已描述了本发明的某些方面和新的技术特征。本领域技术人员应当认识到，本发明中公开的多个实施例可以通过不同的排列、增强、等效、组合和改进来实现，而所有的这些方式都应落入本发明的保护范围内。
附图说明
附图中示出了本发明的示例性实施例以供参考，这些附图旨在说明而非限制本发明。虽然本发明已大致记载于实施例中，但如此做的目的不是将本发明的保护范围限制为所描述的实施例中的具体技术特征。
图1描述了现有技术中的负电压发生器；
图2描述了采用固定频率时钟信号来产生负偏压的负电压发生器；
图3描述了来自射频开关的射频输出信号的频谱中的杂散，射频开关具有栅极控制负电压，由具有固定频率时钟信号的负电压发生器提供；
图4为本发明一个或多个实施例中产生负偏压的负电压发生器，所述负偏压通过变化频率时钟信号来产生；
图5描述了本发明一个或多个实施例中射频开关的射频输出信号频谱中的杂散，所述射频开关的栅极控制负电压通过具有变化频率时钟信号的负电压发生器来提供；
图6为本发明一个或多个实施例中产生变化频率时钟信号的电阻-电容(RC)振荡器；
图7为本发明一个或多个实施例中包含有分频器的振荡器，该振荡器用于产生变化频率时钟信号；
图8描述了本发明一个或多个实施例中采用负电压进行射频电路控制的过程。
本领域技术人员将认识到，根据说明书能够实施本发明的多种实施方式和实施例。所有这些实施方式和实施例均应包含在本发明的保护范围之内。
具体实施方式
在下文的描述中，为了解释本发明，将陈述本发明的具体细节以方便理解本发明。但即使不具备部分或者全部所述的具体细节，本发明亦可实施。下文所述的本发明的实施例可能被包含在许多不同的电气组件、电路、设备和系统中。附图的框图中所示的结构和设备用以说明本发明的示例性实施例，但不作为用于模糊本发明宽泛指导的托辞。附图中所示的元件之间的连接关系不限于直接连接。而是元件之间的连接能够通过中间组件被修改、重构或者以其他方式改变。
说明书中对“一个实施例”或“某个实施例”的引用表示与该被讨论的实施例有关的具体特征、结构、特征或功能包含在本发明至少一个预期的实施例中。因此，在说明书中不同位置出现的短语“在一个实施例中”并不构成对本发明单个实施例的多次引用。本专利文件中提及的每篇参考文献或文件通过引用整体而并入本专利。需要注意的是，本文提供的任意示例均以说明的方式进行提供，且是在特定的条件下采用特定的一个或多个实施例进行；因此，这些示例中的任何一个都不应该用来限制本专利文件所公开的范围。
N型金属氧化物半导体(NMOS)或者D模式伪形态高电子迁移率晶体管(pHEMT)已作为逻辑开关单元而广泛地用于多种射频控制电路，例如射频开关、射频衰减器、射频移相器，等等。对于基于NMOS的射频开关，需要向NMOS开关的栅极施加负电压电平来理想地或完全地关断开关以改善隔离并增强功率处理能力。这种栅极负电压将使得在射频控制电路中无需采用隔直电容，这样射频控制电路可以从DC到射频频率工作。为了获得用于“0”状态的栅极负电压，需要负电压发生器(NVG)电路来产生负偏压。
可以采用多种方式产生负偏压，例如，利用振荡器和电荷泵的组合来实现。该电荷泵可以被视作是一种DC/DC转换器，其可以采用一个或多个用作能量存储元件的电容器作为产生负电压的来源。负电荷泵驱动的射频开关通常具有由负电荷泵的负电压输出所引起的泄漏电流。这类泄漏信号可能会通过芯片衬底泄漏或耦合至射频信号路径。其结果是，电荷泵带来的杂散噪声将可能对同一芯片中其他射频电路元件的性能产生不良影响。
美国专利US 9,467,124 B2公开了一种负电压发生器，如图1所示。该负电压发生器包括振荡器20、电荷泵21、滤波电容22、分压器23、启动电容24、第一使能开关26、第二使能开关25、比较器28、以及参考电压发生器29。所述电荷泵21能够基于振荡器20提供的时钟信号CLK产生负电压NVG_OUT。所述振荡器以时钟频率输出时钟信号CLK，电荷泵所产生的负电压将具有振荡在时钟频率上的噪声电压。所述噪声电压可能泄漏至射频控制电路并被调制到输入射频信号，特别是当所述输入射频信号处于高功率水平下、且所述射频晶体管更易出现非线性条件时。
【实施例1】
图2描述了采用固定频率时钟信号来产生负偏压的负电压发生器(NVG)。所述NVG210包括振荡器212和负电压电荷泵214。振荡器212以固定时钟频率FOSC输出时钟信号213至负电压电荷泵214，负电压电荷泵214基于时钟信号213产生负偏压216。电平移位器220接收负偏压216和正偏压224，并基于控制信号222输出移位控制信号226，所述控制信号222通常具有逻辑“1”的第一正电压或者逻辑“0”的零(或接近零)电压。
电平移位器220将逻辑“1”的第一正电压移为基于正偏压224的第二正电压，将逻辑“0”的零或接近零的电压移为基于负偏压216的负电压，使得移位控制信号226为逻辑“1”提供正偏压、为逻辑“0”提供负偏压以改善射频开关230的开关控制。在一个或多个实施例中，接近零的电压是指0V和1V之间的电压电平。
振荡器212以固定频率FOSC工作，所述时钟信号213可以叠加在输出负偏压216上成为交流电(AC)噪声电压，其能够泄漏至射频开关230并被调制到输入射频信号232，特别是当输入射频信号232具有高功率水平下且射频晶体管更易出现非线性条件时。其结果是，输出射频信号234可能具有不期望的杂散噪声。
图3描述了来自射频开关的射频输出信号的频谱中的杂散，射频开关具有栅极控制负电压，栅极控制负电压由具有固定频率时钟信号的负电压发生器提供。由于泄漏或耦合至射频开关的射频信号路径的时钟信号与射频输入信号之间的调制，射频输出信号在时钟信号频率FOSC和接近射频信号频率处，例如FRF+FOSC和FRF-FOSC，具有杂散噪声。射频输入功率越高，则射频开关的非线性度越高，进而带来更差的杂散噪声。如图3所示，当输入射频信号具有较低的射频功率，例如，0dBm，FRF+FOSC和FRF-FOSC处的杂散噪声与频率FRF处的射频载波信号的功率比为-90dBc。当输入射频信号具有较高的射频功率，例如，20dBm，FRF+FOSC和FRF-FOSC处杂散噪声与频率FRF处的射频载波信号的功率比增加至-80dBc。
在许多射频系统中，杂散噪声相较于射频载波信号的功率比需要低于-100dBc。进一步地，当射频信号频率FRF远高于时钟信号频率FOSC时，由于射频信号与杂散噪声之间的频率差很窄，想要去除FRF+FOSC和FRF-FOSC处的杂散噪声将非常困难。去除这些杂散噪声将需要增设额外的滤波器，造成总成本增长、射频系统更加复杂。不仅如此，衬底泄漏使得在集成芯片中难以采用传统的滤波或者对NVG的负电压稳压的方式来减少注入到射频路径的时钟信号。
本申请描述了在射频电路中采用负电压进行栅极控制来提高性能的系统和方法的实施例。不同于在NVG中采用具有单一频率Fosc的时钟信号将带来强单音杂散噪声，本申请公开的实施例中，NVG采用的时钟信号具有多个频率。在不同频率下，叠加至NVG的负电压输出上的时钟信号分布在一个频率范围上。因此，杂散噪声能够被显著地降低或抑制。
【实施例2】
图4描述了本发明一个或多个实施例中产生负偏压的负电压发生器，所述负偏压通过变化频率时钟信号来产生。该NVG 410包括振荡器412和负电压电荷泵414。振荡器412向负电压电荷泵414输出的时钟信号413的频率在从最低频率F1到最高频率F2的范围内变化，所述负电压电荷泵414基于时钟信号413产生负偏压416。电平移位器420接收负偏压416和正偏压424，并基于控制信号422输出移位控制信号426，该控制信号422通常具有逻辑“1”的第一正电压或者逻辑“0”的零(或接近零)电压。在一个或多个实施例中，接近零的电压是指0V和1V之间的电压电平。所述负偏压416和正偏压424的绝对电压电平可以相同或者不同。例如，逻辑“1”的正偏压424可以是+3V，而负偏压416可以是-3.3V。
电平移位器420将第一逻辑，例如逻辑“1”，的第一正电压移为基于正偏压424的第二正电压，并将第二逻辑，例如逻辑“0”的零或者接近零的电压移为基于负偏压416的负电压。这样，移位控制信号426为第一逻辑提供第二正电压、为第二逻辑提供负电压以改善射频开关430的开关控制。
电平移位器可以直接或间接地接收所述负偏压416。在一个或多个实施例中，负电压稳压器440可以设置于NVG 410和电平移位器420之间以在所述负偏压416馈送至电平移位器420之前对其进行稳压。
由于时钟信号413的频率在F1到F2的范围内变化，叠加于输出负偏压416上的噪音信号也将从F1扩展到F2。因此，射频开关430的输出射频信号434上的杂散噪声将扩展并显著降低，如图5中杂散的频谱所示。即使输入射频信号具有高射频功率，例如20dBm，杂散噪声也将扩展，从而具有更低的杂散功率水平，例如，与FRF处的射频载波信号的功率比低于-100dBc。
【实施例3】
变频振荡器可以有多种配置方式，例如变频RC振荡器、变频环形振荡器、变频电感电容(LC)振荡器、频率合成器，等等。图6示出了本发明一个或多个实施例中的RC振荡器，该RC振荡器能产生变化频率时钟信号。所述RC振荡器包括第一反相器610、串联耦合至所述第一反相器610的第二反相器、可变电阻器ROSC 612、以及可变电容器COSC 622。所述第二反相器620接收来自所述第一反相器610的第一输出电压VA并输出第二输出电压VB。可以是输出时钟信号的振荡器输出VOSC 630通过所述可变电阻器ROSC 612耦合至第一输出电压VA、通过所述可变电容器COSC 622耦合至第二输出电压VB，并作为输入反馈至第一反相器610。在一个或多个实施例中，第二输出电压VB或者来自第一反相器610的第一输出电压VA，而非VOSC630，可以作为来自RC振荡器的输出信号。
在一个或多个实施例中，所述可变电阻器ROSC 612和可变电容器COSC 622可以通过开关组来调整。例如，可变电阻器ROSC 612可以具有M个值或状态，可变电容器COSC 622可以具有N个值或者状态。因此，RC振荡器针对振荡器输出VOSC的频率具有M×N个状态组合。状态的选择可以通过状态机或者状态控制器进行控制。一般来说，供选择的状态越多，输出时钟信号的频率扩展越多，且每个时钟频率状态的功率值降低得更多。最终，如图5所示，杂散噪声的功率水平整体下降。
所述RC振荡器可以通过期望的方式来变换状态组合以使得输出时钟信号的时钟频率可以以期望的模式进行变化，例如，从最低频率F1变化至最高频率F2、从最高频率F2变化至最低频率F1、或者在最低频率F1和最高频率F2之间的范围内随机变化。各运行时钟频率间的频率间隔可以相同也可以不同，且该频率间隔可以基于射频控制电路中射频输出信号的频谱中出现的杂散噪声来动态调整或者编程。例如，当在多个杂散噪声中的某个特定频率下的杂散噪声特别高时，可以调节所述RC振荡器相关运行时钟频率处的频率间隔以使得与该特定频率下的杂散噪声减小甚至消除。换言之，时钟频率可以非连续地在最低频率和最高频率之间一个或多个频率变化，即变化时避开最低频率和最高频率之间的某些特定频点。
【实施例4】
图7描述了本发明一个或多个实施例中包含分频器的振荡器，该振荡器能产生变化频率时钟信号。固定频率振荡器710和分频器720共同构成一个输出变化频率时钟信号的振荡器。所述固定频率振荡器710向分频比可变的分频器720输出具有固定频率FOSC的时钟信号712。所述分频器720可以是整数分频器或者小数分频器，且其分频比可以由状态机或者状态控制器来进行控制。所以，通过控制所述分频比，分频器720的时钟信号输出722的频率可以从F1变化到F2。尽管采用的是固定频率振荡器710，但固定频率时钟信号用来驱动分频器，而不是直接馈送至电荷泵。因此，图3中示出的单音杂散噪声仍然可以被有效地抑制。
类似于所述RC振荡器的实现方式，所述分频器可以通过期望的方式来变换状态组合以使得输出时钟信号的时钟频率能够以期望的模式进行变化，例如从最低频率F1变化至最高频率F2、从最高频率F2变化至最低频率F1、或者在最低频率F1和最高频率F2之间的范围内随机变化。各运行时钟频率间的频率间隔可以相同也可以不同，且该频率间隔可以基于射频控制电路中射频输出信号的频谱中出现的杂散噪声来动态调整或者编程。
虽然图6和图7公开了两个通过产生变化频率时钟信号来产生负偏压的实施例，但本领域技术人员应当理解还可以通过其他的方法来产生具有变化频率的时钟信号，例如变频环形振荡器、变频LC振荡器、频率合成器、或者如图6和图7所示的实施中的组合方式。所述RC振荡器的状态组合的控制同样适用于其他类型的变频振荡器。不仅如此，某种类型的变频振荡器还可以同分频器一起使用以进一步扩展时钟频率来减少射频输出信号中的杂散噪声。
【实施例5】
图8描述了本发明一个或多个实施例中采用负电压进行射频电路控制的过程。步骤805中，变频振荡器输出变化频率时钟信号，所述变频振荡器可以是RC振荡器、也可以是固定频率振荡器和分频比可变的分频器的组合。在步骤810中，在负电压电荷泵处基于变化频率时钟信号产生负偏压。
步骤815中，至少基于所述负偏压，在电平移位器处从控制信号产生移位控制信号。所述控制信号具有第一逻辑状态的第一正电压和第二逻辑状态的零或者接近零的电压。所述第一逻辑状态和第二逻辑状态可以分别为“1”和“0”，或者“0”和“1”。所述移位控制信号将所述第二逻辑状态的零或者接近零的电压移为基于负偏压的负电压。在一个或多个实施例中，电平移位器除了接收负偏压外还接收正偏压。所述移位控制信号将第一逻辑状态的第一正电压移为基于所述正偏压的第二正电压。所述正偏压和负偏压可以具有相同或者不同的绝对电压电平值。所述第一正电压和第二正电压可以具有相同或者不同的电压电平值。
在步骤820中，移位控制信号被馈送至射频控制电路以用于电路控制。所述射频控制电路可以是图4示出的示例性实施例中的射频开关，或者其他类型的射频控制电路，例如，射频移相器、射频衰减器，等等。
前文已经对本发明进行了描述以清楚和理解本发明，而无意于将本发明限制在所公开的精确形式。在所附权利要求项的范围和等同范围内的各种修改方式也是可能的。
本领域技术人员应当理解的是前文所述的实施方式和实施例是示例性的，而无意于限制本发明的保护范围。所有根据阅读本发明说明书及研究本发明附图后所作出的对于本领域技术人员来说显而易见的置换、增强、等同、结合和改进都应落入本发明的真实精神和保护范围中。
还应当注意的是，各项权利要求中的元件可以进行不同的布置，包括多种依赖关系、结构及组合。例如，在某些实施例中，各权利要求项的主题可以与其他权利要求项结合。

Claims (20)

1.一种具有负压产生的射频电路，其特征在于，包括：
变频振荡器，用于输出变化频率时钟信号，所述变化频率时钟信号具有在最低频率和最高频率之间的跨度内变化的时钟频率；
负电压电荷泵，耦合至所述变频振荡器，所述负电压电荷泵用于基于所述变化频率时钟信号产生负偏压；
电平移位器，耦合至所述负电压电荷泵，所述电平移位器用于接收所述负偏压和控制信号以产生移位控制信号，所述控制信号具有用于第一逻辑状态的第一正电压和用于第二逻辑状态的零电压或者接近零的电压，所述移位控制信号的所述第二逻辑状态具有基于所述负偏压的负电压；及
射频控制电路，用于接收所述移位控制信号来进行射频控制操作。
2.根据权利要求1所述的一种具有负压产生的射频电路，其特征在于，所述射频控制电路为射频开关、射频衰减器、射频移相器中的至少一种。
3.根据权利要求1所述的一种具有负压产生的射频电路，其特征在于，还包括：
负电压稳压器，设置于所述负电压电荷泵和所述电平移位器之间，用于对所述负偏压进行稳压。
4.根据权利要求1所述的一种具有负压产生的射频电路，其特征在于，所述变频振荡器为变频电阻电容振荡器、变频环形振荡器、变频电感电容振荡器、频率合成器中的至少一种。
5.根据权利要求4所述的一种具有负压产生的射频电路，其特征在于，所述变频振荡器的状态选择受状态机或者状态控制器控制以使得所述变化频率时钟信号的频率以期望的模式变化。
6.根据权利要求1所述的一种具有负压产生的射频电路，其特征在于，所述变频振荡器包括：
固定频率振荡器，用于输出固定频率时钟信号；及
分频器，具有可变的分频比，所述分频器用于接收所述固定频率时钟信号并输出所述变化频率时钟信号。
7.根据权利要求1所述的一种具有负压产生的射频电路，其特征在于，所述时钟频率以期望的模式变化，所述期望的模式为：
从所述最低频率变化到所述最高频率；
从所述最高频率变化到所述最低频率；或
在所述最低频率和所述最高频率之间随机变化。
8.根据权利要求1所述的一种具有负压产生的射频电路，其特征在于，所述时钟频率非连续地在最低频率和最高频率之间的一个或多个频率变化。
9.根据权利要求1所述的一种具有负压产生的射频电路，其特征在于，所述变化频率时钟信号的时钟频率在所述最低频率到所述最高频率之间的多个频率中变化，所述多个频率中的每个频率的间隔相同或者不同。
10.根据权利要求1所述的一种具有负压产生的射频电路，其特征在于，所述电平移位器还用于接收正偏压，所述移位控制信号的所述第一逻辑状态具有基于所述正偏压的第二正电压。
11.一种具有负压产生的射频电路控制方法，其特征在于，包括以下步骤：
变频振荡器输出变化频率时钟信号，所述变化频率时钟信号具有在最低频率和最高频率之间的跨度内变化的时钟频率；
耦合至所述变频振荡器的负电压电荷泵基于所述变化频率时钟信号生成负偏压；
耦合至所述负电压电荷泵的电平移位器基于至少所述负偏压和控制信号生成移位控制信号，所述控制信号具有用于第一逻辑状态的第一正偏压和用于第二逻辑状态的零电压或者接近零的电压，所述移位控制信号的所述第二逻辑状态具有基于所述负偏压的负电压；及
射频控制电路接收所述移位控制信号进行射频控制操作。
12.根据权利要求11所述的一种具有负压产生的射频电路控制方法，其特征在于，所述射频控制电路为射频开关、射频衰减器、射频移相器中的至少一种。
13.根据权利要求11所述的一种具有负压产生的射频电路控制方法，其特征在于，所述负电压电荷泵、电平移位器、以及射频控制电路集成在同一个芯片中。
14.根据权利要求11所述的一种具有负压产生的射频电路控制方法，其特征在于，所述变频振荡器为变频电阻电容振荡器、变频环形振荡器、变频电感电容振荡器、频率合成器中的至少一种。
15.根据权利要求14所述的一种具有负压产生的射频电路控制方法，其特征在于，所述变频振荡器的状态选择受状态机或者状态控制器控制以使得所述变化频率时钟信号的频率以期望的模式变化。
16.根据权利要求11所述的一种具有负压产生的射频电路控制方法，其特征在于，所述变频振荡器包括：
固定频率振荡器，用于输出固定频率时钟信号；及
分频器，具有可变的分频比，所述分频器用于接收所述固定频率时钟信号并输出所述变化频率时钟信号。
17.根据权利要求11所述的一种具有负压产生的射频电路控制方法，其特征在于，所述时钟频率以期望的模式变化，所述期望的模式为：
从所述最低频率变化到所述最高频率；
从所述最高频率变化到所述最低频率；或
在所述最低频率和所述最高频率之间随机变化。
18.根据权利要求11所述的一种具有负压产生的射频电路控制方法，其特征在于，所述时钟频率非连续地在最低频率和最高频率之间的一个或多个频率变化。
19.根据权利要求11所述的一种具有负压产生的射频电路控制方法，其特征在于，所述变化频率时钟信号的时钟频率在所述最低频率到所述最高频率之间的多个频率中变化，所述多个频率中的每个频率的间隔相同或者不同。
20.根据权利要求11所述的一种具有负压产生的射频电路控制方法，其特征在于，所述移位控制信号的所述第一逻辑状态具有基于正偏压的第二正电压，所述正偏压由所述电平移位器接收。
CN202211501712.2A 2022-11-28 2022-11-28 一种具有负压产生的射频电路及其控制方法 Pending CN116054795A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211501712.2A CN116054795A (zh) 2022-11-28 2022-11-28 一种具有负压产生的射频电路及其控制方法
US18/092,521 US20240178752A1 (en) 2022-11-28 2023-01-03 Rf circuit with negative voltage generation and a method for rf circuit control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211501712.2A CN116054795A (zh) 2022-11-28 2022-11-28 一种具有负压产生的射频电路及其控制方法

Publications (1)

Publication Number Publication Date
CN116054795A true CN116054795A (zh) 2023-05-02

Family

ID=86117065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211501712.2A Pending CN116054795A (zh) 2022-11-28 2022-11-28 一种具有负压产生的射频电路及其控制方法

Country Status (2)

Country Link
US (1) US20240178752A1 (zh)
CN (1) CN116054795A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117294286A (zh) * 2023-11-27 2023-12-26 深圳新声半导体有限公司 射频开关控制电路
CN119602775A (zh) * 2024-11-15 2025-03-11 上海华虹宏力半导体制造有限公司 非零直流偏置信号切换的射频开关

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998058382A1 (en) * 1997-06-16 1998-12-23 Hitachi, Ltd. Semiconductor integrated circuit device
US5835420A (en) * 1997-06-27 1998-11-10 Aplus Flash Technology, Inc. Node-precise voltage regulation for a MOS memory system
US7336121B2 (en) * 2001-05-04 2008-02-26 Samsung Electronics Co., Ltd. Negative voltage generator for a semiconductor memory device
WO2012134964A2 (en) * 2011-03-25 2012-10-04 Skyworks Solutions, Inc. Variable frequency circuit controller
WO2013033214A2 (en) * 2011-08-30 2013-03-07 Skyworks Solutions, Inc. Reduced clock feed-through systems, methods and apparatus
US9379604B2 (en) * 2013-01-29 2016-06-28 Rf Micro Devices, Inc. Low noise radio frequency switching circuitry
US9520251B2 (en) * 2013-04-26 2016-12-13 Ferfics Limited RF switch with inter-domain ESD protection
JP2015171220A (ja) * 2014-03-06 2015-09-28 株式会社東芝 スイッチ制御回路および無線通信装置
CN110870203B (zh) * 2017-07-06 2023-12-12 株式会社村田制作所 电压供给电路以及高频电路模块
US10778206B2 (en) * 2018-03-20 2020-09-15 Analog Devices Global Unlimited Company Biasing of radio frequency switches for fast switching
US10541605B2 (en) * 2018-12-12 2020-01-21 Intel Corporation Charge pump system including output efficiency control

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117294286A (zh) * 2023-11-27 2023-12-26 深圳新声半导体有限公司 射频开关控制电路
CN117294286B (zh) * 2023-11-27 2024-04-02 深圳新声半导体有限公司 射频开关控制电路
CN119602775A (zh) * 2024-11-15 2025-03-11 上海华虹宏力半导体制造有限公司 非零直流偏置信号切换的射频开关
CN119602775B (zh) * 2024-11-15 2025-09-30 上海华虹宏力半导体制造有限公司 非零直流偏置信号切换的射频开关

Also Published As

Publication number Publication date
US20240178752A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
US8049568B2 (en) Feedback-based linearization of voltage controlled oscillator
US8248172B2 (en) Wideband oscillation circuit
US9236872B2 (en) Voltage-controlled oscillator, signal generation apparatus, and electronic device
EP1143606B1 (en) Numerically controlled variable oscillator
US8067995B2 (en) Voltage controlled oscillator, and PLL circuit and wireless communication device each using the same
US6853257B2 (en) PLL circuit including a voltage controlled oscillator and a method for controlling a voltage controlled oscillator
JP4089938B2 (ja) 電圧制御発振器
CN116054795A (zh) 一种具有负压产生的射频电路及其控制方法
WO1994026025A1 (en) Ring oscillator
KR101467547B1 (ko) 주입 고정식 디지털 주파수 신시사이저 회로
US11005485B2 (en) Frequency multiplier and method for frequency multiplying
US6768364B2 (en) Quadrature signal generation with phase error correction
CN112242841B (zh) 一种具有高电源噪声抑制比的锁相环电路
WO2006027831A1 (ja) Ｐｌｌ周波数シンセサイザ
KR100224310B1 (ko) 씨모스 전압 제어 발진기
KR100424465B1 (ko) 차세대 이동통신단말기에 적용되는 위상동기루프의 주파수락업 시간 단축 및 위상잡음 최소화 루프 필터 장치
KR20060048020A (ko) 가변 용량 기능의 온 오프 스위치를 가지는 가변 용량회로, 및 이 가변 용량 회로를 사용한 전압 제어 발진기
KR20030017528A (ko) 선형 데드-밴드-프리 디지털 위상 검출
EP1831988B1 (en) Differential oscillator device with pulsed power supply, and related driving method
KR101135872B1 (ko) 스프레드 스펙트럼 클럭 발생기
US7391275B2 (en) Circuits and methods for a ring oscillator with adjustable delay and/or resonator tank stage
US7123065B1 (en) Method of improving lock acquisition times in systems with a narrow frequency range
US20080284526A1 (en) Tuning circuit and method
WO2008018276A1 (fr) Oscillateur commandé en tension, synthétiseur de fréquences et procédé de commande de fréquence d'oscillation
Hsieh et al. A spread-spectrum clock generator using fractional-N PLL with an extended range ΣΔ modulator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination