CN115201720A - 晶圆测试设备的接线检查方法及装置、晶圆测试设备及系统 - Google Patents

Abstract

一种晶圆测试设备的接线检查方法及装置、存储介质、晶圆测试设备及系统，所述方法包括：检测与所述晶圆测试设备连接的连接器的各个空闲引脚的接地状态，其中，用于测试不同待测芯片的连接器具有不同的预设引脚接地状态；比较检测到的接地状态与当前待测芯片对应的预设引脚接地状态是否相同，如果是，则判断所述连接器与所述晶圆测试设备之间的接线正确，否则，判断所述连接器与所述晶圆测试设备之间的接线错误。通过本发明的方案，可以高效、准确地判断判断晶圆测试设备与连接器之间的接线是否正确。

Description

晶圆测试设备的接线检查方法及装置、晶圆测试设备及系统

技术领域

本发明涉及半导体测试技术领域，尤其涉及一种晶圆测试设备的接线检查方法及装置、晶圆测试设备及晶圆测试系统。

背景技术

现有技术中，采用晶圆测试(Circuit Probing，CP)系统对待测晶圆进行测试时，晶圆测试系统中的晶圆测试设备通常与连接器连接，以获取待测晶圆上各个待测芯片的测试信号。为了提高测试效率，晶圆测试系统通常采用多待测器件(Device Under Test，DUT)同测的方式，也即，晶圆测试设备同时与多个连接器连接，每个连接器连接对应不同的待测芯片，以同时获取多个待测芯片的测试信号。

但由于晶圆测试设备与连接器之间的接线通常是由人工完成的，容易出现接线错误的情况，从而导致无法准确地确定测试信号来自哪一颗待测芯片。因此在接线完成后，需要再进行人工的接线检查。这种人工的接线检查方法效率较低，也容易存在错漏的情况。

因此，亟需一种晶圆测试设备的接线检查方法，能够高效、准确地判断晶圆测试设备与连接器之间的接线是否正确。

发明内容

本发明解决的技术问题是提供一种晶圆测试设备的接线检查方法，能够高效、准确地判断晶圆测试设备与连接器之间的接线是否正确。

为解决上述技术问题，本发明实施例提供一种晶圆测试设备的接线检查方法，所述方法包括：检测与所述晶圆测试设备连接的连接器的各个空闲引脚的接地状态，其中，用于测试不同待测芯片的连接器具有不同的预设引脚接地状态；比较检测到的接地状态与当前待测芯片对应的预设引脚接地状态是否相同，如果是，则判断所述连接器与所述晶圆测试设备之间的接线正确，否则，判断所述连接器与所述晶圆测试设备之间的接线错误。

可选的，在所述预设引脚接地状态中，所述连接器的空闲引脚的至少一部分接地。

可选的，所述晶圆测试设备和所述连接器之间通过排线连接。

可选的，所述晶圆测试设备包括测试盒，所述连接器与所述测试盒连接。

可选的，通过所述测试盒检测所述连接器的各个空闲引脚的接地状态。

可选的，所述检测到的接地状态记录于测试编码中，所述预设引脚接地状态记录于预设编码中。

可选的，所述测试编码和所述预设编码均为二进制编码。

可选的，所述二进制编码的码元的数量与所述空闲引脚的数量相同。

为了解决上述技术问题，本发明实施例还提供一种晶圆测试设备的接线检查装置，所述装置包括：检测模块，用于检测与所述晶圆测试设备连接的连接器的各个空闲引脚的接地状态，其中，用于测试不同待测芯片的连接器具有不同的预设引脚接地状态；判断模块，用于比较检测到的接地状态与当前待测芯片对应的预设引脚接地状态是否相同；如果是，则判断所述连接器与所述晶圆测试设备之间的接线正确，否则，判断所述连接器与所述晶圆测试设备之间的接线错误。

本发明实施例还提供一种存储介质，其上存储有计算机程序，所述计算机程序被处理器运行时，执行上述晶圆测试设备的接线检查方法的步骤。

本发明实施例还提供一种晶圆测试设备，包括存储器和处理器，所述存储器上存储有能够在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行上述晶圆测试设备的接线检查方法的步骤。

本发明实施例还提供晶圆测试系统，所述系统包括：多个连接器，其中，用于测试不同待测芯片的连接器具有不同的预设引脚接地状态；晶圆测试设备，用于与所述多个连接器中的至少一部分连接。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

在本发明实施例的方案中，晶圆测试设备与多个连接器连接，由于测试不同待测芯片的连接器具有不同的预设引脚接地状态，检测连接器的各个空闲引脚的接地状态，再将检测到的各个空闲引脚的接地状态与当前待测芯片对应的预设引脚接地状态进行比较，如果检测到的接地状态与预设引脚接地状态相同，表明该连接器测试的是当前待测芯片，由此可以判断该连接器与晶圆测试设备之间的接线是正确的，否则，表明该连接器测试的不是当前待测芯片，由此判断该连接器与晶圆测试设备之间的接线是错误的。因此，本发明实施例中的方案可以高效、准确地判断晶圆测试设备与连接器之间的接线是否正确。

进一步地，本发明实施例的方案中，检测到的连接器的各个空闲引脚的接地状态记录于测试编码中，预设引脚接地状态记录于预设编码中，由此可以通过测试编码与预设编码的对比，更加直观地比较检测到的接地状态和预设引脚接地状态，因此可以更加高效地判断晶圆测试设备与连接器之间的接线是否正确。

附图说明

图1是本发明实施例中一种晶圆测试设备的接线检查方法的应用场景示意图。

图2是本发明实施例中一种晶圆测试设备的接线检查方法的流程示意图。

图3是本发明实施例中一种晶圆测试装置的接线检查装置的结构示意图。

具体实施方式

如上文所述，采用晶圆测试(Circuit Probing，CP)系统对待测晶圆进行测试时，晶圆测试设备通常与连接器连接，以获取待测晶圆上各个待测芯片的测试信号。为了提高测试效率，晶圆测试系统通常采用多待测器件(Device Under Test，DUT)同测的方式，也即，晶圆测试设备一并与多个连接器连接，每个连接器连接对应的待测芯片，晶圆测试设备可以一并获取多个待测芯片的测试信号。

参照图1，图1是本发明实施例中一种晶圆测试设备的接线检查方法的应用场景示意图。下面结合图1对本发明实施例中晶圆测试设备的接线检查方法的应用场景进行非限制性的说明。

待测晶圆10可以包括多颗待测芯片，多颗待测芯片可以是同一种类的芯片，晶圆测试设备12可以包括多个测试单元，所述测试单元可以用于对待测芯片的测试信号进行处理，例如对测试信号进行解码和分析等。其中，测试单元与待测芯片之间具备对应关系，所述对应关系可以是预先定义的。更具体地，所述对应关系可以预先存储于所述晶圆测试设备12。

例如，第一测试单元121用于对第一待测芯片101的测试信号进行处理，第二测试单元122用于对第二待测芯片102的测试信号进行处理，第N测试单元用于对第N待测芯片103的测试信号进行处理。其中，N为预设的正整数。换言之，对待测晶圆10进行晶圆测试时，可以同时对待测晶圆10上的N颗待测芯片的测试信号进行处理。在本发明的一个非限制性实施例中，N的取值为32。

进一步地，采用连接器与待测芯片连接，以对待测芯片进行测试。例如，连接器可以通过探针连接至对应的待测芯片。其中，不同的连接器用于测试不同的待测芯片。例如，第一连接器111用于测试第一待测芯片101，第二连接器112用于测试第二待测芯片102，第N连接器113用于测试第N待测芯片103。换言之，第一连接器111与第一待测芯片101连接，第二连接器112与第二待测芯片102连接，第N连接器113与第N待测芯片103连接。

进一步地，每个测试单元分别与连接器连接，以从连接器获取该测试单元对应的待测芯片的测试信号。例如，第一测试单元121与第一连接器111连接，以获取第一待测芯片101的测试信号，第二测试单元122与第二连接器112连接，以获取第二待测芯片102的测试信号，第N测试单元123与第N连接器113连接以获取第N待测芯片103的测试信号。

但由于连接器与测试单元之间的接线通常是由人工完成的，容易出现接线错误的情况。如果连接器与测试单元之间的接线出现错误，测试单元无法根据获取到的测试信号确定与该测试单元对应的待测芯片的情况。例如，第一测试单元121用于对第一待测芯片101的测试信号进行处理，但第一测试单元121可能错误地与第二连接器112连接，由于第二连接器112连接的是第二待测芯片102，第一测试单元121获取到的是第二待测芯片102的测试信号，因此无法根据第一测试单元121获取到的测试信号判断第一待测芯片101的情况，会出现测试结果紊乱的问题。

因此，亟需一种晶圆测试设备的接线检查方法，能够高效、准确地判断晶圆测试设备与连接器之间的接线是否正确。

为了解决这一技术问题，本发明实施例提供一种晶圆测试设备的接线检查方法，在本发明实施例的方案中，晶圆测试设备与多个连接器连接，由于测试不同待测芯片的连接器具有不同的预设引脚接地状态，检测连接器的各个空闲引脚的接地状态，再将检测到的连接器的各个空闲引脚的接地状态与当前待测芯片对应的预设引脚接地状态进行比较，如果检测到的接地状态与预设引脚接地状态相同，说明该连接器测试的是当前待测芯片，由此可以判断该连接器与晶圆测试设备之间的接线是正确的，否则，说明该连接器测试的不是当前待测芯片，由此判断该连接器与晶圆测试设备之间的接线是错误的。因此，本发明实施例中的方案可以高效、准确地判断晶圆测试设备与连接器之间的接线是否正确。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合其他附图对本发明的具体实施例做详细的说明。

参考图2，图2示出了本发明实施例中一种晶圆测试设备的接线检查方法的流程示意图。所述方法可以由晶圆测试设备执行，所述晶圆测试设备可以是具有数据接收及处理能力的各种恰当的终端，例如，计算机、晶圆测试仪等，但并不限于此。图2示出的接线检查方法可以包括以下步骤：

步骤S201：检测与所述晶圆测试设备连接的连接器的各个空闲引脚的接地状态，其中，用于测试不同待测芯片的连接器具有不同的预设引脚接地状态；

步骤S202：比较检测到的接地状态与当前待测芯片对应的预设引脚接地状态是否相同，如果是，则判断所述连接器与所述晶圆测试设备之间的接线正确，否则，判断所述连接器与所述晶圆测试设备之间的接线错误。

在步骤S201的具体实施中，晶圆测试设备可以与多个连接器连接，例如，晶圆测试设备和连接器之间可以通过排线连接。每个连接器分别与待测芯片连接，例如，连接器可以通过探针与待测芯片连接。

其中，每个连接器具有多个引脚，对待测晶圆进行测试时，需要使用多个引脚中的至少一部分。换言之，对待测晶圆进行测试时，多个引脚中的至少一部分具有预设的定义，用于与待测芯片的引脚电连接，可以记为测试引脚。例如，连接器上编号为72的引脚为复位(RESET)引脚，编号为76的引脚为时钟信号线(SCL)引脚。也即，连接器的多个引脚中的至少一部分(也即，测试引脚)按照预设的测试规则与待测芯片上的预设引脚连接，以获取待测芯片的测试信号，或者向待测芯片施加信号。需要说明的是，在对多个待测芯片进行同时测试时，用于测试不同待测芯片的连接器的测试引脚可以是相同的。

进一步地，对于每个连接器，检测该连接器的各个空闲引脚的接地状态。其中，所述空闲引脚可以是对待测芯片进行测试时未使用到的引脚的至少一部分。其中，对待测芯片进行测试时未使用到的引脚是指对待测芯片进行测试时未被预先定义的引脚，也即，空闲引脚可以是测试引脚以外的其他引脚中的至少一部分，空闲引脚未与待测芯片电连接。

需要说明的是，在对多个待测芯片进行并行测试时，用于测试不同待测芯片的连接器的空闲引脚通常是相同的。具体而言，同时测试的多个待测芯片可以是同一种类的芯片(也即，具有相同的引脚和内部结构)，采用连接器对多个待测芯片进行测试时，连接器的测试引脚是相同的。由此，可以预先从测试引脚以外的其他引脚中选择若干个引脚作为空闲引脚。例如，对于当前测试的多个待测芯片，可以选择连接器上引脚编码分别为PIN75、PIN77、PIN79、PIN81、PIN83和PIN85的引脚作为空闲引脚。

其中，所述空闲引脚的接地状态可以是预先设置的，也即，可以预先确定各个连接器的空闲引脚的接地状态(也即，预设引脚接地状态)。由上，对于用于测试不同待测芯片的连接器，空闲引脚是相同的，但预设引脚接地状态是不同的，也即，不同的连接器具有不同的预设引脚接地状态，由此可以在多个待测芯片同时测试时，对各个待测芯片进行区分，也即，对测试不同待测芯片的连接器进行区分。因此，在正确连接的情况下，可以根据检测到的连接器的空闲引脚的接地状态，判断该连接器是哪一个连接器(也即，用于检测哪个待测芯片的连接器)。

进一步地，晶圆测试设备可以包括测试盒，所述连接器与测试盒连接。所述测试盒可以用于检测连接器的各个空闲引脚的接地状态。也即，所述测试盒可以是具备开短路测试功能的各种恰当的测试设备。

进一步地，检测所述连接器的各个引脚的接地状态时，可以将检测到的各个空闲引脚的接地状态记录于测试编码中。换言之，各个空闲引脚的接地状态可以通过测试编码表示。

具体而言，测试编码可以包括多个码元，码元的数量可以与空闲引脚的数量相同，且码元与空闲引脚一一对应，每个码元的取值用于描述对应的空闲引脚的接地状态。

在本发明的一个非限制性实施例中，所述测试编码为二进制编码，二进制编码的码元数量与空闲引脚的数量相同。对于每个码元，如果该码元对应的空闲引脚接地，则该码元的取值为1，否则，该码元的取值为0。

进一步地，晶圆测试设备可以预先存储有多个预设引脚接地状态。更具体地，用于测试不同待测芯片的连接器具有不同的预设引脚接地状态。

其中，预设引脚接地状态可以是各个空闲引脚的预设接地状态。在预设引脚接地状态中，所述连接器的空闲引脚的至少一部分可以是接地的。

进一步地，所述预设引脚接地状态可以预先记录于预设编码中，换言之，晶圆测试设备预先存储有预设编码，所述预设编码用于描述各个空闲引脚的预设引脚状态，预设引脚状态可以包括接地和不接地。

具体而言，预设编码可以包括多个码元，码元与空闲引脚一一对应，每个码元的取值用于描述对应的空闲引脚的预设接地状态。以预设编码为二进制编码为例，如果码元的取值为1，则空闲引脚的预设接地状态为接地，如果码元取值为0，则空闲引脚的预设接地状态为不接地。

进一步地，预设编码的编码类型和测试编码的编码类型是相同的。例如，预设编码与测试编码均为二进制编码。

在本发明的一个非限制性实施例中，晶圆测试设备可以同时测试32个待测芯片，表1示出了用于测试该32个待测芯片的连接器的预设编码。其中，空闲引脚为PIN75、PIN77、PIN79、PIN81、PIN83和PIN85，序号为连接器的序号。所述预设编码为二进制编码。例如，序号为2的连接器的预设编码为100000，也即，空闲引脚PIN75的预设接地状态为接地，其余空闲引脚的预设接地状态为不接地。

表1

在步骤S202的具体实施中，比较检测到的接地状态与当前待测芯片对应的预设接地状态是否相同。如果是，则判断所述连接器与所述晶圆测试设备之间的接线正确，否则，判断所述连接器与所述晶圆测试设备之间的接线错误。

具体而言，晶圆测试设备可以包括多个测试单元，测试单元用于对待测芯片的测试信号进行处理。测试单元与待测芯片之间具备对应关系，针对每个测试单元，与该测试单元对应的待测芯片记为当前待测芯片，用于测试当前待测芯片的连接器具有预设引脚接地状态。

进一步地，将检测到的与该测试单元连接的连接器的接地状态与预设引脚接地状态进行比较，以判断与该测试单元连接的连接器是否为用于测试当前待测芯片的连接器。如果是，则判断该测试单元与连接器之间的接线是正确的，否则，判断该测试单元与连接器之间的接线是错误的。

更具体地，针对每个测试单元，与该测试单元对应的待测芯片记为当前待测芯片，用于测试当前待测芯片的连接器具有预设编码，将检测到的与该测试单元连接的连接器的测试编码与预设编码进行比较，以判断与测试单元连接的连接器是否为用于测试当前待测芯片的连接器。

其中，将测试编码与预设编码进行比较时，如果任一码元的取值不同，则判断测试编码与预设编码不同。

由上，在本发明实施例的方案中，晶圆测试设备与多个连接器连接，由于测试不同待测芯片的连接器具有不同的预设引脚接地状态，检测连接器的各个空闲引脚的接地状态，再将检测到的连接器的各个空闲引脚的接地状态与当前待测芯片对应的预设引脚接地状态进行比较，如果检测到的接地状态与预设引脚接地状态相同，说明该连接器测试的是当前待测芯片，由此可以判断该连接器与晶圆测试设备之间的接线是正确的，否则，说明该连接器测试的不是当前待测芯片，由此判断该连接器与晶圆测试设备之间的接线是错误的。因此，本发明实施例中的方案可以高效、准确地判断晶圆测试设备与连接器之间的接线是否正确。

参考图3，图3是本发明实施例中一种晶圆测试设备的接线检查装置的结构示意图。所述装置可以包括：

检测模块31，可以用于检测与所述晶圆测试设备连接的连接器的各个空闲引脚的接地状态，其中，用于测试不同待测芯片的连接器具有不同的预设引脚接地状态；判断模块32，可以用于比较检测到的接地状态与当前待测芯片对应的预设引脚接地状态是否相同；如果是，则判断所述连接器与所述晶圆测试设备之间的接线正确，否则，判断所述连接器与所述晶圆测试设备之间的接线错误。

关于上述晶圆测试设备的接线检查装置的工作场景、工作原理、工作方式和有益效果等更多内容，可以参考上述关于图1和图2的相关描述，在此不再赘述。

本发明实施例还公开了一种存储介质，所述存储介质为计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时可以执行上述晶圆测试设备的接线检查方法的步骤。所述存储介质可以包括ROM、RAM、磁盘或光盘等。所述存储介质还可以包括非挥发性存储器(non-volatile)或者非瞬态(non-transitory)存储器等。

本发明实施例还公开了一种晶圆测试设备，包括存储器和处理器，所述存储器上存储有能够在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行上述的晶圆测试设备的接线检查方法的步骤。

其中，所述处理器可以为中央处理单元(central processing unit，简称CPU)，该处理器还可以是其他通用处理器、数字信号处理器(digital signal processor，简称DSP)、专用集成电路(application specific integrated circuit，简称ASIC)、现成可编程门阵列(field programmable gate array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。所述存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-onlyMemory，简称ROM)、可编程只读存储器(Programmable ROM，简称PROM)、可擦除可编程只读存储器(Erasable PROM，简称EPROM)、电可擦除可编程只读存储器(Electrically EPROM，简称EEPROM)或闪存。易失性存储器可以是随机存取存储器(Random access memory，简称RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的随机存取存储器(Random access memory，简称RAM)可用，例如静态随机存取存储器(Static RAM，简称SRAM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(Synchronous DRAM，简称SDRAM)、双倍数据速率同步动态随机存取存储器(Double data rate SDRAM，简称DDRSDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，简称ESDRAM)、同步连接动态随机存取存储器(Synchlink DRAM，简称SLDRAM)和直接内存总线随机存取存储器(Directrambus RAM，简称DR RAM)。

本发明实施例还公开一种晶圆测试系统，所述系统包括：多个连接器，其中，用于测试不同待测芯片的连接器具有不同的预设引脚接地状态；晶圆测试设备，用于与所述多个连接器中的至少一部分连接。其中，所述晶圆测试设备可以用于执行图2所示的晶圆测试设备的接线检查方法的步骤。关于晶圆测试系统的工作场景、工作原理、工作方式和有益效果等更多内容，可以参考上述关于图1和图2的相关描述，在此不再赘述。

应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/“，表示前后关联对象是一种“或”的关系。

本申请实施例中出现的“多个”是指两个或两个以上。

本申请实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本申请实施例中对设备个数的特别限定，不能构成对本申请实施例的任何限制。

本申请实施例中出现的“连接”是指直接连接或者间接连接等各种连接方式，以实现设备间的通信，本申请实施例对此不做任何限定。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种晶圆测试设备的接线检查方法，其特征在于，所述方法包括：

检测与所述晶圆测试设备连接的连接器的各个空闲引脚的接地状态，其中，用于测试不同待测芯片的连接器具有不同的预设引脚接地状态；

比较检测到的接地状态与当前待测芯片对应的预设引脚接地状态是否相同，如果是，则判断所述连接器与所述晶圆测试设备之间的接线正确，否则，判断所述连接器与所述晶圆测试设备之间的接线错误。

2.根据权利要求1所述的晶圆测试设备的接线检查方法，其特征在于，在所述预设引脚接地状态中，所述连接器的空闲引脚的至少一部分接地。

3.根据权利要求1所述的晶圆测试设备的接线检查方法，其特征在于，所述晶圆测试设备和所述连接器之间通过排线连接。

4.根据权利要求1所述的晶圆测试设备的接线检查方法，其特征在于，所述晶圆测试设备包括测试盒，所述连接器与所述测试盒连接。

5.根据权利要求4所述的晶圆测试设备的接线检查方法，其特征在于，通过所述测试盒检测所述连接器的各个空闲引脚的接地状态。

6.根据权利要求1所述的晶圆测试设备的接线检查方法，其特征在于，所述检测到的接地状态记录于测试编码中，所述预设引脚接地状态记录于预设编码中。

7.根据权利要求1所述的晶圆测试设备的接线检查方法，其特征在于，所述测试编码和所述预设编码均为二进制编码。

8.根据权利要求7所述的晶圆测试设备的接线检查方法，其特征在于，所述二进制编码的码元的数量与所述空闲引脚的数量相同。

9.一种晶圆测试设备的接线检查装置，其特征在于，所述装置包括：

检测模块，用于检测与所述晶圆测试设备连接的连接器的各个空闲引脚的接地状态，其中，用于测试不同待测芯片的连接器具有不同的预设引脚接地状态；

判断模块，用于比较检测到的接地状态与当前待测芯片对应的预设引脚接地状态是否相同；如果是，则判断所述连接器与所述晶圆测试设备之间的接线正确，否则，判断所述连接器与所述晶圆测试设备之间的接线错误。

10.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器运行时，执行权利要求1至8中任一项所述的晶圆测试设备的接线检查方法的步骤。

11.一种晶圆测试设备，包括存储器和处理器，所述存储器上存储有能够在所述处理器上运行的计算机程序，其特征在于，所述处理器运行所述计算机程序时执行权利要求1至8中任一项所述的晶圆测试设备的接线检查方法的步骤。

12.一种晶圆测试系统，其特征在于，所述系统包括：

多个连接器，其中，用于测试不同待测芯片的连接器具有不同的预设引脚接地状态；

如权利要求11所述的晶圆测试设备，用于与所述多个连接器中的至少一部分连接。

Images