CN114903499B - 一种脑机接口信号处理系统及装置 - Google Patents

Abstract

本发明涉及医疗器械技术领域，具体是一种脑机接口信号处理系统及装置，系统集成在芯片上，系统包括：信号放大模块、滤波模块、采样保持电路模块和分时复用控制模块；信号放大模块用于对脑机接口的电极所采集到的神经信号进行放大处理；滤波模块用于得到降噪神经信号；采样保持电路模块，用于得到单端信号；分时复用控制模块，用于对单端信号和提前设定的参考信号进行分时复用处理，并输出差分模拟信号；本发明通过将所述信号放大模块、所述滤波模块、所述采样保持电路模块和所述分时复用控制模块集成在芯片上，减少神经信号采集过程中外部环境和人为因素的干扰，进而提高采集到的神经信号的质量减小了芯片尺寸，降低了所述系统的功耗。

Description

一种脑机接口信号处理系统及装置

技术领域

本发明涉及医疗器械技术领域，特别涉及一种脑机接口信号处理系统及装置。

背景技术

目前世界范围内对于脑电信号的采集都面临各种技术挑战，主要由于脑电生理信号为极微弱信号，且很容易受外界诸多因素影响。传统的脑电采集电路结构较多采用常规仪表放大器和多级放大电路实现，电路结构复杂，整体信噪比不高，且容易受到基线漂移、噪声偏高等因素影响，稳定性较差。脑电生理信号采集到的信号质量较差，对后续进一步分析处理，带来较大挑战和困难。

目前国内大多只能采用国外半导体公司的集成芯片来完成脑电信号采集，且大多采用仪表放大器配合多种放大器进行多级放大，完成脑电生理信号的采集，稳定性和信噪比都较差，抗EMC能力较弱，大多只能仅用于科研实验，临床使用效果较差。并且现有的芯片技术已实现几十到上千通道脑电信号的采集与处理，这明显增加了系统功耗，降低了数据传输速率，同时信号质量难以保障。

基于现有技术存在的缺点，急需研究一种改进的脑机接口信号处理方案来解决上述问题。

发明内容

为了解决上述技术问题，本发明的提供了一种脑机接口信号处理系统及装置，本发明通过将所述信号放大模块、所述滤波模块、所述采样保持电路模块和所述分时复用控制模块集成在芯片上，减少神经信号采集过程中外部环境和人为因素的干扰，进而提高采集到的神经信号的质量；并通过依次设置所述信号放大模块、所述滤波模块、所述采样保持电路模块和所述分时复用控制模块，实现对神经信号放大、滤波、保持和提高抗干扰能力，保证神经信号质量的同时实现脑电数据的连续监测，有利于神经系统疾病的诊断、预防和治疗，这也大大减小了芯片尺寸，保证所述芯片植入过程中最小的组织损伤和组织移位，同时也降低了所述系统的功耗。

本发明公开了一种脑机接口信号处理系统，所述系统集成在芯片上，所述系统包括：信号放大模块、滤波模块、采样保持电路模块和分时复用控制模块，所述信号放大模块、所述滤波模块、所述采样保持电路模块和所述分时复用控制模块依次通信连接；

所述信号放大模块用于对脑机接口的电极所采集到的神经信号进行放大处理，得到放大神经信号；

所述滤波模块用于对所述放大神经信号进行滤波处理，得到降噪神经信号；

所述采样保持电路模块，用于对所述降噪神经信号的电平值进行跟踪和保持得到单端信号；

所述分时复用控制模块，用于对所述单端信号和提前设定的参考信号进行分时复用处理，并分别输出与所述单端信号和所述参考信号所对应的差分模拟信号。

进一步地，还包括用于提高所述滤波模块的驱动能力的驱动电路模块，所述驱动电路模块的一端与所述滤波模块的输出相通信连接，所述驱动电路模块的另一端与所述采样保持电路模块通信连接。

进一步地，所述分时复用控制模块包括第一支路、第二支路、第三支路、第四支路和单端转差分电路；

所述第一支路、所述第二支路、所述第三支路和所述第四支路并联连接，所述单端转差分电路分别与所述第二支路和所述第三支路串联连接；

所述第一支路和所述第二支路的连接处分别为第一输入端和第一输出端，所述第三支路和所述第四支路的连接处分别为第二输入端和第二输出端。

进一步地，所述第一支路、所述第二支路、所述第三支路和所述第四支路上均设置有开关；

当所述第一支路和所述第四支路中的开关均处于断开状态，且所述第二支路和所述第三支路中的开关均处于开启状态时，所述第一输入端用于输入单端信号，所述第二输入端用于输入芯片上生成的参考信号，并经所述单端转差分电路、所述第二支路和所述第三支路生成一对差分模拟信号；

当所述第二支路和所述第三支路中的开关均处于断开状态，且所述第一支路和所述第四支路中的开关均处于开启状态时，所述第一输入端用于输入单端信号，所述第二输入端用于输入所述芯片上生成的参考信号，并经所述第一支路和所述第四支路输出一对伪差分模拟信号。

进一步地，所述信号放大模块包括两级低噪声放大器，每级所述低噪声放大器的增益为10，两级低噪声放大器的增益为100。

进一步地，所述芯片包括至少32个像素点单元，所述信号放大模块和所述滤波模块的数量与所述像素点单元的数量相一致，所述采样保持电路模块和所述分时复用控制模块的数量与所述像素点单元数量相一致。

进一步地，还包括电源模块，所述电源模块分别与所述信号放大模块、所述滤波模块、所述驱动电路模块、所述采样保持电路模块和所述分时复用控制模块通信连接。

进一步地，还包括以太网模块、wifi模块和USB模块；

所述以太网模块、所述wifi模块和所述USB模块均与分时复用控制模块通信连接，所述以太网模块、所述wifi模块和所述USB模块用于将所述差分模拟信号向外传输。

本发明另一方面还保护一种脑机接口信号处理装置，包括芯片和至少两个如上所述的脑机接口信号处理系统；

所述芯片包括至少两个像素点单元，所述脑机接口信号处理系统设置在所述芯片上，且所述脑机接口信号处理系统与所述像素点单元一一对应设置；

所述像素点单元的第一端用于与脑机接口的电极电连接，所述像素点单元的第二端与所述脑机接口信号处理系统电连接。

进一步地，所述芯片包括至少32个像素点单元；

所述脑机接口信号处理系统之间通信连接，一个所述脑机接口信号处理系统能够发送单端信号至另一个所述脑机接口信号处理系统；其中，所述单端信号能够作为提前设定的参考信号输入另一个所述脑机接口信号处理系统的分时复用控制模块中。

实施本发明实施例，具有如下有益效果：

本发明通过将所述信号放大模块、所述滤波模块、所述采样保持电路模块和所述分时复用控制模块集成在芯片上，减少神经信号采集过程中外部环境和人为因素的干扰，进而提高采集到的神经信号的质量；并通过依次设置所述信号放大模块、所述滤波模块、所述采样保持电路模块和所述分时复用控制模块，实现对神经信号放大、滤波、保持和提高抗干扰能力，保证神经信号质量的同时实现脑电数据的连续监测，有利于神经系统疾病的诊断、预防和治疗，这也大大减小了芯片尺寸，保证所述芯片植入过程中最小的组织损伤和组织移位，同时也降低了所述系统的功耗。

附图说明

为了更清楚地说明本发明的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还能够根据这些附图获得其它附图。

图1为本实施例所述脑机接口信号处理系统的结构图；

图2为本实施例所述分时复用控制模块的结构图；

图3为本实施例所述电压刺激模块的结构图。

其中，图中附图标记对应为：

10-信号放大模块；11-滤波模块；12-驱动电路模块；13-采样保持电路模块；14-分时复用控制模块；15-电源模块；16-电压刺激模块；20-电极；141-第一支路；142-第二支路；143-第三支路；144-第四支路；145-单端转差分电路。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

现有技术存在以下缺点：目前国内大多只能采用国外半导体公司的集成芯片来完成脑电信号采集，且大多采用仪表放大器配合多种放大器进行多级放大，完成脑电生理信号的采集，稳定性和信噪比都较差，抗EMC能力较弱，大多只能仅用于科研实验，临床使用效果较差。并且现有的芯片技术已实现几十到上千通道脑电信号的采集与处理，这明显增加了系统功耗，降低了数据传输速率，同时信号质量难以保障。

针对现有技术的缺陷，本发明通过将所述信号放大模块、所述滤波模块、所述采样保持电路模块和所述分时复用控制模块集成在芯片上，减少神经信号采集过程中外部环境和人为因素的干扰，进而提高采集到的神经信号的质量；并通过依次设置所述信号放大模块、所述滤波模块、所述采样保持电路模块和所述分时复用控制模块，实现对神经信号放大、滤波、保持和提高抗干扰能力，保证神经信号质量的同时实现脑电数据的连续监测，有利于神经系统疾病的诊断、预防和治疗，这也大大减小了芯片尺寸，保证所述芯片植入过程中最小的组织损伤和组织移位，同时也降低了所述系统的功耗。

实施例1

参见附图1-图3，本实施例提供了一种脑机接口信号处理系统，系统集成在芯片上，系统包括：信号放大模块10、滤波模块11、采样保持电路模块13和分时复用控制模块14，信号放大模块10、滤波模块11、采样保持电路模块13和分时复用控制模块14依次通信连接；

信号放大模块10用于对脑机接口的电极20所采集到的神经信号进行放大处理，得到放大神经信号；

滤波模块11用于对放大神经信号进行滤波处理，得到降噪神经信号；

采样保持电路模块13，用于对降噪神经信号的电平值进行跟踪和保持得到单端信号；

分时复用控制模块14，用于对单端信号和提前设定的参考信号进行分时复用处理，并分别输出与单端信号和参考信号所对应的差分模拟信号。

需要说明的是：在本实施例中，通过将信号放大模块10、滤波模块11、采样保持电路模块13和分时复用控制模块14集成在芯片上，减少神经信号采集过程中外部环境和人为因素的干扰，进而提高采集到的神经信号的质量；并通过依次设置信号放大模块10、滤波模块11、采样保持电路模块13和分时复用控制模块14，实现对神经信号放大、滤波、保持和提高抗干扰能力，保证神经信号质量的同时实现脑电数据的连续监测，有利于神经系统疾病的诊断、预防和治疗，这也大大减小了芯片尺寸，保证所述芯片植入过程中最小的组织损伤和组织移位，同时也降低了所述系统的功耗。

在一些可能的实施例中，芯片尺寸为14.29mm×15.432mm，且芯片上像素点为128*128，每64*8像素点作为一个像素点单元，一共32个像素点单元。

在一些可能的实施例中，还包括用于提高滤波模块11的驱动能力的驱动电路模块12，驱动电路模块12的一端与滤波模块11的输出相通信连接，驱动电路模块12的另一端与采样保持电路模块13通信连接。

在一些可能的实施例中，分时复用控制模块14包括第一支路141、第二支路142、第三支路143、第四支路144和单端转差分电路145；

第一支路141、第二支路142、第三支路143和第四支路144并联连接，单端转差分电路145分别与第二支路142和第三支路143串联连接；

第一支路141和第二支路142的连接处分别为第一输入端和第一输出端，第三支路143和第四支路144的连接处分别为第二输入端和第二输出端。

在一些可能的实施例中，第一支路141、第二支路142、第三支路143和第四支路144上均设置有开关；

当第一支路141和第四支路144中的开关均处于断开状态，且第二支路142和第三支路143中的开关均处于开启状态时，第一输入端用于输入单端信号，第二输入端用于输入芯片上生成的参考信号，并经单端转差分电路145、第二支路142和第三支路143生成一对差分模拟信号；

当第二支路142和第三支路143中的开关均处于断开状态，且第一支路141和第四支路144中的开关均处于开启状态时，第一输入端用于输入单端信号，第二输入端用于输入芯片上生成的参考信号，并经第一支路141和第四支路144输出一对伪差分模拟信号。

具体地，伪差分模拟信号通常用于后续调试，即将不经单端转差分电路处理的单端信号与参考信号定义为伪差分模拟信号。

在一些可能的实施例中，信号放大模块10包括两级低噪声放大器，每级低噪声放大器的增益为10，两级低噪声放大器的增益为100。

在一些可能的实施例中，低噪声放大器为AC耦合的A类低噪声放大器，每级A类低噪声放大器的增益为10，两级A类低噪声放大器的增益为100；根据实际增益需求可调整每级A类低噪声放大器的增益，进而调整信号放大模块10的整体增益。

具体地，信号放大模块10能够将电极20所采集到的神经信号进行放大处理，信号放大模块10能够将电极20所采集到的神经信号从μV级信号放大至mV级，便于后续信号处理。

更进一步地，与芯片相连接的每个电极20均拥有一个独立的信号放大模块10，这便于对每一电极通道的神经信号进行同时处理，实现脑电数据的连续监测。

在一些可能的实施例中，滤波模块11包括四级RC滤波器。

具体地，RC滤波器能够有效滤除高频噪声干扰，与芯片相连接的每个电极20均拥有独立的滤波模块11，便于对每一电极通道的神经信号进行放大、滤波处理及后续其他处理，这减少在神经信号采集及处理时外部环境和人为因素的干扰，进而提高采集信号的质量，同时也实现脑电数据的连续监测。

在一些可能的实施例中，芯片包括至少32个像素点单元，信号放大模块10和滤波模块11的数量与所述像素点单元的数量相一致，采样保持电路模块13和分时复用控制模块14的数量与像素点单元数量相一致。

在一些可能的实施例中，本实施例脑机接口信号处理系统所集成的芯片上的像素点与电极20电连接，从而实现神经信号的采集、放大等处理。

在一些可能的实施例中，还包括电源模块15，电源模块15分别与信号放大模块10、滤波模块11、驱动电路模块12、采样保持电路模块13和分时复用控制模块14通信连接。

具体地，电源模块15用于对信号放大模块10、滤波模块11、驱动电路模块12、采样保持电路模块13和分时复用控制模块14进行供电；并且信号放大模块10、滤波模块11、驱动电路模块12、采样保持电路模块13、分时复用控制模块14和电源模块15均集成在单颗芯片上，满足了采集神经信号的精度需求，也大大减小了芯片尺寸，保证所述芯片植入过程中最小的组织损伤和组织移位，同时也降低了所述系统的功耗。

在一些可能的实施例中，电源模块15包括3.3V电源、3.7V锂电池和5V的USB接口中的至少一个，使得芯片的总功耗低于1.5W，也降低了所述系统的功耗。

具体地，芯片的功耗主要来自于像素点、单端转差分电路145和输出缓冲电路，每个像素点的电流约为50mA，单端转差分电路145的电流<200mA，输出缓冲电路的电流<200mA，芯片的供电为3.3V，(50mA+200mA+200mA)*3.3V＝1.485W，经过具体计算得出芯片的总功耗低于1.5W，这明显降低了芯片的整体功耗。

在一些可能的实施例中，还包括以太网模块、wifi模块和USB模块；

以太网模块、wifi模块和USB模块均与分时复用控制模块14通信连接，以太网模块、wifi模块和USB模块用于将差分模拟信号向外传输。

在另一些可能的实施例中，芯片的一侧具有四行刺激通道，芯片的第二侧具有四行刺激通道，即芯片具有4*128*2＝1024个刺激通道。

在一些可能的实施例中，脑机接口信号处理系统还包括电压刺激模块16，电压刺激模块16包括电压刺激电路，电压刺激电路包括：第五支路、第六支路和第七支路，第五支路的一端与电极20电连接，第五支路的第二端分别与第六支路的一端和第七支路串联连接，第六支路的第二端与电压输入端连接，且第五支路与第六支路之间设置有第五开关和第六开关，第五支路与第七支路之间设置有第七开关

具体地，第五支路包括第一电容和第八开关S_dc，第一电容和第八开关S_dc并联连接，第七支路包括第二电容，第六支路包括第三电容和第九开关S_dc，第三电容和第九开关S_dc2并联连接，第五支路和第七支路连接位置还与一个放大器连接；当选中与该电压刺激电路连接的电极20时，控制第五开关和第六开关处于闭合状态；当未选中与该电压刺激电路连接的电极20时，控制第五开关和第六开关处于断开状态；在本实施例中，通过控制第五开关、第六开关、第七开关第八开关S_dc和第九开关S_dc的闭合或断开实现电压刺激电极功能。

更进一步地，当第七开关处于断开状态时，电压输入端输入电压进而刺激电极20；当第七开关S_st处于闭合状态时，电压输入端输入的电压流入放大器；当第八开关S_dc和第九开关S_dc均处于闭合状态时，表示进行直流电压刺激；当第八开关S_dc和第九开关S_dc均处于断开状态时，表示进行交流电压刺激。

脑机接口信号处理系统的信号获取过程：当需要脑机接口信号处理系统输出差分模拟信号时，控制信号放大模块10接收脑机接口的电极20所发送的神经信号，并对神经信号进行放大处理，得到放大神经信号，将放大神经信号所述滤波模块11，控制滤波模块11对放大神经信号进行滤波处理，得到降噪神经信号，并将降噪神经信号发送给采样保持电路模块13；控制采样保持电路模块13对降噪神经信号的电平值进行跟踪和保持得到单端信号，并将单端信号发送给分时复用控制模块14；控制分时复用控制模块14根据上述的单端信号和参考信号生成对应的差分模拟信号。

本发明另一方面还保护一种脑机接口信号处理装置，包括芯片和至少两个如上所述的脑机接口信号处理系统；

所述芯片包括至少两个像素点单元，所述脑机接口信号处理系统设置在所述芯片上，且所述脑机接口信号处理系统与所述像素点单元一一对应设置；

所述像素点单元的第一端用于与脑机接口的电极20电连接，所述像素点单元的第二端与所述脑机接口信号处理系统电连接。

在一些可能的实施例中，所述芯片包括至少32个像素点单元；

所述脑机接口信号处理系统之间通信连接，一个所述脑机接口信号处理系统能够发送单端信号至另一个所述脑机接口信号处理系统；其中，所述单端信号能够作为提前设定的参考信号输入另一个所述脑机接口信号处理系统的分时复用控制模块中。

在另一些可能的实施例中，脑机接口信号处理装置还包括接收系统和存储系统，接收系统分别与存储系统和脑机接口信号处理系统通信连接；

接收系统用于接收脑机接口信号处理系统所生成的差分模拟信号或伪差分模拟信号，并根据差分模拟信号或伪差分模拟信号做后续操作并得到操作结果；

接收系统用于将与像素点单元对应的差分模拟信号或伪差分模拟信号存储，并将接收系统的操作结果存储，以便后续操作。

需要说明的是：上述本发明实施例先后顺序仅仅为了描述，不代表实施例的优劣。且上述对本发明特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

本发明中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置、设备和存储介质实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种脑机接口信号处理系统，其特征在于，所述系统集成在芯片上，所述系统包括：

信号放大模块(10)、滤波模块(11)、采样保持电路模块(13)和分时复用控制模块(14)，所述信号放大模块(10)、所述滤波模块(11)、所述采样保持电路模块(13)和所述分时复用控制模块(14)依次通信连接；

所述信号放大模块(10)用于对脑机接口的电极(20)所采集到的神经信号进行放大处理，得到放大神经信号；

所述滤波模块(11)用于对所述放大神经信号进行滤波处理，得到降噪神经信号；

所述采样保持电路模块(13)，用于对所述降噪神经信号的电平值进行跟踪和保持得到单端信号；

所述分时复用控制模块(14)，用于对所述单端信号和提前设定的参考信号进行分时复用处理，并分别输出与所述单端信号和所述参考信号所对应的差分模拟信号；

所述分时复用控制模块(14)包括第一支路(141)、第二支路(142)、第三支路(143)、第四支路(144)和单端转差分电路(145)；所述第一支路(141)、所述第二支路(142)、所述第三支路(143)和所述第四支路(144)上均设置有开关；

所述第一支路(141)、所述第二支路(142)、所述第三支路(143)和所述第四支路(144)并联连接，所述单端转差分电路(145)分别与所述第二支路(142)和所述第三支路(143)串联连接；

所述第一支路(141)和所述第二支路(142)的连接处分别为第一输入端和第一输出端，所述第三支路(143)和所述第四支路(144)的连接处分别为第二输入端和第二输出端；

当所述第一支路(141)和所述第四支路(144)中的开关均处于断开状态，且所述第二支路(142)和所述第三支路(143)中的开关均处于开启状态时，所述第一输入端用于输入单端信号，所述第二输入端用于输入芯片上生成的参考信号，并经所述单端转差分电路(145)、所述第二支路(142)和所述第三支路(143)生成一对差分模拟信号。

2.根据权利要求1所述的脑机接口信号处理系统，其特征在于，还包括用于提高所述滤波模块(11)的驱动能力的驱动电路模块(12)，所述驱动电路模块(12)的一端与所述滤波模块(11)的输出相通信连接，所述驱动电路模块(12)的另一端与所述采样保持电路模块(13)通信连接。

3.根据权利要求1所述的脑机接口信号处理系统，其特征在于，

当所述第二支路(142)和所述第三支路(143)中的开关均处于断开状态，且所述第一支路(141)和所述第四支路(144)中的开关均处于开启状态时，所述第一输入端用于输入单端信号，所述第二输入端用于输入所述芯片上生成的参考信号，并经所述第一支路(141)和所述第四支路(144)输出一对伪差分模拟信号。

4.根据权利要求1所述的脑机接口信号处理系统，其特征在于，所述信号放大模块(10)包括两级低噪声放大器，每级所述低噪声放大器的增益为10，两级低噪声放大器的增益为100。

5.根据权利要求1所述的脑机接口信号处理系统，其特征在于，所述芯片包括至少32个像素点单元，所述信号放大模块(10)和所述滤波模块(11)的数量与所述像素点单元的数量相一致，所述采样保持电路模块(13)和所述分时复用控制模块(14)的数量与所述像素点单元数量相一致。

6.根据权利要求2所述的脑机接口信号处理系统，其特征在于，还包括电源模块(15)，所述电源模块(15)分别与所述信号放大模块(10)、所述滤波模块(11)、所述驱动电路模块(12)、所述采样保持电路模块(13)和所述分时复用控制模块(14)通信连接。

7.根据权利要求1所述的脑机接口信号处理系统，其特征在于，还包括以太网模块、wifi模块和USB模块；

所述以太网模块、所述wifi模块和所述USB模块均与分时复用控制模块(14)通信连接，所述以太网模块、所述wifi模块和所述USB模块用于将所述差分模拟信号向外传输。

8.一种脑机接口信号处理装置，其特征在于，包括芯片和至少两个如权利要求1-7任意一项所述的脑机接口信号处理系统；

所述芯片包括至少两个像素点单元，所述脑机接口信号处理系统设置在所述芯片上，且所述脑机接口信号处理系统与所述像素点单元一一对应设置；

所述像素点单元的第一端用于与脑机接口的电极(20)电连接，所述像素点单元的第二端与所述脑机接口信号处理系统电连接。

9.根据权利要求8所述的脑机接口信号处理装置，其特征在于，所述芯片包括至少32个像素点单元；

所述脑机接口信号处理系统之间通信连接，一个所述脑机接口信号处理系统能够发送单端信号至另一个所述脑机接口信号处理系统；其中，所述单端信号能够作为提前设定的参考信号输入另一个所述脑机接口信号处理系统的分时复用控制模块中。