CN114900026A - 用于esd保护的主动触发pmos电路及控制方法 - Google Patents

Abstract

本发明涉及电子技术领域，公开一种用于ESD保护的主动触发PMOS电路及控制方法。在本发明中，用于ESD保护的主动触发PMOS电路包括：回扫模块和PMOS器件；本发明先通过回扫模块在电源中存在ESD脉冲信号时，生成感应信号，以使PMOS器件进入导通状态，再通过PMOS器件在处于导通状态时，对电源中的ESD脉冲信号进行静电泄放，相较于现有的通过主动识别ESD脉冲波形上升沿，再通过RC延迟对ESD钳位器件进行主动触发，本发明上述方式能够通过回扫模块识别ESD脉冲信号，以对PMOS器件进行快速驱动，在通过PMOS器件进行ESD保护，并且能够减小电路所占的芯片面积。

Description

用于ESD保护的主动触发PMOS电路及控制方法

技术领域

本发明涉及电子技术领域，尤其涉及一种用于ESD保护的主动触发PMOS电路及控制方法。

背景技术

ESD即静电泄放，是自然界普遍存在的现象，ESD在芯片的制造、封装、测试和使用过程中无处不在，积累的静电荷以几安培或几十安培的电流在纳秒到微秒的时间里释放，瞬间功率高达几十或者上百瓦，对电路系统内的芯片的摧毁强度极大。据统计大多数的芯片失效是由于ESD损伤引起的。所以芯片或系统的设计中，静电保护模块的设计直接关系到电路系统的功能稳定性，以及系统可靠性，对电子产品极为重要。传统的ESD检测电路是一种能够通过主动识别ESD脉冲波形上升沿，通过RC延迟对ESD钳位器件进行主动触发的新型ESD防护电路，在很多芯片的电源ESD防护中常被用到。然而，该方案只能驱动N型MOS器件，对于闩锁更可靠的PMOS器件则无法驱动，而且其内部集成的大电容元件十分浪费芯片面积。因此，如何实现PMOS器件的主动触发，以进行ESD保护，成为一个亟待解决的技术问题。

上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。

发明内容

本发明的主要目的在于提出一种用于ESD保护的主动触发PMOS电路及控制方法，旨在解决如何实现PMOS器件的主动触发，以进行ESD保护的技术问题。

为实现上述目的，本发明提出一种用于ESD保护的主动触发PMOS电路电路，所述用于ESD保护的主动触发PMOS电路包括：回扫模块和PMOS器件；

所述回扫模块一端和所述PMOS器件的源极与电源连接，所述回扫模块另一端与所述PMOS器件的栅极连接，所述回扫模块另一端和所述PMOS器件的漏极接地；

所述回扫模块，用于在所述电源中存在ESD脉冲信号时，生成感应信号，以使所述PMOS器件进入导通状态；

所述PMOS器件，用于在处于导通状态时，对所述电源中的ESD脉冲信号进行静电泄放。

可选地，所述回扫模块，还用于在所述电源中存在ESD脉冲信号时，进入击穿状态，生成感应信号，并将所述感应信号传输至所述PMOS器件的栅极；

所述PMOS器件，还用于在接收到所述感应信号时，向内置的栅源寄生电容进行放电，以减小栅极电压，使所述PMOS器件进入导通状态。

可选地，所述用于ESD保护的主动触发PMOS电路还包括：抗闩锁模块；

所述抗闩锁模块的一端与所述电源连接，所述抗闩锁模块的另一端分别与所述回扫模块一端和所述PMOS器件的栅极连接；

所述抗闩锁模块，用于减小所述回扫模块的工作电流，以使所述回扫模块实现抗闩锁。

可选地，所述抗闩锁模块包括：第一电阻；

所述第一电阻的第一端与所述电源连接，所述第一电阻的第二端分别与所述回扫模块一端和所述PMOS器件的栅极连接。

可选地，所述第一电阻的阻值大于电源电压与所述回扫模块的最低维持电流的比值。

可选地，所述回扫模块包括：PNP管和NPN管；

所述PNP管的发射极分别与所述抗闩锁模块的另一端和所述PMOS器件的栅极连接，所述PNP管的基极分别与所述抗闩锁模块的另一端、所述PMOS器件的栅极连接以及所述NPN管的集电极连接，所述PNP管的集电极、所述NPN管的基极以及所述NPN管的发射极接地。

可选地，所述回扫模块还包括：第二电阻和第三电阻；

所述第二电阻的第一端分别与所述抗闩锁模块的另一端和所述PMOS器件的栅极连接，所述第二电阻的第二端分别与所述PNP管的基极和所述NPN管的集电极连接，所述第三电阻的第一端分别与所述PNP管的集电极和所述NPN管的基极连接，所述第三电阻的第二端接地。

可选地，所述回扫模块包括：栅极接地MOS管；

所述栅极接地MOS管的漏极与所述抗闩锁模块的另一端连接，所述栅极接地MOS管的源极和所述栅极接地MOS管的栅极接地。

为实现上述目的，本发明还提出一种用于ESD保护的主动触发PMOS控制方法，所述用于ESD保护的主动触发PMOS控制方法应用于如上文所述的用于ESD保护的主动触发PMOS电路；

所述用于ESD保护的主动触发PMOS控制方法包括：

所述回扫模块在所述电源中存在ESD脉冲信号时，生成感应信号，以使所述PMOS器件进入导通状态；

所述PMOS器件在处于导通状态时，对所述电源中的ESD脉冲信号进行静电泄放。

可选地，所述回扫模块在所述电源中存在ESD脉冲信号时，生成感应信号，以使所述PMOS器件进入导通状态的步骤，具体包括：

所述回扫模块在所述电源中存在ESD脉冲信号时，进入击穿状态，生成感应信号，并将所述感应信号传输至所述PMOS器件的栅极；

所述PMOS器件在接收到所述感应信号时，向内置的栅源寄生电容进行放电，以减小栅极电压，使所述PMOS器件进入导通状态。

在本发明中，用于ESD保护的主动触发PMOS电路包括：回扫模块和PMOS器件；回扫模块一端和PMOS器件的源极与电源连接，回扫模块另一端与PMOS器件的栅极连接，回扫模块另一端和PMOS器件的漏极接地；本发明先通过回扫模块在电源中存在ESD脉冲信号时，生成感应信号，以使PMOS器件进入导通状态，再通过PMOS器件在处于导通状态时，对电源中的ESD脉冲信号进行静电泄放，相较于现有的通过主动识别ESD脉冲波形上升沿，再通过RC延迟对ESD钳位器件进行主动触发，本发明上述方式能够通过回扫模块识别ESD脉冲信号，以对PMOS器件进行快速驱动，在通过PMOS器件进行ESD保护，并且能够减小电路所占的芯片面积。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明用于ESD保护的主动触发PMOS电路第一实施例的功能模块图；

图2为本发明用于ESD保护的主动触发PMOS电路第二实施例的功能模块图；

图3为本发明用于ESD保护的主动触发PMOS电路的一电路结构示意图；

图4为本发明用于ESD保护的主动触发PMOS电路的工作原理图；

图5为本发明用于ESD保护的主动触发PMOS电路的另一电路结构示意图；

图6为本发明用于ESD保护的主动触发PMOS控制方法第一实施例的流程示意图。

附图标号说明：

标号	名称	标号	名称
				10	回扫模块	R1～R3	第一电阻至第三电阻
P	PMOS器件	Q1	PNP管
				20	抗闩锁模块	Q2	NPN管
G	栅极接地MOS管	Cgs	栅源寄生电容

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

本发明提出一种用于ESD保护的主动触发PMOS电路。

参照图1，图1为本发明用于ESD保护的主动触发PMOS电路第一实施例的功能模块图。

如图1所示，在本发明实施例中，所述用于ESD保护的主动触发PMOS电路，包括回扫模块10和PMOS器件P；

所述回扫模块10一端和所述PMOS器件P的源极与电源连接，所述回扫模块10另一端与所述PMOS器件P的栅极连接，所述回扫模块10另一端和所述PMOS器件P的漏极接地；

需要说明的是，电源为外接至本实施例中的用于ESD保护的主动触发PMOS电路的电源，本实施例对具体电源电压值不做具体限定，具体可根据电路中各元器件的大小进行设置。

所述回扫模块10，用于在所述电源中存在ESD脉冲信号时，生成感应信号，以使所述PMOS器件P进入导通状态；

可理解的是，ESD脉冲信号是指静电释放脉冲信号，可能存在于电源上，在电源中存在ESD脉冲信号时，需要对该ESD脉冲信号进行静电泄放，避免与电源连接的负载发生损坏。

应理解的是，回扫模块10在接收到电源上的ESD脉冲信号时，回扫模块会被击穿，被击穿后得到的信号即为感应信号，并且可通过该感应信号使PMOS器件P进入导通状态。

所述PMOS器件P，用于在处于导通状态时，对所述电源中的ESD脉冲信号进行静电泄放。

在具体实现中，在PMOS器件P处于导通状态时，PMOS器件P的源极和漏极之间会导通，此时电源中的ESD脉冲信号会通过PMOS器件P的源极和漏极，然后向地进行静电泄放。

进一步地，所述回扫模块10，还用于在所述电源中存在ESD脉冲信号时，进入击穿状态，生成感应信号，并将所述感应信号传输至所述PMOS器件P的栅极；

所述PMOS器件P，还用于在接收到所述感应信号时，向内置的栅源寄生电容进行放电，以减小栅极电压，使所述PMOS器件P进入导通状态。

可理解的是，本实施例中假设电源电压为VDD，在ESD脉冲信号出现在电源上后，随着ESD脉冲信号的增大，在电源电压加上ESD电压大于回扫模块10对应的击穿电压时，回扫模块10会进入击穿状态，此时回扫模块10会迅速发生一次回扫效应，回扫效应是指回扫模块10对应的电流增大，而电压减小的效应。

在具体实现中，在回扫模块10产生回扫效应后，回扫模块10会生成感应信号，即负向dV/dt，该负向dV/dt将通过PMOS器件P内置的栅源寄生电容Cgs从电源VDD放电，从而使PMOS器件P的栅极电位在一瞬间会大大小于VDD，而在这一瞬间PMOS器件P将会导通。

在本实施例中，用于ESD保护的主动触发PMOS电路包括：回扫模块和PMOS器件；回扫模块一端和PMOS器件的源极与电源连接，回扫模块另一端与PMOS器件的栅极连接，回扫模块另一端和PMOS器件的漏极接地；本发明先通过回扫模块在电源中存在ESD脉冲信号时，生成感应信号，以使PMOS器件进入导通状态，再通过PMOS器件在处于导通状态时，对电源中的ESD脉冲信号进行静电泄放，相较于现有的通过主动识别ESD脉冲波形上升沿，再通过RC延迟对ESD钳位器件进行主动触发，本实施例上述方式能够通过回扫模块识别ESD脉冲信号，以对PMOS器件进行快速驱动，在通过PMOS器件进行ESD保护，并且能够减小电路所占的芯片面积。

进一步地，参照图2，图2为本发明用于ESD保护的主动触发PMOS电路第二实施例的功能模块图。

如图2所示，所述用于ESD保护的主动触发PMOS电路还包括：抗闩锁模块20；

所述抗闩锁模块20的一端与所述电源连接，所述抗闩锁模块20的另一端分别与所述回扫模块10一端和所述PMOS器件P的栅极连接；

所述抗闩锁模块20，用于减小所述回扫模块10的工作电流，以使所述回扫模块10实现抗闩锁。

需要说明的是，闩锁效应(Latch-up)是指cmos晶片中，在电源VDD和地线之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路。

可理解的是，本实施例通过增加抗闩锁模块20，可以减小回扫模块10的工作电流，即回扫模块10在运行过程中的电流，此时回扫模块10会实现抗闩锁。

进一步地，参照图3，图3为本发明用于ESD保护的主动触发PMOS电路的一电路结构示意图。

如图3所示，所述抗闩锁模块包括20：第一电阻R1；

所述第一电阻R1的第一端与所述电源连接，所述第一电阻R1的第二端分别与所述回扫模块10一端和所述PMOS器件P的栅极连接。

可理解的是，本实施例中的第一电阻R1可实现降低回扫模块10的工作电流的功能，以使回扫模块10实现抗闩锁功能。

进一步地，所述第一电阻R1的阻值大于电源电压与所述回扫模块10的最低维持电流的比值。

需要说明的是，回扫模块10的最低维持电流是指回扫模块10能够在工作状态下的最小电流，该电流大小与回扫模块10中的各元器件有关。

在具体实现中，第一电阻R1的阻值大于电源电压与回扫模块10的最低维持电流的比值，即可使回扫模块10实现抗闩锁功能。

进一步地，所述回扫模块10包括：PNP管Q1和NPN管Q2；

所述PNP管Q1的发射极分别与所述抗闩锁模块20的另一端和所述PMOS器件P的栅极连接，所述PNP管Q1的基极分别与所述抗闩锁模块20的另一端、所述PMOS器件P的栅极连接以及所述NPN管Q2的集电极连接，所述PNP管Q1的集电极、所述NPN管Q2的基极以及所述NPN管Q2的发射极接地。

进一步地，所述回扫模块还包括：第二电阻R2和第三电阻R3；

所述第二电阻R2的第一端分别与所述抗闩锁模块20的另一端和所述PMOS器件P的栅极连接，所述第二电阻R2的第二端分别与所述PNP管Q2的基极和所述NPN管Q2的集电极连接，所述第三电阻R3的第一端分别与所述PNP管Q1的集电极和所述NPN管Q2的基极连接，所述第三电阻R3的第二端接地。

应理解的是，第二电阻R2和第三电阻R3的作用是限流，以对PNP管Q1和NPN管Q2进行保护，避免PNP管Q1和NPN管Q2被损坏。

进一步地，参照图4，图4为本发明用于ESD保护的主动触发PMOS电路的工作原理图。

如图4所示，图4中的B点对应的电压曲线是指电源电压加上ESD电压组成的电压曲线，A点对应的电压曲线是PMOS器件P的栅极电压曲线。

可理解的是，图4中的A点的电压先增加，说明出现了电源上出现逐渐增大的ESD电压；之后A点的电压减小，说明ESD电压通过PMOS器件P进行静电泄放。B点的电压先增加，也是说明出现了电源上出现逐渐增大的ESD电压，导致PMOS器件P的栅极电压逐渐增加；之后B点的电压减小，说明回扫模块10已发生回扫效应，A点电压会在一瞬间降低，然后导通PMOS器件P。在图4中，A点电压降低的时刻和B点电压降低的时刻不一定相同，具体与回扫模块中的元器件有关。

在具体实现中，图3中的回扫模块为SCR器件，当远大于电源VDD的ESD电压出现在电源VDD上后，电源VDD将通过第一电阻R1对下拉SCR以及PMOS器件P的栅极充电，此时PMOS器件P的栅极和PMOS器件P的源极电位是相等的，当ESD电压继续上升并最终先将SCR击穿可通过设计实现。下拉SCR在被击穿后会迅速发生一次回扫效应，将A点的电位从其击穿电压迅速下拉到一个很低的值(约1～2V量级)，这样以来，在PMOS器件P的栅极将感应出一个很大的负向dV/dt，该负向dV/dt将通过PMOS器件P的栅源寄生电容Cgs从VDD放电从而使A点电位在一瞬间会大大小于VDD，而在这一瞬间PMOS器件P将会开启，对ESD电压进行静电泄放，从而限制住VDD线上的ESD电压以防止其过压。

进一步地，参照图5，图5为本发明用于ESD保护的主动触发PMOS电路的另一电路结构示意图。

如图5所示，所述回扫模块10包括：栅极接地MOS管G；

所述栅极接地MOS管G的漏极与所述抗闩锁模块20的另一端连接，所述栅极接地MOS管G的源极和所述栅极接地MOS管G的栅极接地。

应理解的是，本实施例中的栅极接地NMOS管G(gate-grounded NMOS)用于集成电路引出极的静电防护，并且栅极接地MOS管G也具有回扫能力。

在具体实现中，图5中的回扫模块为栅极接地NMOS管G，当远大于电源VDD的ESD电压出现在电源VDD上后，电源VDD将通过第一电阻R1对下拉栅极接地NMOS管G以及PMOS器件P的栅极充电，此时PMOS器件P的栅极和PMOS器件P的源极电位是相等的，当ESD电压继续上升并最终先将栅极接地NMOS管G击穿可通过设计实现。下拉栅极接地NMOS管G在被击穿后会迅速发生一次回扫效应，将A点的电位从其击穿电压迅速下拉到一个很低的值(约1～2V量级)，这样以来，在PMOS器件P的栅极将感应出一个很大的负向dV/dt，该负向dV/dt将通过PMOS器件P的栅源寄生电容Cgs从VDD放电从而使A点电位在一瞬间会大大小于VDD，而在这一瞬间PMOS器件P将会开启，对ESD电压进行静电泄放，从而限制住VDD线上的ESD电压以防止其过压。

本实施例提出的用于ESD保护的主动触发PMOS电路不需要很大的电容进行ESD检测，仅需要通过一个具有回扫特性的回扫模块10，再配合一个精心计算的电阻(即第一电阻R1)，即可实现对PMOS的快速触发响应，解决了传统触发电路只能触发NMOS管，且面积过大的弊端，本实施例提出的用于ESD保护的主动触发PMOS电路十分适用于高压的电源ESD保护。

为实现上述目的，本发明还提出一种用于ESD保护的主动触发PMOS控制方法，所述用于ESD保护的主动触发PMOS控制方法应用于如上所述的用于ESD保护的主动触发PMOS电路。参照图6，图,6为本发明用于ESD保护的主动触发PMOS控制方法第一实施例的流程示意图。

如图6所示，在本实施例中，所述用于ESD保护的主动触发PMOS控制方法包括：

步骤S10：所述回扫模块在所述电源中存在ESD脉冲信号时，生成感应信号，以使所述PMOS器件进入导通状态；

需要说明的是，电源为外接至本实施例中的用于ESD保护的主动触发PMOS电路的电源，本实施例对具体电源电压值不做具体限定，具体可根据电路中各元器件的大小进行设置。

可理解的是，ESD脉冲信号是指静电释放脉冲信号，可能存在于电源上，在电源中存在ESD脉冲信号时，需要对该ESD脉冲信号进行静电泄放，避免与电源连接的负载发生损坏。

应理解的是，回扫模块10在接收到电源上的ESD脉冲信号时，回扫模块会被击穿，被击穿后得到的信号即为感应信号，并且可通过该感应信号使PMOS器件P进入导通状态。

进一步地，所述步骤S10包括：所述回扫模块在所述电源中存在ESD脉冲信号时，进入击穿状态，生成感应信号，并将所述感应信号传输至所述PMOS器件的栅极；所述PMOS器件在接收到所述感应信号时，向内置的栅源寄生电容进行放电，以减小栅极电压，使所述PMOS器件进入导通状态。

可理解的是，本实施例中假设电源电压为VDD，在ESD脉冲信号出现在电源上后，随着ESD脉冲信号的增大，在电源电压加上ESD电压大于回扫模块10对应的击穿电压时，回扫模块10会进入击穿状态，此时回扫模块10会迅速发生一次回扫效应，回扫效应是指回扫模块10对应的电流增大，而电压减小的效应。

在具体实现中，在回扫模块10产生回扫效应后，回扫模块10会生成感应信号，即负向dV/dt，该负向dV/dt将通过PMOS器件P内置的栅源寄生电容Cgs从电源VDD放电，从而使PMOS器件P的栅极电位在一瞬间会大大小于VDD，而在这一瞬间PMOS器件P将会导通。

步骤S20：所述PMOS器件在处于导通状态时，对所述电源中的ESD脉冲信号进行静电泄放。

在具体实现中，在PMOS器件P处于导通状态时，PMOS器件P的源极和漏极之间会导通，此时电源中的ESD脉冲信号会通过PMOS器件P的源极和漏极，然后向地进行静电泄放。

在本实施例中，用于ESD保护的主动触发PMOS电路包括：回扫模块和PMOS器件；回扫模块一端和PMOS器件的源极与电源连接，回扫模块另一端与PMOS器件的栅极连接，回扫模块另一端和PMOS器件的漏极接地；本发明先通过回扫模块在电源中存在ESD脉冲信号时，生成感应信号，以使PMOS器件进入导通状态，再通过PMOS器件在处于导通状态时，对电源中的ESD脉冲信号进行静电泄放，相较于现有的通过主动识别ESD脉冲波形上升沿，再通过RC延迟对ESD钳位器件进行主动触发，本实施例上述方式能够通过回扫模块识别ESD脉冲信号，以对PMOS器件进行快速驱动，在通过PMOS器件进行ESD保护，并且能够减小电路所占的芯片面积。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种用于ESD保护的主动触发PMOS电路，其特征在于，所述用于ESD保护的主动触发PMOS电路包括：回扫模块和PMOS器件；

所述回扫模块一端和所述PMOS器件的源极与电源连接，所述回扫模块另一端与所述PMOS器件的栅极连接，所述回扫模块另一端和所述PMOS器件的漏极接地；

所述回扫模块，用于在所述电源中存在ESD脉冲信号时，生成感应信号，以使所述PMOS器件进入导通状态；

所述PMOS器件，用于在处于导通状态时，对所述电源中的ESD脉冲信号进行静电泄放。

2.如权利要求1所述的用于ESD保护的主动触发PMOS电路，其特征在于，所述回扫模块，还用于在所述电源中存在ESD脉冲信号时，进入击穿状态，生成感应信号，并将所述感应信号传输至所述PMOS器件的栅极；

所述PMOS器件，还用于在接收到所述感应信号时，向内置的栅源寄生电容进行放电，以减小栅极电压，使所述PMOS器件进入导通状态。

3.如权利要求2所述的用于ESD保护的主动触发PMOS电路，其特征在于，所述用于ESD保护的主动触发PMOS电路还包括：抗闩锁模块；

所述抗闩锁模块的一端与所述电源连接，所述抗闩锁模块的另一端分别与所述回扫模块一端和所述PMOS器件的栅极连接；

所述抗闩锁模块，用于减小所述回扫模块的工作电流，以使所述回扫模块实现抗闩锁。

4.如权利要求3所述的用于ESD保护的主动触发PMOS电路，其特征在于，所述抗闩锁模块包括：第一电阻；

所述第一电阻的第一端与所述电源连接，所述第一电阻的第二端分别与所述回扫模块一端和所述PMOS器件的栅极连接。

5.如权利要求4所述的用于ESD保护的主动触发PMOS电路，其特征在于，所述第一电阻的阻值大于电源电压与所述回扫模块的最低维持电流的比值。

6.如权利要求3所述的用于ESD保护的主动触发PMOS电路，其特征在于，所述回扫模块包括：PNP管和NPN管；

所述PNP管的发射极分别与所述抗闩锁模块的另一端和所述PMOS器件的栅极连接，所述PNP管的基极分别与所述抗闩锁模块的另一端、所述PMOS器件的栅极连接以及所述NPN管的集电极连接，所述PNP管的集电极、所述NPN管的基极以及所述NPN管的发射极接地。

7.如权利要求5所述的用于ESD保护的主动触发PMOS电路，其特征在于，所述回扫模块还包括：第二电阻和第三电阻；

所述第二电阻的第一端分别与所述抗闩锁模块的另一端和所述PMOS器件的栅极连接，所述第二电阻的第二端分别与所述PNP管的基极和所述NPN管的集电极连接，所述第三电阻的第一端分别与所述PNP管的集电极和所述NPN管的基极连接，所述第三电阻的第二端接地。

8.如权利要求3所述的用于ESD保护的主动触发PMOS电路，其特征在于，所述回扫模块包括：栅极接地MOS管；

所述栅极接地MOS管的漏极与所述抗闩锁模块的另一端连接，所述栅极接地MOS管的源极和所述栅极接地MOS管的栅极接地。

9.一种用于ESD保护的主动触发PMOS控制方法，其特征在于，所述用于ESD保护的主动触发PMOS控制方法应用于如权利要求1至8中任一项所述的用于ESD保护的主动触发PMOS电路；

所述用于ESD保护的主动触发PMOS控制方法包括：

所述回扫模块在所述电源中存在ESD脉冲信号时，生成感应信号，以使所述PMOS器件进入导通状态；

所述PMOS器件在处于导通状态时，对所述电源中的ESD脉冲信号进行静电泄放。

10.如权利要求9所述的用于ESD保护的主动触发PMOS控制方法，其特征在于，所述回扫模块在所述电源中存在ESD脉冲信号时，生成感应信号，以使所述PMOS器件进入导通状态的步骤，具体包括：

所述回扫模块在所述电源中存在ESD脉冲信号时，进入击穿状态，生成感应信号，并将所述感应信号传输至所述PMOS器件的栅极；

所述PMOS器件在接收到所述感应信号时，向内置的栅源寄生电容进行放电，以减小栅极电压，使所述PMOS器件进入导通状态。

Images