[go: up one dir, main page]

CN114864819A - 电容集成结构、电容单元及其制造方法 - Google Patents

电容集成结构、电容单元及其制造方法 Download PDF

Info

Publication number
CN114864819A
CN114864819A CN202110170859.7A CN202110170859A CN114864819A CN 114864819 A CN114864819 A CN 114864819A CN 202110170859 A CN202110170859 A CN 202110170859A CN 114864819 A CN114864819 A CN 114864819A
Authority
CN
China
Prior art keywords
capacitor
metal
layer
conductive portion
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110170859.7A
Other languages
English (en)
Other versions
CN114864819B (zh
Inventor
林维昱
叶国裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Technology Corp
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN114864819A publication Critical patent/CN114864819A/zh
Application granted granted Critical
Publication of CN114864819B publication Critical patent/CN114864819B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • H10D86/85—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明公开一种电容集成结构、电容单元及其制造方法，其中，该电容单元的制造方法包括在具有绝缘层的基板上形成多个电容堆叠结构，针对形成于相邻两个电容堆叠结构之间的绝缘间隔部执行第一切割工艺，以形成外露各电容堆叠结构的第一导电部分和第二导电部分的多个凹槽；利用金属材料填充各凹槽，以形成与第一导电部分、第二导电部分电连接的多个金属间隔部；再针对各金属间隔部执行第二切割工艺以形成独立的多个电容单元，且于各电容单元的相对两侧分别形成金属侧壁，而构成具有两端电极的电容单元。由此，不需在电容单元中的各电容堆叠结构中，额外增设电连接各层导电部分的电性导接孔结构，而可以简化电容单元内部各层导电部分的电连接制作工艺。

Description

电容集成结构、电容单元及其制造方法
技术领域
本发明涉及一种半导体技术，尤其是涉及一种电容集成结构、电容单元及其制造方法。
背景技术
现有电容(例如MLCC)的完整制造流程包括诸多工艺步骤，例如，调浆、瓷膜成型、印刷、堆叠、均压、切割、去胶、烧结、倒角、沾银、烧附、电镀、测试、包装等步骤，此产品制造程序虽然复杂却十分成熟，相关产业链的供应商或者是产量，长期呈现一种足量供给的稳定状态。直至近期随着科技进步，物联网、5G通讯、人工智能、电动车各种新领域的应用被开发，以及各类型电子产品的功能日益提升，采用元件的种类与数量愈加庞大；主动元件使用数量的扩增与精密度的提高，使得搭配的被动元件数量也随之倍数成长，积层陶瓷电容(MLCC)则为其中之最。因此，市场逐渐开始呈现供不应求的状况，而近期被动元件供应商的增产计画并无法完全满足市场需求，缺货的情况将会影响整体产业的发展。另一方面，如何在有限的空间之内将所有元件布局陈列是一大课题，为因应高密度的元件布局陈列，朝缩小元件面积甚至体积为势在必行，传统的电容制造工艺，无论是在面积的微缩或者产品的精密度都已经面临挑战。
有鉴于此，本发明使用一种有别于传统积层陶瓷电容(MLCC)的材料、构造与制造流程，为市场供给提供另一种电容的选择。本发明也可降低电容面积缩小的困难度进而提高产品精密度，另一方面则可避免传统积层陶瓷电容(MLCC)制造流程中高温锻烧的程序，进而达到节能减碳并降低其制造成本。
发明内容
鉴于上述现有技术的缺点，本发明是提供一种电容单元及其制造方法、电容集成结构，可以简化电容内建连线制作工艺，并制作与积层陶瓷电容相同的两端电极。
为达到上述目的及其他相关的目的，本发明实施例提供一种电容单元的制造方法，包括提供一基板；形成一绝缘层于该基板上；形成多个电容堆叠结构于该绝缘层上，在相邻两个该电容堆叠结构之间形成有一绝缘间隔部，且各该电容堆叠结构各自具有第一焊垫、第一导电部分、第二焊垫和第二导电部分；针对各该绝缘间隔部执行第一切割工艺，以形成外露各该电容堆叠结构的该第一导电部分和该第二导电部分的多个凹槽；利用金属材料填充各该凹槽，以形成与该第一导电部分、该第二导电部分电连接的多个金属间隔部；针对各该金属间隔部执行第二切割工艺以形成独立的多个电容单元，且于各该电容单元的相对两侧分别形成一第一金属侧壁和一第二金属侧壁；其中，在各该电容单元中，该第一焊垫通过该第一金属侧壁与该第一导电部分电连接而构成一第一电极，该第二焊垫通过该第二金属侧壁与该第二导电部分电连接而构成一第二电极。
可选地，该基板为硅基板。
可选地，形成多个电容堆叠结构于该绝缘层上的步骤还包括：形成一堆叠结构层于该绝缘层上，其中，该堆叠结构层包括交错设置的至少一层间导电层与至少一层间介电层，各该层间导电层各自具有一第一导电部分和一第二导电部分；以及形成该第一焊垫与该第二焊垫于该堆叠结构层上。
可选地，该形成一堆叠结构层于该绝缘层上的步骤还包括：形成具有一第一介电体的一第一层间导电层于该绝缘层上，并通过该第一介电体定义该第一层间导电层的该第一导电部分和该第二导电部分；形成一第一层间介电层于该第一层间导电层上；形成具有一第二介电体的一第二层间导电层于该第一层间介电层上，并通过该第二介电体定义该第二层间导电层的该第一导电部分和该第二导电部分；形成一隔离层于该第二层间导电层上；形成间隔设置的一第一金属导柱和一第二金属导柱于该隔离层上；以及形成一钝化层于以覆盖该层间介电层并分别外露该第一金属导柱和该第二金属导柱的一部分，以通过该第一金属导柱的外露部分构成该第一焊垫，并通过该第二金属导柱的外露部分构成该第二焊垫。
可选地，该多个电容堆叠结构分别沿该基板的一X轴方向和一Y轴方向呈矩阵形态间隔布设于该基板上；且其中，该方法还包括：在该基板下方垫设一辅助层；沿该基板的该X轴方向，以一第一切割深度和一第一切割宽度针对各该绝缘间隔部执行第一切割工艺而形成各该凹槽，其中，该第一切割深度由各该电容堆叠结构的顶部延伸至该绝缘层，该第一切割宽度不小于该绝缘间隔部的预设间隔宽度；针对各该凹槽执行填充工艺，以形成与各该电容堆叠结构形成电连接的各该金属间隔部；沿该基板的该X轴方向，以一第二切割深度和一第二宽度针对各该金属间隔部执行第二切割工艺以形成各自包含多个该电容单元的多个电容集合，其中，该第二切割深度由各该电容堆叠结构的顶部延伸至该辅助层，该第二切割宽度小于该第一切割宽度，以沿该基板的Y轴方向在各该电容单元的相对两侧分别形成该第一金属侧壁和该第二金属侧壁；以及沿该基板的该Y轴方向切割各该电容集合以形成各该电容单元。
可选地，该辅助层为垫设于该基板下方的胶带层。
可选地，该第一切割工艺包括刀轮切割法、干蚀刻切割法、激光刻痕切割法中的任一者；该填充工艺包括网版印刷法、电镀法中的任一者；该第二切割工艺包括刀轮切割法。
本发明另一实施例提供一种电容单元，包括一基板；一绝缘层，其形成于该基板上；一电容堆叠结构，其形成于该绝缘层上，并具有第一焊垫、第一导电部分、第二焊垫和第二导电部分；一第一金属侧壁和一第二金属侧壁，其位于该电容堆叠结构的相对两侧；其中，该第一焊垫通过该第一金属侧壁与该第一导电部分电连接以构成一第一电极，该第二焊垫通过该第二金属侧壁与该第二导电部分电连接以构成一第二电极。
可选地，该基板是由一晶片制成，该电容单元通过该第一焊垫与该第二焊垫焊接至一印刷电路板上。
可选地，该第一金属侧壁和该第二金属侧壁沿该基板的Y轴方向位于该电容堆叠结构的相对两侧，且该电容单元还包括一第一绝缘侧壁和一第二绝缘侧壁，该第一绝缘侧壁和该第二绝缘侧壁沿该基板的X轴方向位于该电容堆叠结构的相对两侧，其中，该Y轴方向垂直于该X轴方向。
本发明又一实施例提供一种电容集成结构，包括：一晶片；以及多个电容堆叠结构，各该电容堆叠结构分别沿该晶片的一X轴方向和一Y轴方向呈矩阵形态间隔布设于该晶片上；多个金属间隔部，其沿该晶片的X轴方向设置在相邻两个该电容堆叠结构之间；以及多个绝缘间隔部，其沿该晶片的Y轴方向设置在相邻两个该电容堆叠结构之间。
可选地，该电容集成结构得分别沿该X轴方向和Y轴方向被裁切以形成独立的多个电容单元，其中，各该电容单元各自包括：该晶片的一部分；一该电容堆叠结构，其具有一第一焊垫、一第一导电部分、一第二焊垫和一第二导电部分；一第一金属侧壁和一第二金属侧壁，其通过裁切该金属间隔部而形成于一该电容堆叠结构的相对两侧；以及一第一绝缘侧壁和一第二绝缘侧壁，其通过裁切该绝缘间隔部而形成于一该电容堆叠结构的相对两侧；其中，该第一焊垫通过该第一金属侧壁与该第一导电部分电连接以构成一第一电极，该第二焊垫通过该第二金属侧壁与该第二导电部分电连接以构成一第二电极。
综上所述，本发明是利用晶片以制成包含有多个电容的电容集成结构，如此可以批量方式制作电容，并通过裁切方式形成独立的电容，相较于传统积层陶瓷电容的制造工艺，本发明可以简化电容的制造工艺，可避免传统积层陶瓷电容制造流程中高温煅烧的程序，还可利用现有半导体设备制造本发明的电容集成结构，以达到降低制造成本的目的。
再者，本发明可利用半导体制作工艺在电容单元的相对两侧分别形成金属侧壁，而构成具有两端电极的电容单元，且不需在电容单元中的各电容堆叠结构中，额外增设电连接各层导电部分的电性导接孔结构，而可以简化电容单元的半导体制作工艺，亦即可以简化电容单元内部各层导电部分的电连接制作工艺，用于简化电容内建连线制作工艺，并制作与积层陶瓷电容相同的两端电极。
附图说明
图1至图12为本发明电容单元的制造方法的流程示意图；
图13A至图14为本发明的电容单元、电容集成结构的架构示意图。
符号说明
1 电容单元
11 基板/晶片
12 绝缘层
13、13A、13B 电容堆叠结构
130 辅助层
131 绝缘间隔部
132 第一焊垫/第一金属导柱
133 第一导电部分
134 第二焊垫/第二金属导柱
135 第二导电部分
136 层间导电层
1360 间隙
1361 第一介电体/第二介电体
1365 介电材料
137 层间介电层
1375 隔离层
138 钝化层
14 凹槽
15 金属间隔部
16 第一金属侧壁
17 第二金属侧壁
18 电容集合
191 第一绝缘侧壁
192 第二绝缘侧壁
20 电容集成结构
具体实施方式
以下内容将搭配附图，通过特定的具体实施例说明本发明的技术内容，熟悉此技术的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明也可通过其他不同的具体实施例加以施行或应用。本说明书中的各项细节也可基于不同观点与应用，在不背离本申请的精神下，进行各种修饰与变更。尤其是，在附图中各个元件的比例关系及相对位置仅具示范性用途，并非代表本发明实施的实际状况。
本发明一实施例是提供一种电容单元的制造方法。
参考图1，首先提供一基板11，并形成一绝缘层12于基板11上。
在本实施例中，基板11是由一晶片制成，其中，基板11例如为硅基板，然而并不以此为限，基板11也可为其他例如玻璃基板、石英基板等种类的基板。在本实施例中，绝缘层12由介电材料制成，用于作为底层绝缘层。
接着，形成多个电容堆叠结构13于绝缘层12上，其中，在相邻两个电容堆叠结构13之间形成多个绝缘间隔部131，且各电容堆叠结构13各自具有第一焊垫132、第一导电部分133、第二焊垫134和第二导电部分135(容后在图2A至图9中详细描述)。
在本实施例中，该多个电容堆叠结构13分别沿基板11的一X轴方向和一Y轴方向呈矩阵形态间隔布设于基板11上。
具体而言，可首先形成一堆叠结构层于绝缘层12上，其中，堆叠结构层包括交错设置的至少一层间导电层136与至少一层间介电层137，各层间导电层136各自具有一第一导电部分133和一第二导电部分135，而后再形成第一焊垫132与第二焊垫134于堆叠结构层上，用于形成电容堆叠结构13。
以下将结合图2A至图9详细描述形成一个电容堆叠结构13于绝缘层 12上的具体步骤：
如图2A的侧视图以及图2B的上视图所示，形成第一层间导电层136 以作为电极层，并蚀刻第一层间导电层136以形成间隙1360。
如图3和图4A所示，沉积介电材料1365于第一层间导电层136的间隙 1360中(参考图3)，并随后进行平坦化制作工艺，以于第一层间导电层136 形成第一介电体1361，且通过第一介电体1361定义第一层间导电层136的第一导电部分133和第二导电部分135(参考图4A所示的侧视图和图4B所示的上视图)。
如图5所示，形成一第一层间介电层137于第一层间导电层136上。
如图6所示，重复上述第一层间导电层136和第一层间介电层137的形成步骤(即图2A至图5所示的步骤)，以形成具有第二介电体1361的第二层间导电层136于第一层间介电层137上，并通过第二介电体1361定义第二层间导电层136的第一导电部分133和第二导电部分135；再形成第二层间介电层137于第二层间导电层136上，直至电容堆叠结构13中的层间导电层136和层间介电层137的层数满足预期为止，并在位于顶层的层间导电层136上形成隔离层1375。
如图7所示，形成间隔设置的一第一金属导柱132和一第二金属导柱134 于隔离层1375上。
如图8至图9所示，形成一钝化层138于以覆盖层间介电层137并分别外露第一金属导柱132和该第二金属导柱134的一部分，以通过第一金属导柱132的外露部分构成第一焊垫132，并通过第二金属导柱134的外露部分构成第二焊垫134。
如图10所示，在形成电容堆叠结构13于绝缘层12上之后，可针对各绝缘间隔部131执行第一切割工艺，以形成外露各电容堆叠结构13的第一导电部分133和第二导电部分135的多个凹槽14。
可选地，可在执行第一切割工艺之前，在基板11下方垫设一辅助层130，以于执行切割工艺中，增加基板11的强度。于本实施例中，辅助层130为垫设于基板11下方的胶带层。
具体而言，第一切割工艺可沿基板11的X轴方向，以一第一切割深度和一第一切割宽度针对各绝缘间隔部131执行第一切割工艺而形成各凹槽 14。
在本实施例中，第一切割深度由各电容堆叠结构13的顶部延伸至绝缘层12，第一切割宽度不小于绝缘间隔部131的预设间隔宽度。
可选地，第一切割工艺包括刀轮切割法、干蚀刻切割法、激光刻痕切割法中的任一者。
如图11、图13C至图13D所示，利用金属材料填充各凹槽14，以形成与第一导电部分133、第二导电部分135电连接的多个金属间隔部15。
在本实施例中，该填充工艺包括网版印刷法、电镀法中的任一者。
如图12、图13F所示，针对各金属间隔部15执行第二切割工艺以形成独立的多个电容单元1。
在本实施例中，第二切割工艺包括沿该基板11的X轴方向，以一第二切割深度和一第二宽度针对各金属间隔部15执行第二切割工艺以形成各自包含多个电容单元1的多个电容集合18(参考图13D)，再沿基板11的Y 轴方向切割各电容集合18以形成各独立的电容单元1(参考图13F)。
可选地，第二切割工艺包括刀轮切割法。
可选地，第二切割深度由各电容堆叠结构13的顶部延伸至该辅助层130，该第二切割宽度小于该第一切割宽度。
在本实施例中，在各电容单元1的相对两侧分别形成一第一金属侧壁16 和一第二金属侧壁17，且于各电容单元1中，该第一焊垫132通过第一金属侧壁16与第一导电部分133电连接而构成一第一电极，第二焊垫134通过第二金属侧壁17与第二导电部分135电连接而构成一第二电极。
可选地，各电容单元1沿Y轴方向的相对两侧分别形成有第一金属侧壁 16和第二金属侧壁17，此外，各电容单元1沿X轴方向的相对两侧还分别形成有第一绝缘侧壁191和一第二绝缘侧壁192(参考图13F)。
参考图13A至图13F、图14，本发明另一实施例提供一种电容单元1，其包括：一基板11、一绝缘层12、一电容堆叠结构13、一第一金属侧壁16 和一第二金属侧壁17。
其中，基板11是由一晶片制成，绝缘层12形成于基板11上，电容堆叠结构13形成于绝缘层12上，并具有第一焊垫132、第一导电部分133、第二焊垫134和第二导电部分135，第一金属侧壁16和第二金属侧壁17位于电容堆叠结构13的相对两侧。
在本实施例中，第一焊垫132通过第一金属侧壁16与第一导电部分133 电连接以构成一第一电极，第二焊垫134通过第二金属侧壁17与第二导电部分135电连接以构成一第二电极。
在本实施例中，第一金属侧壁16和第二金属侧壁17沿基板11的Y轴方向位于电容堆叠结构13的相对两侧，且电容单元1还包括一第一绝缘侧壁191和一第二绝缘侧壁192，其沿基板11的X轴方向位于电容堆叠结构 13的相对两侧，其中，该Y轴方向垂直于该X轴方向。
请参考图13A、图13E，本发明另一实施例还提供一种电容集成结构20，其包括一晶片11；以及多个电容堆叠结构13。
在本实施例中，各该电容堆叠结构分别沿该晶片11的一X轴方向和一 Y轴方向呈矩阵形态间隔布设于晶片11上；
在本实施例中，沿晶片1的X轴方向的相邻两个电容堆叠结构13之间具有一金属间隔部15，且沿晶片1的Y轴方向的相邻两个该电容堆叠结构 13之间具有一绝缘间隔部131。
可选地，电容集成结构20得分别沿X轴方向和Y轴方向被裁切以形成独立的多个电容单元1。
请配合参考图13F、图14，在本实施例中，各电容单元1各自包括晶片 1的一部分；一电容堆叠结构13，其具有一第一焊垫132、一第一导电部分 133、一第二焊垫134和一第二导电部分135；一第一金属侧壁16和一第二金属侧壁17，其通过裁切金属间隔部15而形成于电容堆叠结构13的相对两侧；以及一第一绝缘侧壁191和一第二绝缘侧壁192，其通过裁切绝缘间隔部131而形成于电容堆叠结构13的相对两侧；其中，第一焊垫132通过第一金属侧壁16与第一导电部分133电连接以构成一第一电极，第二焊垫134 通过第二金属侧壁17与第二导电部分135电连接以构成一第二电极。
综上所述，利用本发明的电容单元的制造方法，可在电容单元的相对两侧形成第一金属侧壁和第二金属侧壁，以供电容单元中的第一焊垫通过第一金属侧壁与第一导电部分电连接而构成一第一电极，并提供电容单元中的第二焊垫通过第二金属侧壁与第二导电部分电连接而构成一第二电极，而可利用半导体制作工艺制作具有两端电极的电容单元。
如此，本发明可通过第一金属侧壁，达成第一焊垫与第一导电部分的电连接，并通过第二金属侧壁，达成第二焊垫与第二导电部分的电连接，而不需在电容单元中的各电容堆叠结构中，额外增设电连接各层导电部分的电性导接孔结构，而可以简化电容单元的半导体制作工艺，亦即可以简化电容内部各层导电部分的电连接制作工艺。
另外，本发明是将多个电容堆叠结构形成在晶片上，以构成包含有多个电容单元的电容集成结构，因此可以通过裁切方式大量形成可作为电容的电容单元，相较于传统积层陶瓷电容的制造工艺，本发明可以简化电容的制造流程及电容结构，而降低电容面积缩小的困难度进而提高产品精密度，且可避免传统积层陶瓷电容制造流程中高温锻烧的程序，以达到降低制造成本的目的。

Claims (12)

1.一种电容单元的制造方法，包括：
提供基板；
形成绝缘层于该基板上；
形成多个电容堆叠结构于该绝缘层上，在相邻两个该电容堆叠结构之间形成有一绝缘间隔部，且各该电容堆叠结构各自具有第一焊垫、第一导电部分、第二焊垫和第二导电部分；
针对各该绝缘间隔部执行第一切割工艺，以形成外露各该电容堆叠结构的该第一导电部分和该第二导电部分的多个凹槽；
利用金属材料填充各该凹槽，以形成与该第一导电部分、该第二导电部分电连接的多个金属间隔部；
针对各该金属间隔部执行第二切割工艺以形成独立的多个电容单元，且于各该电容单元的相对两侧分别形成第一金属侧壁和第二金属侧壁；
其中，在各该电容单元中，该第一焊垫通过该第一金属侧壁与该第一导电部分电连接而构成第一电极，该第二焊垫通过该第二金属侧壁与该第二导电部分电连接而构成第二电极。
2.如权利要求1所述的电容单元的制造方法，其中，该基板为硅基板。
3.如权利要求1所述的电容单元的制造方法，其中，该形成多个电容堆叠结构于该绝缘层上的步骤还包括：
形成堆叠结构层于该绝缘层上，其中，该堆叠结构层包括交错设置的至少一层间导电层与至少一层间介电层，各该层间导电层各自具有第一导电部分和第二导电部分；以及
形成该第一焊垫与该第二焊垫于该堆叠结构层上。
4.如权利要求3所述的电容单元的制造方法，其中，该形成堆叠结构层于该绝缘层上的步骤还包括：
形成具有第一介电体的第一层间导电层于该绝缘层上，并通过该第一介电体定义该第一层间导电层的该第一导电部分和该第二导电部分；
形成第一层间介电层于该第一层间导电层上；
形成具有第二介电体的第二层间导电层于该第一层间介电层上，并通过该第二介电体定义该第二层间导电层的该第一导电部分和该第二导电部分；
形成隔离层于该第二层间导电层上；
形成间隔设置的第一金属导柱和第二金属导柱于该隔离层上；以及
形成钝化层于以覆盖该层间介电层并分别外露该第一金属导柱和该第二金属导柱的一部分，以通过该第一金属导柱的外露部分构成该第一焊垫，并通过该第二金属导柱的外露部分构成该第二焊垫。
5.如权利要求1所述的电容单元的制造方法，其中，该多个电容堆叠结构分别沿该基板的X轴方向和Y轴方向呈矩阵形态间隔布设于该基板上；且其中，该方法还包括：
在该基板下方垫设辅助层；
沿该基板的该X轴方向，以第一切割深度和第一切割宽度针对各该绝缘间隔部执行第一切割工艺而形成各该凹槽，其中，该第一切割深度由各该电容堆叠结构的顶部延伸至该绝缘层，该第一切割宽度不小于该绝缘间隔部的预设间隔宽度；
针对各该凹槽执行填充工艺，以形成与各该电容堆叠结构形成电连接的各该金属间隔部；
沿该基板的该X轴方向，以第二切割深度和第二宽度针对各该金属间隔部执行第二切割工艺以形成各自包含多个该电容单元的多个电容集合，其中，该第二切割深度由各该电容堆叠结构的顶部延伸至该辅助层，该第二切割宽度小于该第一切割宽度，以沿该基板的Y轴方向在各该电容单元的相对两侧分别形成该第一金属侧壁和该第二金属侧壁；以及
沿该基板的该Y轴方向切割各该电容集合以形成各该电容单元。
6.如权利要求5所述的电容单元的制造方法，其中，该辅助层为垫设于该基板下方的胶带层。
7.如权利要求1所述的电容单元的制造方法，其中，
该第一切割工艺包括刀轮切割法、干蚀刻切割法、激光刻痕切割法中的任一者；
该填充工艺包括网版印刷法、电镀法中的任一者；
该第二切割工艺包括刀轮切割法。
8.一种电容单元，其特征在于，该电容单元是用于焊接至印刷电路板上，包括：
基板；
绝缘层，其形成于该基板上；
电容堆叠结构，其形成于该绝缘层上，并具有第一焊垫、第一导电部分、第二焊垫和第二导电部分；
第一金属侧壁和第二金属侧壁，其位于该电容堆叠结构的相对两侧；
其中，该第一焊垫通过该第一金属侧壁与该第一导电部分电连接以构成第一电极，该第二焊垫通过该第二金属侧壁与该第二导电部分电连接以构成第二电极，且其中，
该电容单元通过该第一焊垫与该第二焊垫焊接至该印刷电路板上。
9.如权利要求8所述的电容单元，其中，该基板是由晶片制成。
10.如权利要求8所述的电容单元，其中，该第一金属侧壁和该第二金属侧壁沿该基板的Y轴方向位于该电容堆叠结构的相对两侧，且该电容单元还包括第一绝缘侧壁和第二绝缘侧壁，该第一绝缘侧壁和该第二绝缘侧壁沿该基板的X轴方向位于该电容堆叠结构的相对两侧，其中，该Y轴方向垂直于该X轴方向。
11.一种电容集成结构，其特征在于，该电容集成结构包括：
晶片；
多个电容堆叠结构，各该电容堆叠结构分别沿该晶片的X轴方向和Y轴方向呈矩阵形态间隔布设于该晶片上；
多个金属间隔部，其沿该晶片的X轴方向设置在相邻两个该电容堆叠结构之间；以及
多个绝缘间隔部，其沿该晶片的Y轴方向设置在相邻两个该电容堆叠结构之间。
12.如权利要求11所述的电容集成结构，其中，该电容集成结构得分别沿该X轴方向和Y轴方向被裁切以形成独立的多个电容单元，其中，各该电容单元用于焊接至印刷电路板上，各该电容单元各自包括：
该晶片的一部分；
该电容堆叠结构，其具有第一焊垫、第一导电部分、第二焊垫和第二导电部分；
第一金属侧壁和第二金属侧壁，其通过裁切该金属间隔部而形成于该电容堆叠结构的相对两侧；以及
第一绝缘侧壁和第二绝缘侧壁，其通过裁切该绝缘间隔部而形成于该电容堆叠结构的相对两侧；
其中，该第一焊垫通过该第一金属侧壁与该第一导电部分电连接以构成第一电极，该第二焊垫通过该第二金属侧壁与该第二导电部分电连接以构成第二电极；
且其中，各该电容单元通过该第一焊垫与该第二焊垫焊接至该印刷电路板上。
CN202110170859.7A 2021-01-20 2021-02-08 电容集成结构、电容单元及其制造方法 Active CN114864819B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110102113A TWI775280B (zh) 2021-01-20 2021-01-20 電容集成結構、電容單元及其製造方法
TW110102113 2021-01-20

Publications (2)

Publication Number Publication Date
CN114864819A true CN114864819A (zh) 2022-08-05
CN114864819B CN114864819B (zh) 2025-05-30

Family

ID=82406463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110170859.7A Active CN114864819B (zh) 2021-01-20 2021-02-08 电容集成结构、电容单元及其制造方法

Country Status (3)

Country Link
US (2) US11854742B2 (zh)
CN (1) CN114864819B (zh)
TW (1) TWI775280B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI871968B (zh) * 2023-05-31 2025-02-01 南亞科技股份有限公司 半導體結構

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009088069A1 (ja) * 2008-01-09 2009-07-16 Nec Corporation コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法
TW201115687A (en) * 2009-10-16 2011-05-01 Inotera Memories Inc Capacitor electrode and method of making the same
CN103311204A (zh) * 2012-03-06 2013-09-18 特里奎恩特半导体公司 倒装芯片封装技术和配置
US20140247572A1 (en) * 1999-09-02 2014-09-04 Ibiden Co., Ltd. Printed circuit board
US20150221718A1 (en) * 2014-02-05 2015-08-06 Conversant Intellectual Property Management Inc. DRAM Memory Device with Manufacturable Capacitor
US9337254B1 (en) * 2015-09-04 2016-05-10 International Business Machines Corporation Integrated FinFET capacitor
CN110785840A (zh) * 2019-09-17 2020-02-11 深圳市汇顶科技股份有限公司 电容器及其制作方法
CN111146002A (zh) * 2018-11-05 2020-05-12 力晶积成电子制造股份有限公司 电容单元及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3635759A (en) * 1969-04-04 1972-01-18 Gulton Ind Inc Method of eliminating voids in ceramic bodies
JP4597585B2 (ja) * 2004-06-04 2010-12-15 日本特殊陶業株式会社 積層電子部品及びその製造方法
US7580240B2 (en) * 2005-11-24 2009-08-25 Ngk Spark Plug Co., Ltd. Via array capacitor, wiring board incorporating a via array capacitor, and method of manufacturing the same
KR100989342B1 (ko) * 2006-05-29 2010-10-25 가부시키가이샤 무라타 세이사쿠쇼 세라믹 다층기판의 제조 방법
KR100992233B1 (ko) * 2008-09-26 2010-11-05 삼성전기주식회사 세라믹/폴리머 복합재를 이용한 칩 캐패시터 제조방법
US8604457B2 (en) * 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
JP5535765B2 (ja) * 2009-06-01 2014-07-02 日本特殊陶業株式会社 セラミックコンデンサの製造方法
JP5246245B2 (ja) * 2010-11-12 2013-07-24 Ｔｄｋ株式会社 貫通コンデンサ及び貫通コンデンサの実装構造
US9627612B2 (en) * 2014-02-27 2017-04-18 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
KR102225215B1 (ko) * 2014-11-07 2021-03-09 삼성전자주식회사 반도체 장치
US9589903B2 (en) * 2015-03-16 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminate sawing-induced peeling through forming trenches
US9842826B2 (en) * 2015-07-15 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
JP6496271B2 (ja) * 2016-04-14 2019-04-03 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US10297389B2 (en) * 2016-07-28 2019-05-21 Samsung Electro-Mechanics Co., Ltd. Thin-film capacitor having asymmetric shaped vias

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140247572A1 (en) * 1999-09-02 2014-09-04 Ibiden Co., Ltd. Printed circuit board
WO2009088069A1 (ja) * 2008-01-09 2009-07-16 Nec Corporation コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法
TW201115687A (en) * 2009-10-16 2011-05-01 Inotera Memories Inc Capacitor electrode and method of making the same
CN103311204A (zh) * 2012-03-06 2013-09-18 特里奎恩特半导体公司 倒装芯片封装技术和配置
US20150221718A1 (en) * 2014-02-05 2015-08-06 Conversant Intellectual Property Management Inc. DRAM Memory Device with Manufacturable Capacitor
US9337254B1 (en) * 2015-09-04 2016-05-10 International Business Machines Corporation Integrated FinFET capacitor
CN111146002A (zh) * 2018-11-05 2020-05-12 力晶积成电子制造股份有限公司 电容单元及其制造方法
CN110785840A (zh) * 2019-09-17 2020-02-11 深圳市汇顶科技股份有限公司 电容器及其制作方法

Also Published As

Publication number Publication date
US11854742B2 (en) 2023-12-26
TWI775280B (zh) 2022-08-21
US20220230806A1 (en) 2022-07-21
US20240062957A1 (en) 2024-02-22
TW202230702A (zh) 2022-08-01
CN114864819B (zh) 2025-05-30

Similar Documents

Publication Publication Date Title
US11621128B2 (en) Capacitor unit
CN104377187B (zh) Ic载板、具有该ic载板的半导体器件及制作方法
CN116313827A (zh) Fcbga玻璃芯板、封装基板及其制备方法
TW200910560A (en) Packaging substrate structure with capacitor embedded therein and method for fabricating the same
CN102543729A (zh) 电容的形成方法及其电容结构
TWI775280B (zh) 電容集成結構、電容單元及其製造方法
CN103377816A (zh) 无基板电子元件
TWI679662B (zh) 電容集成結構及其電容與其製造方法
CN103681586B (zh) 无核心封装基板及其制法
CN103515330A (zh) 封装基板暨半导体封装件及其制法
US9253880B2 (en) Printed circuit board including a plurality of circuit layers and method for manufacturing the same
US20080164562A1 (en) Substrate with embedded passive element and methods for manufacturing the same
CN101141849B (zh) 内埋电容元件结构及其制造方法
CN103903990B (zh) 电子组件封装的制法
WO2024051570A1 (zh) 滤波器电路封装结构及其制作方法
CN115250569B (zh) 一种高频线路板及其制备方法
CN205452270U (zh) 半导体芯片
TWI481004B (zh) 立體搭載被動元件之多基板側立封裝構造
CN108550531B (zh) 封装基板的制造方法
CN100459078C (zh) 一种基板的制造方法
TWI311452B (en) Method of fabricating a device-containing substrate
CN108682630B (zh) 封装基板的制造方法
CN100437850C (zh) 电容器，布线基板，退耦电路以及高频电路
CN108156754A (zh) 垂直连接接口结构、具所述结构的电路板及其制造方法
CN119852289A (zh) 封装基板、半导体装置以及形成封装基板的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant