[go: up one dir, main page]

CN114695357A - 一种半导体器件及其制备方法和存储器件 - Google Patents

一种半导体器件及其制备方法和存储器件 Download PDF

Info

Publication number
CN114695357A
CN114695357A CN202011625006.XA CN202011625006A CN114695357A CN 114695357 A CN114695357 A CN 114695357A CN 202011625006 A CN202011625006 A CN 202011625006A CN 114695357 A CN114695357 A CN 114695357A
Authority
CN
China
Prior art keywords
layer
conductive structure
upper metal
intermetallic compound
wetting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011625006.XA
Other languages
English (en)
Inventor
金玄永
郭挑远
徐康元
高建峰
白国斌
杨涛
李俊峰
王文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202011625006.XA priority Critical patent/CN114695357A/zh
Publication of CN114695357A publication Critical patent/CN114695357A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件及其制备方法，提供形成有导电结构的半导体衬底，半导体衬底上；在导电结构的上方制备与导电结构连接的插塞；在形成了插塞的半导体衬底表面形成浸润层，浸润层为金属间化合物，金属间化合物含有金属线元素、抗电迁移的金属元素以及起粘合作用的金属元素；在浸润层的上方形成包含金属线元素的上金属层；对浸润层和上金属层进行图形化处理，得到连接导电结构的互连线。通过本发明能够形成厚薄均匀的浸润层和上金属层，进而提高了像电迁移、应力迁移等可靠度，保证了半导体产品质量。

Description

一种半导体器件及其制备方法和存储器件
技术领域
本发明属于半导体领域，尤其涉及一种半导体器件制备方法及半导体器件和存储器件。
背景技术
根据半导体器件的种类和制备工艺，有多种多样的金属化结构。存储器件，(例如DRAM)，Al或Cu的金属化结构被用作输电线的连接，需要严格控制各个工艺的工序窗。一般来讲，Al的金属化结构由浸润层(wetting layer)、Al或者铝合金以及覆盖层构成。考虑到氧化物的介电性和附着力,Al的金属化结构中，浸润层一般使用Ti膜。在后续的Al元素的晶粒生长过程中，由于浸润层的Ti元素和Al元素之间难以控制的反应会产生TiAlx化合物，继而导致高阻力和金属化结构的厚薄不均匀。为了解决这些问题，现有技术是通过降低晶粒生长的温度来应对，其结果会导致像电迁移、应力迁移等可靠度问题的劣化。
发明内容
针对现有技术存在的问题，本发明实施例提供了一种半导体器件及其制备方法和存储器件，以形成半导体器件厚薄均匀的浸润层和上金属层，以优化半导体器件在电迁移、应力迁移等方面的可靠度问题。
第一方面，本发明实施例提供一种半导体器件制备方法，包括：
提供半导体衬底，所述半导体衬底上形成有导电结构；
在所述导电结构的上方制备与所述导电结构连接的插塞；
在形成了所述插塞的半导体衬底表面形成浸润层，所述浸润层为金属间化合物，所述金属间化合物含有金属线元素、抗电迁移的金属元素以及起粘合作用的金属元素；
在所述浸润层的上方形成包含所述金属线元素的上金属层；
对所述浸润层和所述上金属层进行图形化处理，得到连接所述导电结构的互连线。
可选地，所述金属线元素为铝或铝合金。
可选地，所述金属间化合物为TiAlCu,TaAlCu,CrAlCu或者NiAlCu。
可选地，所述浸润层的厚度低于100nm。
可选地，所述在所述金属间化合物层的上方形成包含所述金属线元素的上金属层，包括：
在350～500℃的沉积条件下形成所述上金属层。
可选地，所述在所述浸润层的上方形成包含所述金属线元素的上金属层，包括：
在常温下形成所述上金属层；
通过500～600℃退火处理沉积的所述上金属层。
可选地，在所述对所述浸润层和所述上金属层进行图形化处理之前，还包括：
在所述上金属层的上方形成覆盖层。
可选地，所述覆盖层具体为：
TiN层，或者
TiN和Ti形成的复合层。
可选地，在所述导电结构的上方制备与所述导电结构连接的插塞，包括：
在所述导电结构的上方形成接触孔；
在所述接触孔内形成所述插塞。
可选地，在所述接触孔内形成所述插塞，包括：
利用PVD、CVD或者ALD工艺在所述接触孔内，沉积形成阻挡层；
利用PVD、CVD、ALD或者电镀工艺，在沉积了所述阻挡层的接触孔内形成所述插塞。
第二方面，本发明实施例提供一种半导体器件，包括：
半导体衬底；
导电结构，位于所述半导体衬底的上方；
插塞，位于所述导电结构的上方，且与所述导电结构连接；
互连线，包含图形化后的浸润层和图形化后的上金属层，所述浸润层位于形成了所述插塞的半导体衬底表面，所述上金属层位于所述浸润层的上方，所述浸润层为金属间化合物，所述金属间化合物含有金属线元素、抗电迁移的金属元素以及起粘合作用的金属元素。
可选地，所述金属线元素为Al或铝合金。
可选地，所述金属间化合物为TiAlCu,TaAlCu,CrAlCu或者NiAlCu。
第三方面，本发明实施例提供一种存储器件，包括第二方面中任一所述的半导体器件。
本发明实施例提供的半导体器件及其制备方法和存储器件，提供形成有导电结构的半导体衬底，半导体衬底上；在导电结构的上方制备与导电结构连接的插塞；在形成了插塞的半导体衬底表面形成浸润层，浸润层为金属间化合物，金属间化合物含有金属线元素、抗电迁移的金属元素以及起粘合作用的金属元素；在浸润层的上方形成包含金属线元素的上金属层；对浸润层和上金属层进行图形化处理，得到连接导电结构的互连线。由于采用含有金属线元素、抗电迁移的金属元素以及起粘合作用的金属元素共同组成的金属间化合物形成浸润层，避免了在形成上金属层时，浸润层中抗电迁移的金属元素与上金属层中的金属线元素发生反应，从而抑制了浸润层与上金属层的接触位置形成过度的金属间化合物，从而保证了形成上金属层时充分进行晶粒生长，以形成厚薄均匀的浸润层和上金属层，进而优化了像电迁移、应力迁移等可靠度指标，保证了半导体产品质量。
附图说明
图1～图9为本发明实施例提供的半导体器件的制备方法示意图。
具体实施方式
为了解决现有技术中浸润层的Ti元素与晶粒生长时的Al元素之间难以控制的反应会产生TiAlx化合物，继而导致的高阻力和金属化结构的厚薄不均匀的问题，本发明提供了一种半导体器件及其制备方法和存储器件。
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
下面通过附图及具体实施例对本发明的技术方案做进一步的详细说明。
实施例一
本实施例提供一种半导体器件的制备方法，以下将结合附图1～图9对本发明实施例进行详细说明。
首先，提供半导体衬底。参考图1所示，在半导体衬底上形成有导电结构1。具体的，导电结构1可以是下金属线或栅极等。通过淀积W、Al或Cu等金材料来形成下金属线。
接下来，在导电结构1的上方制备与导电结构1连接的插塞5。
具体的，制备与导电结构1连接的插塞5，需要是先在导电结构1的上方形成接触孔3，再在接触孔3内形成插塞5。
其中，就在导电结构1的上方形成接触孔3而言，是先采用PECVD(Plasma EnhancedChemical Vapor Deposition，气相沉积工艺)、PVD(Physical Vapor Deposition，物理气相沉积)、ALD(atomic layer deposition，单原子层沉积)或者SOD(旋涂绝缘介质)工艺在导电结构1的上方沉积层间介质2，具体参考图2所示。其中，层间介质2可以是SiH4、TEOS或者低介电常数材料中的一种。再在沉积的层间介质2上进行刻蚀，以形成接触孔3，且在接触孔3内显露出导电结构1，具体参考图3所示。
其中，就在接触孔3内形成插塞5而言，是先采用PVD工艺、CVD(Chemical VaporDeposition,化学气相沉积)工艺或者ALD工艺在接触孔3内以形成阻挡层4，具体参考图4所示。其中，阻挡层4可以是沉积的Ti、TiN、W、WN、Ta以及TaN中的一种。从图4可以看出，通过形成阻挡层4，在层间介质2的表面以及显露出的导电结构1表面均覆盖了阻挡层4，起到过渡作用。再采用PVD工艺、CVD工艺、ALD工艺或者电镀工艺，在形成了阻挡层4的接触孔3内沉积插塞材料，具体参考图5所示。再通过刻蚀工艺或者CMP工艺处理去除掉露在接触孔3之外的插塞材料，形成了插塞5并实现了各插塞5之间的分离，具体参考图6所示。
再接下来，在形成插塞5的半导体衬底表面形成浸润层6，具体参考图7所示。
浸润层6的形成是沉积了含有金属线元素的金属间化合物。金属间化合物中具体含有金属线元素、抗电迁移的金属元素以及起粘合作用的金属元素。形成的浸润层6覆盖了显露出的插塞5和阻挡层4。
在具体实施时，可以采用PVD工艺沉积金属间化合物，来形成浸润层6，其中，浸润层6厚度低于100nm。
其中，金属间化合物中的金属线元素是与后续形成上金属层7的金属材料相关，抗电迁移的金属元素可以是Cu，或者是与Cu的电子迁移率相同或相近的其他金属元素，起粘合作用的金属元素可以是Ti、Ta以及Ni中任意一种金属元素。
再接下来，在浸润层6的上方形成包含金属线元素的上金属层7，具体参考图8所示。
上金属层7中含有的金属线元素与浸润层6中含有的金属线元素相同。举例来讲，上金属层7中包含的金属线元素为Al或者铝合金，则上金属层7具体含有Al元素，比如，含有Al或者铝合金。从而，抑制了上金属层7中的Al元素与浸润层6中起粘合作用的金属元素(Ti、Ta或者Ni)之间的反应，使得充分晶粒生长。
为了确保高可靠性，在具体实施时，可以采用高温沉积工艺进行晶粒生长，以沉积形成上金属层7。其中，高温沉积的温度具体为350～500℃，Al或者铝合金在350～500℃的温度条件下进行充分晶粒生长。在具体实施时也可以先在常温下进行Al或者铝合金的晶粒生长，以形成上金属层7，再对形成的上金属层7在500～600℃的温度下进行退火处理，同样能够进行充分晶粒生长。
如果在浸润层6的上方形成上金属层7时使用的是Al或者铝合金，则形成浸润层6的金属间化合物可以为TiAlCu、TaAlCu、CrAlCu以及NiAlCu中的任意一种。
再接下来，参考图8所示，在上金属层7的上方形成覆盖层8。覆盖层8具体为TiN层，或者是TiN和Ti形成的复合层。
最后，在形成了覆盖层8之后，再对浸润层6和上金属层7进行图形化处理，得到连接导电结构1的互连线。
实施例二
基于同一发明构思，本发明实施例还提供了一种半导体器件，包括：半导体衬底；导电结构1，位于半导体衬底的上方；插塞5，位于导电结构1的上方，且与导电结构1连接；互连线，包含图形化后的浸润层6和图形化后的上金属层7，浸润层6位于形成了插塞5的半导体衬底表面，上金属层7位于浸润层6的上方，浸润层6为金属间化合物，金属间化合物含有金属线元素、抗电迁移的金属元素以及起粘合作用的金属元素。
具体的，所述金属线元素为Al或铝合金。金属间化合物为TiAlCu,TaAlCu,CrAlCu或者NiAlCu。
半导体器件的结构已经在半导体器件的制备方法中进行了详细描述，具体实施细节可以参考前文半导体器件的制备方法实施例所述，为了说明书的简洁，在此不再赘述。
实施例三
基于同一发明构思，本发明实施例提供一种存储器件，包括前文所述的半导体器件，具体实施细节可以参考前文半导体器件的制备方法实施例所述，为了说明书的简洁，在此不再赘述。
本发明实施例提供的半导体器件及其制备方法和存储器件，提供形成有导电结构的半导体衬底，半导体衬底上；在导电结构的上方制备与导电结构连接的插塞；在形成了插塞的半导体衬底表面形成浸润层，浸润层为金属间化合物，金属间化合物含有金属线元素、抗电迁移的金属元素以及起粘合作用的金属元素；在浸润层的上方形成包含金属线元素的上金属层；对浸润层和上金属层进行图形化处理，得到连接导电结构的互连线。由于采用含有金属线元素、抗电迁移的金属元素以及起粘合作用的金属元素共同组成的金属间化合物用于形成浸润层，避免了在形成上金属层时，浸润层中抗电迁移的金属元素与上金属层中的金属线元素发生反应，从而抑制了浸润层与上金属层接触位置形成过度的金属间化合物，从而保证了形成上金属层时充分进行晶粒生成，以形成厚薄均匀的浸润层和上金属层，进而提高了像电迁移、应力迁移等可靠度，保证了半导体产品质量。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种半导体器件制备方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有导电结构；
在所述导电结构的上方制备与所述导电结构连接的插塞；
在形成了所述插塞的半导体衬底表面形成浸润层，所述浸润层为金属间化合物，所述金属间化合物含有金属线元素、抗电迁移的金属元素以及起粘合作用的金属元素；
在所述浸润层的上方形成包含所述金属线元素的上金属层；
对所述浸润层和所述上金属层进行图形化处理，得到连接所述导电结构的互连线。
2.如权利要求1所述的方法，其特征在于，所述金属线元素为铝或铝合金。
3.如权利要求2所述的方法，其特征在于，所述金属间化合物为TiAlCu,TaAlCu,CrAlCu或者NiAlCu。
4.如权利要求1-3中任一所述的方法，其特征在于，所述浸润层的厚度低于100nm。
5.如权利要求1所述的方法，其特征在于，所述在所述金属间化合物层的上方形成包含所述金属线元素的上金属层，包括：
在350～500℃的沉积条件下形成所述上金属层。
6.如权利要求1所述的方法，其特征在于，所述在所述浸润层的上方形成包含所述金属线元素的上金属层，包括：
在常温下形成所述上金属层；
通过500～600℃退火处理沉积的所述上金属层。
7.如权利要求1所述的方法，其特征在于，在所述对所述浸润层和所述上金属层进行图形化处理之前，还包括：
在所述上金属层的上方形成覆盖层。
8.如权利要求7所述的方法，其特征在于，所述覆盖层具体为：
TiN层，或者
TiN和Ti形成的复合层。
9.如权利要求1所述的方法，其特征在于，在所述导电结构的上方制备与所述导电结构连接的插塞，包括：
在所述导电结构的上方形成接触孔；
在所述接触孔内形成所述插塞。
10.如权利要求9所述的方法，其特征在于，在所述接触孔内形成所述插塞，包括：
利用PVD、CVD或者ALD工艺在所述接触孔内，沉积形成阻挡层；
利用PVD、CVD、ALD或者电镀工艺，在沉积了所述阻挡层的接触孔内形成所述插塞。
11.一种半导体器件，其特征在于，包括：
半导体衬底；
导电结构，位于所述半导体衬底的上方；
插塞，位于所述导电结构的上方，且与所述导电结构连接；
互连线，包含图形化后的浸润层和图形化后的上金属层，所述浸润层位于形成了所述插塞的半导体衬底表面，所述上金属层位于所述浸润层的上方，所述浸润层为金属间化合物，所述金属间化合物含有金属线元素、抗电迁移的金属元素以及起粘合作用的金属元素。
12.如权利要求11所述的半导体器件，所述金属线元素为Al或铝合金。
13.如权利要求12所述的半导体器件，其特征在于，所述金属间化合物为TiAlCu,TaAlCu,CrAlCu或者NiAlCu。
14.一种存储器件，其特征在于，包括权利要求11-12中任一所述的半导体器件。
CN202011625006.XA 2020-12-31 2020-12-31 一种半导体器件及其制备方法和存储器件 Pending CN114695357A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011625006.XA CN114695357A (zh) 2020-12-31 2020-12-31 一种半导体器件及其制备方法和存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011625006.XA CN114695357A (zh) 2020-12-31 2020-12-31 一种半导体器件及其制备方法和存储器件

Publications (1)

Publication Number Publication Date
CN114695357A true CN114695357A (zh) 2022-07-01

Family

ID=82135202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011625006.XA Pending CN114695357A (zh) 2020-12-31 2020-12-31 一种半导体器件及其制备方法和存储器件

Country Status (1)

Country Link
CN (1) CN114695357A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330236A (ja) * 1998-05-12 1999-11-30 Matsushita Electron Corp 多層配線を有する電子装置及びその製造方法
CN1652311A (zh) * 2002-04-26 2005-08-10 恩益禧电子股份有限公司 半导体器件和制造方法以及电镀液
CN101317261A (zh) * 2005-11-28 2008-12-03 Nxp股份有限公司 形成自对准铜覆盖层的方法
CN102496584A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种焊料凸点的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330236A (ja) * 1998-05-12 1999-11-30 Matsushita Electron Corp 多層配線を有する電子装置及びその製造方法
CN1652311A (zh) * 2002-04-26 2005-08-10 恩益禧电子股份有限公司 半导体器件和制造方法以及电镀液
CN101317261A (zh) * 2005-11-28 2008-12-03 Nxp股份有限公司 形成自对准铜覆盖层的方法
CN102496584A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种焊料凸点的形成方法

Similar Documents

Publication Publication Date Title
US10665503B2 (en) Semiconductor reflow processing for feature fill
CN1156903C (zh) 半导体器件的制作方法
JP3955386B2 (ja) 半導体装置及びその製造方法
US8106512B2 (en) Low resistance high reliability contact via and metal line structure for semiconductor device
US6716753B1 (en) Method for forming a self-passivated copper interconnect structure
US20050153544A1 (en) Method of fabricating semiconductor device by forming diffusion barrier layer selectively and semiconductor device fabricated thereby
WO2018063815A1 (en) Doped selective metal caps to improve copper electromigration with ruthenium liner
CN101308810B (zh) 集成电路结构及其制作方法
JP2009231497A (ja) 半導体装置及び半導体装置の製造方法
CN104253108A (zh) 互连结构及其形成方法
JP5481989B2 (ja) 半導体装置の製造方法
TW202341354A (zh) 使用雙官能自組裝單層的金屬表面的選擇性阻擋
JP3244058B2 (ja) 半導体装置の製造方法
KR100459717B1 (ko) 반도체 소자의 금속 콘택 형성 방법
KR20130121042A (ko) 피쳐 필을 위한 반도체 리플로우 프로세싱
KR100712358B1 (ko) 반도체 소자의 다마신 배선 형성 방법 및 그에 의해 형성된다마신 배선 구조체
TW202324735A (zh) 使用錳及石墨烯之用於敷金屬的阻障方案
US20100193956A1 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
JP2003045878A (ja) 半導体素子の配線形成方法
CN114695357A (zh) 一种半导体器件及其制备方法和存储器件
KR20130121041A (ko) 고 종횡비 필을 위한 반도체 리플로우 프로세싱
JP2002057125A (ja) 金属配線形成方法
US20060154465A1 (en) Method for fabricating interconnection line in semiconductor device
US7538024B2 (en) Method of fabricating a dual-damascene copper structure
CN103426816B (zh) 用于高深宽比填充的半导体反流处理

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination