[go: up one dir, main page]

CN114600375A - 具有gmC-VDAC的Σ-Δ模/数转换器 - Google Patents

具有gmC-VDAC的Σ-Δ模/数转换器 Download PDF

Info

Publication number
CN114600375A
CN114600375A CN202080075198.3A CN202080075198A CN114600375A CN 114600375 A CN114600375 A CN 114600375A CN 202080075198 A CN202080075198 A CN 202080075198A CN 114600375 A CN114600375 A CN 114600375A
Authority
CN
China
Prior art keywords
switching element
converter
transconductance stage
terminal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080075198.3A
Other languages
English (en)
Inventor
弗里德尔·格费尔斯
马塞尔·伦格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technische Universitaet Berlin
Original Assignee
Technische Universitaet Berlin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technische Universitaet Berlin filed Critical Technische Universitaet Berlin
Publication of CN114600375A publication Critical patent/CN114600375A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/33—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal
    • H03M3/332—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal in particular a pseudo-random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Databases & Information Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及一种Σ‑Δ模/数转换器。所述Σ‑Δ模/数转换器具有跨导级，所述跨导级具有第一连接、第二连接和第三连接。电容器并联连接到所述第三连接。所述Σ‑Δ模/数转换器还具有位于所述跨导级的所述第三连接处的量化器，所述量化器通过反馈借助电压数/模转换器将反馈信号反馈到所述跨导级的所述连接中的一者。

Description

具有gmC-VDAC的Σ-Δ模/数转换器
技术领域
本发明涉及一种Σ-Δ模/数转换器。
发明背景
Σ-Δ模/数转换器在本技术中是为人熟知的。Σ-Δ调制的原理是基于测量输入信号。对所得的测量误差求积分并经由反馈逐步地补偿。图2示出Σ-Δ转换器的实例。图2中所示的Σ-Δ转换器实质上具有三个组件：滤波器；在最简单情形下，积分器20，所述积分器20串联连接到量化器12。借助反馈14经由数/模转换器13(DAC)经由求和元件将量化器12的输出信号y(n)反馈到积分器20。在真实的实施方式中，输出y(n)是数字信号。积分器表示模拟块。因此，在反馈中使用数/模转换器13来将数字信号转换成模拟信号。
已知的Σ-Δ调制器(SDM)(尤其是连续时间(CT)Σ-Δ调制器)使用连续时间积分。通常，连续时间积分器被设计为基于运算放大器的有源电阻器-电容器(RC)积分器。图3示出呈RC积分器形式的连续时间积分器。图3中所示的连续时间积分器具有运算放大器24(OpAmp)，所述运算放大器24将两个输入处的差分电压转换成比例输出电流。在运算放大器24的反馈路径中，电容器22与电阻器23连接起来作为外部电路系统。使用此电路系统来确定时间常数。由于运算放大器的虚拟质量，电流流过电阻器，所述电流在电容器22上积分并生成输出电压u(t)。将此输出电压提供到量化器(未示出)以生成输出信号y(n)。RC积分器具有高的积分器线性度且因此具有高的模/数转换器准确度。RC积分器的一个缺点是运算放大器的功耗相对高。另一缺点是必须使用RC电路设定时间常数这一事实。
具有有源gm-C或gm-LC滤波器(积分器)的电路是一种替代方案并且是连续时间实施方式的更节能设计。gm-C积分器的简单实施方式(如图4中所示)具有跨导级11(gm单元、跨导放大器)和位于输出处的电容器11d。gm-LC滤波器也具有与电容器并联连接的电感器(未示出)。跨导级11将输入电压vin(t)转换成电流。跨导级11是有源块，其确保输出电流与输入电压的最大程度上恒定的商，并且因此确保输入信号vin(t)的电压-电流转换。从输入信号vin(t)减去电流数/模转换器21所提供的反馈电流，并且经由电容器11d对差求积分。确切来说，经由跨导级11将输入信号vin(t)转换成电流，并且从gm*vin(t)减去电流数/模转换器21的输出电流。图4中所示的gmC积分器被设计为节能的开环gmC积分器。然而，此设计的缺点是输入处的gm级面临着整个信号摆动vin(t)(参考图6)，这导致在所述信号摆动vin(t)内跨导出现高变化。不利的是，此导致积分器的高非线性度。信号摆动指的是信号可呈现的值范围且因此描述信号调制电平。图6示出图4的gmC积分器的gm的调制电平的实例。gm来自输出电流和输入信号Vin(t)。图6示出gm不是线性的，而是减小且对应于抛物曲线的形状。
提高线性度的可能替代方案可通过图5中所示的gm-RC设计来达成。电阻器-DAC组合(R-DAC)在gm-RC设计的前端处形成一种“虚拟GND”节点，所述“虚拟GND”节点会减小gm-RC设计的输入处的信号摆动且因此会提高线性度。生成经过电阻器23的电流，并且经过电阻器23的电流与反馈电流idac(t)之间的所得的差变得更小，这也意味着所施加的信号摆动更小且图5中所示的实施方案的gm变得更线性。图5中所示的设计具有需要电阻器23进而增大噪声功率的缺点。另外，输入带宽受电阻器23限制。就此来说，在带宽高时无法使用此设计。
在另一设计中，可经由源极退化达成线性度。在最简单情形下，源极退化可包括具有电阻器的晶体管。由于gm，晶体管的控制信号不断增大会使得经过晶体管的电流增大。然而，同时，电阻器两侧的电压降增大，这同时会减小电压Vgs(栅极-源极电压)且因此也减小gm的有效性。源极退化可提高线性度但会导致非常高的热噪声(gm减小)。另外，此设计具有低效率且因此具有不佳的能量效率。必须供应增大的能量因子以提供相当的gm。
因此，需要改进Σ-Δ转换器的设计，确切来说改进Σ-Δ转换器的滤波器级(积分器)的设计。基于所示的现有技术和从现有技获悉的需要，本发明的目标是提供至少部分地克服现有技术中已知的缺点的解决方案。
发明概要
本发明的第一方面包括根据本发明的一种Σ-Δ模/数转换器。所述Σ-Δ模/数转换器包括跨导级，所述跨导级具有第一端子、第二端子、第三端子和电容器，所述电容器并联连接在所述第三端子处。此外，所述Σ-Δ模/数转换器包括位于所述跨导级的所述第三端子处的量化器。所述量化器的输出连接到反馈，所述反馈借助电压数/模转换器将反馈信号反馈到所述跨导级的所述端子中的一者。
从现有技术已知，使用具有RC滤波器的常规电流源DAC来反馈反馈信号存在很多缺点，诸如由于引入额外噪声源而导致转换器的信噪比明显减小。另一缺点是电阻值R由于制造变化以及温度改变而浮动，导致具有RC滤波器的电流源DAC的振幅改变，这会使转换器的准确度减小和降级。
本发明基于如下知识：通过使用电压数/模转换器(VDAC)来作为Σ-Δ模/数转换器，在不使用源极退化的情况下减小有效信号摆动，且因此以最小的功耗同时达成高信噪比(SNR)和高线性度。确切来说，已发现通过本发明方法，可在不使用额外的退化电阻器的情况下独立地优化gm级的信号摆动，且因此优化gm级的信噪比和线性度。
因此，证明使用电压数/模转换器(VDAC)对现有技术的问题特别有利。
此外，还达成提高的能量效率。确切来说，可以用更少的能量输入达成恒定的性能，或可以相同的能量输入达成性能的增大且因此达成更大的带宽。另外，形状因子变得明显更小且意味着更大功耗的噪声得以改善。
出人意料的是，将量化器直接定位在第三端子处也证明是非常有利的。效果特别出人意料，原因在于减少滤波器布置(即，量化器直接连接到第一gm级)通常减小噪声成形且因此使信噪比变差。然而，此损失通过根据本发明的Σ-Δ模/数转换器和相关联的较高取样率来补偿，整个转换器证明在滤波器的内部非线性度或其它扰动方面更稳健。
确切来说，由于整个布置变得更紧凑，此还使得转换器所需的空间减小，进而还将制造成本且确切来说硅的成本最小化等等。
本发明的其它有利改善是子权利要求和下文描述的实施方案的主题。
在一个实施方案中，所述第一端子被配置成非反相输入端且所述第二端子被配置成反相输入端。所述非反相输入端被配置成接收模拟输入电压信号。所述反相输入端连接到所述数/模转换器(DAC)。有利的是，无需在非反相输入端处设置电阻器。此外，在DAC两侧施加电压，可将所述电压与施加到非反相输入端的电压进行比较。
数/模转换器被设计为电压数/模转换器(VDAC)。经由所述电压数/模转换器，可从数字信号(例如“WORD”)提供模拟电压信号。经由电压数字-模拟信号，可进行Σ-Δ模/数转换器输出信号的反馈。
在另一实施方案中，跨导级的最大调制电平对应于接收到的输入电压信号与反馈信号之间的差。
在另一实施方案中，低通滤波器在反馈中连接在量化器与数/模转换器之间。此允许将量化噪声最小化。
在另一实施方案中，所述跨导级被配置成具有第一开关元件和第二开关元件的单端跨导级。可经由所述单端跨导级提供差分信号摆动。
在另一实施方案中，第一开关元件和第二开关元件借助端子经由电压节点连接到电源，且借助另外的端子在每一种情形下经由求和元件连接到所述跨导级的第三端子。所述第一开关元件是经由输入电压信号开关且所述第二开关元件是经由相应的控制端子处的反馈信号开关。由于反馈，反馈信号(Vdac(t))遵循输入电压信号(Vin(t))。经由求和元件，可将两个差分电流彼此相减且使得可用于输出节点处的所得电流。
在另一实施方案中，所述跨导级被配置成差分跨导级。所述差分跨导级包括第一差分对输入组合，所述第一差分对输入组合具有在每一种情形下经由第一端子互连的第一开关元件和第二开关元件。另外，所述差分跨导级包括第二差分对组合，所述第二差分对组合具有在每一种情形下经由第一端子互连的第三开关元件和第四开关元件。有利的是，可在gm级中将输入信号与反馈信号组合，以使得在差分对输入组合的对应源极节点处建立共模信号。因此，可有利于确保gm级的最大调制电平仅对应于量化噪声vq(t)＝vd(t)。就此来说，不需要借助电阻器的源极退化概念。因此，所述实施方案明显更节能且由于gm级的小调制电平而可达成调制器的线性度的明显提高。
在另一实施方案中，第一差分对输入组合经由电压节点且第二差分对输入组合经由电压节点分别连接到电源。第一差分对输入组合和第二差分对输入组合各自具有一对开关元件，确切来说第一开关元件和第二开关元件以及第三开关元件和第四开关元件。第一开关元件和第三开关元件的另外的端子具有共同的节点，并且第二开关元件和第四开关元件的另外的端子具有共同的节点。所述共同的节点各自经由求和元件连接到跨导级的第三端子。第一开关元件和第四开关元件是经由输入电压信号开关，并且第二开关元件和第三开关元件是经由相应的控制端子处的反馈信号开关。
在另一实施方案中，第一差分对输入组合经由电压节点且第二差分对输入组合经由电压节点分别连接到第五开关元件。第一开关元件和第三开关元件的其它端子具有共同的节点，并且第二开关元件和第四开关元件的其它端子具有共同的节点。所述共同的节点各自经由求和元件连接到跨导级的第三端子。第一开关元件和第四开关元件是经由输入电压信号开关，并且第二开关元件和第三开关元件是经由相应的控制端子处的反馈信号开关。第五开关元件是电源(例如电流源)的可能实施方式。所述第五开关元件供应恒定电流。
在另一实施方案中，第六开关元件在第一差分对输入组合的一侧处形成在电压节点与第五开关元件之间并且在第二差分对输入组合的一侧处形成在电压节点与第五开关元件之间，或所述差分对输入组合具有第六开关元件。有利地，由于在一个或多个电压节点处获得的共模信号，电源经历数据相关的电压降。实际上由第五开关元件实施的能量源的输出信号展现出电流与第五开关元件两侧的电压的不期望的相关性。在本文，出现通道长度调制的效果。如果存在对能量源的输出信号的数据相关的调制，则此继而可导致非线性度。有利的是，第五开关元件两侧的电压降可保持恒定，这阻止对电流的可能调制。
在另一实施方案中，第一差分对输入组合和第二差分对输入组合的第六开关元件是依据第五开关元件的由放大器放大的输出信号而开关。有利的是，第五开关元件处的数据相关的电压降可被进一步最小化或消除。出于此目的，例如可使用增益提升共源共栅。在此种情形下，放大器控制第六开关元件以使得对第五开关元件施加恒定的且因此数据不相关的电压。因此，第五开关元件的输出信号是完全数据不相关的。
在另一实施方案中，第一开关元件和第二开关元件是经由输入电压信号开关，并且第三开关元件和第四开关元件是经由反馈信号开关。有利地，借助差分级组合输入信号，如此一来使得不再对相应的电压节点施加共模信号。此有利设计使得单个能量源能够在相应的电压节点处操作。
本发明的第二方面包括根据本发明的一种Σ-Δ模/数转换器，所述Σ-Δ模/数转换器用于在通信系统中特别是在移动通信系统中处理音频信号。
下文参考各种实施方案阐释本发明，注意这些实例包括本领域技术人员直接明了的变化或添加。此外，这些优选实施方案并不构成对本发明的限制，在这一意义上所述变化和添加在本发明的范围内。
附图说明
相同、功能一样且效果一样的元件、特征和组件在图式中被标记为相同的参考符号，除非另有陈述。
在图式中：
图1示出根据第一实施方案的Σ-Δ模/数转换器的示意图；
图2示出现有技术Σ-Δ模/数转换器的示意图；
图3示出具有RC积分器的现有技术Σ-Δ模/数转换器的另一示意图；
图4示出具有gm-C积分器的现有技术Σ-Δ模/数转换器的另一示意图；
图5示出具有gm-R-C积分器的现有技术Σ-Δ模/数转换器的另一示意图；
图6示出图4中所示的具有gm-C积分器的Σ-Δ模/数转换器的输入信号摆动的图；
图7示出图1中所示的实施方案的输入信号摆动的图；
图8示出图4中所示的gm-C积分器和图1中所示的实施方案的频谱；
图9示出Σ-Δ模/数转换器的一个实施方案的单端跨导级的示意图；
图10示出Σ-Δ模/数转换器的一个实施方案的差分跨导级的示意图；
图11示出Σ-Δ模/数转换器的一个实施方案的另一差分跨导级的示意图；
图12示出Σ-Δ模/数转换器的一个实施方案的另一差分跨导级的示意图；
图13示出Σ-Δ模/数转换器的一个实施方案的另一差分跨导级的示意图，并且
图14示出Σ-Δ模/数转换器的实施方案的另一差分跨导级的示意图。
具体实施方式
图1示出根据第一实施方案的Σ-Δ模/数转换器10的示意图。Σ-Δ模/数转换器10具有跨导级11(gm级)。跨导级11包括第一输入11a和第二输入11b以及输出11c。将输入信号vin(t)(优选地输入电压)施加到输入11a。数/模转换器(DAC)(确切来说电压模式数/模转换器(VDAC)13)连接到输入11b。DAC可被设计为R-2-R-DAC、M-2-M-DAC或C-2-C-DAC。
经由VDAC 13提供反馈信号Vdac(t)来作为反馈信号。VDAC 13被设计成从数字信号(例如，数字“WORD”)生成并提供电压。Σ-Δ模/数转换器10还包括量化器12。量化器12与跨导级11串联连接。量化器12的输出信号y(n)经由反馈14连接到VDAC 13的输入。此外，Σ-Δ模/数转换器10包括电容器11d。电容器11d与跨导级11的输出并联连接。将输出电压u(t)提供到量化器12。在替代实施方案中，Σ-Δ模/数转换器10可在VDAC 13的输入处包括低通滤波器15。低通滤波器15可用于将量化噪声最小化。
通过图1中所示的设计，可达成跨导级11的性能的明显提高。确切来说，不需要在所图解说明的设计中设置输入电阻器。因此，设计更节能且达成线性度的提高。经由VDAC13提供反馈信号Vdac(t)，确切来说提供电压。VDAC 13a将数字信号y(n)转换成电压Vdac(t)。VDAC13对电压vin(t)与输出信号y(n)实施比较。跨导级11(gm级)的所得的有效输入信号vd(t)是
vd(t)＝vin(t)-vdac(t)。
使用VDAC 13的反馈，可使得反馈信号Vdac(t)非常紧密地接近输入信号Vin(t)以使得仅存在与量化误差对应的电压差。因此，输入信号Vin(t)与反馈信号Vdac(t)之间的电压差非常小。因此，反馈信号Vdac(t)对应于跨导级11的输入11a处的输入信号Vin(t)加量化噪声，并且获得的反馈信号是
Vdac(t)＝vin(t)+vq(t)，
以使得有效输入信号仅对应于在输入信号的量化误差vd(t)＝-vq(t)。可使用低通滤波器将量化噪声进一步最小化。
因此，有利的是，可将施加到跨导级11的调制电平或信号摆动最小化。图7示出减小的调制电平。根据本发明的跨导级11的有效输入信号vq(t)比例如根据图4的现有技术设计的输入信号平坦得多。在此设计中，完整信号摆动随图6中所示的跨导级11的输入信号而产生。在根据图1的发明设计中，在跨导级11处将输入信号Vin(t)和反馈信号vdac(t)组合，如此一来使得在输出处产生共模信号。跨导级11的最大调制电平对应于vd(t)或-vq(t)。此使得线性度明显提高。图7示出在输入信号vin(t)相同的情况下信号摆动仅限于vq(t)。
图8示出图4中所示的gm-C积分器和图1中所示的本发明实施方案的频谱。所示的频谱示出在从根据图4中所示的设计的现有技术已知的gmC积分器下的模拟结果。参考符号40标示所述gmC积分器的频谱。参考符号30标示使用本发明的gmVC积分器的情况下产生的频谱。两个gm级已被设置有相同的组件且具有相同的构造。所述gm级仅在对应的电路系统上有所不同。在gmVC积分器中，提供VDAC以对去向跨导级11的反相输入端的电压信号vdac(t)进行开关。具有gmVC积分器的Σ-Δ模/数转换器的频谱30在输入频率加倍时(1e6 Hz)展现出没有畸变的频谱。现有技术已知的gmC积分器的频谱40在输入频率加倍时(1e6 Hz)在频率响应中展现出谐波畸变。最大谐波畸变是-45dB。这些非线性畸变是由于缺乏线性度，其对应于图6中的抛物曲线的形状。
图9示出Σ-Δ模/数转换器的一个实施方案的单端跨导级11的示意图。在最简单的情形下，gm级由开关(例如双极晶体管或场效应晶体管)组成。可使用其它半导体开关元件来对跨导级进行开关。通过开关元件T1和T2执行电压-电流转换。开关元件T1和T2各自经由第一端子连接到共同的电压节点1。能量源E(优选地电流源)经由电压节点1连接。经由开关元件T1和T2向gm提供能量源E的电流。所述电流是
I＝1/2*gm*V过驱动，其中所得的V过驱动是V过驱动＝VGS-VTH。
开关元件T1和T2各自具有用于连接到求和元件S的另外的端子。经由输入信号Vin(Vin(t))控制开关元件T1。经由输入信号Vdac(Vdac(t))控制开关元件T2。
单端跨导级具有vin(t)-vdac(t)＝vgs1-vgs2＝vd(t)的最大差分信号摆动，以使得产生
+/-gm*vd(t)/2的分支电流。
对于开关元件1，结果是：-gm(Vin-Vdac)/2＝-gmVd/2。
对于开关元件2，结果是：-gm(Vdac-Vin)/2＝gmVd/2。
如图所示，输入摆动减小量化噪声，以使得gm级的线性度明显提高。信号摆动在能量源E两侧下降，如图9中所示。
在求和元件S中，将第一开关元件T1和第二开关元件T2各自的差分电流彼此相减，并且使得可在跨导级11的第三端子11c处获得所得的电流(参考图1)。借助电容器11d，对第三端子11c处的电流求积分并在第三端子11c处将所述电流转换成电压u(t)。
因此，可达成跨导级11的性能的明显提高。就此而言，将反馈信号施加到端子11b(参考图1)而非输出11c。因此，此处需要电压模式DAC(VDAC)而非电流模式DAC。反馈信号vdac(t)还对应于输入信号加量化噪声vdac(t)＝vin(t)+vq(t)，以使得仅量化误差对应的是输入信号vd(t)＝vq(t)(图1)。从图7可看到，非线性gm级的调制电平因此明显减小，因此转换器的线性度明显增大(与图8相比)。
图10示出Σ-Δ模/数转换器的一个实施方案的差分跨导级11的示意图。跨导级11包括第一差分对输入组合和第二差分对输入组合。第一差分对输入组合包括第一开关元件T1和第二开关元件T2。第一开关元件T1和第二开关元件T2在各自的端子处具有共同的电压节点1。能量源E(优选地是电流源)连接到电压节点1。开关元件T1经由节点连接到求和元件S。开关元件T2经由另外的节点连接到求和元件S。第二差分对输入组合包括第三开关元件T3和第四开关元件T4。第三开关元件T3和第四开关元件T4在各自的端子处具有共同的电压节点2。另一能量源E(优选地是电流源)连接到所述共同的电压节点2。在替代实施方案中，可经由共同的能量源E来开关电压节点1和电压节点2。开关元件T3经由节点连接到开关元件T1和求和元件S。开关元件T4经由另外的节点接连到开关元件T2和求和元件S。
经由所述求和元件S，将第一开关元件T1与第三开关元件T3以及第二开关元件T2与第四开关元件T4的两个差分电流彼此相减并且可用于在跨导级11的端子11c处的所得电流。借助电容器11d，在端子11c处对此提供的电流求积分并转换成电压u(t)。
根据图10，在跨导级11中将输入信号vin(t)与反馈信号vdac(t)组合如此一来使得在差分对输入组合的节点处建立共模信号。就此来说，可确保跨导级11的最大调制电平仅对应于量化噪声vq(t)＝vd(t)。有利的是，可忽视在现有技术中源极退化所需的电阻R。因此，图10的设计更节能，并且由于跨导级11的调制电平较小，因此可达成调制器的线性度的明显提高。
图10中所示的输出信号Voutp和Voutn对应于跨导级11的差分端子，并且因此对应于图1所示的第三端子11c的差分视图。在数学上，第三端子11c处的输出信号对应于(Voutp-Voutn)。因此，量化器12的构造可不同。因此，输入信号Vin(t)与反馈信号vdac(t)被设定成不同。
图11示出Σ-Δ模/数转换器的一个实施方案的另一差分跨导级11的示意图。图11的设计在与图10的实施方案相同的电路系统中包括相同的元件。另外，每一差分对输入组合中设置有另外的开关元件T5。开关元件T5经由端子连接到相应的电压节点1和2。开关元件T5可被实施为例如双极晶体管或场效应晶体管。开关元件T5可以是电流源的可能实施方式。在此设计中，经过开关元件T5的电流对应于输出信号。
图12示出Σ-Δ模/数转换器的一个实施方案的另一差分跨导级11的示意图。跨导级11具有第一差分对输入组合和第二差分对输入组合，所述第一差分对输入组合和所述第二差分对输入组合具有第一开关元件T1和第二开关元件T2以及第三开关元件T3和第四开关元件T4，如图11中所示。此外，跨导级11具有第五开关元件T5与第六开关元件T6的串联连接。第五开关元件T5和第六开关元件T6可被实施为双极晶体管或场效应晶体管。有利的是，此实施方案通过第五开关元件T5和第六开关元件T6使得理想的电流源更高效。确切来说，通过此实施方案提高Zin。开关元件T5具有电阻RDS(漏极-源极电阻)。提高的Zin和因此增大的Zin来自开关元件T5的RDS和开关元件T6的电压增益AV1，即
Zin＝RDS*AV1。就此来说，输出电阻提高。
结果是，对于：
T1/T2组合：
gm*(Vinp-Vdacp)]＝gmVd/2
T3/T4组合：
gm*[(Vinn-Vdacn)]＝-gmVd/2
T1/T2/T3/T4组合：
gm*[(Vinp-Vinn)-(Vdacp-Vdacn)]＝gmVd
由于通过差分实施方式在电压节点1(参考图9)或电压节点1和2处生成的共模信号，能量源E经历数据相关的电压降。实际上实施的电流源(开关元件T5)的输出信号示出电流与开关元件T5两侧的电压的不期望的相关性。如果对电流源的输出信号进行数据相关的调制，此又会导致非线性度。就此来说，必须通过以有利的方式使开关元件T5两侧的电压降保持恒定来阻止对电流的任何调制。在图12中，共源共栅晶体管T6使开关元件T5两侧的电压保持恒定来将开关元件T5两侧的此数据相关的电压降最小化。
图13示出Σ-Δ模/数转换器的实施方案的另一差分跨导级11的示意图。除根据图12的设计之外，跨导级具有位于第六开关元件T6的控制输入处的放大器V。经由所述放大器V，可提供另一电压增益AV2以使得提高的Zin为
Zin＝RDS*AV1*AV2。
反馈信号Vdac(t)遵循数/模转换器13(DAC)的输入信号，以使得图13中的电压节点1和2成比例地移动到每一差分对输入配置的共模电压。此确保输入晶体管的栅极-源极电压VGS是恒定的。因此，将输入电压上的跨导gm调制最小化。可经由图13中所使用的级联电流源减小电流调制的影响。
另外，可通过级联电流源(增益提升共源共栅)进一步最小化或消除开关元件T5两侧的数据相关的电压降。在此，放大器V控制开关元件T6以使得对开关元件T5施加恒定的且因此数据不相关的电压。因此，开关元件T5的输出信号与数据完全不相关。
图14示出Σ-Δ模/数转换器的实施方案的另一差分跨导级的示意图。图14示出进行替代信号控制的不同实施方式。图14的跨导级设计有与根据图13的跨导级相同的组件。在图14中，经由输入信号Vinp(正分量)控制第一开关元件T1并且经由输入信号Vinn(负分量)控制第二开关元件T2。经由反馈信号Vdacn控制第三开关元件T3，并且经由反馈信号Vdacp控制第四开关元件T4。结果是，对于：
T1/T2组合：
gm*[(Vinp-Vdinn)
T3/T4组合：
gm*[(Vdacp-Vdacn)
T1/T2/T3/T4组合：
gm*[(Vinp-Vinn)-(Vdacp-Vdacn)]＝gmVd
参考符号列表
1、2 电压节点
10 Σ-Δ模/数转换器
11 跨导级
11a、11b、11c 跨导级端子
11d 电容器
12 量化器
13 数/模转换器
14 反馈
15 低通滤波器
20 积分器
21 电流数/模转换器
22 电容器
23 电阻器
24 运算放大器
30 具有gmC积分器和IDAC的频谱Σ-Δ转换器
40 具有gmC积分器、VDAC的频谱Σ-Δ转换器
E 能量源
S 求和元件
T1至T6 开关元件
Vin(t) 输入电压信号
Vdac(t) 反馈信号

Claims (13)

1.一种Σ-Δ模/数转换器(10)，所述Σ-Δ模/数转换器(10)包括：
跨导级(11)，所述跨导级(11)包括第一端子(11a)、第二端子(11b)、第三端子(11c)和电容器(11d)，所述电容器(11d)并联连接在所述第三端子(11c)处；以及
量化器(12)，所述量化器(12)位于所述跨导级(11)的所述第三端子(11c)处，所述量化器(12)通过反馈(14)借助电压数/模转换器(13)将反馈信号(Vdac(t))反馈到所述跨导级(11)的所述端子(11a、11b)中的一者。
2.根据权利要求1所述的转换器(10)，其中所述第一端子(11a)被配置成非反相输入端且所述第二端子(11b)被配置成反相输入端，并且其中所述非反相输入端被配置成接收模拟输入电压信号(Vin(t))且所述反相输入端连接到所述数/模转换器(13)。
3.根据前述权利要求1和2中任一项所述的转换器(10)，其中所述跨导级(11)的最大调制电平(vd(t))对应于所述接收到的输入电压信号(Vin(t))与所述反馈信号(Vdac(t))之间的差。
4.根据前述权利要求1至3中任一项所述的转换器(10)，其中在所述反馈(14)中，低通滤波器(15)连接在所述量化器(12)与所述数/模转换器(13)之间。
5.根据权利要求2至4中任一项所述的转换器(10)，其中所述跨导级(11)被配置成具有第一开关元件(T1)和第二开关元件(T2)的单端跨导级。
6.根据权利要求5所述的转换器(10)，其中所述第一开关元件(T1)和所述第二开关元件(T2)借助端子经由电压节点(1)连接到电源(E)且借助另外的端子在每一种情形下经由求和元件(S)连接到所述跨导级(11)的所述第三端子(11c)，并且所述第一开关元件(T1)是经由所述输入电压信号(Vin(t))开关且所述第二开关元件(T2)是经由相应的控制端子处的所述反馈信号(Vdac(t))开关。
7.根据权利要求2至4中任一项所述的转换器(10)，其中所述跨导级(11)被配置成差分跨导级，所述差分跨导级具有：第一差分对输入组合，所述第一差分对输入组合包括在每一种情形下经由第一端子互连的第一开关元件(T1)和第二开关元件(T2)；以及第二差分对组合，所述第二差分对组合包括在每一种情形下经由第一端子互连的第三开关元件(T3)和第四开关元件(T4)。
8.根据权利要求7所述的转换器(10)，其中所述第一差分对输入组合经由电压节点(1)且所述第二差分对输入组合经由电压节点(2)分别连接到电源(E)，并且其中所述第一开关元件(T1)和所述第三开关元件(T3)的另外的端子具有共同的节点且所述第二开关元件(T2)和所述第四开关元件(T4)的另外的端子具有共同的节点，并且其中所述共同的节点各自经由求和元件(S)连接到所述跨导级(11)的所述第三端子(11c)，并且所述第一开关元件(T1)和所述第四开关元件(T4)是经由所述输入电压信号(Vin(t))开关且所述第二开关元件(T2)和所述第三开关元件(T3)是经由相应的控制端子处的所述反馈信号(Vdac(t))开关。
9.根据权利要求7所述的转换器(10)，其中所述第一差分对输入组合经由电压节点(1)且所述第二差分对输入组合经由电压节点(2)分别连接到第五开关元件(T5)，并且其中所述第一开关元件(T1)和所述第三开关元件(T3)的另外的端子具有共同的节点且所述第二开关元件(T2)和所述第四开关元件(T4)的另外的端子具有共同的节点，并且其中所述共同的节点各自经由求和元件(S)连接到所述跨导级(11)的所述第三端子(11c)，并且所述第一开关元件(T1)和所述第四开关元件(T4)是经由所述输入电压信号(Vin(t))开关且所述第二开关元件(T2)和所述第三开关元件(T3)是经由相应的控制端子处的所述反馈信号(Vdac(t))开关。
10.根据权利要求9所述的转换器(10)，其中所述电压节点(1)与所述第五开关元件(T5)之间的所述第一差分对输入组合和所述电压节点(2)与所述第五开关元件(T5)之间的所述第二差分对输入组合各自包括第六开关元件(T6)。
11.根据权利要求10所述的转换器(10)，其中所述第一差分对输入组合和所述第二差分对输入组合的所述第六开关元件(T6)是依据所述第五开关元件(T5)的由放大器(V)放大的输出信号而开关。
12.根据权利要求11所述的转换器(10)，其中所述第一开关元件(T1)和所述第二开关元件(T2)是经由所述输入电压信号(Vin(t))开关并且所述第三开关元件(T3)和所述第四开关元件(T4)是经由所述反馈信号(Vdac(t))开关。
13.一种根据前述权利要求1至12中任一项所述的Σ-Δ模/数转换器(10)，所述Σ-Δ模/数转换器(10)用于在通信系统中特别是在移动通信系统中处理音频信号。
CN202080075198.3A 2019-10-25 2020-10-23 具有gmC-VDAC的Σ-Δ模/数转换器 Pending CN114600375A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019128876.2 2019-10-25
DE102019128876.2A DE102019128876A1 (de) 2019-10-25 2019-10-25 Sigma-Delta-Analog-Digital-Wandler mit gmC-VDAC
PCT/EP2020/079938 WO2021078960A1 (de) 2019-10-25 2020-10-23 Sigma-delta-analog-digital-wandler mit gmc-vdac

Publications (1)

Publication Number Publication Date
CN114600375A true CN114600375A (zh) 2022-06-07

Family

ID=73030098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080075198.3A Pending CN114600375A (zh) 2019-10-25 2020-10-23 具有gmC-VDAC的Σ-Δ模/数转换器

Country Status (7)

Country Link
US (1) US12176925B2 (zh)
EP (1) EP4049372A1 (zh)
JP (1) JP2022553548A (zh)
KR (1) KR20220087462A (zh)
CN (1) CN114600375A (zh)
DE (1) DE102019128876A1 (zh)
WO (1) WO2021078960A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019128876A1 (de) 2019-10-25 2021-04-29 Technische Universität Berlin Sigma-Delta-Analog-Digital-Wandler mit gmC-VDAC
US12126365B2 (en) * 2022-07-22 2024-10-22 Nxp B.V. Continuous-time delta-sigma modulator, integrated circuit and method therefor
EP4369599A1 (en) * 2022-11-09 2024-05-15 Commissariat à l'Energie Atomique et aux Energies Alternatives Monolithically-integrated current-feedback instrumentation amplifier and sensing system comprising said amplifier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044500A (ja) * 2010-08-20 2012-03-01 Sony Corp Σδ変換器
EP2887553A1 (en) * 2013-12-18 2015-06-24 Nxp B.V. A/D converter input stage providing high linearity and gain matching between multiple channels
CN105406824A (zh) * 2014-09-09 2016-03-16 意法半导体股份有限公司 共模反馈电路、对应信号处理电路和方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09261856A (ja) 1996-03-22 1997-10-03 Advantest Corp 高速応答電源回路
JP4233761B2 (ja) 1998-06-30 2009-03-04 エヌエックスピー ビー ヴィ 統合された混合器及びシグマデルタａ／ｄ変換器を備える受信機
GB2393055B (en) * 2002-09-10 2006-08-30 Wolfson Ltd Transconductance amplifiers
US8760330B2 (en) * 2012-01-31 2014-06-24 Intel Mobile Communications GmbH Analog-to-digital converter, signal processor, and method for analog-to-digital conversion
US9335429B2 (en) * 2012-09-25 2016-05-10 Cirrus Logic, Inc. Low power analog-to-digital converter for sensing geophone signals
DE102019128876A1 (de) 2019-10-25 2021-04-29 Technische Universität Berlin Sigma-Delta-Analog-Digital-Wandler mit gmC-VDAC

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044500A (ja) * 2010-08-20 2012-03-01 Sony Corp Σδ変換器
EP2887553A1 (en) * 2013-12-18 2015-06-24 Nxp B.V. A/D converter input stage providing high linearity and gain matching between multiple channels
CN104734712A (zh) * 2013-12-18 2015-06-24 恩智浦有限公司 模数转换器输入级
CN105406824A (zh) * 2014-09-09 2016-03-16 意法半导体股份有限公司 共模反馈电路、对应信号处理电路和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DEBAJIT BASAK等: "A Gm-C Delta-Sigma Modulator With a Merged Input-Feedback Gm Circuit for Nonlinearity Cancellation and Power Efficiency Enhancement", IEEE, vol. 2018, no. 4, 30 April 2018 (2018-04-30), pages 5 - 6 *

Also Published As

Publication number Publication date
DE102019128876A1 (de) 2021-04-29
KR20220087462A (ko) 2022-06-24
JP2022553548A (ja) 2022-12-23
EP4049372A1 (de) 2022-08-31
US20220407539A1 (en) 2022-12-22
US12176925B2 (en) 2024-12-24
WO2021078960A1 (de) 2021-04-29

Similar Documents

Publication Publication Date Title
US8890608B2 (en) Digital input class-D audio amplifier
US8325074B2 (en) Method and circuit for continuous-time delta-sigma DAC with reduced noise
US8077066B2 (en) ΔΣ modulator
US8791848B2 (en) Sigma-delta modulators with excess loop delay compensation
KR101191391B1 (ko) 아날로그 회로에서 ｄＢ-선형 이득 제어가 가능한 이득 조절 장치 및 그에 따른 증폭기
EP1088397B1 (en) Sigma-delta analog-to-digital converter
US6697001B1 (en) Continuous-time sigma-delta modulator with discrete time common-mode feedback
CN108270445B (zh) 具有基于源极跟随器的dac符号间干扰消除的设备
US7365668B2 (en) Continuous-time delta-sigma analog digital converter having operational amplifiers
CN102273079A (zh) 积分器电路及具备该积分器电路的δς调制器
US12176925B2 (en) Sigma-delta analogue-to-digital converter with gmC-VDAC
US11545996B1 (en) Low-noise, high-accuracy single-ended input stage for continuous-time sigma delta (CTSD) analog-to-digital converter (ADC)
WO1999012264A2 (en) Sigma-delta modulator with improved gain accuracy
CN116349134A (zh) Δ-∑调制器
Sukumaran et al. A 1.2 V 285μA analog front end chip for a digital hearing aid in 0.13 μm CMOS
WO2009034494A1 (en) Adjustable-resistor array type circuit of a semi-digital ratiometric finite impulse response digital-to-analog converter (firdac)
JP4268932B2 (ja) 演算増幅積分器
KR101298400B1 (ko) 새로운 스위치드 커패시터 피드백 구조를 가지는 디지털 입력 클래스-디 증폭기
US5760728A (en) Input stage for an analog-to-digital converter and method of operation thereof
KR100946798B1 (ko) 동적 범위가 향상된 시그마-델타 변조기
JP2025129209A (ja) プログラマブル抵抗を有するプログラマブル利得増幅器
CN118868951A (zh) Sigma-Delta调制器和用于运行Sigma-Delta调制器的方法
Liu et al. MASH 1-1-1 CT ΔΣ M with FIR DAC and Loop-Unrolling Quantizer
JPH10209874A (ja) アナログ−ディジタル変換器
US20170149388A1 (en) Differential summing node

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination