CN114184833B - 自旋霍尔器件、霍尔电压的获取方法及最大池化的方法 - Google Patents

Abstract

本申请公开了一种自旋霍尔器件、霍尔电压的获取方法、最大池化的方法。该自旋霍尔器件包括硼铁化钴层；所述自旋霍尔器件的顶视图和底视图完全相同，均为十字形状图形；所述十字形状图形具有两条对称轴，所述两条对称轴互相垂直且互相平分。本申请的自旋霍尔器件，具有非易失性以及模拟多态特性，能够用于获取霍尔电压，能够应用于多种电路中，结构简单，体积小，能够节省片上资源，能够满足计算需求。

Description

自旋霍尔器件、霍尔电压的获取方法及最大池化的方法

技术领域

本申请涉及电子元器件技术领域，具体涉及一种自旋霍尔器件、霍尔电压的获取方法及最大池化的方法。

背景技术

随着人工智能时代的到来，图像识别在边缘终端的应用越来越广泛，卷积神经网络(CNN)是图像识别中使用最多的深度神经网络，每一层网络所进行的数学操作包括：卷积，即乘积求和；非线性激活；以及最大值池化(max pooling)。传统的数字比较器在输入数字位数较大的情况下，电路规模将急剧增加，占用较大的片上资源，对于人工智能芯片多功能片上融合的发展是极为不利的。实现一种结构简单、在电路中占用片上资源少且满足计算需求的电子元器件，是当前亟待解决的技术问题。

发明内容

本申请的目的是提供一种自旋霍尔器件、霍尔电压的获取方法及最大池化的方法。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。

根据本申请实施例的第一个方面，提供一种自旋霍尔器件，包括硼铁化钴层；所述自旋霍尔器件的顶视图和底视图完全相同，均为十字形状图形；所述十字形状图形具有两条对称轴，所述两条对称轴互相垂直且互相平分。

在本申请的一些实施例中，所述自旋霍尔器件包括由下向上依次层叠设置的衬底层、钨层、所述硼铁化钴层、氧化镁层、钽层和钌层。

在本申请的一些实施例中，所述钨层的厚度为2nm～5nm；所述硼铁化钴层的厚度为1nm～1.5nm；所述氧化镁层的厚度为1.5nm～2.5nm；所述钽层和所述钌层的总厚度为1nm～10nm。

根据本申请实施例的第二个方面，提供一种霍尔电压的获取方法，通过上述任一项所述的自旋霍尔器件实现；所述两条对称轴为第一对称轴和第二对称轴；所述获取方法包括：

针对所述第一对称轴的一端施加至少一次驱动电流；其中，所述驱动电流大于初始驱动电流且小于饱和驱动电流；初始驱动电流为所述自旋霍尔器件的霍尔电压开始发生变化时的电流，所述饱和驱动电流为所述自旋霍尔器件的霍尔电压饱和时的电流；

用同一读电流读取所述至少一次驱动电流，获取所述第二对称轴两端的霍尔电压，直至所有所述驱动电流均被读取完，得到所述至少一次驱动电流中的最大驱动电流所对应的霍尔电压。

根据本申请实施例的第三个方面，提供一种对多个输入数据进行最大池化的方法，包括：

将所述输入数据转换为驱动电流；

执行上述的霍尔电压的获取方法；其中，所述最大驱动电流所对应的霍尔电压对应所述多个输入数据的值最大的数据，所述值最大的数据即最大池化的结果。

根据本申请实施例的第四个方面，提供一种对多个输入数据进行最大池化的装置，包括数字模拟转换器以及上述任一项的自旋霍尔器件；

所述数字模拟转换器，用于将所述输入数据转换为驱动电流；

所述自旋霍尔器件，用于执行第二个方面所述的霍尔电压的获取方法；其中，所述最大驱动电流所对应的霍尔电压对应所述多个输入数据的值最大的数据，所述值最大的数据即最大池化的结果。

根据本申请实施例的第五个方面，提供一种对多个输入数据进行最大池化的系统，包括上述任一项的自旋霍尔器件、微处理器以及分别与所述微处理器相连接的随机存取存储器、数字模拟转换器和模拟数字转换器；所述随机存取存储器、所述数字模拟转换器、所述自旋霍尔器件、所述模拟数字转换器以及所述微处理器依次连接；

所述微处理器用于控制所述数字模拟转换器和所述模拟数字转换器；

所述数字模拟转换器用于将所述输入数据转换为模拟电流；

所述自旋霍尔器件用于接收所述模拟电流，获取所述模拟电流中的最大电流所对应的霍尔电压；

所述模拟数字转换器用于将所述最大电流所对应的霍尔电压转换为数字量；

所述微处理器还用于接收所述数字量。

在本申请的一些实施例中，所述获取所述模拟电流中的最大电流所对应的霍尔电压是通过第二个方面所述的方法实现的；其中，所述模拟电流用于作为所述驱动电流。

在本申请的一些实施例中，所述系统还包括运算放大器和滤波器；所述自旋霍尔器件、所述运算放大器、所述滤波器与所述模拟数字转换器依次连接；

所述自旋霍尔器件用于接收所述模拟电流，获取所述模拟电流中的最大电流所对应的霍尔电压；

所述运算放大器用于对所述最大电流所对应的霍尔电压进行放大处理，得到放大后的霍尔电压；

所述滤波器用于对所述放大后的霍尔电压进行滤波处理，得到滤波后的霍尔电压；

所述模拟数字转换器用于将所述滤波后的霍尔电压转换为数字量。

在本申请的一些实施例中，所述系统还包括随机存取存储器；所述随机存取存储器分别与所述微处理器和所述数字模拟转换器相连接；

所述微处理器还用于控制所述随机存取存储器；

所述随机存取存储器用于接收并存储所述输入数据。

根据本申请实施例的另一个方面，提供一种模拟计算神经网络加速系统，其特征在于，包括1T1R交叉阵列、自旋霍尔器件、模拟数字转换器和微处理器；所述自旋霍尔器件为上述任一项所述的自旋霍尔器件；

所述1T1R交叉阵列用于在所述微处理器的控制下通过基尔霍夫定律实现卷积计算的乘积累加，得到乘积累加数据；

所述自旋霍尔器件用于处理所述乘积累加数据，得到霍尔电压；

所述模拟数字转换器用于在所述微处理器的控制下将所述霍尔电压转换为数字信号；

所述微处理器用于接收所述数字信号。

在本申请的一些实施例中，所述模拟计算神经网络加速系统还包括功率放大器、运算放大器、过滤器和低压差线性稳压器；所述1T1R交叉阵列、所述功率放大器、所述自旋霍尔器件、所述运算放大器、所述过滤器、所述模拟数字转换器和所述微处理器依次连接；

所述功率放大器用于对所述乘积累加数据的电信号进行放大，得到放大电信号；

所述自旋霍尔器件用于处理所述放大电信号，得到霍尔电压；

所述运算放大器用于放大所述霍尔电压，得到放大后的霍尔电压；

所述滤波器用于对所述放大后的霍尔电压进行滤波，得到滤波后的霍尔电压；

所述模拟数字转换器用于在所述微处理器的控制下将所述滤波后的霍尔电压转换为数字信号。

根据本申请实施例的另一个方面，提供一种模拟计算神经网络加速方法，通过上述的模拟计算神经网络加速系统实现；

所述模拟计算神经网络加速方法包括：

所述1T1R交叉阵列在所述微处理器的控制下通过基尔霍夫定律实现卷积计算的乘积累加，得到乘积累加数据；

所述自旋霍尔器件处理所述乘积累加数据，得到霍尔电压；

所述模拟数字转换器在所述微处理器的控制下将所述霍尔电压转换为数字信号；

所述微处理器接收所述数字信号。

根据本申请实施例的另一个方面，提供一种模拟计算神经网络加速方法，通过上述的模拟计算神经网络加速系统实现；

所述模拟计算神经网络加速方法包括：

所述1T1R交叉阵列在所述微处理器的控制下通过基尔霍夫定律实现卷积计算的乘积累加，得到乘积累加数据；

所述功率放大器用于对所述乘积累加数据的电信号进行放大，得到放大电信号；

所述自旋霍尔器件用于处理所述放大电信号，得到霍尔电压；

所述运算放大器用于放大所述霍尔电压，得到放大后的霍尔电压；

所述滤波器用于对所述放大后的霍尔电压进行滤波，得到滤波后的霍尔电压；

所述模拟数字转换器在所述微处理器的控制下将所述滤波后的霍尔电压转换为数字信号；

所述微处理器接收所述数字信号。

本申请实施例一个方面提供的自旋霍尔器件，具有非易失性以及模拟多态特性，能够用于获取霍尔电压，能够应用于多种电路中，结构简单，体积小，在电路中占用资源少，能够节省片上资源，能够满足计算需求。

本申请实施例另一个方面提供的对多个输入数据进行最大池化的装置，包括第一个方面所提供的自旋霍尔器件，通过单一器件即可实现最大池化功能，极大程度上节省了片上资源，计算精度高，克服了现有技术的最大池化电路所具有的电路结构复杂且占用片上资源多的缺陷。

本申请的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者，部分特征和优点可以从说明书中推知或毫无疑义地确定，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了第一个实施例的自旋霍尔器件的膜层结构图；

图2示出了第一个实施例的自旋霍尔器件的顶视图；

图3示出了另一个实施例的霍尔电压的获取方法流程图；

图4示出了另一个实施例的对多个输入数据进行最大池化的系统结构框图；

图5示出了图4所示系统的单一映射关系；

图6示出了另一个实施例的模拟计算神经网络加速系统结构框图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施例对本申请做进一步说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本申请的第一个实施例提供了一种自旋霍尔器件，具体是一种SOT型自旋自旋霍尔器件。该SOT型自旋自旋霍尔器件的膜层结构如图1所示，包括由下向上依次层叠设置的衬底层、钨层(W)、硼铁化钴层(CoFeB)、氧化镁层(MgO)、钽层(Ta)和钌层(Ru)；其中，钨层的厚度为2nm～5nm，以提供较强的自旋霍尔效应；硼铁化钴层的厚度为1nm～1.5nm，保证其具有一定的垂直磁各向异性，从而使器件可产生反常霍尔效应；氧化镁层的厚度控制在2nm左右(例如1.5nm～2.5nm)，作为覆盖层增强硼铁化钴层的垂直磁各向异性。钽层和钌层的总厚度控制在10nm以内(例如1nm～10nm)，用于作为保护层来保护该SOT型自旋自旋霍尔器件(若钽层和钌层的总厚度过大，则可能会导致工作时发生短路，从而抑制反常霍尔效应的出现)。

如图2所示，SOT型自旋自旋霍尔器件的顶视图和底视图的形状和尺寸完全相同，均为十字形状图形；该十字形状图形既是轴对称图形(存在两条对称轴)又是中心对称图形；该十字形状图形具有互相垂直且互相平分的第一对称轴cd和第二对称轴ab。其中cd的长度大于ab的长度。

该实施例的自旋霍尔器件，具有非易失性以及模拟多态特性，能够用于获取霍尔电压，能够应用于多种电路中，结构简单，体积小，能够节省片上资源，能够满足计算需求。在具体应用时，仅通过该实施例一个自旋霍尔器件即可实现最大池化的功能，大大节省了片上资源的开销。该自旋霍尔器件实现最大池化的功能是通过串行模式实现的，完全能够满足卷积神经网络的计算需求，非常适合用于构建卷积神经网络。

本申请第二个实施例提供了一种霍尔电压的获取方法，通过上述任一实施方式的自旋霍尔器件实现；参考图3所示，该获取方法可以包括以下步骤：

S10、针对第一对称轴的一端施加至少一次驱动电流。

其中，驱动电流大于初始驱动电流且小于饱和驱动电流；初始驱动电流为自旋霍尔器件的霍尔电压开始发生变化时的电流，饱和驱动电流为所述自旋霍尔器件的霍尔电压饱和时的电流。

S20、用同一读电流读取上述至少一次驱动电流，获取第二对称轴两端的霍尔电压，直至所有驱动电流均被读取完，得到至少一次驱动电流中的最大驱动电流所对应的霍尔电压。

具体地，当SOT型自旋自旋霍尔器件的位于第一对称轴cd的两端处通过电流时，SOT型自旋自旋霍尔器件上位于第二对称轴ab的两端之间会产生电位差Vab，该电位差Vab的大小与通过电流I的大小以及磁性材料的本征性质有关，电位差Vab＝K(I)*I，其中K(I)称为反常霍尔电阻。

基于自旋自旋霍尔器件的霍尔电压具有Vab＝K(I)*I的形式，在实际应用时，可以采用强度变化的脉冲驱动电流改变K(I)，用强度恒定的脉冲电流读取器件的霍尔电压。

例如，使用脉冲宽度10ms的驱动电流，其电流强度由-10mA至10mA，在每个脉冲驱动电流结束后，提供脉冲宽度10ms，强度固定为1mA的脉冲电流，读取此时的霍尔电压。电流的时序控制如上中图所示，器件的输出曲线如上右图所示，以负向电流说明(电流由d流向c)，可以看到，当驱动电流在-4mA～-8mA的区域内，霍尔电压发生变化，同时在此范围内的滞回曲线，器件表现出模拟多态和非易失特性。

此外，从该输出曲线中还可以得到以下信息，K(Id)具有非易失性，即当驱动电流在-4mA～-8mA的区域内，电流诱导K(Id)的是单一的，且在驱动电流消失后，用驱动电流范围之的外读电流作用，是可以读出霍尔电压的，因此，器件的霍尔电压可以表示为Vab＝K(Id)*Ir，其中Id为驱动电流，Ir为读电流。

第二个实施例的霍尔电压的获取方法，通过第一个实施例的自旋霍尔器件获取霍尔电压，操作简单，能够准确获取霍尔电压。

本申请第三个实施例提出了一种对多个输入数据进行最大池化的方法，可以包括以下步骤：

S00、将输入数据转换为驱动电流。

可以通过数字模拟转换器将输入数据转换为驱动电流。具体地，数字模拟转换器将输入数据转换为模拟电流，将该模拟电流作为驱动电流。

执行上述任一实施方式的霍尔电压的获取方法；其中，最大驱动电流所对应的霍尔电压对应前述多个输入数据的值最大的数据，该值最大的数据即最大池化的结果。

在一个示例中，假设使霍尔电压开始发生变化的驱动电流为Ic，霍尔电压饱和的驱动电流为Is，此处Ic＝-4mA，Is＝-8mA，施加的n次驱动电流为I1，I2，……In，In∈(Ic，Is)，用相同的读电流Ir读取该n次驱动电流，SOT型自旋自旋霍尔器件输出的霍尔电压，一定是上述n次驱动电流中最大驱动电流对应的霍尔电压，这是因为驱动电流诱导了硼铁化钴层的磁畴翻转，当且仅当后一次的驱动电流大于前一次驱动电流时，才会使得硼铁化钴层中更多的磁畴发生翻转，从而改变输出的霍尔电压。

例如，在驱动电流为-4mA～-8mA范围内，如上右图所示，执行以下步骤：

第一步，施加-5.5mA的脉冲驱动电流，然后施加1mA的读电流，此时获得霍尔电压V1；

第二步，施加-6mA的脉冲驱动电流，然后施加1mA的读电流，此时获得霍尔电压V2；

第三步，施加-6.5mA的脉冲驱动电流，然后施加1mA的读电流，此时获得霍尔电压V3；

第四步，施加-5.5mA的脉冲驱动电流，然后施加1mA的读电流，此时获得霍尔电压V4；

可以看到，V4＝V3＞V2＞V1，且在进行上述每步操作之前无需进行擦除操作。

从本申请的自旋霍尔器件的输出特性可知，其霍尔电压在Ic～Is区间内具有非易失、单一对应、且变化连续的(模拟特性)，因此，可以用一个自旋霍尔器件处理高精度(高位数)数字的最大池化操作，大大节省了片上资源。

第三个实施例的对多个输入数据进行最大池化的方法，通过第一个实施例的自旋霍尔器件实现对多个输入数据的最大池化，即通过单一器件即可实现最大池化功能，节省了片上资源，且计算精度高。

本申请的第四个实施例提供了一种对多个输入数据进行最大池化的装置，包括数字模拟转换器以及上述任一实施方式的自旋霍尔器件；

数字模拟转换器，用于将输入数据转换为驱动电流；

自旋霍尔器件，用于执行上述任一实施方式的霍尔电压的获取方法；其中，最大驱动电流所对应的霍尔电压对应前述多个输入数据的值最大的数据，该值最大的数据即最大池化的结果。

第四个实施例的对多个输入数据进行最大池化的装置，采用了第一个实施例的自旋霍尔器件，通过单一器件即可实现最大池化功能，极大程度上节省了片上资源，计算精度高，克服了现有技术的最大池化电路所具有的电路结构复杂，占用片上资源多的缺陷。

参考图4所示，本申请的第五个实施例提供了一种对多个输入数据进行最大池化的系统，包括上述任一实施方式的自旋霍尔器件、微处理器以及分别与该微处理器相连接的随机存取存储器、数字模拟转换器和模拟数字转换器；随机存取存储器、数字模拟转换器、自旋霍尔器件、模拟数字转换器以及微处理器依次连接；

微处理器用于控制数字模拟转换器和模拟数字转换器；

数字模拟转换器用于将输入数据转换为模拟电流；

自旋霍尔器件用于接收模拟电流，获取模拟电流中的最大电流所对应的霍尔电压；

模拟数字转换器用于将最大电流所对应的霍尔电压转换为数字量；

微处理器还用于接收上述数字量。

在某些实施方式中，获取模拟电流中的最大电流所对应的霍尔电压是通过上述任一实施方式的霍尔电压的获取方法实现的；其中，该模拟电流用于作为驱动电流。

在某些实施方式中，所述系统还包括运算放大器和滤波器；自旋霍尔器件、运算放大器、滤波器与模拟数字转换器依次连接；

自旋霍尔器件用于接收模拟电流，获取模拟电流中的最大电流所对应的霍尔电压；

运算放大器用于对最大电流所对应的霍尔电压进行放大处理，得到放大后的霍尔电压；

滤波器用于对放大后的霍尔电压进行滤波处理，得到滤波后的霍尔电压；

模拟数字转换器用于将滤波后的霍尔电压转换为数字量。

在某些实施方式中，所述系统还包括随机存取存储器；随机存取存储器分别与微处理器和数字模拟转换器相连接；

微处理器还用于控制随机存取存储器；

随机存取存储器用于接收并存储输入数据。

参照图4所示的对多个输入数据进行最大池化的系统的结构框图，用于实现数字的最大池化(max pooling)，该系统的核心模块包括随机存取存储器RAM、数字模拟转换器DAC、上述任一实施方式的SOT型自旋自旋霍尔器件、模拟数字转换器ADC和微处理器。微处理器例如可以采用单片机MCU或ARM芯片，本实施例采用MCU。系统整体具有如图5所示的单一映射关系。

对多个输入数据进行最大池化的系统的工作过程如下：

首先，通过MCU控制，在RAM中存入需要进行最大池化(max pooling)的若干数字，例如00，01，10，11等数字。

其次，通过MCU控制，用DAC以一定顺序将这些数字依次转换成模拟电流，将模拟电流作为驱动电流输入至自旋自旋霍尔器件中，DAC转换成的电流需在自旋自旋霍尔器件的Ic～Is之间，此步操作相当于建立了数字量与驱动电流的映射关系；

然后，通过另一个恒流源(或DAC)，提供固定强度的电流读取每一个驱动电流作用后的霍尔电压；

然后，用ADC将霍尔电压转换为数字量(在此之前需对霍尔电压进行放大、滤波)，该数字量需与RAM中输入的数字量一一对应；

最后，将该数字量由MCU控制，存储于上位机或寄存器中，进行显示。由于自旋自旋霍尔器件的性质，因此把所有RAM中的数字依次经过上述处理后，最后显示的数字一定是RAM中最大的那个。

由于SOT型自旋自旋霍尔器件同时具有模拟多态和非易失特性，其更加适合于应用在基于1T1R交叉阵列的模拟计算神经网络加速系统中。本申请的第六个实施例提出了一种模拟计算神经网络加速系统，包括1T1R交叉阵列、自旋霍尔器件、模拟数字转换器和微处理器；该自旋霍尔器件为上述任一实施方式中的自旋霍尔器件；

1T1R交叉阵列用于在微处理器的控制下通过基尔霍夫定律实现卷积计算的乘积累加，得到乘积累加数据；

自旋霍尔器件用于处理乘积累加数据，得到霍尔电压；具体处理方法可以采用上述任一实施方式中的霍尔电压的获取方法；

模拟数字转换器用于在微处理器的控制下将上述霍尔电压转换为数字信号；

微处理器用于接收该数字信号。

通过上述的模拟计算神经网络加速系统，可以实现一种模拟计算神经网络加速方法，该模拟计算神经网络加速方法包括：

所述1T1R交叉阵列在所述微处理器的控制下通过基尔霍夫定律实现卷积计算的乘积累加，得到乘积累加数据；

所述自旋霍尔器件处理所述乘积累加数据，得到霍尔电压；

所述模拟数字转换器在所述微处理器的控制下将所述霍尔电压转换为数字信号；

所述微处理器接收所述数字信号。

在某些实施方式中，该模拟计算神经网络加速系统还包括功率放大器、运算放大器、过滤器和低压差线性稳压器；1T1R交叉阵列、功率放大器、自旋霍尔器件、运算放大器、过滤器、模拟数字转换器和微处理器依次连接；

功率放大器用于对所述乘积累加数据的电信号进行放大，得到放大电信号；

自旋霍尔器件用于处理所述放大电信号，得到霍尔电压；

运算放大器用于放大所述霍尔电压，得到放大后的霍尔电压；

滤波器用于对所述放大后的霍尔电压进行滤波，得到滤波后的霍尔电压；

模拟数字转换器用于在所述微处理器的控制下将所述滤波后的霍尔电压转换为数字信号。

通过上述的模拟计算神经网络加速系统可以实现一种模拟计算神经网络加速方法；该模拟计算神经网络加速方法包括：

所述1T1R交叉阵列在所述微处理器的控制下通过基尔霍夫定律实现卷积计算的乘积累加，得到乘积累加数据；

所述功率放大器用于对所述乘积累加数据的电信号进行放大，得到放大电信号；

所述自旋霍尔器件用于处理所述放大电信号，得到霍尔电压；

所述运算放大器用于放大所述霍尔电压，得到放大后的霍尔电压；

所述滤波器用于对所述放大后的霍尔电压进行滤波，得到滤波后的霍尔电压；

所述模拟数字转换器在所述微处理器的控制下将所述滤波后的霍尔电压转换为数字信号；

所述微处理器接收所述数字信号。

参考图6所示的示例，模拟计算神经网络加速系统包括依次连接的1T1R交叉阵列、功率放大器(OPA)、自旋霍尔器件、运算放大器(AMP)、过滤器、模拟数字转换器(ADC)、微处理器和LDO。其中，LDO，英文全称low dropout regulator，即低压差线性稳压器。功率放大器与LDO相连接，1T1R交叉阵列分别与模拟数字转换器和微处理器相连接。功率放大器、模拟数字转换器和LDO分别与微处理器相连接。在某些实施方式中，该模拟计算神经网络加速系统还包括I/O模块(输入输出模块)，I/O模块分别与微处理器和LDO相连接。微处理器用于控制1T1R交叉阵列、功率放大器(OPA)、模拟数字转换器(ADC)和LDO的运行。微处理器可以采用MCU。1T1R交叉阵列用于通过基尔霍夫定律实现卷积计算的乘积累加。

基于1T1R交叉阵列的模拟计算神经网络加速系统的工作原理如下：

参考图6所示，首先，1T1R(可由RRAM、PCRAM、FeFET、STT-MRAM等元件组成)交叉阵列通过基尔霍夫定律实现卷积计算的乘积累加(Multiply Accumulate，简称MAC)功能，该阵列的输出电流，通过功率放大器后(放大为Ic～Is之间)，直接通入SOT型自旋自旋霍尔器件进行处理得到霍尔电压，SOT型自旋自旋霍尔器件输出的霍尔电压具有非易失性和模拟多态性，经过运算放大器进行放大、再经过滤波器进行滤波后即完成全模拟的MAC+Maxpooling操作；滤波后的信号经过ADC转换成数字量后再由MCU处理，即完成系统的数字转换功能。

对应一个通道的所有数据，1T1R阵列的MAC操作是串行方式的，刚好与SOT型自旋自旋霍尔器件串行实现最大池化方式相匹配。

因此，将SOT型霍尔元件引入模拟DNN硬件架构中，无需通过数据交换、搬运即可完成卷积后的最大池化功能，很大程度上节省了片上资源，并提升了系统精度。本实施例的模拟计算神经网络加速系统，优化了硬件架构，提高了人工智能芯片的能效、算力，节省了片上资源，同时能够实现片上的推理功能。

需要说明的是：

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上所述实施例仅表达了本申请的实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (17)

1.一种霍尔电压的获取方法，其特征在于，通过自旋霍尔器件实现；所述自旋霍尔器件包括硼铁化钴层；所述自旋霍尔器件的顶视图和底视图完全相同，均为十字形状图形；所述十字形状图形具有两条对称轴，所述两条对称轴互相垂直且互相平分；所述两条对称轴为第一对称轴和第二对称轴；所述获取方法包括：

针对所述第一对称轴的一端施加至少一次驱动电流；其中，所述驱动电流大于初始驱动电流且小于饱和驱动电流；初始驱动电流为所述自旋霍尔器件的霍尔电压开始发生变化时的电流，所述饱和驱动电流为所述自旋霍尔器件的霍尔电压饱和时的电流；

用同一读电流读取所述至少一次驱动电流，获取所述第二对称轴两端的霍尔电压，直至所有所述驱动电流均被读取完，得到所述至少一次驱动电流中的最大驱动电流所对应的霍尔电压。

2.根据权利要求1所述的方法，其特征在于，所述自旋霍尔器件包括由下向上依次层叠设置的衬底层、钨层、所述硼铁化钴层、氧化镁层、钽层和钌层。

3.根据权利要求2所述的方法，其特征在于，所述钨层的厚度为2nm~5nm；所述硼铁化钴层的厚度为1nm~1.5nm；所述氧化镁层的厚度为1.5nm~2.5nm；所述钽层和所述钌层的总厚度为1nm~10nm。

4.一种对多个输入数据进行最大池化的方法，其特征在于，包括：

将所述输入数据转换为驱动电流；

执行权利要求1至3中任一项所述的霍尔电压的获取方法；其中，所述最大驱动电流所对应的霍尔电压对应所述多个输入数据的值最大的数据，所述值最大的数据即最大池化的结果。

5.一种对多个输入数据进行最大池化的装置，其特征在于，包括数字模拟转换器以及自旋霍尔器件；

所述数字模拟转换器，用于将所述输入数据转换为驱动电流；

所述自旋霍尔器件，用于执行权利要求1至3中任一项所述的霍尔电压的获取方法；其中，所述最大驱动电流所对应的霍尔电压对应所述多个输入数据的值最大的数据，所述值最大的数据即最大池化的结果。

6.一种对多个输入数据进行最大池化的系统，其特征在于，包括自旋霍尔器件、微处理器以及分别与所述微处理器相连接的随机存取存储器、数字模拟转换器和模拟数字转换器；所述随机存取存储器、所述数字模拟转换器、所述自旋霍尔器件、所述模拟数字转换器以及所述微处理器依次连接；

所述微处理器用于控制所述数字模拟转换器和所述模拟数字转换器；

所述数字模拟转换器用于将所述输入数据转换为模拟电流；

所述自旋霍尔器件用于接收所述模拟电流，获取所述模拟电流中的最大电流所对应的霍尔电压；所述自旋霍尔器件包括硼铁化钴层；所述自旋霍尔器件的顶视图和底视图完全相同，均为十字形状图形；所述十字形状图形具有两条对称轴，所述两条对称轴互相垂直且互相平分；

所述模拟数字转换器用于将所述最大电流所对应的霍尔电压转换为数字量；

所述微处理器还用于接收所述数字量。

7.根据权利要求6所述的系统，其特征在于，所述自旋霍尔器件包括由下向上依次层叠设置的衬底层、钨层、所述硼铁化钴层、氧化镁层、钽层和钌层。

8.根据权利要求7所述的系统，其特征在于，所述钨层的厚度为2nm~5nm；所述硼铁化钴层的厚度为1nm~1.5nm；所述氧化镁层的厚度为1.5nm~2.5nm；所述钽层和所述钌层的总厚度为1nm~10nm。

9.根据权利要求6所述的系统，其特征在于，所述获取所述模拟电流中的最大电流所对应的霍尔电压是通过权利要求1至3中任一项所述的方法实现的；其中，所述模拟电流用于作为所述驱动电流。

10.根据权利要求6所述的系统，其特征在于，所述系统还包括运算放大器和滤波器；所述自旋霍尔器件、所述运算放大器、所述滤波器与所述模拟数字转换器依次连接；

所述自旋霍尔器件用于接收所述模拟电流，获取所述模拟电流中的最大电流所对应的霍尔电压；

所述运算放大器用于对所述最大电流所对应的霍尔电压进行放大处理，得到放大后的霍尔电压；

所述滤波器用于对所述放大后的霍尔电压进行滤波处理，得到滤波后的霍尔电压；

所述模拟数字转换器用于将所述滤波后的霍尔电压转换为数字量。

11.根据权利要求6所述的系统，其特征在于，所述系统还包括随机存取存储器；所述随机存取存储器分别与所述微处理器和所述数字模拟转换器相连接；

所述微处理器还用于控制所述随机存取存储器；

所述随机存取存储器用于接收并存储所述输入数据。

12.一种模拟计算神经网络加速系统，其特征在于，包括1T1R交叉阵列、自旋霍尔器件、模拟数字转换器和微处理器；所述自旋霍尔器件包括硼铁化钴层；所述自旋霍尔器件的顶视图和底视图完全相同，均为十字形状图形；所述十字形状图形具有两条对称轴，所述两条对称轴互相垂直且互相平分；

所述1T1R交叉阵列用于在所述微处理器的控制下通过基尔霍夫定律实现卷积计算的乘积累加，得到乘积累加数据；

所述自旋霍尔器件用于处理所述乘积累加数据，得到霍尔电压；

所述模拟数字转换器用于在所述微处理器的控制下将所述霍尔电压转换为数字信号；

所述微处理器用于接收所述数字信号。

13.根据权利要求12所述的模拟计算神经网络加速系统，其特征在于，所述模拟计算神经网络加速系统还包括功率放大器、运算放大器、滤波器和低压差线性稳压器；所述1T1R交叉阵列、所述功率放大器、所述自旋霍尔器件、所述运算放大器、所述滤波器、所述模拟数字转换器和所述微处理器依次连接；

所述功率放大器用于对所述乘积累加数据的电信号进行放大，得到放大电信号；

所述自旋霍尔器件用于处理所述放大电信号，得到霍尔电压；

所述运算放大器用于放大所述霍尔电压，得到放大后的霍尔电压；

所述滤波器用于对所述放大后的霍尔电压进行滤波，得到滤波后的霍尔电压；

所述模拟数字转换器用于在所述微处理器的控制下将所述滤波后的霍尔电压转换为数字信号。

14.根据权利要求12所述的系统，其特征在于，所述自旋霍尔器件包括由下向上依次层叠设置的衬底层、钨层、所述硼铁化钴层、氧化镁层、钽层和钌层。

15.根据权利要求14所述的系统，其特征在于，所述钨层的厚度为2nm~5nm；所述硼铁化钴层的厚度为1nm~1.5nm；所述氧化镁层的厚度为1.5nm~2.5nm；所述钽层和所述钌层的总厚度为1nm~10nm。

16.一种模拟计算神经网络加速方法，其特征在于，通过权利要求12至15中任一项所述的模拟计算神经网络加速系统实现；

所述模拟计算神经网络加速方法包括：

所述1T1R交叉阵列在所述微处理器的控制下通过基尔霍夫定律实现卷积计算的乘积累加，得到乘积累加数据；

所述自旋霍尔器件处理所述乘积累加数据，得到霍尔电压；

所述模拟数字转换器在所述微处理器的控制下将所述霍尔电压转换为数字信号；

所述微处理器接收所述数字信号。

17.一种模拟计算神经网络加速方法，其特征在于，通过权利要求13所述的模拟计算神经网络加速系统实现；

所述模拟计算神经网络加速方法包括：

所述1T1R交叉阵列在所述微处理器的控制下通过基尔霍夫定律实现卷积计算的乘积累加，得到乘积累加数据；

所述功率放大器用于对所述乘积累加数据的电信号进行放大，得到放大电信号；

所述自旋霍尔器件用于处理所述放大电信号，得到霍尔电压；

所述运算放大器用于放大所述霍尔电压，得到放大后的霍尔电压；

所述滤波器用于对所述放大后的霍尔电压进行滤波，得到滤波后的霍尔电压；

所述模拟数字转换器在所述微处理器的控制下将所述滤波后的霍尔电压转换为数字信号；

所述微处理器接收所述数字信号。