CN103903972A - 一种小尺寸图形的制作方法 - Google Patents
一种小尺寸图形的制作方法 Download PDFInfo
- Publication number
- CN103903972A CN103903972A CN201410161249.0A CN201410161249A CN103903972A CN 103903972 A CN103903972 A CN 103903972A CN 201410161249 A CN201410161249 A CN 201410161249A CN 103903972 A CN103903972 A CN 103903972A
- Authority
- CN
- China
- Prior art keywords
- small size
- etching
- manufacture method
- amorphous carbon
- carbon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 64
- 238000005530 etching Methods 0.000 claims abstract description 50
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 23
- 238000005516 engineering process Methods 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 14
- 230000008021 deposition Effects 0.000 claims abstract description 11
- 238000001039 wet etching Methods 0.000 claims abstract description 9
- 238000001020 plasma etching Methods 0.000 claims abstract description 8
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000003595 mist Substances 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 35
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000000427 thin-film deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Inorganic Chemistry (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种小尺寸图形的制备方法，包括首先采用薄膜沉积工艺和刻蚀工艺形成大尺寸图形和第一小尺寸图形；然后，在第一小尺寸图形的基础上，再次采用薄膜沉积工艺和刻蚀工艺形成第二小尺寸图形，形成第二小尺寸图形包括：在晶圆表面沉积一层氮化硅层；采用等离子体刻蚀工艺，刻蚀去除掉氧化硅侧墙顶部和底部的氮化硅层，在氧化硅侧墙的侧壁形成氮化硅侧墙；采用湿法刻蚀工艺，去除氧化硅侧墙，从而形成第二小尺寸图形。这样，由于采用了两次自对准工艺，从而实现了相比于传统小尺寸图形的尺寸更小的图形，提高了器件集成度，并且扩大了工艺窗口，降低了工艺难度。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种小尺寸图形的制作方法。
背景技术
随着工艺尺寸不断缩小，特别是20nm及其以下，由于栅极宽度进一步减小，对光刻机的能力以及光刻工艺的要求越来越高。依据摩尔定律，为了进一步降低器件关键尺寸，提高其集成度，业界出现各种用于制作小尺寸图形的方法。
通常情况下，请参阅图1，图1为传统的小尺寸图形的制作方法的流程示意图，其包括以下步骤：
步骤L01：依次在晶圆表面沉积多晶硅层、无定形碳膜、硬质掩膜层、底部抗反射层和光刻胶；
步骤L02：采用光刻和等离子体刻蚀工艺，依次刻蚀光刻胶、底部抗反射层、硬质掩膜层和无定形碳膜，在无定形碳膜中形成大尺寸图形；这里，包括有去除底部抗反射层、光刻胶或硬质掩膜层。
步骤L03：在无定形碳膜表面和晶圆表面沉积一层氧化硅层；
步骤L04：采用等离子体刻蚀工艺，刻蚀氧化硅层，形成氧化硅侧墙；
步骤L05：去除无定形碳膜，从而小尺寸图形。
上述为当前最流行的自对准双层图形（SADP）工艺。根据最初100纳米pitch，经过一次SADP可在50纳米Pitch里面形成25纳米线宽图形。
然而，在实际刻蚀工艺中，20nm及其以下技术中出现光刻能力不足以及工艺窗口较小的问题，因此，急需研究一种提高光刻工艺窗口、降低关键尺寸的方法，从而大幅度提高器件的集成度。
发明内容
为了克服上述问题，本发明旨在提供一种小尺寸图形的制作方法，从而实现10nm以下的线宽尺寸。
本发明的一种小尺寸图形的制作方法，包括：
步骤S01：依次在晶圆表面沉积多晶硅层、无定形碳膜、硬质掩膜层、底部抗反射层和光刻胶；
步骤S02：采用光刻和等离子体刻蚀工艺，依次刻蚀所述光刻胶、所述底部抗反射层、所述硬质掩膜层和所述无定形碳膜，在所述无定形碳膜中形成大尺寸图形；
步骤S03：在所述无定形碳膜表面和所述晶圆表面沉积一层氧化硅层；
步骤S04：采用等离子体刻蚀工艺，刻蚀掉所述无定形碳膜顶部和底部的所述氧化硅层，形成氧化硅侧墙；
步骤S05：去除所述无定形碳膜，从而形成第一小尺寸图形；
步骤S06：在所述晶圆表面沉积一层氮化硅层；
步骤S07：采用等离子体刻蚀工艺，刻蚀去除掉所述氧化硅侧墙顶部和底部的所述氮化硅层，在所述氧化硅侧墙的侧壁形成氮化硅侧墙；
步骤S08：采用湿法刻蚀工艺，去除所述氧化硅侧墙，从而形成第二小尺寸图形。
优选地，所述步骤S06中，采用原子层沉积方法沉积所述氮化硅层。
优选地，所述氮化硅层的厚度小于10nm。
优选地，所述步骤S07中，所采用的反应压强为5-15mTorr，所采用的反应温度为30-60℃，所采用的刻蚀时间为10-30秒，所采用的上电极射频功率为500-1000瓦特。
优选地，所采用的刻蚀气体为含氟气体。
优选地，所述含氟气体为包含CF4、CHF3和CH2F2的混合气体。
优选地，所述含氟气体中，所述CF4的流量为50-100sccm，所述CHF3的流量为10-30sccm，所述CH2F2的流量为10-30sccm。
优选地，所述步骤S08中，所采用的湿法刻蚀药液为氢氟酸和水的混合溶液。
优选地，所述步骤S08中，所述氢氟酸溶液中，H2O与49%的HF的比例为100:1至300:1。
优选地，采用含有SO2和O2的刻蚀气体刻蚀所述无定形碳膜。
本发明的一种小尺寸图形的制作方法，通过采用两次自对准工艺形成双层图形来实现小尺寸图形结构，通过综合采用薄膜沉积和干法刻蚀技术，首先形成大尺寸图形；然后，在大尺寸图形的基础上，采用薄膜沉积和干法刻蚀技术，形成第一小尺寸图形；最后，沉积小于10nm的氮化硅薄膜，再经刻蚀形成氮化硅侧墙，接着采用湿法刻蚀技术，去除氧化硅侧墙，从而形成第二小尺寸图形，也即是本发明中所要制作的小尺寸图形，所制作的小尺寸图形的尺寸小于10nm，从而增大了工艺窗口，有效减小了传统工艺中的小尺寸图形的线宽，提高了器件集成度。
附图说明
图1为传统的小尺寸图形的制作方法的流程示意图
图2为本发明的一个较佳实施例的小尺寸图形的制作方法的流程示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下将结合具体实施例和附图2对本发明的小尺寸图形的制作方法作进一步详细说明。图2为本发明的一个较佳实施例的小尺寸图形的制作方法的流程示意图。
请参阅图2，本发明的本实施例的小尺寸图形的制作方法，包括以下步骤：
步骤S01：依次在晶圆表面沉积多晶硅层、无定形碳膜、硬质掩膜层、底部抗反射层和光刻胶；
具体的，本实施例中，可以但不限于采用化学气相沉积法来沉积多晶硅层、无定形碳膜和硬质掩膜层，底部抗反射层和光刻胶的沉积可以但不限于采用物理方法，比如旋涂等工艺，本发明对此不作任何限制。本实施例中，硬掩膜层的材料可以但不限于为SiOC材料。
步骤S02：采用光刻和等离子体刻蚀工艺，依次刻蚀光刻胶、底部抗反射层、硬质掩膜层和无定形碳膜，在无定形碳膜中形成大尺寸图形；
具体的，本实施例中，该步骤可以包括以下过程：
第一过程：采用光刻工艺，对光刻胶进行曝光，从而图案化该光刻胶；
第二过程：以图案化的光刻胶为掩膜，采用等离子体干法刻蚀工艺，刻蚀底部抗反射层；这里，可以采用Cl2、HBr、O2、CF4等刻蚀气体对底部抗反射层进行刻蚀，该刻蚀过程停止在硬掩膜层上；
第三过程：采用等离子体干法刻蚀工艺刻蚀硬质掩膜层；这里，所采用的刻蚀气体可以但不限于为CF4、CH2F2的混合气体，该刻蚀过程停止在无定形碳膜上；需要说明的是，在刻蚀硬质掩膜层的过程中，光刻胶或底部抗反射层也同时受到刻蚀，在刻蚀硬质掩膜层的过程停止后，光刻胶或底部抗反射层可能会被刻蚀掉；如果光刻胶或底部抗反射层未被全部刻蚀掉，则在后续刻蚀无定形碳膜的时候可能被全部刻蚀掉；如果在无定形碳膜刻蚀后仍未刻蚀掉，则在无定形碳膜刻蚀之后，对光刻胶或底部抗反射层进行刻蚀；
第四过程：采用等离子体干法刻蚀工艺刻蚀无定形碳膜，在无定形碳膜中形成大尺寸图形；这里，所采用的刻蚀气体可以但不限于为SO2和O2的混合气体。需要说明的是，在刻蚀无定形碳膜的过程中，硬质掩膜层可能也同时受到刻蚀，在刻蚀无定形碳膜的过程停止后，其上的硬质掩膜层可能会去除掉，也可能未被去除掉，因此需要去除无定形碳膜上的硬质掩膜层才能进行后续工艺，本实施例中，可以但不限于采用等离子体干法刻蚀工艺，利用包含有CF4、CH2F2的刻蚀气体对硬质掩膜层进行刻蚀，从而去除掉硬质掩膜层。
步骤S03：在无定形碳膜表面和晶圆表面沉积一层氧化硅层；
具体的，本实施例中，可以采用原子层沉积方法形成氧化硅层，氧化硅层的厚度可以小于20nm。
步骤S04：采用等离子体刻蚀工艺，刻蚀掉无定形碳膜顶部和底部的氧化硅层，刻蚀氧化硅层，形成氧化硅侧墙；
具体的，本实施例中，可以但不限于采用含有C4F8和O2的混合气体作为刻蚀气体刻蚀掉无定形碳膜顶部和底部的氧化硅层，从而在无定形碳膜的侧壁形成氧化硅侧墙。
步骤S05：去除无定形碳膜，从而形成第一小尺寸图形；
具体的，本实施例中，可以采用含有SO2和O2的混合气体作为刻蚀气体刻蚀去除掉无定形碳膜；此处，所选择的刻蚀气体对无定形碳膜和氧化硅的选择比应该较高，从而在刻蚀无定形碳膜的时候，氧化硅侧墙不被刻蚀掉。
需要说明的是，这里的第一小尺寸图形的尺寸大于第二小尺寸图形的尺寸，例如，氧化硅层的厚度为20nm，则第一小尺寸图形的尺寸为20nm，而第二小尺寸图形的尺寸就小于20nm，例如可以为10nm。
步骤S06：在晶圆表面沉积一层氮化硅层；
具体的，本实施例中，为了实现更小的线宽和图形尺寸，可以采用原子层沉积方法形成氮化硅层，本实施例中，氮化硅层的厚度小于10nm。
步骤S07：采用等离子体刻蚀工艺，刻蚀氧化硅侧墙顶部和底部的氮化硅层，在氧化硅侧墙的侧壁形成氮化硅侧墙；
具体的，本实施例中，所采用的刻蚀气体为含氟气体，可以为包含CF4、CHF3和CH2F2的混合气体，其中，CF4的流量为50-100sccm，CHF3的流量为10-30sccm，CH2F2的流量为10-30sccm，但这不用于限制本发明的范围。
本实施例中，所采用的刻蚀工艺参数可以但不限于如下范围：所采用的反应压强为5-15mTorr，所采用的反应温度为30-60℃，所采用的刻蚀时间为10-30秒，所采用的上电极射频功率为500-1000瓦特。
步骤S08：采用湿法刻蚀工艺，去除氧化硅侧墙，从而形成第二小尺寸图形。
这里，本发明中，应当采用对氮化硅和多晶硅的选择刻蚀比高的药液进行湿法刻蚀，这样，在去除氧化硅侧墙的同时保护氮化硅侧墙不被刻蚀掉。具体的，在本实施例中，所采用的湿法刻蚀药液为氢氟酸溶液，较佳的，氢氟酸溶液中，H2O与49%的HF的比例可以为100:1至300:1。
这样，所形成的第二小尺寸图形的尺寸为氮化硅薄膜的厚度，该尺寸小于10nm，从而相对于传统方法制备的小尺寸图形的尺寸大大缩小；并且该方法在制备过程中，避免了直接进行小尺寸图形的刻蚀，扩大了工艺窗口。
综上所述，本发明的小尺寸图形的制作方法，通过采用两次自对准工艺，首先形成大尺寸图形，再形成第一小尺寸图形，在第一小尺寸图形的基础上，进一步采用薄膜沉积和刻蚀工艺，形成比第一小尺寸图形的尺寸更小的第二小尺寸图形，从而实现了比传统小尺寸图形尺寸更小的图形，缩小了线宽和关键尺寸结构，提高了器件的集成度；并扩大了工艺窗口，降低了工艺难度。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。
Claims (10)
1.一种小尺寸图形的制作方法，其特征在于，包括：
步骤S01：依次在晶圆表面沉积多晶硅层、无定形碳膜、硬质掩膜层、底部抗反射层和光刻胶；
步骤S02：采用光刻和等离子体刻蚀工艺，依次刻蚀所述光刻胶、所述底部抗反射层、所述硬质掩膜层和所述无定形碳膜，在所述无定形碳膜中形成大尺寸图形；
步骤S03：在所述无定形碳膜表面和所述晶圆表面沉积一层氧化硅层；
步骤S04：采用等离子体刻蚀工艺，刻蚀掉所述无定形碳膜顶部和底部的所述氧化硅层，形成氧化硅侧墙；
步骤S05：去除所述无定形碳膜，从而形成第一小尺寸图形；
步骤S06：在所述晶圆表面沉积一层氮化硅层；
步骤S07：采用等离子体刻蚀工艺，刻蚀去除掉所述氧化硅侧墙顶部和底部的所述氮化硅层，在所述氧化硅侧墙的侧壁形成氮化硅侧墙；
步骤S08：采用湿法刻蚀工艺，去除所述氧化硅侧墙，从而形成第二小尺寸图形。
2.根据权利要求1所述的小尺寸图形的制作方法，其特征在于，所述步骤S06中，采用原子层沉积方法沉积所述氮化硅层。
3.根据权利要求1所述的小尺寸图形的制作方法，其特征在于，所述氮化硅层的厚度小于10nm。
4.根据权利要求1所述的小尺寸图形的制作方法，其特征在于，所述步骤S07中，所采用的反应压强为5-15mTorr，所采用的反应温度为30-60℃，所采用的刻蚀时间为10-30秒，所采用的上电极射频功率为500-1000瓦特。
5.根据权利要求1所述的小尺寸图形的制作方法，其特征在于，所采用的刻蚀气体为含氟气体。
6.根据权利要求5所述的小尺寸图形的制作方法，其特征在于，所述含氟气体为包含CF4、CHF3和CH2F2的混合气体。
7.根据权利要求6所述的小尺寸图形的制作方法，其特征在于，所述含氟气体中，所述CF4的流量为50-100sccm，所述CHF3的流量为10-30sccm，所述CH2F2的流量为10-30sccm。
8.根据权利要求1所述的小尺寸图形的制作方法，其特征在于，所述步骤S08中，所采用的湿法刻蚀药液为氢氟酸溶液。
9.根据权利要求8所述的小尺寸图形的制作方法，其特征在于，所述步骤S08中，所述氢氟酸溶液中，H2O与49%的HF的比例为100:1至300:1。
10.根据权利要求1所述的小尺寸图形的制作方法，其特征在于，采用含有SO2和O2的刻蚀气体刻蚀所述无定形碳膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410161249.0A CN103903972A (zh) | 2014-04-22 | 2014-04-22 | 一种小尺寸图形的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410161249.0A CN103903972A (zh) | 2014-04-22 | 2014-04-22 | 一种小尺寸图形的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103903972A true CN103903972A (zh) | 2014-07-02 |
Family
ID=50995238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410161249.0A Pending CN103903972A (zh) | 2014-04-22 | 2014-04-22 | 一种小尺寸图形的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103903972A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105278233A (zh) * | 2015-11-06 | 2016-01-27 | 武汉新芯集成电路制造有限公司 | 一种双重曝光工艺 |
| JP2023550842A (ja) * | 2020-12-17 | 2023-12-05 | 北京北方華創微電子装備有限公司 | メタルハードマスクのエッチング方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080254627A1 (en) * | 2005-06-09 | 2008-10-16 | Micron Technology, Inc. | Method for adjusting feature size and position |
| CN101542685A (zh) * | 2006-11-29 | 2009-09-23 | 美光科技公司 | 减小半导体装置的临界尺寸的方法和具有减小的临界尺寸的部分制造的半导体装置 |
| CN102299100A (zh) * | 2010-06-23 | 2011-12-28 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的制作方法 |
| CN102646585A (zh) * | 2011-02-17 | 2012-08-22 | 朗姆研究公司 | 对伪硬掩膜的扭曲控制 |
| CN102738339A (zh) * | 2012-07-04 | 2012-10-17 | 杭州士兰明芯科技有限公司 | 具有图形化结构的铌酸锂衬底及其制造方法 |
| CN102969232A (zh) * | 2011-09-01 | 2013-03-13 | 中国科学院微电子研究所 | 后栅工艺中假栅的制造方法 |
| CN103531476A (zh) * | 2012-07-03 | 2014-01-22 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN103681293A (zh) * | 2012-09-10 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形化方法 |
-
2014
- 2014-04-22 CN CN201410161249.0A patent/CN103903972A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080254627A1 (en) * | 2005-06-09 | 2008-10-16 | Micron Technology, Inc. | Method for adjusting feature size and position |
| CN101542685A (zh) * | 2006-11-29 | 2009-09-23 | 美光科技公司 | 减小半导体装置的临界尺寸的方法和具有减小的临界尺寸的部分制造的半导体装置 |
| CN102299100A (zh) * | 2010-06-23 | 2011-12-28 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的制作方法 |
| CN102646585A (zh) * | 2011-02-17 | 2012-08-22 | 朗姆研究公司 | 对伪硬掩膜的扭曲控制 |
| CN102969232A (zh) * | 2011-09-01 | 2013-03-13 | 中国科学院微电子研究所 | 后栅工艺中假栅的制造方法 |
| CN103531476A (zh) * | 2012-07-03 | 2014-01-22 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN102738339A (zh) * | 2012-07-04 | 2012-10-17 | 杭州士兰明芯科技有限公司 | 具有图形化结构的铌酸锂衬底及其制造方法 |
| CN103681293A (zh) * | 2012-09-10 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形化方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105278233A (zh) * | 2015-11-06 | 2016-01-27 | 武汉新芯集成电路制造有限公司 | 一种双重曝光工艺 |
| JP2023550842A (ja) * | 2020-12-17 | 2023-12-05 | 北京北方華創微電子装備有限公司 | メタルハードマスクのエッチング方法 |
| JP7576176B2 (ja) | 2020-12-17 | 2024-10-30 | 北京北方華創微電子装備有限公司 | メタルハードマスクのエッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108321079B (zh) | 半导体结构及其形成方法 | |
| CN104701158B (zh) | 自对准双重图形的形成方法 | |
| CN104900495B (zh) | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 | |
| US9589800B2 (en) | Method for integrated circuit patterning | |
| JP2009540539A (ja) | Ｓｉに直角切断を作り出すために適したウェットエッチング、およびその結果得られる構造 | |
| US20140308806A1 (en) | Tapered fin field effect transistor | |
| CN102473635A (zh) | 半导体装置的制造方法 | |
| TW201543564A (zh) | 半導體製程 | |
| CN103578931A (zh) | 多重图形化的掩膜层及其形成方法 | |
| CN108574010A (zh) | 半导体结构及其形成方法 | |
| CN103972076A (zh) | 一种自对准双层图形的形成方法 | |
| CN103928304B (zh) | 一种多晶硅上小尺寸图形结构的制备方法 | |
| WO2018064984A1 (zh) | 去除晶片上的二氧化硅的方法及集成电路制造工艺 | |
| CN103972058A (zh) | 自对准双层图形半导体结构的制作方法 | |
| CN103903972A (zh) | 一种小尺寸图形的制作方法 | |
| CN100517576C (zh) | 半导体器件的制造方法 | |
| CN109003894A (zh) | 一种改善双重图形刻蚀芯模顶端圆角的工艺方法 | |
| CN106298507B (zh) | 图案化方法 | |
| CN103928313B (zh) | 一种小尺寸图形的制作方法 | |
| CN103996603A (zh) | 自对准双层图形半导体结构的制作方法 | |
| CN103928314B (zh) | 一种底部无负载的自对准双层图形的制作方法 | |
| CN104425223B (zh) | 图形化方法 | |
| CN106298494B (zh) | 一种多晶硅刻蚀方法 | |
| CN108695152B (zh) | 一种半导体器件的制造方法 | |
| CN104900514B (zh) | 侧墙的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140702 |