[go: up one dir, main page]

CN103813975B - 具有凹部及电子组件的背板 - Google Patents

具有凹部及电子组件的背板 Download PDF

Info

Publication number
CN103813975B
CN103813975B CN201280043784.5A CN201280043784A CN103813975B CN 103813975 B CN103813975 B CN 103813975B CN 201280043784 A CN201280043784 A CN 201280043784A CN 103813975 B CN103813975 B CN 103813975B
Authority
CN
China
Prior art keywords
substrate
display
electronic
liner
backboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280043784.5A
Other languages
English (en)
Other versions
CN103813975A (zh
Inventor
拉温德拉·V·社诺伊
马克·莫里斯·米尼亚尔
马尼什·科塔里
克拉伦斯·徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nujira Ltd
Original Assignee
Qualcomm MEMS Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm MEMS Technologies Inc filed Critical Qualcomm MEMS Technologies Inc
Publication of CN103813975A publication Critical patent/CN103813975A/zh
Application granted granted Critical
Publication of CN103813975B publication Critical patent/CN103813975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Micromachines (AREA)

Abstract

本发明提供用于制造具有安装于显示装置封装内的电子组件的显示装置的系统、方法及设备。在一个方面中，所述电子组件通过在密封件下方延展的衬垫连接到所述显示装置的外部，所述密封件将所述显示装置的衬底与背板固持在一起。在另一方面中，所述电子组件还连接到所述显示装置内的机电装置，以及连接到在所述显示装置外部的衬垫。

Description

具有凹部及电子组件的背板
技术领域
本发明涉及用于机电系统的封装。更特定来说，本发明涉及用于制造双衬底封装装置的系统及方法。
背景技术
机电系统(EMS)包含具有电及机械元件、激活器、换能器、传感器、光学组件(例如，镜)及电子器件的装置。可以多种尺寸制造机电系统，包含但不限于微米尺寸及纳米尺寸。举例来说，微机电系统(MEMS)装置可包含具有介于从大约一微米到数百微米或更大的范围内的大小的结构。纳米机电系统(NEMS)装置可包含具有小于一微米的大小(举例来说，包含小于数百纳米的大小)的结构。可使用沉积、蚀刻、光刻及/或蚀刻掉衬底及/或所沉积材料层的部分或添加层以形成电装置及机电装置的其它微机械加工工艺形成机电元件。
一种类型的EMS装置为干涉式调制器(IMOD)。如本文中所用，术语干涉式调制器或干涉式光调制器是指使用光学干涉原理选择性地吸收及/或反射光的装置。在一些实施方案中，干涉式调制器可包含一对导电板，所述对导电板中的一者或两者可为全部或部分透明的及/或反射的且能够在施加适当电信号时相对运动。在实施方案中，一个板可包含沉积于衬底上的固定层且另一板可包含通过气隙与所述固定层分离的反射膜。一个板相对于另一板的位置可改变入射于干涉式调制器上的光的光学干涉。干涉式调制器装置具有广泛的应用，且预期用于改进现有产品及形成新产品，尤其是具有显示能力的那些产品。
发明内容
本发明的系统、方法及装置各自具有数个创新性方面，所述方面中的单个方面均不单独地决定本文中所揭示的所要属性。
本发明中所描述的标的物的一个创新性方面可在一种电子装置中实施，所述电子装置包含：背板，其具有凹部；及至少一个电子组件，其安装于所述凹部中且与从所述电子组件延伸到所述背板上的一个或一个以上导电衬垫的一个或一个以上上部电迹线电连通。所述电子装置还包含：衬底，其具有一个或一个以上机电装置；及密封件，其经配置以外接所述一个或一个以上机电装置。所述密封件进一步经配置以将所述背板与所述衬底彼此粘附且提供经密封区域。在此方面中，所述电子装置还包含在所述经密封区域内侧的一个或一个以上连接衬垫及在所述经密封区域外侧的一个或一个以上衬垫，其中所述经密封区域内侧的一个或一个以上连接衬垫中的至少一者具有与所述背板上的一个或一个以上导电衬垫及所述经密封区域外侧的一个或一个以上衬垫的电连接。
在所述电子装置的一个方面中，所述经密封区域外侧的一个或一个以上衬垫与所述一个或一个以上连接衬垫之间的电连接在密封件下面通过。在另一方面中，所述经密封区域外侧的一个或一个以上衬垫与所述一个或一个以上连接衬垫之间的电连接集成到所述衬底中。在另一方面中，所述电子装置进一步包含第二电子组件，其安装于所述凹部中且电耦合到所述至少一个电子组件。在另一方面中，所述背板为玻璃。在另一方面中，所述密封件包含金属到金属密封件或环氧树脂密封件。在另一方面中，所述衬底具有一个或一个以上第二连接衬垫，其提供从所述至少一个电子组件到所述机电装置的电连接。在另一方面中，所述机电装置为为干涉式调制器装置。在另一方面中，在所述密封区域外侧的一个或一个以上衬垫可包含至少一个或一个以上柔性衬垫。
在又一方面中，所述电子装置进一步包含处理器，其经配置以与显示器通信且处理图像数据。在另一方面中，所述至少一个电子组件经配置以将至少一个信号发送到所述显示器。在一方面中，所述电子装置包含控制器，其经配置以将所述图像数据的至少一部分发送到所述至少一个电子组件。在一方面中，所述电子装置包含图像源模块，其经配置以将图像数据发送到处理器，所述图像源模块包含接收器、收发器及发射器中的至少一者。在一个方面中，所述至少一个电子组件包含所述接收器、收发器及发射器中的一者或一者以上。
本发明中所描述的标的物的另一创新性方面可实施为一种制造显示装置的方法，所述方法包含：向背板中蚀刻凹部；将导电籽晶层沉积于所述背板上，施加抗蚀剂图案，蚀刻所述导电籽晶层且从所述背板剥除抗蚀剂图案；电镀经蚀刻背板图案以形成从所述经蚀刻凹部内的集成电路安装衬垫到所述经蚀刻凹部外侧的导电衬垫的电迹线；及将一个或一个以上集成电路安装到所述背板上的安装衬垫。在一个方面中，蚀刻凹部包含向玻璃背板中蚀刻凹部。在另一方面中，沉积所述导电籽晶层包含沉积铝层。在一方面中，沉积所述导电籽晶层包含胶体金属气溶胶、喷射施配膏、溅镀沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)及蒸镀中的一者或一者以上。在一个方面中，电镀所述经蚀刻背板包含无电极电镀。在又一方面中，将一个或一个以上电组件安装于凹部内包含安装显示驱动器电路。
本发明中所描述的标的物的又一创新性方面可实施为一种制造显示装置的方法，所述方法包含：提供具有凹部及一个或一个以上电迹线的背板，所述电迹线从所述凹部中的电组件安装衬垫延展到所述背板上的一个或一个以上导电衬垫；及将至少一个电组件安装到所述安装衬垫上。所述方法进一步包含：提供具有机电装置、一个或一个以上连接衬垫及一个或一个以上外部衬垫的衬底，其中所述一个或一个以上连接衬垫电连接到所述外部衬垫且将所述衬底密封到所述背板以形成其中所述一个或一个以上导电衬垫电连接到所述一个或一个以上连接衬垫的封装，且其中所述机电装置及所述连接衬垫中的至少一者在密封件内部且所述外部衬垫在所述密封件外部。
在所述方法的一个方面中，提供所述凹入背板包含在所述背板上形成所述一个或一个以上电迹线。在所述方法的一个方面中，提供具有机电装置的衬底包含提供具有干涉式调制器装置的衬底。在所述方法的另一方面中，安装所述至少一个电组件包含安装显示驱动器电路。在所述方法的一些方面中，所述衬垫通过可集成到所述衬底中的电迹线而电连接到所述一个或一个以上连接衬垫。在所述方法的一个方面中，提供具有一个或一个以上衬垫的衬底包含提供具有一个或一个以上柔性衬垫的衬底。
本发明中所描述的标的物的另一创新性方面可实施于一种具有背板的电子显示装置中，所述背板具有凹部。在此方面中，所述电子显示装置还包含安装于所述凹部中的至少一个电组件，所述至少一个电组件与从集成电组件延伸到所述背板上的一个或一个以上导电衬垫的一个或一个以上上部电迹线电连通。所述电子装置还包含具有一个或一个以上机电装置的衬底及经配置以外接所述一个或一个以上机电装置及将背板与衬底彼此粘附且提供经密封区域的用于密封的装置。另外，所述电子装置具有在所述经密封区域外侧的一个或一个以上衬垫及用于将所述背板上的一个或一个以上导电衬垫电连接到密封件外侧的一个或一个以上衬垫的装置。在一个方面中，所述用于电连接的装置为导电迹线。在另一方面中，所述导电迹线在密封件下面延展。在一方面中，所述导电迹线集成到衬底中。
在一个方面中，凹入背板附接到衬底。所述凹入背板充当一个或一个以上无源装置的衬底。装置附接于背板上的凹部内侧且电连接到两个或两个以上引线。所述两个或两个以上引线中的至少一者电连接到所述一个或一个以上无源装置，且所述两个或两个以上引线中的至少一者电连接到所述衬底上的连接衬垫。在所述电子显示装置的一个方面中，所述衬底为印刷电路板。在所述装置的一个方面中，所述凹入背板由玻璃形成。在所述装置的一个方面中，附接到所述背板的装置为专用电组件、收发器、电力管理电组件及微机电系统中的至少一者。在一个方面中，所述一个或一个以上无源元件包含电容器、电感器、电阻器及共振器中的一者或一者以上。
在随附图式及以下描述中阐明本说明书中所描述的标的物的一个或一个以上实施方案的细节。虽然本发明中所提供的实例主要就基于机电系统(EMS)及微机电系统(MEMS)的显示器来描述，但本文中所提供的概念可适用于其它类型的显示器，例如液晶显示器、有机发光二极管(“OLED”)显示器及场发射显示器。根据所述描述、图式及权利要求书将明了其它特征、方面及优点。注意，以下各图的相对尺寸可能并未按比例绘制。
附图说明
图1A及1B展示描绘呈两个不同状态的干涉式调制器(IMOD)显示装置的像素的等角视图的实例。
图2展示图解说明光学MEMS显示装置的驱动电路阵列的示意性电路图的实例。
图3是图解说明图2的驱动电路及相关联显示元件的结构的一个实施方案的示意性部分横截面的实例。
图4是光学MEMS显示装置的示意性部分分解透视图的实例，所述光学MEMS显示装置具有干涉式调制器阵列及具有嵌入电路的背板。
图5A及5B是包含背板及衬底的装置的实例的透视图。
图6是具有背部玻璃互连件的装置的经组装实例性实施方案的横截面视图，其中所述玻璃上具有集成式无源元件。
图7展示根据一些实施方案用于背部玻璃覆盖层金属化工艺的实例性工艺流程图。
图8A到8C展示实例性背板及背板结合工艺。
图9A到9C展示具有背板的印刷电路板衬底的实例。
图10A及10B展示图解说明包含多个干涉式调制器的显示装置的系统框图的实例。
图11是根据一个实施方案的图10A及10B的电子装置的示意性分解透视图的实例。
在各个图式中，相似的参考编号及标示指示相似的元件。
具体实施方式
以下描述针对于用于描述本发明的创新性方面的目的的某些实施方案。然而，所属领域的技术人员将容易认识到，可以大量不同方式应用本文中的教示。所描述的实施方案可在可经配置以显示图像(无论是处于运动(例如，视频)还是静止的(例如，静止图像)，且无论是文本、图形的还是图片的)的任何装置或系统中实施。更特定来说，本发明预期所描述的实施方案可包含于多种电子装置中或可与所述电子装置相关联，所述电子装置例如(但不限于)：移动电话、具有多媒体因特网能力的蜂窝式电话、移动电视接收器、无线装置、智能电话、装置、个人数据助理(PDA)、无线电子邮件接收器、手持式或便携式计算机、上网本、笔记本计算机、智能本、平板计算机、打印机、复印机、扫瞄仪、传真装置、GPS接收器/导航器、相机、MP3播放器、摄录像机、游戏控制台、手表、钟表、计算器、电视监视器、平板显示器、电子阅读装置(即，电子阅读器)、计算机监视器、汽车显示器(包含里程表显示器及速度计显示器等)、驾驶舱控制件及/或显示器、相机视图显示器(例如，车辆的后视相机的显示器)、电子照片、电子告示牌或标牌、投影仪、建筑结构、微波炉、冰箱、立体声系统、盒式录音机或播放器、DVD播放器、CD播放器、VCR、无线电设备、便携式存储器芯片、洗衣机、干衣机、洗衣机/干衣机、停车计时器、封装(例如在机电系统(EMS)、微机电系统(MEMS)及非MEMS应用中)、美学结构(例如，一件珠宝上的图像显示器)及多种EMS装置。本文中的教示还可用于非显示应用中，例如(但不限于)：电子切换装置、射频滤波器、传感器、加速计、陀螺仪、运动感测装置、磁力计、消费型电子器件的惯性组件、消费型电子产品的部件、变容二极管、液晶装置、电泳装置、驱动方案、制造工艺及电子测试设备。因此，所述教示并不打算限于仅描绘于各图中的实施方案，而是具有所属领域的技术人员将容易明了的宽广适用性。
本文中所揭示的系统及方法大体来说适用于将内部集成电路连接到内部及外部装置的机电系统(EMS)装置。举例来说，一个方面涉及制造例如IMOD显示器的显示装置，所述显示装置在背板的内部表面上的凹部内具有内部集成电路。为了将内部集成电路连接到在显示装置外部的装置，电连接迹线从内部集成电路延展到背板上的外围部分。那些外围位置与下部衬底上的连接衬垫对准，使得在组装显示装置时，背板上的外围位置实现与下部衬底上的对应连接衬垫的连接。此配置允许来自内部集成电路的信号被路由到下部衬底上的连接。一旦实现到下部衬底的连接，便可将其路由到显示装置，例如干涉式调制器阵列。
或者，所述连接可通过连接到在外接内部显示装置的密封环下面或邻近于所述密封环延展的衬垫而被路由到在显示封装外部的装置，因此提供用于将背板上的导电衬垫电连接到在密封件外部的衬垫的装置。在一些实施方案中，显示装置制作有环绕显示器凹部中所含有的组件的密封环。因此，所述衬垫可经配置以在此密封环下方延展，以便提供到外部环境的信号迹线，但仍维持显示封装内的气密式或半气密式密封。所属领域的技术人员将容易了解，本文中所揭示的技术可适用于其中结合衬底以形成单元的除显示器之外的封装。
本发明中所描述的标的物的特定实施方案可经实施以实现以下潜在优点中的一者或一者以上。由于驱动器电路在显示封装内部，因此装置的边界在每一侧上可小于1毫米厚。此外，由于迹线形成于背板的凹部上，因此实现了数个额外优点。举例来说，使用凹部作为安装位点增加将集成电路包含到封装中的可用区域。凹部中的集成电路可通过在一侧上横越密封环而连接到在封装外侧的元件。由于装置可在一侧上横越密封件，因此可(举例来说)通过在密封环下方横越而优化此连接。使用在密封环下方通过的导电通孔将封装内侧的电路连接到外部连接衬垫可为封装提供更可靠的密封。另外，此在封装的四个侧中的三个侧上提供窄的密封宽度(例如小于1毫米)。
可应用所描述的实施方案的适合EMS或MEMS装置的实例为反射式显示装置。反射式显示装置可并入有用以使用光学干涉原理选择性地吸收及/或反射入射于其上的光的干涉式调制器(IMOD)。IMOD可包含吸收体、可相对于所述吸收体移动的反射体及界定于所述吸收体与所述反射体之间的光学共振腔。所述反射体可移动到两个或两个以上不同位置，此可改变光学共振腔的大小且借此影响所述干涉式调制器的反射比。IMOD的反射光谱可形成可跨越可见波长移位以产生不同色彩的相当宽的光谱带。可通过改变光学共振腔的厚度(即，通过改变反射体的位置)来调整所述光谱带的位置。
图1A及1B展示描绘呈两个不同状态的干涉式调制器(IMOD)显示装置的像素的等角视图的实例。所述IMOD显示装置包含一个或一个以上干涉式MEMS显示元件。在这些装置中，MEMS显示元件的像素可处于亮或暗状态。在亮(“松弛”、“打开”或“接通”)状态中，所述显示元件将入射可见光的一大部分反射到(例如)用户。相反地，在暗(“激活”、“关闭”或“关断”)状态中，所述显示元件反射甚少的入射可见光。在一些实施方案中，可反转接通与关断状态的光反射性质。MEMS像素可经配置以主要在特定波长下反射，从而允许除黑色及白色以外还进行彩色显示。
IMOD显示装置可包含IMOD行/列阵列。每一IMOD可包含一对反射层，即，可移动反射层及固定部分反射层，所述对反射层以彼此相距可变且可控的距离进行定位以形成气隙(还称作光学间隙或腔)。所述可移动反射层可在至少两个位置之间移动。在第一位置(即，松弛位置)中，可移动反射层可定位于距固定部分反射层相对大的距离处。在第二位置(即，激活位置)中，可移动反射层可更靠近于部分反射层而定位。取决于可移动反射层的位置，从两个层反射的入射光可以相长或相消方式干涉，从而产生每一像素的总体反射或非反射状态。在一些实施方案中，所述IMOD可在未被激活时处于反射状态，从而反射在可见光谱内的光，且可在未被激活时处于暗状态，从而反射在可见范围之外的光(例如，红外光)。然而，在一些其它实施方案中，IMOD可在未被激活时处于暗状态且在被激活时处于反射状态。在一些实施方案中，引入所施加电压可驱动像素改变状态。在一些其它实施方案中，所施加电荷可驱动像素改变状态。
图1A及1B中的所描绘像素描绘IMOD12的两个不同状态。在图1A中的IMOD12中，将可移动反射层14图解说明为处于距包含部分反射层的光学堆叠16预定(例如，经设计)距离处的松弛位置。由于在图1A中未跨越IMOD12施加任何电压，因此可移动反射层14保持处于松弛或激活状态。在图1B中的IMOD12中，将可移动反射层14图解说明为处于激活位置且邻近于或几乎邻近于光学堆叠16。在图1B中跨越IMOD12施加的电压Vactuate足以将可移动反射层14激活到激活位置。
在图1A及1B中，大体图解说明像素12的反射性质，其中箭头13指示入射于像素12上的光且光15从左侧像素12反射。虽然未详细地图解说明，但所属领域的技术人员将理解，入射于像素12上的光13的大部分将穿过透明衬底20朝向光学堆叠16透射。入射于光学堆叠16上的光的一部分将透射穿过光学堆叠16的部分反射层，且一部分将往回反射穿过透明衬底20。光13的透射穿过光学堆叠16的部分将在可移动反射层14处往回朝向(且穿过)透明衬底20反射。从光学堆叠16的部分反射层反射的光与从可移动反射层14反射的光之间的干涉(相长性或相消性)将确定从像素12反射的光15的波长。
光学堆叠16可包含单个层或数个层。所述层可包含电极层、部分反射且部分透射层及透明电介质层中的一者或一者以上。在一些实施方案中，光学堆叠16为导电、部分透明且部分反射的，且可(举例来说)通过将以上层中的一者或一者以上沉积到透明衬底20上来制作。所述电极层可由多种材料形成，例如各种金属，举例来说，氧化铟锡(ITO)。所述部分反射层可由多种部分反射的材料形成，例如各种金属(例如铬(Cr))、半导体及电介质。所述部分反射层可由一个或一个以上材料层形成，且所述层中的每一者可由单一材料或材料的组合形成。在一些实施方案中，光学堆叠16可包含单个半透明厚度的金属或半导体，其充当光学吸收体及导体两者，同时(举例来说，光学堆叠16或IMOD的其它结构的)不同的更多导电层或部分可用于在IMOD像素之间运送信号。光学堆叠16还可包含覆盖一个或一个以上导电层或导电/吸收层的一个或一个以上绝缘或电介质层。
在一些实施方案中，光学堆叠16或下部电极在每一像素处接地。在一些实施方案中，此可通过将连续光学堆叠16沉积到衬底20上并将连续光学堆叠16的在所沉积层的外围处的至少一部分接地而实现。在一些实施方案中，可将高度导电且反射的材料(例如铝(Al))用于可移动反射层14。可移动反射层14可形成为沉积于柱18及在柱18之间沉积的介入牺牲材料的顶部上的一或若干金属层。当蚀刻掉所述牺牲材料时，可在可移动反射层14与光学堆叠16之间形成经界定间隙19或光学腔。在一些实施方案中，柱18之间的间隔可为约1um到1000um，而间隙19可小于10,000埃
在一些实施方案中，所述IMOD的每一像素(无论是处于激活状态还是松弛状态)基本上均为由固定反射层及移动反射层形成的电容器。当不施加电压时，可移动反射层14保持处于机械松弛状态，如图1A中的像素12所图解说明，其中可移动反射层14与光学堆叠16之间具有间隙19。然而，当向可移动反射层14及光学堆叠16中的至少一者施加电位差(例如，电压)时，在对应像素处形成的电容器变得被充电，且静电力将所述电极拉在一起。如果所施加的电压超过阈值，那么可移动反射层14可变形且移动而接近或抵靠光学堆叠16。光学堆叠16内的电介质层(未展示)可防止短路且控制层14与16之间的分离距离，如图1B中的经激活像素12所图解说明。不管所施加电位差的极性如何，行为均相同。虽然在一些实例中可将阵列中的一系列像素称作“行”或“列”，但所属领域的技术人员将容易理解，将一个方向称作“行”且将另一方向称作“列”是任意的。重申，在一些定向中，可将行视为列，且将列视为行。此外，显示元件可均匀地布置成正交的行与列(“阵列”)，或布置成非线性配置，举例来说，相对于彼此具有某些位置偏移(“镶嵌块”)。术语“阵列”及“镶嵌块”可指代任一配置。因此，虽然将显示器称作包含“阵列”或“镶嵌块”，但在任一实例中，元件本身不需要彼此正交地布置或安置成均匀分布，而是可包含具有不对称形状及不均匀分布元件的布置。
在一些实施方案中，例如在一系列IMOD或一IMOD阵列中，光学堆叠16可用作将共同电压提供到IMOD12的一侧的共同电极。可移动反射层14可形成为布置成(举例来说)矩阵形式的单独板阵列。所述单独板可被供应用于驱动IMOD12的电压信号。
根据上文所陈述的原理操作的干涉式调制器的结构的细节可广泛地变化。举例来说，每一IMOD12的可移动反射层14可仅在拐角处(举例来说，在系链上)附接到支撑件。如图3中所展示，平坦的相对刚性的可移动反射层14可从可由柔性金属形成的可变形层34悬垂。此架构允许用于调制器的机电方面及光学方面的结构设计及材料独立于彼此而选择及起作用。因此，用于可移动反射层14的结构设计及材料可关于光学性质而优化，且用于可变形层34的结构设计及材料可关于所要机械性质而优化。举例来说，可移动反射层14部分可为A1，且可变形层34部分可为镍(Ni)。可变形层34可围绕可变形层34的周界直接或间接地连接到衬底20。这些连接可形成支撑柱18。
在例如图1A及1B中所展示的实施方案的实施方案中，IMOD充当直视装置，其中从透明衬底20的前侧(即，与其上布置有调制器的侧相对的侧)观看图像。在这些实施方案中，可对所述装置的背面部分(即，所述显示装置的在可移动反射层14后面的任一部分，举例来说，包含图3中所图解说明的可变形层34)进行配置及操作而不影响或负面地影响显示装置的图像质量，因为反射层14光学屏蔽所述装置的所述部分。举例来说，在一些实施方案中，可在可移动反射层14后面包含总线结构(未图解说明)，其提供将调制器的光学性质与调制器的机电性质(例如电压寻址及由此寻址产生的移动)分离的能力。
图2展示图解说明光学MEMS显示装置的驱动电路阵列的示意性电路图的实例。驱动电路阵列200可用于实施用于将图像数据提供到显示阵列组合件的显示元件D11到Dmn的有源矩阵寻址方案。
驱动电路阵列200包含数据驱动器210、栅极驱动器220、第一到第m数据线DL1到DLm、第一到第n栅极线GL1到GLn以及开关或切换电路S11到Smn的阵列。数据线DL1到DLm中的每一者从数据驱动器210延伸，且电连接到相应列的开关S11到S1n'S21到S2n'…、Sm1到Smn。栅极线GL1到GLn中的每一者从栅极驱动器220延伸，且电连接到相应行的开关S11到Sm1、S12到Sm2、…、S1n到Smn。开关S11到Smn电耦合于数据线DL1到DLm中的一者与显示元件D11到Dmn中的相应一者之间，且经由栅极线GL1到GLn中的一者从栅极驱动器220接收切换控制信号。开关S11到Smn被图解说明为单个FET晶体管，但可采取多种形式，例如两个晶体管传输栅极(用于沿两个方向的电流流动)或甚至机械MEMS开关。
数据驱动器210可从显示器外部接收图像数据，且可经由数据线DL1到DLm将图像数据以电压信号的形式在逐行基础上提供到开关S11到Smn。栅极驱动器220可通过接通与特定行的显示元件D11到Dm1、D12到Dm2、…、D1n到Dmn相关联的开关S11到Sm1、S12到Sm2、…、S1n到Smn来选择所述选定行的显示元件D11到Dm1、D12到Dm2、…、D1n到Dmn。当接通所述选定行中的开关S11到Sm1、S12到Sm2、…、S1n到Smn时，将来自数据驱动器210的图像数据传递到选定行的显示元件D11到Dm1、D12到Dm2、…、D1n到Dmn。
在操作期间，栅极驱动器220可经由栅极线GL1到GLn中的一者将电压信号提供到选定行中的开关S11到Smn的栅极，借此接通开关S11到Smn。在数据驱动器210将图像数据提供到所有数据线DL1到DLm之后，可接通选定行的开关S11到Smn以将图像数据提供到选定行的显示元件D11到Dm1、D12到Dm2、…、D1n到Dmn，借此显示图像的一部分。举例来说，可将与所述行中将被激活的像素相关联的数据线DL设定到(举例来说)10伏特(可为正的或负的)，且可将与所述行中将被释放的像素相关联的数据线DL设定到(举例来说)0伏特。接着，断言给定行的栅极线GL，从而接通所述行中的开关，且将选定数据线电压施加到所述行的每一像素。此将已施加有10伏特的像素充电及激活，且将已施加有0伏特的像素放电及释放。接着，可关断开关S11到Smn。显示元件D11到Dm1、D12到Dm2、…、D1n到Dmn可保持图像数据，因为当开关关断时经激活像素上的电荷将被保留(通过绝缘体及关断状态开关的某种泄漏除外)。大体来说，此泄漏足够低以将图像数据保留于像素上，直到将另一组数据写入到所述行为止。可对每一随后行重复这些步骤，直到已选择所有行且已将图像数据提供到其为止。在图2的实施方案中，光学堆叠16在每一像素处接地。在一些实施方案中，此可通过将连续光学堆叠16沉积到衬底上并在所沉积层的外围处将整个薄片接地而实现。
图3是图解说明图2的驱动电流及相关联显示元件的结构的一个实施方案的示意性部分横截面的实例。驱动电路阵列200的一部分201包含在第二列及第二行处的开关S22以及相关联显示元件D22。在所图解说明的实施方案中，开关S22包含晶体管80。驱动电路阵列200中的其它开关可具有与开关S22相同的配置，或可(举例来说)通过改变结构、极性或材料而不同地配置。
图3还包含显示阵列组合件110的一部分，以及背板120的一部分。显示阵列组合件110的所述部分包含图2的显示元件D22。显示元件D22包含前衬底20的一部分、形成于前衬底20上的光学堆叠16的一部分、形成于光学堆叠16上的支撑件18、由支撑件18支撑的可移动反射层14(或连接到可变形层34的可移动电极)及将可移动反射层14电连接到背板120的一个或一个以上组件的互连件126。
背板120的所述部分包含图2的第二数据线DL2及开关S22，其嵌入于背板120中。背板120的所述部分还包含至少部分地嵌入于其中的第一互连件128及第二互连件124。第二数据线DL2实质上水平地延伸穿过背板120。开关S22包含晶体管80，其具有源极82、漏极84、在源极82与漏极84之间的沟道86以及上覆于沟道86上的栅极88。晶体管80可为(例如)薄膜晶体管(TFT)或金属氧化物半导体场效应晶体管(MOSFET)。晶体管80的栅极可由垂直于数据线DL2延伸穿过背板120的栅极线GL2形成。第一互连件128将第二数据线DL2电耦合到晶体管80的源极82。
晶体管80通过穿过背板120的一个或一个以上通孔160耦合到显示元件D22。通孔160填充有导电材料以提供显示阵列组合件110的组件(举例来说，显示元件D22)与背板120的组件之间的电连接。在所图解说明的实施方案中，第二互连件124穿过通孔160形成，且将晶体管80的漏极84电耦合到显示阵列组合件110。背板120还可包含将驱动电路阵列200的前述组件电绝缘的一个或一个以上绝缘层129。
将图3的光学堆叠16图解说明为三个层：上文所描述的顶部电介质层、上文也描述的中间部分反射层(例如铬)及包含透明导体(例如氧化铟锡(ITO))的下部层。共同电极由ITO层形成且可在显示器的外围处耦合到接地。在一些实施方案中，光学堆叠16可包含更多或更少的层。举例来说，在一些实施方案中，光学堆叠16可包含覆盖一个或一个以上导电层或组合式导电/吸收层的一个或一个以上绝缘层或电介质层。
图4是光学MEMS显示装置的示意性部分分解透视图的实例，所述光学MEMS显示装置具有干涉式调制器阵列及具有嵌入电路的背板。显示装置30包含显示阵列组合件110及背板120。在一些实施方案中，显示阵列组合件110及背板120可在附接于一起之前单独地预形成。在一些其它实施方案中，可以任何适合方式制作显示装置30，例如通过经由沉积而在显示阵列组合件110上方形成背板120的组件。
显示阵列组合件110可包含前衬底20、光学堆叠16、支撑件18、可移动反射层14及互连件126。背板120可包含至少部分地嵌入于其中的背板组件122，及一个或一个以上背板互连件124。
显示阵列组合件110的光学堆叠16可为覆盖前衬底20的至少阵列区的实质上连续层。光学堆叠16可包含电连接到接地的实质上透明导电层。反射层14可彼此分离且可具有(举例来说)正方形或矩形形状。可移动反射层14可布置成矩阵形式使得可移动反射层14中的每一者可形成显示元件的部分。在图4中所图解说明的实施方案中，可移动反射层14在四个拐角处由支撑件18支撑。
显示阵列组合件110的互连件126中的每一者用于将可移动反射层14中的相应一者电耦合到一个或一个以上背板组件122(举例来说，晶体管及/或其它无源或有源电路元件)。在所图解说明的实施方案中，显示阵列组合件110的互连件126从可移动反射层14延伸且经定位以接触背板互连件124。在另一实施方案中，显示阵列组合件110的互连件126可至少部分地嵌入于支撑件18中，同时通过支撑件18的顶表面暴露。在此实施方案中，背板互连件124可经定位以接触显示阵列组合件110的互连件126的经暴露部分。在又一实施方案中，背板互连件124可从背板120朝向可移动反射层14延伸以便接触可移动反射层14且借此电连接到可移动反射层14。
已将上文所描述的干涉式调制器描述为具有松弛状态及激活状态的双稳态元件。然而，以上及以下描述也可与具有一系列状态的模拟干涉式调制器一起使用。举例来说，模拟干涉式调制器可具有红色状态、绿色状态、蓝色状态、黑色状态及白色状态以及其它色彩状态。因此，单个干涉式调制器可经配置而具有在光谱的宽广范围上具有不同光反射性质的多种状态。
图5A及5B是包含背板及衬底的装置的实例的透视图。在图5A中，装置400具有背板402。背板402包含凹部406，凹部406包含集成电路414。集成电路414经由迹线408a及408b分别连接到在凹部406外侧的连接衬垫410a及410b。在一些实施方案中，连接衬垫410a及410b中的一者或两者可形成于凹部406内。装置400还具有展示为支撑EMS装置426的衬底416。另外，衬底416可包含密封件418，密封件418外接EMS装置426以在将背板402密封到密封件418时形成气密式腔。EMS装置426经由迹线430连接到连接衬垫428a。还将衬底416图解说明为具有经由迹线422连接到密封件418的外部分上的衬垫424的第二连接衬垫428b。
背板402可通过密封件418结合到衬底416，使得通过将背板402上的连接衬垫410b与衬底416上的连接衬垫428b接触而形成电路径。此电路径允许将信号从连接到衬垫424的外部装置发射到集成电路414及从集成电路414发射到连接到衬垫424的外部装置。举例来说，在衬垫424处接收的控制信号可在密封件418下面发射到连接衬垫428b。由于在密封装置400时连接衬垫428b结合到连接衬垫410b，因此信号可沿着迹线408b继续而到达集成电路414。另外，来自集成电路414的信号可沿着迹线408a发送到连接衬垫410a。如果将背板402密封到衬底416，那么连接衬垫410a实现到连接衬垫428a的电连接，此允许信号通过迹线430到达EMS装置426。在一些实施方案中，信号可从集成电路414始发且传播到经耦合组件(例如EMS装置426)或传播到电连接到衬垫424的装置。在一些实施方案中，信号可从EMS装置426始发且传播到集成电路414。在一些实施方案中，背板402包含类似于集成电路414的多个集成电路组件(未展示)。
图5B是包含背板及衬底的装置的另一实例的透视图。在一个方面中，背板502为可蚀刻透明衬底，例如塑料或玻璃。在一些实施方案中，背板502为覆盖层。在一些实施方案中，背板502为半透明或不透明的。背板502包含凹部506，可向背板中湿蚀刻或通过其它适当手段形成凹部506以在凹部506中产生凹入表面。基于特定设计，凹部506可实施为具有多种深度，例如几微米到数百微米，举例来说，100微米到200微米。在一些实施方案中，凹部506为大体凹面形状，在顶点处包含扁平部分。根据一些其它实施方案，背板502可包含多个腔506。图5B展示包含具有大体正方形形状的凹部506的实施方案。在另一实施方案中，凹部506可为圆形形状。在又一实施方案中，凹部506可为不规则形状以容纳不对称组件。
凹部506的内侧可包含至少一个集成电路514。集成电路514被放置到凹部506中使得集成电路514不延伸超出背板502的表面。集成电路514可为(举例来说)MEMS驱动器电路、IMOD驱动器电路或显示装置驱动器电路以及其它类似电子驱动器电路。在图5B中所展示的实施方案中，还可在凹部506中包含额外可编程芯片512。额外可编程芯片512的实例包含现场可编程门阵列(FPGA)或其它可编程逻辑装置(PLD)。在一些实施方案中，额外可编程芯片512经配置以结合集成电路514操作。凹部506可包含(例如)受凹部506内的可用区域限制的数个集成电路。在包含多个腔506的实施方案中，集成电路及可编程芯片可布置于腔506当中。根据另一实施方案，凹部506包含干燥剂(未展示)以控制装置500中的水分含量。除集成电路514及可编程芯片512以外，还可在背板502上形成一个或一个以上无源元件。无源元件可包含电容器、电感器及电阻器，且可通过将金属图案直接沉积到背板502上而形成到背板502上，其中背板502用作无源元件的衬底。在一些实施方案中，无源元件形成于玻璃背板上。此可消除对离散无源元件的需要，且因此可减小经封装装置的总体大小。
如图5B中所展示，背板502包含连接衬垫510a、510b、510c及510d，所述连接衬垫通过延展到背板502上的外围位置的一系列迹线508a到508e连接到集成电路514或可编程芯片512。根据一些实施方案，连接衬垫510a、510b、510c及510d可为隆起的且通过如在(举例来说)图7中所展示且在下文进一步描述的那些工艺的工艺形成于背板502上。或者，连接衬垫510a、510b、510c及510d可沉积于背板502上。连接衬垫510a、510b、510c及510d可由例如铜(Cu)或另一导电合金的导电材料制成。在将背板502结合到衬底516时，连接衬垫510a、510b、510c及510d结合背板502上的对应连接衬垫528a、528b、528c及528d，从而在相应连接衬垫之间形成导电连接。
通过例如(举例来说)图7中所展示且在下文进一步描述的那些工艺的工艺在背板502上形成导电迹线508a到508e。导电迹线508a到508e可由包含金属(例如Cu)或金属合金或导电合金的导电材料制成。如上文所论述，导电迹线508a、508b及508c将集成电路514电连接到对应连接衬垫510a、510b及510c。导电迹线508d将可编程芯片512电连接到对应连接衬垫510d。导电迹线508e将可编程芯片512电连接到集成电路514。在一些实施方案中，导电迹线可从集成电路514的仅两侧延伸。在其它实施方案中，导电迹线可经实施以从集成电路514的仅一侧延伸。在其中不包含可编程芯片512的实施方案中，导电迹线508d可延伸以将集成电路514直接连接到连接衬垫510d。
包含于背板502上的导电迹线508a到508e的数目部分地取决于集成电路514及可编程芯片512上的引脚的大小及数目。根据各种实施方案，形成于背板502上的导电迹线508a到508e的数目可为(举例来说)约五十、约七十五、约一百、约五百或约一千个迹线，以及其它数目个迹线，此取决于所要实施方案。
如图5B中所展示，集成电路514、可编程芯片512、连接衬垫510a到510d、导电迹线508a到508e及凹部506由密封环504环绕。通过施用将背板502密封到衬底516的粘合剂或其它密封剂，可在背板502上形成密封环504。在一个方面中，密封环518也可施加到衬底516，且经组合密封环504及518可粘附在一起以为装置500内所含有的元件提供保护壳。在一些实施方案中，密封环504或密封环518在封装内侧维持受控氛围。在一些实施方案中，密封环504或密封环518形成气密式密封。
继续参考图5B，衬底516包含连接衬垫528a到528d，所述连接衬垫沉积于衬底516上且可由包含金属(例如Cu)或另一金属合金或导电合金的导电材料形成。衬底516还包含导电迹线530a、530b及530c。导电迹线530a、530b及530c将EMS装置526(例如IMOD)电连接到衬底516的三个侧上的隆起连接衬垫528a、528b及528c。尽管为易于图解说明各种方面而将EMS装置526展示为占据衬底516的相对小的部分，但在一些实施方案中，EMS装置可占据衬底516的极大部分。举例来说，在一些实施方案中，衬底516可包含在密封环518外侧及环绕密封环518的150um到200um部分。环绕密封环518的部分的大小可经选择以容纳切割玻璃及单个化个别装置500所需的分割工艺。在一些实施方案中，可使得装置500的三个侧上(不论是在密封环518内侧还是外侧)的从装置500的边缘到衬底516的边缘的空间尽可能地小，以便维持装置500的视觉审美性质。在此实施方案中，可在第四侧上提供较多空间以允许到衬垫524的连接，举例来说，允许柔性衬垫连接到衬垫524。应理解，衬垫524可实际上包含用于路由多个信号的多个衬垫。
在将装置密封到最终封装中时，将在衬底516的第四侧上的连接衬垫510d电连接到衬垫524(例如柔性衬垫)。下文将更详细地论述衬垫524的结构。一旦背板502结合到衬底516，衬垫524便在通过密封环518与密封环504的组合而形成的室外部。衬垫524经由在密封环518下方通过的导电条带522电连接到连接衬垫。在一些实施方案中，导电条带522可集成到衬底516中且邻近于密封环518。在一些实施方案中，导电条带522可为迹线。通过在密封环518下方连接到衬垫524，装置500可耦合到其它组件(例如显示器封装外侧的任何装置，例如处理器)而不破坏通过密封环518或密封环504形成的气密式或半气密式密封封装。
图6是具有背部玻璃互连件的装置的经组装实例性实施方案的横截面视图，其中所述玻璃上具有集成式无源元件。装置500包含具有如上文所论述的凹部506的背板502。
图6中的已完成组合件展示其中背板502结合衬底516的数个位点。密封环518形成将封装内侧与外侧分离的屏障。如所展示，EMS装置526通过迹线530b连接到衬底516上的连接衬垫610a的一部分。在此实例中，连接610a包含连接到背板502的第二部分。根据图6中所展示的实施方案，连接衬垫610a的第二部分通过迹线608b连接到集成电路514。在此实施方案中，集成电路514通过迹线508e连接到可编程芯片512。此处，可编程芯片512通过迹线508d连接到连接衬垫610b的一部分。连接衬垫610b包含第一部分及第二部分。连接衬垫610b的第一部分可与背板502连接。连接衬垫610b的第二部分可与衬底516连接。连接衬垫610b的第二部分通过导电条带522连接到衬垫524。
可使用用于制作MEMS装置的相同工艺形成在密封环下方的导电条带522。举例来说，使用用于MEMS装置制作的金属化工艺步骤在MEMS装置玻璃衬底上形成迹线。接着使用MEMS装置内的电介质沉积工艺来覆盖迹线。此使得能够在不借助额外工艺步骤的情况下在MEMS装置衬底上制作迹线。电介质沉积层用于覆盖迹线使得在随后制作密封环金属化物时迹线不会短接在一起。
图7展示根据一些实施方案用于背部玻璃覆盖层金属化工艺的实例性工艺流程图。可使用工艺700来形成例如图5A、5B及6中所图解说明的背板502的各种实施方案的背板。在工艺700的框704处，向背板中蚀刻凹部或腔。凹部可被湿蚀刻到背板中。在一些实施方案中，湿蚀刻可利用包括以下各项中的一者或一者以上的蚀刻剂：氢氟酸、盐酸、硝酸、过氧化氢、磷酸或缓冲氧化物蚀刻。可通过其它适当手段形成凹部以在凹部中产生凹入表面。在一些实施方案中，凹部具有100微米到200微米的深度。在一些实施方案中，凹部为大体凹面形状，在顶点处包含扁平部分。根据一些其它实施方案，背板包含多个腔。
在框706处，将导电籽晶层沉积于背板的含有凹部的面上。可使用胶体金属气溶胶、喷射施配膏、溅镀沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)或蒸镀中的一者或一者以上来施加导电籽晶层。用于导电籽晶层的材料可为(举例来说)A1。在框708处，将电泳抗蚀剂图案施加到背板。取决于应用，在电泳抗蚀剂图案处于适当位置中的情况下，所述抗蚀剂图案可掩蔽其中将保留籽晶层以用于后续电镀的区域，或其可暴露用于电镀的区域。可使用例如喷涂及/或旋涂的各种方法来施加电泳抗蚀剂图案。在一些实施方案中，电泳抗蚀剂图案的施加可产生在背板的面上的电泳抗蚀剂图案的均匀厚度。均匀性可提供背板的恒定厚度，一旦背板与衬底结合，此便可减小总体封装的宽度。不可预测的宽度可导致安装于凹部中的组件延伸到安装于衬底516(图6)上的组件中。此可破坏装置的功能。应理解，在一些实施方案中，工艺700可在框706处(举例来说)通过提供已凹入的背板且接着在凹入背板上沉积导电籽晶层而开始。类似地，在一些实施方案中，工艺700可在框708处通过提供其上已沉积有导电籽晶层的已凹入背板而开始。
在决策框710处，两种工艺流程实施方案均是可能的。应理解，在一些实施方案中，为便利起见而绘制决策框710以展示两种工艺流程实施方案均是可能的，且逻辑或程序未必需要实施决策框710处的决策。在一个实施方案中，在框712处，用导电材料来电镀背板图案，其中抗蚀剂图案掩蔽将保持不被电镀的区域。在一些实施方案中，导电材料可为例如Cu、Ni、Ni与Co合金(Ni-Co)、银(Ag)、钯(Pd)或金(Au)的金属及/或合金的个体或组合。在各种实施方案中，电镀可为无电极电镀及/或电解电镀。在框714处，剥除电泳抗蚀剂图案，从而在背板的面上留下导电迹线图案。此剥除工艺可为涉及溶液化学的分批工艺。在框716处，使用例如湿蚀刻、干蚀刻或湿蚀刻与干蚀刻的组合的技术来蚀刻导电籽晶层。尽管此蚀刻可蚀刻掉一些经电镀金属，然而，在一些实施方案中，导电籽晶层极薄，且在仅蚀刻掉相对极少的经电镀金属的同时从背板清除。所述蚀刻产生背板上的经图案化导电层。
或者，返回到决策框710，工艺700可推迟电镀背板图案。在此替代实施方案中，工艺700在框718处继续使用例如湿蚀刻、干蚀刻或湿蚀刻与干蚀刻的组合的技术来蚀刻导电籽晶层。在一些实施方案中，一旦导电籽晶层被蚀刻，便在框720处通过(举例来说)溶液化学分批工艺来剥除电泳抗蚀剂图案。
在框722处，接着在无电泳抗蚀剂图案的情况下用导电材料电镀导电迹线图案。在一些实施方案中，所述导电材料可为例如Cu、Ni、Ni-Co、Ag、Pd或Au的金属及/或合金的个体或组合。在各种实施方案中，电镀可为无电极电镀及/或电解电镀。电镀可在迹线上大体均匀，从而形成具有剥除抗蚀剂的突然断裂的平滑表面。电镀可执行一次，或可执行一次以上。举例来说，可随后给第一Ni层电镀Au层。
在框724处，可将例如集成电路的电组件安装到背板的凹部内侧的导电迹线。根据实施方案，使用导电材料(例如各向异性导电膜(ACF))或通过倒装芯片焊料结合而将可编程芯片512及集成电路514(举例来说，如图5B中所展示)附接到迹线。在一些实施方案中，将可编程芯片及集成电路安装到形成于背板的凹部上的安装衬垫，所述安装衬垫连接到导电迹线。线、衬垫及迹线的金属化物可包含Au、Ag或Cu作为最终金属化物。驱动器电路及相关联集成电路可制作有晶片级封装焊料凸块。接着可通过倒装芯片结合技术而将这些裸片结合到背板上的元件。
图8A到8C展示实例性背板及背板结合工艺。图8A展示保持未断裂的背板902，及衬底516。背板902可使用(举例来说)图7中所展示的方法形成。在未断裂形式中，背板902大体与衬底516一样宽。在一些实施方案中，保持背板902及衬底516的宽度相等可辅助封装的制造，举例来说，辅助对准背板902与衬底516以用于结合。在结合背板902与衬底516之后，可如参考图8C所描述使背板902断裂。衬底516类似于图6中所描述的衬底。
在图8B中，背板902结合到衬底516。接合位点904将上部密封环结合到下部密封环。在图8B中所展示的实施方案中，背板902与衬底516两者均具有可结合的密封环组件。在一些实施方案中，背板902可不包含密封环组件。密封环518可整体地在衬底516上使得密封环接合位点904在背板902的面上。可使用上文在图5中所描述的技术来实现密封环接合。一旦接合，密封便在装置中形成受控室。在一些实施方案中，所形成的密封可为气密式密封。
接合位点906将上部连接衬垫结合到下部连接衬垫。可使用锡与其它金属的共熔混合物连接所述连接衬垫。冶金的选择确定金属间化合物需要被加热到多高温度才能熔化，且接着在冷却后即刻与共熔化合物形成固态金属到金属接合，从而在两个玻璃衬底之间结合金属接合环。也可在同一工艺步骤中实现两个玻璃衬底之间的电连接。在其中利用锡与Cu的组合来接合的实施方案中，可将共熔冶金加热到大概225摄氏度。在其中利用锡(Sn)、铟(In)、铋(Bi)及Cu的组合来接合的实施方案中，可将共熔冶金加热到大概150摄氏度。在其中利用Sn与Au的组合的实施方案中，可将共熔冶金加热到大概305摄氏度。
通过将整个组合件加热到共熔冶金熔化温度(且超出所述熔化温度几度)或通过使用激光通过聚焦加热而仅加热密封环上的共熔冶金(其中一个或一个以上激光束聚焦于所关注区域上而非整个MEMS装置表面上)来加热共熔冶金。在所展示的实例中，接合位点906完成链接EMS装置、凹部中的集成电路与衬垫的电连接。EMS装置及集成电路含在由密封环形成的室内。
在图8C中，已完成结合工艺。形成密封环612。形成连接衬垫610a及610b。使背板902断裂以准许封装经由(举例来说)衬垫524与装置的其它组件(例如显示控制器阵列、处理器或其它封装)连接。举例来说，所述断裂为柔性工具提供距玻璃的余隙以允许附接到衬垫524。在一些实施方案中，从背板902断裂2mm。在一些实施方案中，从背板902断裂1.3mm。背板902在断裂之前可经划线以提供平滑断裂。根据一些实施方案，背板902可经切割以产生图8C中所展示的最终背板908。在实例性实施方案中，背板908及衬底516的组合厚度小于2.0毫米。在一些实施方案中，背板908及衬底516的组合厚度为0.7毫米。
图9A到9C展示具有背板的印刷电路板衬底的实例。尽管在将印刷电路板作为衬底的情况下在图9A到9C中进行图解说明且在下文进行描述，但其它衬底也是可能的。举例来说，衬底可包含塑料衬底，例如柔性塑料衬底。在一些实施方案中，衬底可包含不具有允许直接在衬底上形成具有良好RF特性的无源元件的电性质的任何材料。在其它实施方案中，衬底包含昂贵的衬底(例如硅)，对此减小衬底的大小可为有用的。图9A展示与装置1010及无源组件1015电接触的印刷电路板(PCB)1005的实例，无源组件1015与装置1010电接触。装置1010及无源组件1015占据PCB1005上的区域1020。装置1010也可与一个、两个或两个以上电组件1025a及1025b(例如RAM或其它此类电子芯片)电接触。装置1010可包含以下各项中的一者或一者以上：专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑电路、收发器(例如用于手机或移动装置的无线通信)、驱动器(例如用于显示器)及/或用于射频(RF)或其它应用的电力管理集成电路(PMIC)。在一些实施方案中，装置1010可为经配置以电连接到无源组件的任何电或机电装置(例如EMS传感器或其它EMS装置)。在图9A中所描绘的实施方案中，无源组件1015可包含例如电阻器、电感器或电容器的离散组件。在一些实施方案中，无源组件可包含共振器。
图9B展示安装到PCB1007上的凹入背板1030的实例。在图9B中所描绘的实施方案中，将图9A的装置1010及无源组件1015安装到凹入背板1030上，如下文将在图9C中描述。将装置1010及一个或一个以上无源组件1015安装到凹入背板1030上可帮助减小经减小大小的PCB1007的大小，使得经减小大小的PCB1007小于在背板上未安装有任何组件的PCB1005。
图9C展示安装到类似于图9B的PCB1007的经减小大小的PCB1007上的凹入背板1030的横截面视图的实例。如图9C中所展示，凹入背板1030包含装置1010及一个或一个以上无源组件1017a及1017b。如所图解说明，无源组件1017a形成于背板上在凹部外侧，且可使用穿玻璃通孔或通过其它手段连接到装置1010。在各种实施方案中，凹入背板可包含无源组件1017a及1017b中的一者或两者，且无源组件1017a或1017b中的任一者可包含一个或多个无源组件。在一些实施方案中，凹入背板1030由玻璃或另一绝缘材料制成。无源组件1017a及1017b可包含电容器、电感器、电阻器及/或共振器。在一些实施方案中，无源组件1017a及1017b并非离散元件，而是直接形成到背板1030上。换句话说，无源组件1017a及1017b可形成为由经沉积金属、电介质、半导体及/或其它材料制成的经图案化结构，以形成集成到玻璃背板1030上的电阻器、电感器及/或电容器，其中玻璃背板1030用作无源组件1017a及1017b的衬底。在一些实施方案中，将无源组件1017a及1017b集成到玻璃衬底上会改进无源组件1017a及1017b的性能。在一些其它实施方案中，背板1030可包含其上可形成有集成无源组件的其它衬底。在一些实施方案中，无源组件1017a及1017b电连接到装置1010。从装置1010引出的用于电连接的迹线或引线可沿着凹入背板1030的内壁1035延伸，以用于与经减小大小的PCB1007上的衬垫电接触。为了节省空间，经减小大小的PCB1007的在凹入背板1030下面的区域可任选地包含额外电子组件(例如电组件1040a及/或1040b)以允许PCB1007尽可能地紧凑。
图10A及10B展示图解说明包含多个干涉式调制器的显示装置的系统框图的实例。显示装置40可为(举例来说)智能电话、蜂窝式电话或移动电话。然而，显示装置40的相同组件或其轻微变化形式也为对各种类型的显示装置的说明，例如，电视、平板计算机、电子阅读器、手持式装置及便携式媒体播放器。
显示装置40包含外壳41、显示器30、天线43、扬声器45、输入装置48及麦克风46。外壳41可由多种制造工艺中的任一者形成，包含注射模制及真空形成。另外，外壳41可由多种材料中的任一者制成，包含(但不限于)：塑料、金属、玻璃、橡胶及陶瓷或其组合。外壳41可包含可装卸部分(未展示)，其可与其它不同色彩或含有不同标识、图片或符号的可装卸部分互换。
显示器30可为多种显示器中的任一者，包含本文中所描述的双稳态或模拟显示器。显示器30还可经配置以包含平板显示器(例如等离子显示器、EL、OLED、STNLCD或TFTLCD)或非平板显示器(例如CRT或其它管式装置)。另外，显示器30可包含干涉式调制器显示器，如本文中所描述。
在图10B中示意性地图解说明显示装置40的组件。显示装置40包含外壳41，且可包含至少部分地包封于其中的额外组件。举例来说，显示装置40包含网络接口27，网络接口27包含耦合到收发器47的天线43。收发器47连接到处理器21，处理器21连接到调节硬件52。调节硬件52可经配置以对信号进行调节(例如，对信号进行滤波)。调节硬件52连接到扬声器45及麦克风46。处理器21还连接到输入装置48及驱动器控制器29。驱动器控制器29耦合到帧缓冲器28且耦合到阵列驱动器22，阵列驱动器22又耦合到显示阵列30。在一些实施方案中，电力供应器50可将电力提供到特定显示装置40设计中的实质上所有组件。
网络接口27包含天线43及收发器47，使得显示装置40可经由网络与一个或一个以上装置通信。网络接口27还可具有一些处理能力以减轻(举例来说)处理器21的数据处理要求。天线43可发射及接收信号。在一些实施方案中，天线43根据IEEE16.11标准(包含IEEE16.11(a)、(b)或(g))或IEEE802.11标准(包含IEEE802.11a、b、g、n)及其进一步实施方案来发射及接收RF信号。在一些其它实施方案中，天线43根据蓝牙标准发射及接收RF信号。在蜂窝式电话的情况中，天线43经设计以接收码分多址(CDMA)、频分多址(FDMA)、时分多址(TDMA)、全球移动通信系统(GSM)、GSM/通用包无线电服务(GPRS)、增强型数据GSM环境(EDGE)、地面中继无线电(TETRA)、宽带CDMA(W-CDMA)、演进数据优化(EV-DO)、1×EV-DO、EV-DO修订版A、EV-DO修订版B、高速包接入(HSPA)、高速下行链路包接入(HSDPA)、高速上行链路包接入(HSUPA)、演进高速包接入(HSPA+)、长期演进(LTE)、AMPS或用于在无线网络内(例如利用3G或4G技术的系统)通信的其它已知信号。收发器47可预处理从天线43接收的信号使得其可由处理器21接收及进一步操纵。收发器47还可处理从处理器21接收的信号使得其可经由天线43从显示装置40发射。
在一些实施方案中，可由接收器来替换收发器47。另外，在一些实施方案中，可由图像源来替换网络接口27，所述图像源可存储或产生待发送到处理器21的图像数据。处理器21可控制显示装置40的总体操作。处理器21从网络接口27或图像源接收数据(例如经压缩图像数据)，且将所述数据处理成原始图像数据或处理成容易被处理成原始图像数据的格式。处理器21可将经处理数据发送到驱动器控制器29或发送到帧缓冲器28以供存储。原始数据通常指代识别图像内的每一位置处的图像特性的信息。举例来说，此些图像特性可包含色彩、饱和度及灰度级。
处理器21可包含用以控制显示装置40的操作的微控制器、CPU或逻辑单元。调节硬件52可包含用于向扬声器45发射信号及从麦克风46接收信号的放大器及滤波器。调节硬件52可为显示装置40内的离散组件，或可并入于处理器21或其它组件内。
驱动器控制器29可直接从处理器21或从帧缓冲器28取得由处理器21产生的原始图像数据，且可适当地将原始图像数据重新格式化以供高速发射到阵列驱动器22。在一些实施方案中，驱动器控制器29可将原始图像数据重新格式化成具有光栅状格式的数据流，使得其具有适合于跨越显示阵列30进行扫描的时间次序。接着，驱动器控制器29将经格式化的信息发送到阵列驱动器22。虽然驱动器控制器29(例如LCD控制器)通常作为独立的集成电路(IC)与系统处理器21相关联，但可以许多方式实施此些控制器。举例来说，可将控制器作为硬件嵌入于处理器21中、作为软件嵌入于处理器21中或与阵列驱动器22完全集成在硬件中。
阵列驱动器22可从驱动器控制器29接收经格式化的信息且可将视频数据重新格式化成一组平行波形，所述组平行波形每秒许多次地施加到来自显示器的x-y像素矩阵的数百条且有时数千条(或更多)引线。
在一些实施方案中，驱动器控制器29、阵列驱动器22及显示阵列30适于本文中所描述的显示器类型中的任一者。举例来说，驱动器控制器29可为常规显示器控制器或双稳态显示器控制器(例如，IMOD控制器)。另外，阵列驱动器22可为常规驱动器或双稳态显示器驱动器(例如，IMOD显示器驱动器)。此外，显示阵列30可为常规显示阵列或双稳态显示阵列(例如，包含IMOD阵列的显示器)。在一些实施方案中，驱动器控制器29可与阵列驱动器22集成在一起。此实施方案在高度集成的系统(举例来说，移动电话、便携式电子装置、手表或小面积显示器)中可为有用的。
在一些实施方案中，输入装置48可经配置以允许(举例来说)用户控制显示装置40的操作。输入装置48可包含小键盘(例如，QWERTY键盘或电话小键盘)、按钮、开关、摇杆、触敏屏、集成有显示阵列30的触敏屏或者压敏或热敏膜。麦克风46可配置为显示装置40的输入装置。在一些实施方案中，可使用通过麦克风46所做的话音命令来控制显示装置40的操作。
电力供应器50可包含多种能量存储装置。举例来说，电力供应器50可为可再充电电池，例如镍-镉电池或锂离子电池。在使用可再充电电池的实施方案中，可再充电电池可使用来自(举例来说)壁式插座或光伏装置或阵列的电力充电。或者，可再充电电池可以无线方式充电。电力供应器50还可为可再生能源、电容器或太阳能电池，包含塑料太阳能电池或太阳能电池涂料。电力供应器50还可经配置以从壁式插口接收电力。
在一些实施方案中，控制可编程性驻存于驱动器控制器29中，驱动器控制器29可位于电子显示系统中的数个位置中。在一些其它实施方案中，控制可编程性驻存于阵列驱动器22中。上文所描述的优化可以任何数目个硬件及/或软件组件且以各种配置实施。
图11是根据一个实施方案的图10A及10B的电子装置的示意性分解透视图的实例。所图解说明的电子装置40包含外壳41，所述外壳具有用于显示阵列30的凹部41a。电子装置40还包含在外壳41的凹部41a的底部上的处理器21。处理器21可包含用于与显示阵列30进行数据通信的连接器21a。电子装置40还可包含其它组件，所述组件的至少一部分在外壳41内侧。所述其它组件可包含(但不限于)连网接口、驱动器控制器、输入装置、电力供应器、调节硬件、帧缓冲器、扬声器及麦克风，如先前结合图10B所描述。
显示阵列30可包含显示阵列组合件110、背板120及柔性电缆130。显示阵列组合件110及背板120可使用(举例来说)密封剂彼此附接。
显示阵列组合件110可包含显示区101及外围区102。当从显示阵列组合件110上方观看时，外围区102环绕显示区101。显示阵列组合件110还包含经定位及定向以通过显示区101显示图像的显示元件阵列。所述显示元件可布置成矩阵形式。在一些实施方案中，所述显示元件中的每一者可为干涉式调制器。此外，在一些实施方案中，术语“显示元件”可称为“像素”。
背板120可覆盖显示阵列组合件110的实质上整个背表面。背板120可由(举例来说)玻璃、聚合材料、金属材料、陶瓷材料、半导体材料或前述材料中的两者或两者以上的组合，以及其它类似材料。背板120可包含相同材料或不同材料的一个或一个以上层。背板120还可包含至少部分地嵌入于其中或安装于其上的各种组件。此些组件的实例包含(但不限于)驱动器控制器、阵列驱动器(举例来说，数据驱动器及扫描驱动器)、布线线(举例来说，数据线及栅极线)、切换电路、处理器(举例来说，图像数据处理处理器)及互连件。
柔性电缆130用于在显示阵列30与电子装置40的其它组件(举例来说，处理器21)之间提供数据通信通道。柔性电缆130可从显示阵列组合件110的一个或一个以上组件或从背板120延伸。柔性电缆130可包含彼此平行延伸的多个导线，及可连接到处理器21的连接器21a或电子装置40的任何其它组件的连接器130a。
可将结合本文中所揭示的实施方案描述的各种说明性逻辑、逻辑块、模块、电路及算法步骤实施为电子硬件、计算机软件或两者的组合。已就功能性大体描述且在上文所描述的各种说明性组件、框、模块、电路及步骤中图解说明了硬件与软件的可互换性。此功能性是以硬件还是软件实施取决于特定应用及对总体系统强加的设计约束。
可借助通用单芯片或多芯片处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文中所描述的功能的其任一组合来实施或执行用于实施结合本文中所揭示的方面所描述的各种说明性逻辑、逻辑块、模块及电路的硬件及数据处理设备。通用处理器可为微处理器或任何常规处理器、控制器、微控制器或状态机。还可将处理器实施为计算装置的组合，例如DSP与微处理器的组合、多个微处理器、一个或一个以上微处理器与DSP核心的联合或任何其它此种配置。在一些实施方案中，可通过给定功能特有的电路来执行特定步骤及方法。
在一个或一个以上方面中，可以硬件、数字电子电路、计算机软件、固件(包含本说明书中所揭示的结构及其结构等效物)或以其任一组合来实施所描述的功能。本说明书中所描述的标的物的实施方案还可实施为编码于计算机存储媒体上以用于由数据处理设备执行或控制数据处理设备的操作的一个或一个以上计算机程序，即，一个或一个以上计算机程序指令模块。
如果以软件实施，那么可将功能作为一个或一个以上指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。可以可驻存于计算机可读媒体上的处理器可执行软件模块来实施本文中所揭示的方法或算法的步骤。计算机可读媒体包含计算机存储媒体及包含可经启用以将计算机程序从一个地方传送到另一个地方的任何媒体的通信媒体。存储媒体可为可由计算机存取的任何可用媒体。以实例而非限制的方式，此类计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置或可用于以指令或数据结构的形式存储所要的程序代码且可由计算机存取的任何其它媒体。此外，任何连接均可适当地称作计算机可读媒体。如本文中所使用，磁盘及光盘包含：压缩光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘及蓝光盘，其中磁盘通常以磁性方式再现数据，而光盘借助激光以光学方式再现数据。以上各项的组合也可包含于计算机可读媒体的范围内。另外，方法或算法的操作可作为一个或任何代码及指令组合或集合驻存于可并入到计算机程序产品中的机器可读媒体及计算机可读媒体上。
所属领域的技术人员可容易明了对本发明中所描述的实施方案的各种修改，且本文中所界定的类属原理可应用于其它实施方案，此并不背离本发明的精神或范围。因此，权利要求书并不打算限制于本文中所展示的实施方案，而是被赋予与本发明、本文中所揭示的原理及新颖特征相一致的最宽广范围。词语“示范性”在本文中用于专门地意指“用作实例、例子或图解说明”。在本文中描述为“示范性”的任何实施方案未必理解为比其它可能性或实施方案优选或有利。另外，所属领域的技术人员将容易了解，术语“上部”及“下部”有时为了便于描述各图而使用，且指示对应于图在经恰当定向的页面上的定向的相对位置，且可能不反映如所实施的IMOD的恰当定向。
还可将在本说明书中在单独实施方案的背景中描述的某些特征以组合形式实施于单个实施方案中。相反地，还可将在单个实施方案的背景中描述的各种特征单独地或以任一适合子组合的形式实施于多个实施方案中。此外，虽然上文可将特征描述为以某些组合的形式起作用且甚至最初如此主张，但在一些情况中，可从所主张的组合去除来自所述组合的一个或一个以上特征，且所主张的组合可针对子组合或子组合的变化形式。
类似地，尽管在图式中以特定次序描绘操作，但所属领域的技术人员将容易了解，为实现所要结果，无需以所展示的特定次序或以循序次序执行此些操作或无需执行所有所图解说明的操作。此外，所述图式可以流程图的形式示意性地描绘一个以上实例性工艺。然而，可将其它并未描绘的操作并入于示意性地图解说明的实例性工艺中。举例来说，可在所图解说明的操作中的任一者之前、之后、同时或之间执行一个或一个以上额外操作。在某些情形中，多任务化及并行处理可为有利的。此外，不应将上文所描述的实施方案中的各种系统组件的分离理解为在所有实施方案中均需要此分离，且应理解，一股来说，可将所描述的程序组件及系统一起集成于单个软件产品中或封装成多个软件产品。另外，其它实施方案在以上权利要求书的范围内。在一些情况中，可以不同次序执行权利要求书中所叙述的动作且其仍实现所要的结果。

Claims (26)

1.一种电子装置，其包括：
背板，其具有第一侧与第二侧，所述第一侧具有凹部；
至少一个电子组件，其安装于所述凹部中且与从所述电子组件延伸到所述背板的所述第一侧上的一个或多个导电衬垫的一个或多个上部电迹线电连通；
衬底，其具有一个或多个机电装置；
密封件，其经配置以外接所述一个或多个机电装置且将所述背板与所述衬底彼此粘附，所述密封件提供经密封区域；
一个或多个连接衬垫，其在所述衬底上且在所述经密封区域内侧；及
一个或多个衬垫，其在所述衬底上且在所述经密封区域外侧，其中
在所述衬底上且在所述经密封区域内侧的所述一个或多个连接衬垫中的至少一者具有与所述背板的所述第一侧上且在所述经密封区域内侧的一个或多个导电衬垫中的一者的第一电连接，且
在所述衬底上且在所述经密封区域内侧的所述一个或多个连接衬垫中的至少一者具有与在所述衬底上且在所述经密封区域外侧的一个或多个衬垫中的一者的第二电连接。
2.根据权利要求1所述的电子装置，其中所述第二电连接在所述密封件下面通过。
3.根据权利要求1所述的电子装置，其中所述第二电连接集成于所述衬底中。
4.根据权利要求1所述的电子装置，进一步包含第二电子组件，其安装于所述凹部中且电耦合至所述至少一个电子组件。
5.根据权利要求1所述的电子装置，其中所述背板为玻璃。
6.根据权利要求1所述的电子装置，其中所述密封件包含金属到金属密封件。
7.根据权利要求1所述的电子装置，其中所述密封件包含环氧树脂密封件。
8.根据权利要求1所述的电子装置，其中所述衬底具有一个或多个第二连接衬垫，所述一个或多个第二连接衬垫提供从所述至少一个电子组件到所述机电装置的电连接。
9.根据权利要求1所述的电子装置，其中所述机电装置为干涉式调制器装置。
10.根据权利要求1所述的电子装置，其中在所述经密封区域外侧的一个或多个衬垫包含一个或多个柔性衬垫。
11.根据权利要求1所述的电子装置，其进一步包括：
显示器；
处理器，其经配置以与所述显示器通信，所述处理器经配置以处理图像数据；及
存储器装置，其经配置以与所述处理器通信。
12.根据权利要求11所述的电子装置，其中所述机电装置为所述显示器。
13.根据权利要求11所述的装置，其进一步包括：
驱动器电路，其经配置以将至少一个信号发送到所述显示器；及
控制器，其经配置以将所述图像数据的至少一部分发送到驱动器，其中所述至少一个电子组件包含所述驱动器电路及所述控制器中的一者。
14.根据权利要求11所述的装置，其进一步包括：
图像源模块，其经配置以将所述图像数据发送到所述处理器。
15.根据权利要求14所述的装置，其中所述图像源模块包含接收器、收发器及发射器中的至少一者，且其中所述至少一个电子组件包含所述接收器、收发器及发射器中的一者。
16.根据权利要求11所述的装置，其进一步包括：
输入装置，其经配置以接收输入数据并将所述输入数据传递到所述处理器。
17.一种制造显示装置的方法，其包括：
提供具有第一侧与第二侧的背板，所述第一侧具有凹部及一个或多个电迹线，所述一个或多个电迹线从所述凹部中的电组件安装衬垫延展到所述背板上的一个或多个导电衬垫；
将至少一个电组件安装到所述安装衬垫上；
提供衬底，所述衬底具有机电装置、两个以上连接衬垫及一个或多个外部衬垫，其中所述两个以上连接衬垫中的至少一者电连接到所述一个或多个外部衬垫中的一者；及
将所述衬底密封到所述背板的所述第一侧上以形成封装，其中所述两个以上连接衬垫中的至少一者电连接到所述一个或多个导电衬垫中的一者，且其中所述机电装置，位于所述背板上的导电衬垫及所述两个以上连接衬垫位于密封件内部且所述外部衬垫位于所述密封件外部。
18.根据权利要求17所述的方法，其中提供所述背板包含：在所述背板上形成所述一个或多个电迹线。
19.根据权利要求17所述的方法，其中提供具有机电装置的衬底包含：提供具有干涉式调制器装置的衬底。
20.根据权利要求17所述的方法，其中安装所述至少一个电组件包含：安装显示驱动器电路。
21.根据权利要求17所述的方法，其中通过集成到所述衬底中的电迹线将所述外部衬垫电连接到所述两个以上连接衬垫。
22.根据权利要求17所述的方法，其中提供具有所述一个或多个外部衬垫的衬底包含：提供具有一个或多个柔性衬垫的衬底。
23.一种电子显示装置，其包括：
背板，其具有第一侧与第二侧，所述第一侧具有凹部；
至少一个电子组件，其安装于所述凹部中且与从电组件延伸到所述背板的所述第一侧上的一个或多个导电衬垫的一个或多个上部电迹线电连通；
衬底，其具有机电装置，其中所述机电装置电连接到所述电子组件；
用于密封的装置，其经配置以外接所述机电装置且将所述背板与所述衬底彼此粘附，所述用于密封的装置提供经密封区域；
一个或多个衬垫，其位于所述经密封区域外侧；及
用于将所述背板的所述第一侧上且在所述经密封区域内侧的一个或多个导电衬垫电连接到所述经密封区域外侧的所述一个或多个衬垫的装置，其中所述经电连接的一个或多个导电衬垫中的至少一者与所述机电装置电连通。
24.根据权利要求23所述的电子显示装置，其中所述用于电连接的装置为导电迹线。
25.根据权利要求24所述的电子显示装置，其中所述导电迹线在所述用于密封的装置下面延展。
26.根据权利要求24所述的电子显示装置，其中所述导电迹线集成到所述衬底中。
CN201280043784.5A 2011-09-09 2012-09-04 具有凹部及电子组件的背板 Active CN103813975B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/229,561 US8742570B2 (en) 2011-09-09 2011-09-09 Backplate interconnect with integrated passives
US13/229,561 2011-09-09
PCT/US2012/053661 WO2013036480A2 (en) 2011-09-09 2012-09-04 Backplate interconnect with integrated passives

Publications (2)

Publication Number Publication Date
CN103813975A CN103813975A (zh) 2014-05-21
CN103813975B true CN103813975B (zh) 2016-04-27

Family

ID=47049344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280043784.5A Active CN103813975B (zh) 2011-09-09 2012-09-04 具有凹部及电子组件的背板

Country Status (6)

Country Link
US (2) US8742570B2 (zh)
JP (1) JP5781230B2 (zh)
KR (1) KR101480807B1 (zh)
CN (1) CN103813975B (zh)
TW (1) TWI499797B (zh)
WO (1) WO2013036480A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI471086B (zh) * 2011-03-14 2015-01-21 E Ink Holdings Inc 一種於電子紙顯示器上形成電磁波屏蔽層之方法
US9504143B2 (en) * 2013-04-24 2016-11-22 Infineon Technologies Ag Electrical circuit
KR102163723B1 (ko) * 2013-08-20 2020-10-08 삼성전자주식회사 비대칭 전극 배치 구조를 갖는 반도체 소자
CN104393014B (zh) * 2014-10-22 2017-09-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、柔性显示面板和显示装置
JP6436296B2 (ja) 2014-10-24 2018-12-12 パナソニックＩｐマネジメント株式会社 立体回路基板および当該立体回路基板を用いたセンサモジュール
US9793237B2 (en) 2015-10-19 2017-10-17 Qorvo Us, Inc. Hollow-cavity flip-chip package with reinforced interconnects and process for making the same
US9799637B2 (en) * 2016-02-12 2017-10-24 Qorvo Us, Inc. Semiconductor package with lid having lid conductive structure
KR102473417B1 (ko) 2016-04-27 2022-12-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI734074B (zh) * 2019-01-30 2021-07-21 友達光電股份有限公司 顯示面板及其製作方法
CN115297607B (zh) * 2022-08-04 2023-05-16 长沙兆兴博拓科技有限公司 实现医疗监护仪智能控制的主控板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060067642A1 (en) * 2004-09-27 2006-03-30 Karen Tyger Method and device for providing electronic circuitry on a backplate
CN101389566A (zh) * 2006-02-22 2009-03-18 高通Mems科技公司 微机电装置及其绝缘层的电调节
CN101511722A (zh) * 2006-08-02 2009-08-19 Idc公司 用于在微机电系统装置的制造期间减少表面电荷的方法
WO2011037534A1 (en) * 2009-09-25 2011-03-31 Agency For Science, Technology And Research A wafer level package and a method of forming a wafer level package
CN102076602A (zh) * 2008-06-25 2011-05-25 高通Mems科技公司 用于封装显示装置的方法及由此获得的装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674562B1 (en) 1994-05-05 2004-01-06 Iridigm Display Corporation Interferometric modulation of radiation
JP2541487B2 (ja) * 1993-11-29 1996-10-09 日本電気株式会社 半導体装置パッケ―ジ
US6040937A (en) 1994-05-05 2000-03-21 Etalon, Inc. Interferometric modulation
US7123216B1 (en) 1994-05-05 2006-10-17 Idc, Llc Photonic MEMS and structures
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6074891A (en) * 1998-06-16 2000-06-13 Delphi Technologies, Inc. Process for verifying a hermetic seal and semiconductor device therefor
JP3728147B2 (ja) * 1999-07-16 2005-12-21 キヤノン株式会社 光電気混載配線基板
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
KR20030023613A (ko) * 2000-02-02 2003-03-19 레이던 컴퍼니 집적회로 컴포넌트를 구비하는 마이크로전기기계 시스템의진공 패키징 방법 및 진공 패키지
US6507110B1 (en) * 2000-03-08 2003-01-14 Teledyne Technologies Incorporated Microwave device and method for making same
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6686653B2 (en) * 2000-06-28 2004-02-03 Institut National D'optique Miniature microdevice package and process for making thereof
KR100355753B1 (ko) * 2000-11-03 2002-10-19 주식회사 글로텍 보드용 커넥터
US6704131B2 (en) 2000-11-16 2004-03-09 Texas Instruments Incorporated MEMS enclosure
US6624003B1 (en) * 2002-02-06 2003-09-23 Teravicta Technologies, Inc. Integrated MEMS device and package
US20060191215A1 (en) * 2002-03-22 2006-08-31 Stark David H Insulated glazing units and methods
US7217588B2 (en) * 2005-01-05 2007-05-15 Sharp Laboratories Of America, Inc. Integrated MEMS packaging
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
US7183622B2 (en) * 2004-06-30 2007-02-27 Intel Corporation Module integrating MEMS and passive components
US7327510B2 (en) 2004-09-27 2008-02-05 Idc, Llc Process for modifying offset voltage characteristics of an interferometric modulator
US7184202B2 (en) 2004-09-27 2007-02-27 Idc, Llc Method and system for packaging a MEMS device
US7042623B1 (en) * 2004-10-19 2006-05-09 Reflectivity, Inc Light blocking layers in MEMS packages
US7307773B2 (en) * 2005-01-04 2007-12-11 Hewlett-Packard Development Company, L.P. Micro-optoelectromechanical system packages for a light modulator and methods of making the same
JP4403977B2 (ja) * 2005-01-26 2010-01-27 ソニー株式会社 機能素子体及びその製造方法並びに回路モジュール
US7675665B2 (en) 2005-02-23 2010-03-09 Pixtronix, Incorporated Methods and apparatus for actuating displays
EP2029473A2 (en) 2006-06-21 2009-03-04 Qualcomm Incorporated Method for packaging an optical mems device
US7719752B2 (en) * 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
DE102007048604A1 (de) 2007-10-10 2009-04-16 Robert Bosch Gmbh Verbund aus mindestens zwei Halbleitersubstraten sowie Herstellungsverfahren

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060067642A1 (en) * 2004-09-27 2006-03-30 Karen Tyger Method and device for providing electronic circuitry on a backplate
CN101389566A (zh) * 2006-02-22 2009-03-18 高通Mems科技公司 微机电装置及其绝缘层的电调节
CN101511722A (zh) * 2006-08-02 2009-08-19 Idc公司 用于在微机电系统装置的制造期间减少表面电荷的方法
CN102076602A (zh) * 2008-06-25 2011-05-25 高通Mems科技公司 用于封装显示装置的方法及由此获得的装置
WO2011037534A1 (en) * 2009-09-25 2011-03-31 Agency For Science, Technology And Research A wafer level package and a method of forming a wafer level package

Also Published As

Publication number Publication date
TW201316031A (zh) 2013-04-16
WO2013036480A3 (en) 2013-09-26
KR101480807B1 (ko) 2015-01-09
CN103813975A (zh) 2014-05-21
TWI499797B (zh) 2015-09-11
JP2014534608A (ja) 2014-12-18
KR20140079393A (ko) 2014-06-26
US20130063415A1 (en) 2013-03-14
JP5781230B2 (ja) 2015-09-16
WO2013036480A2 (en) 2013-03-14
US20140264809A1 (en) 2014-09-18
US8742570B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
CN103813975B (zh) 具有凹部及电子组件的背板
US11282760B2 (en) Integrated packaging devices and methods with backside interconnections
CN1755473B (zh) 用于封装一mems装置的方法及系统
US20130050227A1 (en) Glass as a substrate material and a final package for mems and ic devices
US8988760B2 (en) Encapsulated electromechanical devices
US20130050228A1 (en) Glass as a substrate material and a final package for mems and ic devices
JP4331148B2 (ja) 基板を封止するための方法およびシステム
US20130050155A1 (en) Glass as a substrate material and a final package for mems and ic devices
US20130106868A1 (en) Encapsulation of ems devices on glass
TW201317622A (zh) 模切穿透玻璃的通孔及其形成方法
JP2015507388A (ja) 圧電導電性誘電体膜を備えたマイクロスピーカー
TWI589514B (zh) 藉由多層膜層壓之微機電系統囊封
CN103958395B (zh) 薄背面玻璃互连件
JP5752334B2 (ja) 電気機械システムデバイス
CN103889886B (zh) 用于施加抗粘附涂层的方法及设备
JP2015507215A (ja) 電気機械システムデバイスのカプセル化されたアレイ
US20160126231A1 (en) Ledge-free display
CN100523978C (zh) 装置阵列及其制造方法
TW201643502A (zh) 機電系統元件之預釋放封裝

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161026

Address after: American California

Patentee after: NUJIRA LTD.

Address before: American California

Patentee before: Qualcomm MEMS Technology Corp.