[go: up one dir, main page]

CN103636009A - 用于共晶接合工艺的非反应性阻障层金属 - Google Patents

用于共晶接合工艺的非反应性阻障层金属 Download PDF

Info

Publication number
CN103636009A
CN103636009A CN201280011992.7A CN201280011992A CN103636009A CN 103636009 A CN103636009 A CN 103636009A CN 201280011992 A CN201280011992 A CN 201280011992A CN 103636009 A CN103636009 A CN 103636009A
Authority
CN
China
Prior art keywords
layer
wafer
carrier
platinum
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280011992.7A
Other languages
English (en)
Inventor
C-K·林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Techno Center Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Techno Center Inc filed Critical Toshiba Techno Center Inc
Publication of CN103636009A publication Critical patent/CN103636009A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

共晶金属层(例如金/锡)将载体晶圆结构接合至装置晶圆结构。在一个范例中，装置晶圆结构包括硅基板，外延LED结构设置于硅基板上。在外延LED结构上设置银层。载体晶圆结构包括覆盖有粘合层的导电硅基板。银层与共晶金属层之间提供有非反应性阻障金属层(例如钛)，以防止晶圆接合期间来自所述共晶层的金属(例如锡)扩散到银中。在晶圆接合期间，晶圆结构压在一起，并且保持在超过280℃的温度超过一分钟。使用所述非反应性阻障金属层容许减少制造在硅上的竖直蓝光LED的制造中所使用的昂贵铂的总量，藉此降低LED制造成本。

Description

用于共晶接合工艺的非反应性阻障层金属
技术领域
本发明总体涉及在硅基板上制造的GaN基蓝光LED及其相关方法与结构。
背景技术
发光二极管(Light Emitting Diode，LED)是一种将电能转换成光的固态装置。当跨相对的掺杂层施加电压时，从夹置于相对的掺杂层之间的半导体材料的有源层发出光。目前有许多不同的LED装置结构，它们由不同材料制成，并且具有不同结构，并且以不同方式运行。一些发出激光，其它一些生成非单色以及非相干光。一些受到优化以执行特定应用。一些为高功率装置，而其它则不是。一些发出光作为为红外线辐射，而其它一些则发出不同颜色的可见光，并且另外一些则发出紫外光。一些制造成本昂贵，而其它一些则较不昂贵。针对一般商业照明应用，常使用蓝光LED结构。具有包含铟镓氮的多量子阱(Multiple Quantum Well，MQW)有源层的这种蓝光LED可以例如发出波长在从440纳米到490纳米的范围中的非单色非相干光。然后通常提供吸收一些发出的蓝光的荧光粉涂层。荧光粉依序放荧光以发出其它波长的光，使得整体LED装置所发出的光具有较宽的波长范围。发出较宽波长范围的整体LED装置通常称为“白光”LED。
虽然能够获得氮化镓基板晶圆，但是它们价格非常昂贵。因此，商用蓝光LED的外延层通常生长于其它类型的基板的晶圆上，例如蓝宝石晶圆。然而，这些其它基板仍旧不期望地昂贵。个人计算机中采用的类型的常用集成电路一般都制造在硅基板上。随着大量生产硅基板用于计算机工业，硅基板与蓝宝石基板比较起来相对便宜。此外，由于集成电路制造公司经常升级他们的制造设施以便跟上集成电路制造技术的进步，所以通常可以低价获得用于处理硅基板晶圆的二手半导体处理设备。因此从成本的观点来看，能够在相对便宜的硅基板晶圆上制造GaN基LED，并且使用可获得的用于处理这种硅晶圆的二手半导体处理设备，是期望的，但是在硅基板上生长高质量GaN外延层仍旧有许多问题。
与在硅基板上生长高质量GaN外延层关联的许多问题，源自于硅的晶格常数与GaN的晶格常数基本不同的事实。当GaN已经外延生长于硅基板上时，所生长的外延材料会呈现出不期望地高的晶格缺陷密度。如果GaN层生长到足够厚，则GaN层内的应力会导致GaN材料的后续生长部分中发生某种裂痕。此外，硅和GaN具有不同的热膨胀系数。例如，如果包含设置在硅基板上的GaN的结构的温度升高，则结构的硅材料部分的膨胀率会与GaN材料的膨胀率不同。这些不同的热膨胀率会在LED装置的不同层之间引起应力。此应力可能导致破裂以及其它问题。此外，因为GaN为化合物材料而Si为元素（elemental）材料，所以难以在硅基板上生长GaN。从无极性至极性结构的转变，结合大量晶格失配，生成缺陷。针对这些与其它原因，大部分商业上可获得的白光LED装置的外延LED结构部分并不是生长于硅基板上。因此探寻用于在硅基板上制造蓝光LED的改善的工艺以及结构。
在硅基板上生长的蓝光LED的制造通常包含晶圆接合。在一个现有技术工艺中，外延蓝光LED结构生长于非GaN基板上，形成装置晶圆结构。在外延LED结构上形成银层，以用作反射镜。然后在银反射镜上设置包含多周期的铂和钛钨的阻障（barrier）金属层。每一周期内的铂层为60nm的薄层。每一周期内的钛/钨层厚度都大约为10nm，并且包含大约百分之九十的钨。提供五个或更多的这种周期。一旦已经以此方式形成了装置晶圆结构，则载体晶圆结构被晶圆接合至装置晶圆结构。然后去除装置晶圆结构的原始非GaN基板，并切割得到的晶圆接合结构以形成LED装置。在此现有技术工艺中，接合金属层用于将载体晶圆结构晶圆接合至装置晶圆结构。此接合金属层包含金/锡子层。当金/锡子层在晶圆接合期间熔化时，由于多周期阻障金属层的厚度以及由于使用短高温循环来熔化接合金属，所以来自此金/锡子层的锡不会穿入银层。此现有技术工艺被认为运作良好。
发明内容
在第一新颖方面，白光LED组件包括蓝光LED装置。通过在硅基板上外延生长低电阻层(Low Resistance Layer，LRL)来制造蓝光LED装置。在一个范例中，缓冲层直接生长于硅晶圆基板上，然后无掺杂氮化镓的样板（template）层直接生长于缓冲层上，然后LRL直接生长于样板层上。
在一个范例中，LRL为包括多个周期的超晶格结构，其中每一周期都薄(厚度低于300nm)，并且包括相对厚的氮化镓子层(例如厚度100nm)以及相对薄的未掺杂氮化镓铝子层(例如厚度25nm)。LRL的底部子层为GaN的子层。LRL的顶部子层也为GaN的子层。LRL内总共有四个未掺杂氮化镓铝子层。
蓝光LED装置包括夹置于两相对掺杂层之间的含铟发光有源层。这种夹置于两相对掺杂层之间的有源层结构称为“PAN结构”。PAN结构的n型层直接生长于LRL的上表面上，使得n型层直接设置在LRL的GaN子层上。n型层可包括氮化镓以及氮化镓铝的周期，但是n型层的氮化镓子层厚度基本上比LRL的氮化镓子层厚度厚。此外，n型层的氮化镓铝子层厚度基本上比LRL的氮化镓铝厚度薄。n型层的氮化镓铝子层掺杂有硅，具有大于1x1018原子/cm3的硅浓度，而LRL层的氮化镓铝子层则未掺杂，并且具有小于1x1018原子/cm3的硅浓度。
在后续工艺中，将硅装置晶圆结构的表面侧晶圆接合至包括导电载体的载体晶圆结构。导电载体可例如为被掺杂为导电的单晶硅晶圆。此晶圆接合之后，通过化学机械抛光及/或其它合适的方法，去除原始硅晶圆基板。
在第一特定范例中，去除原始硅晶圆基板、缓冲层以及样板层，但是留下LRL的至少部分。在去除步骤之后，留下的LRL的露出表面为氮化镓的子层。添加电极，并且将晶圆接合结构切割成逐个蓝光LED装置。在每一个蓝光LED装置中，PAN结构的n型层直接接触LRL层的至少部分。LRL层在LRL/n型层界面处的片电阻小于n型层在LRL/n型层界面处的片电阻。n型层的片电阻大于每方块十五欧姆。
在这种蓝光LED装置中，LRL具有两种功能。第一功能为在生长n型氮化镓层的工艺中，LRL的存在降低了n型层内应否则会存在的晶格缺陷密度。LR用于阻止源自下方样板层中的位错线（dislocation thread）往上延伸至n型层中。第二功能为电流扩展功能，形成LRL，使得所谓的高迁移率电子的二维气体存在于LRL的超晶格层内。作为此二维电子气体的结果，LRL/n型层界面处LRL的片电阻基本上低于n型层的片电阻。相对低的电阻率的LRL有助于n型层一侧上的横向电流扩展。因此，LED操作期间通过LRL/n型层界面平面的电流更均匀，否则表示LRL不存在。
在第二具体范例中，原始硅晶圆基板、缓冲层、样板层以及LRL全部去除。完全去除LRL。添加电极，并且将晶圆接合结构切割成逐个LED装置。在每一个LED装置中，PAN结构的n型层并不与LRL的任何部分接触，因为已经完全去除LRL。在此第二具体范例中，LRL提供降低n型层中的晶格缺陷密度的第一功能。
在第二新颖方面，晶圆接合工艺包括通过熔化共晶金属层，将载体晶圆结构晶圆接合至装置晶圆结构，藉此形成晶圆接合结构。在熔化之前，装置晶圆结构包括设置于基板上的外延LED结构，如此硅基板，外延LED结构生长于硅基板上。装置晶圆结构进一步包括设置在外延LED结构之上的非反应性阻障金属的层。在一个范例中，非反应性阻障金属层为厚度大于50nm的单一钛层。在一个范例中，共晶金属层包括第一金子层、金/锡子层、以及第二金子层，其中金/锡子层设置在两金子层之间。共晶金属层熔化时，非反应性阻障金属层防止来自共晶层的锡扩散通过非反应性阻障层。在一个具体范例中，外延LED结构与非反应性阻障金属层之间设置有高反射银层。此银层提供反射镜功能，并且也用作至外延LED结构的电接触部。非反应性阻障金属层防止来自共晶接合金属层的锡在晶圆接合工艺期间进入此银层。如果允许锡扩散进入银反射镜，则银层的反射率可能降低，并且银接触部的接触电阻率可能提高。
在第一有利方面，熔化共晶金属层的高温循环包括将载体晶圆结构加热至大于280℃的温度(例如310℃)，并且维持此温度超过一分钟。在第二有利方面，至少有一个铂层设置于外延LED结构与载体晶圆结构的载体之间，并且外延LED结构与载体之间的所有铂层的所有厚度的和小于200nm。在第三有利方面，外延LED结构与载体之间有一个并且只有一个铂层。此铂层提供银包覆功能，以防止银的电子迁移。铂包覆层的厚度小于200nm。晶圆接合导致晶圆接合结构。晶圆接合之后，去除装置晶圆结构的硅基板、将电极添加至剩余的晶圆接合结构，并且然后切割晶圆接合结构以形成蓝光LED装置。
铂为相当昂贵的金属，而钛则基本上不贵。背景技术部分中的上述现有技术晶圆接合工艺包括五个或更多的铂层，每一铂层的厚度可为100nm或更厚。现有技术工艺当中使用500nm或更厚的铂。藉由减少用于厚度小于200nm的单一层的铂的用量，于此公开的新颖非反应性金属接合工艺能够降低在硅基板上制造蓝光LED的成本。
在第三新颖方面中，通过使用硫化锌(ZnS)作为转换缓冲层(transitionalbufer layer)在硅基板之上外延生长n型氮化镓(GaN)层来制造蓝光LED装置。在一个范例中，ZnS缓冲层厚度为50nm，并且n型GaN层的厚度至少为2000nm。在ZnS缓冲层上生长n型GaN层降低n型GaN层中的晶格缺陷密度。首先，ZnS缓冲层提供与硅基板的良好晶格常数匹配，以及用于后续GaN生长的化合极性样板。第二，通过MOCVD能够容易地制备ZnS，使得在一个生长室内生长所有外延层。第三，ZnS的熔点为1850℃，这足够高以防止其在GaN沉积期间变得不稳定。最终，若氮化铝(AlN)层也用作缓冲层的部分，则ZnS层用作AlN层与硅基板之间的扩散阻障物。在形成外延LED结构的外延层之后，将载体晶圆结构晶圆接合至其中载体晶圆结构包括导电载体的结构。然后，从晶圆接合结构去除原始硅基板与ZnS缓冲层。添加电极，并且切割晶圆接合结构以形成完成的LED装置。
在第四新颖方面，竖直GaN基蓝光LED装置具有n型层，其包括多个导电介入层。在一个范例中，n型层包含多个周期，并且n型层的每一周期包括氮化镓(GaN)子层以及掺杂有硅的氮化镓铝(AlGaN:Si)介入子层。在一个范例中，每一GaN子层的厚度为900nm，每一AlGaN:Si介入子层的厚度小于25nm。因为AlGaN具有比GaN小的晶格常数，所以AlGaN:Si介入层提供压缩应变给GaN子层，并防止破裂。在每一介入层之后，重迭GaN子层的质量就较低晶格缺陷密度而言有所改善。此外，AlGaN:Si层具有导电性(例如每立方厘米1x107至1x109个缺陷)，并且具有大于1x1018原子/cm3的硅浓度。在形成外延LED结构的外延层之后，将载体晶圆结构晶圆接合至其中载体晶圆结构包括导电载体的装置晶圆结构。然后去除晶圆接合结构的原始硅基板。添加电极，并且切割晶圆接合结构以形成完成的LED装置。因为AlGaN:Si介入子层具有导电性(例如电阻率=1x10-2·Ω·cm)，所以在最终LED装置中不需要将其去除。而是整个n型层保留在完成的蓝光LED装置中，并且具有至少两千纳米的厚度，提供增强的电流扩展并且提供更多n-GaN材料来适应表面粗糙度。
在以下详细描述当中描述进一步的细节以及具体实施例和技术。此发明内容不是旨在定义本发明。本发明由权利要求所定义。
附图说明
附图示例本发明的实施例，其中类似的编号指示类似的组件。
图1为根据一个新颖方面的白光LED组件的剖面图。
图2为图1的白光LED组件的俯视图。
图3为图1的白光LED组件的简化与展开的剖面图。
图4为图1的白光LED组件的蓝光LED装置的俯视图。
图5为图1的白光LED组件的蓝光LED装置的部分的剖面图。
图6为形成于硅基板上的图3的蓝光LED装置的外延PAN结构层的剖面图。
图7为示例其中电流阻挡结构添加至图6的结构的制造方法的步骤的图。
图8为示例其中高反射层添加至图7的结构的制造方法的步骤的图。
图9为示例其中包覆层形成于图8的结构之上，并且其中非反应性阻障金属层形成于包覆层之上的制造方法的步骤的图。
图10为示例其中接合金属添加至图9的结构的制造方法的步骤的图。
图11为示例其中载体晶圆结构晶圆接合至图10的结构的制造方法的步骤的图。
图12为示出所使用的热压缩晶圆接合工艺的温度循环的图表。
图13为示例其中晶圆接合结构被翻转的制造方法的步骤的图。
图14为示例其中硅基板、缓冲层以及样板层被从图12的结构去除的制造方法的步骤的图。
图15为图14的去除步骤之后以及已经形成平台之后，晶圆接合结构的俯视图。
图16为沿B-B线取得的图15的剖面图。
图17为示例其中LRL的表面被粗糙化的制造方法的步骤的图。
图18为示例其中电极添加至图17的结构的制造方法的步骤的图。
图19A和图19B一起为列出了关于图6至18的制造方法的每一步骤的细节的表格。
图20为蓝光LED装置100的剖面图，其中装置由以上结合图6至18所列出的制造方法所形成，在图14所示例的去除步骤中去除所有LRL4除外。
图21为蓝光LED装置200的剖面图，其中装置由以上结合图6至18所列出的制造方法所形成，在图14所示例的去除步骤中所有LRL4以及去除n型层5的一些除外。
图22为根据第一新颖方面的方法的流程图。
图23为根据第二新颖方面的方法的流程图。
图24为根据第三新颖方面的方法的流程图。
图25为根据第四新颖方面的方法的流程图。
具体实施方式
在此将详细参考本发明的一些具体实施例，附图中示例了其范例。在以下描述以及权利要求中，当提到第一层设置在第二层“之上”时，应当理解，第一层可直接位于第二层上，或单个介入层或多个介入层可存在于第一和第二层之间。诸如“之上”、“之下”、“上方”、“下方”、“顶部”、“底部”、“往上”、“往下”、“竖直（vertically）”以及“横向”的术语于此用于描述描述的蓝光LED装置的不同部件之间的相对取向，并且应当理解，所描述的整体蓝光LED装置可在三维空间中以任何方式进行取向。
图1为白光发光二极管(LED)组件50的剖面侧视图。图2为白光LED组件50的俯视图。白光LED组件50包括四个竖直蓝光LED装置51-54。竖直LED装置有时也称为竖直接触式LED装置，以使其与横向或横向接触式LED装置区别。四个竖直蓝光LED装置51-54安装至金属核心印刷电路板(Printed Circuit Board，PCB)19。根据俯视透视图，维持环20围绕四个竖直蓝光LED装置51-54。维持环20维持覆盖蓝光LED装置51-54的荧光粉21的量。第一金属结构57的部分通过阻焊层58中的第一开口露出。蓝光LED装置51-54的阳极电极经由银环氧树脂18表面安装至此第一开口中的第一金属结构57。阻焊层58中的第一开口也露出第二金属结构59的部分。蓝光LED装置51-54的面向上的阴极电极引线接合至第二金属结构59的露出的部分。第一焊垫60由阻焊层58中的另一开口所形成。第二焊垫61由阻焊层58中的再一开口所形成。如图3的剖面视图所示例，第一和第二金属结构57和59为设置在介电层62上的金属层的部分。介电层62为厚度35μm至250μm的环氧树脂材料层，环氧树脂材料层含有例如Al2O3的无机填充物。此介电层62使第一和第二金属结构57和59与金属核心PCB19的铝或铜基部分63绝缘。
图3为白光LED组件50的简化剖面侧视图。图中仅示例了一个竖直蓝光LED装置54。竖直蓝光LED装置54包括许多层，这些层中的一些层示例于图3中：第一金属电极17、低电阻层(LRL)4的部分、n型氮化镓层5、有源层7、p型氮化镓层8、包括接合金属层13的一些金属、导电载体15以及第二金属电极16。参考数字64标识引线接合，引线接合将蓝光LED装置54的第一金属电极17耦合至第二金属结构59。金属17和LRL4导电并且与n型层5电接触。P型层8底下的所有层(包括层13、15、16)都导电，并且用于与P型层8进行电接触。
图4为竖直蓝光LED装置54的俯视图。第一金属电极17具有栅格形状。
图5为沿着图3中的A-A剖面线取得的竖直蓝光LED装置54的更详细的剖面图。在导电载体15与p型氮化镓8之间有多个层和结构，包括：阻障金属层14、接合金属层13、阻障金属层12、包覆金属层11、高反射层10以及电流阻挡层9。电流阻挡层9被图案化成电流阻挡结构。有源层7与n型氮化镓层5之间为应力释放层6。电流从第二电极16流出时，通过导电载体15、通过金属层14、13、12、11和10、通过p型氮化镓层8、通过有源层7、通过应力释放层6、通过n型氮化镓层5、通过低电阻层4，并到达第一电极17，然后从有源层7发出非单色与非相干光。所发出光的波长在从大约440nm至大约490nm的范围中。如本说明书中所使用，“非单色”意指光具有的光谱线宽度基本上比典型激光二极管所发出的光的光谱线宽度宽。LED的光谱线宽度通常为20nm，而激光二极管的光谱线宽度通常小于4.0nm。
图6至图18为列出制造蓝光LED装置54的方法的步骤的图集。这些图并未依照比例，只是概念图。
图6为示出在硅基板1上形成外延层的数个初始步骤的结果的剖面图。硅基板1为大量CMOS集成电路的制造中常用的类型的单晶硅基板晶圆。缓冲层2形成于硅基板上。在示例的范例中，此缓冲层2的形成包括首先在硅基板1上形成厚度低于100nm的硫化锌层65(例如50nm)。然后在ZnS层65上形成厚度200nm的氮化铝(AlN)层66。然后在AlN层66上形成厚度250nm的氮化镓铝(AlGaN)层67。虽然示出了包括硫化锌层的此特定缓冲层，但是能够使用其它类型的缓冲层。例如可使用单层AlN的缓冲层。其中提供ZnS层65，图6中示例的AlN层66和AlGaN层67为可选的。
竖直LED装置54的制造包括在硅基板1之上外延后生长氮化镓(GaN)层(例如n型GaN层5)。GaN和Si的面内晶格常数分别为aGaN(0001)=3.189
Figure BDA0000378207480000091
以及aSi(111)=3.840结果，GaN与Si之间基本上有20.4%的面内晶格失配。此晶格失配结合GaN与Si之间的热膨胀系数的大的差异(例如56%)，使得要在硅基板上生长高质量、厚并且无裂痕的GaN是一项挑战。一般而言，使用满足同时发生晶格条件的转换缓冲层能够减轻晶格失配。例如，AlN层66(aAlN=3.112常用作缓冲层，来提供压缩给GaN外延层。然而，界面上Al和Si的内部扩散严重，导致非所要的高掺杂水平。此外，AlN晶体质量低，因为AlN与Si之间的晶格失配甚至高于GaN与Si之间的晶格失配。
为了克服这个缺点，使用ZnS层65当作新的转换缓冲层。首先，纤锌矿ZnS化合物(aZnS=3.811
Figure BDA0000378207480000094
具有0.3811的晶格常数，这介于GaN与Si的晶格常数之间，并且接近Si的晶格常数。如此，ZnS提供与Si的良好的晶格常数匹配，并且也是类似GaN的化合物材料。第二，利用金属有机化学气相沉积(MOCVD)能够容易地制备ZnS，使得在一个生长室中生长所有外延层。MOCVD为材料的外延生长的化学气相沉积方法，材料尤其是来自有机化合物或金属有机物和含有所需化学物质的金属氢化物的表面反应的化合物半导体。在一个范例中，于350℃的生长温度以及100Torr的生长压力之下，在MOSCVD室内藉由导入硫化氢与二甲锌(DMZn)，在硅基板上生长ZnS。第三，ZnS的熔点为1850℃，这足够高以防止其在GaN沉积期间变得不稳定。最终，若AlN层也用作缓冲层的部分，则ZnS也用作缓冲AlN与硅基板之间的扩散阻障物。
然后在缓冲层2上形成样板层3。在示例的范例中，样板层3为厚度1000nm的未掺杂氮化镓层。
不是直接在样板层上生长LED的n型层，而是在样板层3上直接生长低电阻层(LRL)4。在示例的范例中，LRL4为超晶格结构，其构造为使得高迁移率电子的二维气体形成于其层中。超晶格结构包括多个周期，其中每一周期的厚度小于300nm。在一个特定范例中，每一周期包括厚度100nm的n型氮化镓子层以及厚度25nm的未掺杂氮化镓铝子层。在图6的示例的透视图中，厚度100nm的n-GaN子层直接设置在样板层3上。另外，LRL4的最上面的子层为厚度100nm的n-GaN子层。在示例的配置当中，有五个GaN子层以及四个AlGaN子层。n-GaN层掺杂有硅，至浓度1x1018原子/cm3。每一较薄的AlGaN子层都被拉紧至单个或多个较厚GaN子层的晶格。
然后n型GaN层5生长于LRL4上。归因于GaN层中的应力累积，要生长具有低晶格缺陷密度且不会遭受破裂与其它问题影响的的较厚高质量GaN层是困难的。例如，GaN与Si之间存在大的热膨胀系数差异(例如56%)。此热失配通常导致冷却期间GaN外延层中的张应力。GaN外延层的厚度大于1000nm时，通常会产生裂痕。虽然随着GaN层生长得更厚时应力会累积的确切原因并未完全了解，不过根据经验可知道，可以通过正好在GaN层中的应力的累积导致破裂之前停止GaN层的生长，防止破裂。在此点上，在GaN层顶部上生长薄介入层。此介入层可例如为厚度5nm的AlN层。在形成薄介入子层之后，则在介入层上生长其它GaN子层。将此第二GaN子层生长得尽可能厚，而没有GaN子层具有太多内部应力。此周期性会多次重复。在每一介入层之后，重迭GaN子层的质量就较低晶格缺陷密度来说有所改善。例如，一般Si上的GaN具有高达每立方厘米1x1010个缺陷的缺陷密度。质量改善的Si上GaN的缺陷密度在每立方厘米1x107至1x109个缺陷的范围内。
然而，使用AlN介入子层会导致一个问题。由于AlN具有宽的带隙(例如6.2eV)，所以其为绝缘材料，并因此对竖直方向上的电流运输产生阻障。结果，若要制造竖直LED，则要去除从硅基板至顶部AlN介入子层的所有子层。因此，在最终LED装置内，这些层并不具有电流扩散功能。顶部AlN子层之上的GaN子层通常小于2000nm，这会导致LED装置中的电流拥挤问题。为了解决此问题，使用薄的AlGaN:Si层作为新的介入子层，而非使用AlN。首先，AlGaN:Si为容许电子运输通过的n型材料，因为AlGaN具有比AlN小的带能量(例如根据Al浓度而有3.4eV至6.2eV的带隙)，如此AlGaN中Si的活化能小于AlN中Si的活化能。结果，AlGaN:Si介入子层具有导电性，并且在最终LED装置中不需要去除。导电AlGaN:Si层的电阻率的一个范例为1x10-2·Ω·cm。第二，AlGaN具有比GaN小的晶格常数，并且因此提供压缩应变给后续GaN子层，帮助防止破裂。
在图6的范例中，n型GaN层5的每一GaN子层厚度大约为900nm，并且掺杂有浓度为5x1018原子/cm3的硅。AlGaN:Si的每一介入子层的厚度小于25nm(例如5nm)，具有1x1018原子/cm3的硅掺杂浓度。这些AlGaN:Si介入子层相对导电，并且n型GaN介入子层导电，如此整体n型GaN层5能够在从LRL/n型层界面朝向有源层的方向上，有效传导电流。与LRL4直接接触的n型GaN层5的底部子层为厚度900nm的GaN子层，如所示例。n型氮化镓层5的上方子层也为900nm的GaN子层，如所示例。具有多个AlGaN:Si导电介入子层的完整n型GaN层5大约为5000nm厚，其中每一n-GaN子层基本上都比LRL4的n-GaN子层厚。
n型GaN层5与底下LRL4之间具有界面74。n型GaN层5在此界面处具有大于每方块15欧姆(15ohms per square)的片电阻。LRL4也在此界面处具有片电阻，但是LRL4的片电阻低于n型GaN层5的片电阻。在一个范例中，能够通过磨掉第一LED装置的上方层，露出界面74处LRL4的表面，然后探测露出的LRL表面并且测量其片电阻，来用破坏性方式测量LRL4的片电阻。以类似方式，能够通过磨掉第二LED装置的下方层，露出界面74处的n型层5的表面，然后探测露出的n型层表面并且测量其片电阻，来用破坏性方式测量n型层5的片电阻。
接下来，在n型GaN层5上形成应力释放层6。在一个范例中，应力释放层6的厚度为120nm，并且包括三十个周期。每一周期包括InxGa1-xN的第一子层，其中0<x<0.12，以及InyGa1-yN的第二子层，其中0<y<0.12。
接下来，在应力释放层6上形成有源层7。有源层7用于在整体蓝光LED装置中发出蓝光。在一个范例中，有源层7为具有十个周期的130nm厚的多量子阱(MQW)结构。每一周期包括3nm厚的InGaN子层(15%In)，以及10nm厚的GaN子层。有源层7发出具有波长范围从大约440nm至大约490nm的非单色光。
接下来，在有源层7上形成p型GaN层8。在一个范例中，p型GaN层的厚度为300nm，并且具有1x1020原子/cm3的镁掺杂浓度。在此范例中，形成p型GaN层8的上方表面，使得完整的LED装置将发出非单色光，并且将不包括激光二极管所使用的类型的电流集中脊部结构。n型层5、p型层8以及包括有源层7的其间所有层一起形成外延LED结构80。
图7为示出制造方法中的后续步骤的剖面图。在p型GaN层8的上方表面上形成绝缘材料的电流阻挡层。在一个范例中，电流阻挡层为图案化的200nm厚的二氧化硅层。此二氧化硅层已经沉积并且使用光刻技术对其进行了图案化，以形成在某些地方比其它地方阻碍更多电流的结构。例如，电流阻挡层的大的结构66直接设置在稍后制造方法中将形成第一电极17的位置之下。大的结构66放在此位置中，使得电流将不会通过直接位于第一电极17底下的有源层，因此将不会在第一电极17底下直接生成光。在直接位于第一电极底下的有源区内生成光时，则金属第一电极17会阻挡大量的光从LED装置逃逸。受阻挡的光会重新吸收在LED中，而不会逃逸出LED成为可用光。因此，就会浪费用于生成受阻挡光的电流。通过阻挡电流流过直接在第一电极17底下的有源层的部分，使得此电流流过有源层的其它地方，在此所产生的光有较好的机会逃逸出LED装置成为有用的光。通过阻挡p型层8的上方表面区域中每一子区域的适当部分，并且通过正确改变跨从子区域的此部分与跨p型层8的上方表面区域的子区的比例，控制流过每一个别子区域的电流量，以与流过整个LED装置相比，最大化从LED装置输出的光。
图8为示出制造方法中的后续步骤的剖面图。在电流阻挡层9之上沉积高反射层10。在一个范例中，高反射层10为200nm厚的银层，与p型GaN层8形成欧姆接触。此银层并未覆盖整个LED装置晶圆。高反射层10示为覆盖图8的整个结构，这是因为图8的剖面图为LED装置的沿着A-A线的仅部分的剖面图。高反射层10提供用作反射镜来反射光的第一功能，以及提供与p型层8电接触的第二功能。
图9为示出制造方法的后续步骤的剖面图。包覆层11覆盖银层10。在示例的范例中，包覆层11为厚度100nm的铂层。此铂层阻挡银的电子迁移。在一个有利方面，此铂层为蓝光LED装置中唯一的铂层。蓝光LED装置中所有铂层(只有一个铂层)的所有厚度的和小于200nm。
在形成包覆层11之后，在包覆层之上形成厚度超过50nm的非反应性阻障金属层12。在示例的范例中，非反应性阻障金属层12为厚度200nm的钛层。钛为阻障物，因为其对于锡的扩散是阻障物。从稍后要施加至该结构顶部的接合金属层起的阻障层阻挡锡扩散进入银层10。一些其它金属，例如有时用作锡阻障物的铂、钛/钨、金与镍，实际上会与锡产生反应。在使用这种反应性金属作阻障物的其它接合工艺中，所提供的反应性金属的厚度与有限的高温接合循环时间的组合，使得锡入侵量维持在可接受水平内。相比之下，非反应性阻障金属层12并非这种反应性金属，并且在一个范例中为厚度超过50nm的钛层。
图10为示出制造方法中的后续步骤的剖面图。形成500nm厚的金子层，覆盖非反应性阻障金属层12的顶部。图10中的参考数字13代表此金子层，也就是金属层的三个子层Au/AuSn/Au三明治结构当中一个子层。
图11为示出制造方法的后续步骤的剖面图。导电载体5覆盖有粘合与阻障金属层14。在示例的范例中，导电载体为单晶硅晶圆，并且粘合与阻障金属层14为厚度200nm的钛层。金一般与硅的接合并不好，但是钛的接合好，因此提供钛层14以接合至导电硅载体15，使得金的后续子层(接合金属层13的部分)能够轮流接合至钛。除了此粘合功能以外，钛也用作阻障物，防止锡和金扩散进入硅表面并且降低粘合性。在另一范例中，粘合/阻障金属层14也包括设置在钛之上的铂层。
然后在粘合与阻障金属层14上形成厚度500nm的金子层，并且在金子层上形成厚度3000nm的金/锡子层。厚度3000nm的金/锡子层为重量80％的金以及20％的锡。这些金与金/锡子层为上面结合图9所提到的三子层三明治金属结构13当中的另两个子层。
导电载体15、阻障金属层14以及金与金/锡子层13一起成为载体晶圆结构68。硅基板1和其上形成的层一起成为装置晶圆结构69。载体晶圆结构68晶圆接合至装置晶圆结构69的金覆盖的上方表面。
图12为示出所使用的热压缩晶圆接合工艺的温度循环的图表。载体晶圆结构68以大约每平方英寸五十磅的压力压住装置晶圆结构69，并且压在一起的晶圆被加热到至少280℃。在特定范例中，晶圆会被加热至310℃。晶圆维持在此上升的温度超过一分钟的时段，以确保所有晶圆都有一致的熔化温度。在特定范例中，上升的温度维持五分钟。共晶金/锡子层熔化，如此将载体晶圆结构68晶圆接合至装置晶圆结构69。此晶圆接合由图11中的箭头70所表示。在百分之二十的锡浓度时，金/锡子层具有大约282℃的熔点。然而，一但金/锡子层已经熔化，则某些锡会从此子层扩散进入金/锡子层任一侧上的金子层。因此，金/锡子层内的锡浓度降低。具有较低锡浓度的金/锡子层具有较高的熔化温度。在金/锡合金中锡浓度每降低百分之一，则金/锡合金的熔化温度就会提高大约30℃。因此，在已经进行晶圆接合工艺之后，金/锡子层中的锡浓度下降至低于百分之二十，并且之后整体晶圆接合结构能够将其温度提高至282℃，而不会有金/锡子层熔化。
图13示出了制造方法的后续步骤。产生的晶圆接合结构71如箭头72所示翻转。
图14示出了制造方法的后续步骤。从晶圆接合结构71去除硅基板1、缓冲层2以及样板层3，如箭头73所示。在本范例中，使用化学机械抛光(Chemical Mechanical Polishing，CMP)以及反应离子刻蚀(reactive ionetching，RIE)技术来去除这些层，使得LRL4的GaN子层其中之一存在，并且从该结构的顶部露出。整个n型GaN层5都作为晶圆接合结构71的部分留着。由于层5内AlGaN:Si介入层的导电性，所以n型GaN层5会从应力释放层电导通至n型层界面，一直通过n型GaN层，并且到达n型层/LRL界面。使用AlGaN:Si作为介入子层相对于使用AlN介入子层的优点是AlGaN:Si介入子层导电。在n型GaN层内并无图13的步骤中必须去除的非导电介入AlN子层，以便提供通过n型层的导电性。而是，整个n型GaN层5都留在完整蓝光LED装置内。
图15为晶圆接合结构71的俯视图。除了如图14所示例地去除层1、2和3以外，使用湿法刻蚀将水平与竖直通道（street）刻蚀至包覆层11，藉此形成平台结构的行和列的二维阵列。参考数字75、76和77标识三个这种通道。参考数字78和79标识二个平台结构。
图16为沿着图15的结构的B-B剖面线取得的剖面图。用斜线示出了钛的非反应性阻障层12。非反应性阻障层12为厚度超过50nm的单一钛层，并且不包括子层、铂以及钨。高反射层10的银受到包覆层11的阻挡，避免从平台底下横向移动。高反射层10的银包含于从顶部到p型GaN层8的底部表面(平台的底部)。
图17示出了制造方法的后续步骤。将每一平台的顶部处露出的LRL4的上方表面粗糙化，此粗糙化为通常执行来帮助光从LED装置逃逸的粗糙化类型。粗糙化实际上比图17中所示例的要严重。从粗糙表面的最高峰到最深谷底的竖直距离大约是500nm，使得最深谷底往下延伸到n型层5中。期望不穿透LRL，如此在另一范例中，去除的材料量优选地限制为去除硅基板以及缓冲层的部分。
图18示出了制造方法的后续步骤。如示例的，在导电载体15上形成第二电极16。在一个范例中，第二电极16包括第一20nm厚的镍子层，其直接接触导电载体15，并且也包括第二200nm厚的金层，金层覆盖镍子层。因此，第二电极16的厚度为220nm。
此外，图18示出了如示例在LRL4的上方表面上形成第一电极17的后续步骤。在一个范例中，第一电极17包括直接设置于LRL4上并且厚度20nm的钛子层、设置于钛子层上并且厚度为100nm的铝子层、设置于铝子层上并且厚度为20nm的镍子层、以及设置于镍子层上并且厚度为200nm的金子层。因此，第一电极17的厚度大约为340nm。LRL4的GaN子层中的掺杂物浓度足够高，使得在金属17与LRL4之间形成良好的欧姆接触。
在如图18所示地已经增加第一和第二电极之后，将晶圆接合结构切割成独立的蓝光LED装置。藉由沿着图15中示例的通道锯开晶圆接合结构来执行切割，使得每一平台结构都变成独立的的蓝光LED装置。在示例的范例中，将产生的蓝光LED装置之一并入图1至图3的白光LED组件内。使用银环氧树脂层18将第二电极16如图3所示例地粘合至金属核心PCB19。如示例的，第一金属电极17经由接合线64引线接合至金属核心PCB19的第二金属结构59。引线接合之后，利用丝网印刷法在该结构上形成硅树脂的维持环20。替代地，切割并且塑造维持环20至成正确尺寸，然后应用。环20的高度为0.5至3.0mm，且宽度为0.2mm至1.5mm。硅树脂固化之后，一定量的荧光粉21掉落在蓝光LED装置54之上，使得荧光粉由环20维持。容许荧光粉21固化以形成完整的白光LED组件50。
图19为列出有关制造方法的每一步骤的细节的表格。表格的左栏中的数字为用于白光LED组件50的不同层的参考数字。
图20为蓝光LED装置100的剖面图，该装置通过上面结合图6至图18列出的制造方法所形成，而图13中所示例的去除步骤中去除所有LRL4除外。全部或基本上全部n型层5都保留在完成的蓝光LED装置100中。图17未依照比例，而只是概念图。
图21为蓝光LED装置200的剖面图，该装置通过上面结合图6至图18所列出的制造方法所形成，而图13中所示例的去除步骤中去除某些n型层5以及所有LRL4除外。n型层的所有薄介入子层都已经去除，只留下最后的厚度900nm的GaN子层。此最后的GaN子层保留在完成的蓝光LED装置200中。图18未依照比例，而只是概念图。
图22为根据第一新颖方面的方法300的流程图。在硅基板之上形成超晶格结构(步骤301)。超晶格结构包括多个周期。每一周期的厚度小于300nm并且包括GaN子层。在一个范例中，在硅基板上形成缓冲层，并且在缓冲层上形成样板层，并且在样板层上形成超晶格结构。接下来，直接在超晶格结构上形成n型GaN层(步骤302)。在n型层之上形成含有铟的有源层(步骤303)。在有源层之上形成p型GaN层(步骤304)。硅基板、超晶格结构、n型层、有源层以及p型层一起成为第一结构。导电载体接合(步骤305)至第一结构，藉此形成第二结构。然后从第二结构中去除硅基板(步骤306)，藉此形成第三结构。在第三结构上形成电极(步骤307)。然后切割第三结构(步骤308)，藉此形成蓝光LED装置。
虽然上面已经针对教导目的描述了某些具体实施例，但是本专利文件的教导具有一般适用性，并且不受限于上述的具体实施例。LRL4可用许多不同合适的方式来制造。在一个范例中，LRL4包括许多周期，其中每一周期都包括第一氮化镓铝层以及第二氮化镓铝层，其中两子层中的铝浓度彼此不同。两子层的成分由AlxGa1-xN/AlyGa1-yN给出，其中x和y为不同的非零数字。虽然上面已经描述了其中LRL的氮化镓铝以及氮化镓子层具有不同厚度的具体范例，但是在其它范例中，子层基本上具有相同厚度。在AlGaN/GaN或AlGaN/AlGaN超晶格中，含有铝的一子层内的铝浓度能够分级。LRL能够为AlInN/GaN超晶格。LRL能够为AlGaN/AlGaN/GaN超晶格，其中每一周期包括三个子层。
虽然上面已经结合使用银环氧树脂将晶圆接合粘合至金属核心PCB来形成完整的白光LED组件之后的LED装置描述了包括非反应性阻障金属层的晶圆接合工艺，但是可以在给LED提供有用于管芯联接的金/锡层的地方使用晶圆接合工艺。由于晶圆接合期间金属接合层13的金/锡子层中的锡浓度降低，所以在执行晶圆接合工艺之后，金属接合层13的熔化温度高于280℃。因此，完整的LED装置能够加热至足够高的温度来熔化一定量的用于管芯联接的金/锡，而不熔化LED装置本身之内的金属接合层13。虽然上面结合其中共晶层为金/锡层的范例描述了晶圆接合工艺，晶圆接合工艺并不受限于需要金/锡共晶层。在其它范例中，共晶层为诸如例如金/铟金属层以及钯/铟金属层的金属层类型。虽然上面结合其中银包覆层为铂的范例描述了晶圆接合工艺，但是可采用诸如镍与铑的其它包覆层。
图23为根据第二新颖方面的方法400的流程图。在非GaN基板上生长外延LED结构(步骤401)。一个范例内中的非GaN基板为硅基板，并且采用适当的介入缓冲和样板层。然后在外延LED结构上提供银层(步骤402)，以用作反射镜并且用作至外延LED结构的欧姆接触部。在银层之上提供包覆层(步骤403)。在一个范例中，包覆层为厚度小于200nm的单一铂层。在包覆层上提供了非反应性阻障金属层(步骤404)，藉此形成装置晶圆结构。在一个范例中，此非反应性阻障金属层为厚度超过50nm的单一钛层。此单一钛层基本上并不包括钨。
载体晶圆结构包括导电载体。导电载体可为导电硅晶圆。然后通过熔化两晶圆结构之间的共晶金属层，将载体晶圆结构晶圆接合(步骤405)至装置晶圆结构，藉此形成晶圆接合结构。在一个范例中，共晶金属层包括熔化温度大约为282℃的金/锡子层。通过将载体晶圆结构的温度提高到大于280℃(例如到达310℃)并且维持此升高的温度超过一分钟，来熔化此共晶金属层。
在一个范例中，通过在全负荷熔炉室中所放置与共晶接合金属层相同成分的金/锡量，并且缓慢提高熔炉室的设定点，直到看见金/锡熔化，来间接确定载体晶圆结构的温度。此设定点假设为对应至282℃的载体装置晶圆温度。然后熔炉室的设定点提高额外量，该额外量已知对应至30℃的熔炉室提高温度。藉由使用此提高的熔炉室设定至少一分钟，执行晶圆接合工艺，无需直接测量熔炉室内的晶圆接合结构的温度。
晶圆接合之后，去除产生的晶圆接合结构的非GaN基板(步骤406)。在晶圆接合结构上形成电极(步骤407)并且切割晶圆接合结构，藉此形成多个蓝光LED装置(步骤408)。在方法400的一个范例中，所完成蓝光LED装置中的任何与所有铂层的总厚度小于200nm，并且高温接合金属熔化循环(载体晶圆结构的温度高于280℃时)超过一分钟。
图24为根据第三新颖方面的使用硫化锌(ZnS)作为缓冲层来在硅基板上制造LED装置的方法的流程图。硫化锌(ZnS)层形成于硅基板之上以及直接在硅基板上(步骤501)。在一个范例中，ZnS层为形成于硅基板上的缓冲层，然后在缓冲层上形成样板层。可选地，在硫化锌层之上形成氮化铝(AlN)层，并且在氮化铝层之上形成氮化镓铝(AlGaN)层。ZnS层、AlN层以及AlGaN层形成缓冲层。接下来，直接在样板层之上形成n型GaN层(步骤502)。在n型层之上形成含有铟的有源层(步骤503)。在有源层之上形成p型GaN层(步骤504)。n型层、有源层以及p型层一起成为外延LED结构。硅基板、ZnS层、外延LED结构一起成为第一结构。在一个范例中，第一结构为图11的装置晶圆结构69。然后，导电载体接合(步骤505)至第一结构，藉此形成一第二结构。在一个范例中，载体为载体晶圆结构的部分，诸如图11的载体晶圆结构68。然后从第二结构中去除原始硅基板以及ZnS层(步骤506)，藉此形成第三结构。在第三结构上形成电极(步骤507)。然后切割第三结构(步骤508)，藉此形成蓝光LED装置。
图25为根据第四新颖方面的在硅基板上制造蓝光LED装置的方法流程图。蓝光LED装置具有n型氮化镓层，该层具有多个导电介入层。然后在硅基板之上形成n型层(步骤601)。n型层包括多个周期，n型层的每一周期包括氮化镓(GaN)子层以及掺杂有硅的氮化镓铝(AlGaN:Si)介入子层。AlGaN:Si介入子层掺杂有Si，并且具有电导性。接下来，在n型层之上形成含有铟的有源层(步骤602)。在有源层之上形成p型GaN层(步骤603)。硅基板、n型层、有源层以及p型层一起形成第一结构。导电载体接合(步骤604)至第一结构，藉此形成第二结构。然后从第二结构去除硅基板(步骤605)，藉此形成第三结构。在第三结构上形成电极(步骤606)。然后切割第三结构(步骤607)，藉此形成蓝光LED装置。
因此，不脱离权利要求所阐明的本发明的范围，能够实现所描述具体实施例的不同特征的不同修改、调整、以及组合。

Claims (21)

1.一种设备，包括：
外延发光二极管(LED)结构，其包括设置于p型层与n型层之间的有源层；
载体；
共晶金属层，其设置于所述外延LED结构与所述载体之间；以及
非反应性阻障金属层，其设置于所述共晶金属层与所述外延LED结构之间，其中所述非反应性金属层的厚度大于五十纳米。
2.如权利要求1所述的设备，其中所述有源层包括铟和镓，其中所述非反应性阻障金属层为钛层，并且其中所述共晶金属层取自以下构成的组：金/锡层、金/铟层、以及钯/铟层。
3.如权利要求2所述的设备，其中至少有一个铂层设置于所述外延LED结构与所述载体之间，并且其中所述外延LED结构与所述载体之间的所有所述铂层的所有厚度的和小于200纳米。
4.如权利要求3所述的设备，其中在所述外延LED结构与所述载体之间有一个并且只有一个铂层。
5.如权利要求2所述的设备，进一步包括：
银层，其设置于所述非反应性阻障金属层与所述外延LED结构之间。
6.如权利要求5所述的设备，进一步包括：
包覆层，其设置于所述银层与所述非反应性阻障金属层之间。
7.如权利要求6所述的设备，其中所述包覆层包括取自以下构成的组的至少一层：铂层、镍层、以及铑层。
8.如权利要求1所述的设备，其中所述非反应性阻障金属层基本上不包括铂。
9.如权利要求1所述的设备，其中所述非反应性阻障金属层基本上不包括钨。
10.一种方法，包括：
(a)在外延发光二极管(LED)结构之上形成非反应性阻障金属的层，其中所述非反应性阻障金属层的厚度超过五十纳米，并且其中所述外延LED结构包括设置于p型层与n型层之间的有源层；
(b)在所述非反应性阻障金属与载体之间提供接合金属层，其中所述接合金属层包括金和锡；以及
(c)熔化所述接合金属并且将所述载体接合至所述外延LED结构。
11.如权利要求10所述的方法，其中(c)包括将所述载体的温度提高到大于摄氏两百八十度，并且将所述温度维持在超过摄氏两百八十度超过一分钟。
12.如权利要求11所述的方法，其中所述非反应性阻障金属的所述层为钛层，其中所述外延LED结构在(a)中设置于硅基板上，其中所述有源层包括铟和镓，并且其中所述接合金属层包括取自以下构成的组的金属层：金/锡层、金/铟层、以及钯/铟层。
13.如权利要求12所述的方法，其中(b)中的所述接合金属层包括第一金子层、第二金/锡子层、以及第三金子层。
14.如权利要求12所述的方法，其中银层在(a)中设置于所述外延LED结构上并直接与所述外延LED结构接触，其中铂层在(a)中设置于所述银层上并直接与所述银层接触，并且其中非反应性阻障金属的所述层在(a)中设置于所述铂层上并直接与所述铂层接触。
15.如权利要求11所述的方法，其中(a)中的所述外延LED结构设置于硅基板上，其中(c)中所述载体至所述外延LED结构的所述接合导致晶圆接合结构，所述方法进一步包括：
(d)从所述晶圆接合结构去除所述硅基板。
16.如权利要求12所述的方法，其中在(c)的所述接合之后，在所述外延LED结构与所述载体之间至少有一个铂层，并且其中所述外延LED结构与所述载体之间的所有所述铂层的所有厚度的和小于200纳米。
17.如权利要求16所述的方法，其中在所述外延LED结构与所述载体之间有一个并且只有一个铂层。
18.一种方法，包括：
(a)通过熔化共晶金属层来将载体晶圆结构晶圆接合至装置晶圆结构，并藉此形成晶圆接合结构，其中所述装置晶圆结构包括硅晶圆、设置于所述硅晶圆上的外延发光二极管(LED)结构、以及设置于所述外延LED结构之上的钛层，其中所述钛层的厚度大于五十纳米，其中所述晶圆接合包括将所述载体晶圆结构的温度提高到大于摄氏二百八十度超过一分钟；以及
(b)从所述晶圆接合结构去除所述硅晶圆。
19.如权利要求18所述的方法，其中所述晶圆接合结构中的所述钛层设置于所述共晶金属层与所述外延LED结构之间，并且其中所述共晶金属层取自以下构成的组：金/锡层、金/铟层、以及钯/铟层。
20.如权利要求19所述的方法，其中在(a)的所述晶圆接合之后，在所述外延LED结构与所述载体晶圆结构之间至少有一个铂层，并且其中所述外延LED结构与所述载体晶圆结构之间的所有所述铂层的所有厚度的和小于200纳米。
21.如权利要求19所述的方法，其中(a)中的所述装置晶圆结构进一步包括银层以及设置于所述银层上的铂层，其中所述钛层设置于所述铂层上并直接与所述铂层接触。
CN201280011992.7A 2011-08-02 2012-06-09 用于共晶接合工艺的非反应性阻障层金属 Pending CN103636009A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/196,870 US9343641B2 (en) 2011-08-02 2011-08-02 Non-reactive barrier metal for eutectic bonding process
US13/196,870 2011-08-02
PCT/US2012/041783 WO2013019319A2 (en) 2011-08-02 2012-06-09 Non-reactive barrier metal for eutectic bonding process

Publications (1)

Publication Number Publication Date
CN103636009A true CN103636009A (zh) 2014-03-12

Family

ID=47626420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280011992.7A Pending CN103636009A (zh) 2011-08-02 2012-06-09 用于共晶接合工艺的非反应性阻障层金属

Country Status (6)

Country Link
US (1) US9343641B2 (zh)
JP (1) JP5856293B2 (zh)
KR (1) KR101547414B1 (zh)
CN (1) CN103636009A (zh)
TW (1) TW201312813A (zh)
WO (1) WO2013019319A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554784A (zh) * 2020-07-09 2020-08-18 华灿光电（浙江）有限公司 发光二极管外延片及其生长方法
CN116646435A (zh) * 2023-07-26 2023-08-25 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136436B2 (en) * 2010-02-09 2015-09-15 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US10205059B2 (en) 2010-02-09 2019-02-12 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US9640728B2 (en) 2010-02-09 2017-05-02 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US9450152B2 (en) 2012-05-29 2016-09-20 Micron Technology, Inc. Solid state transducer dies having reflective features over contacts and associated systems and methods
TWI616002B (zh) * 2013-12-30 2018-02-21 新世紀光電股份有限公司 發光晶片
JP2016066705A (ja) * 2014-09-25 2016-04-28 イビデン株式会社 プリント配線板およびその製造方法
JP2016192527A (ja) * 2015-03-31 2016-11-10 ウシオ電機株式会社 半導体発光素子及びその製造方法
CN104993041B (zh) * 2015-06-04 2019-06-11 陈建伟 一种led倒装芯片固晶导电粘接结构及其安装方法
US10862002B2 (en) * 2018-04-27 2020-12-08 Facebook Technologies, Llc LED surface modification with ultraviolet laser

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200423428A (en) * 2003-04-29 2004-11-01 Arima Optoelectronics Corp Light-emitting diodes and method of manufacturing same
US20060189098A1 (en) * 2005-02-23 2006-08-24 Cree, Inc. Substrate removal process for high light extraction LEDs
CN101800277A (zh) * 2009-02-10 2010-08-11 Lg伊诺特有限公司 发光器件和发光器件封装
JP2011138839A (ja) * 2009-12-26 2011-07-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708574B2 (ja) 1989-10-20 1998-02-04 新日本製鐵株式会社 半導体用ボンディング細線の製造方法
US5048721A (en) 1989-11-17 1991-09-17 Union Carbide Industrial Gases Technology Corporation Method for enhancing the mixture of gases within a cylinder
JP2759836B2 (ja) 1990-01-30 1998-05-28 富士写真光機株式会社 カメラのセルフ撮影方法
JPH03250438A (ja) 1990-02-27 1991-11-08 Sanyo Electric Co Ltd 光記録媒体
JPH04118370A (ja) 1990-09-07 1992-04-20 Mazda Motor Corp 後輪転舵装置の油圧駆動装置
JP3100644B2 (ja) 1991-02-22 2000-10-16 株式会社東芝 半導体発光素子及びその製造方法
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP2917742B2 (ja) 1992-07-07 1999-07-12 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子とその製造方法
EP1313153A3 (en) 1992-07-23 2005-05-04 Toyoda Gosei Co., Ltd. Light-emitting device of gallium nitride compound semiconductor
JP2681733B2 (ja) 1992-10-29 1997-11-26 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP2626431B2 (ja) 1992-10-29 1997-07-02 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
US5578839A (en) 1992-11-20 1996-11-26 Nichia Chemical Industries, Ltd. Light-emitting gallium nitride-based compound semiconductor device
JP2827794B2 (ja) 1993-02-05 1998-11-25 日亜化学工業株式会社 ｐ型窒化ガリウムの成長方法
JP2778405B2 (ja) 1993-03-12 1998-07-23 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5432808A (en) 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
JP2803741B2 (ja) 1993-03-19 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体の電極形成方法
EP1450415A3 (en) 1993-04-28 2005-05-04 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device
JP2785254B2 (ja) 1993-06-28 1998-08-13 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US6005258A (en) 1994-03-22 1999-12-21 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III Nitrogen compound having emission layer doped with donor and acceptor impurities
JP2956489B2 (ja) 1994-06-24 1999-10-04 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP2666237B2 (ja) 1994-09-20 1997-10-22 豊田合成株式会社 ３族窒化物半導体発光素子
JP3646649B2 (ja) 1994-09-22 2005-05-11 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP3548442B2 (ja) 1994-09-22 2004-07-28 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5777350A (en) 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
JP2735057B2 (ja) 1994-12-22 1998-04-02 日亜化学工業株式会社 窒化物半導体発光素子
DE69521409T2 (de) 1995-03-01 2002-05-16 Sumitomo Electric Industries, Inc. Boraluminiumnitrid-Beschichtung und Verfahren zu ihrer Herstellung
JP3332127B2 (ja) 1995-03-20 2002-10-07 株式会社東芝 半導体素子
JP2890396B2 (ja) 1995-03-27 1999-05-10 日亜化学工業株式会社 窒化物半導体発光素子
JP3890930B2 (ja) 1995-03-29 2007-03-07 日亜化学工業株式会社 窒化物半導体発光素子
JP3250438B2 (ja) 1995-03-29 2002-01-28 日亜化学工業株式会社 窒化物半導体発光素子
JP3511970B2 (ja) 1995-06-15 2004-03-29 日亜化学工業株式会社 窒化物半導体発光素子
JP3135041B2 (ja) 1995-09-29 2001-02-13 日亜化学工業株式会社 窒化物半導体発光素子
CN1264262C (zh) 1995-11-06 2006-07-12 日亚化学工业株式会社 氮化物半导体器件
JP3209096B2 (ja) 1996-05-21 2001-09-17 豊田合成株式会社 ３族窒化物化合物半導体発光素子
JP3304787B2 (ja) 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
JP3780887B2 (ja) 1996-09-08 2006-05-31 豊田合成株式会社 半導体発光素子及びその製造方法
JP3344257B2 (ja) 1997-01-17 2002-11-11 豊田合成株式会社 窒化ガリウム系化合物半導体及び素子の製造方法
JP3374737B2 (ja) 1997-01-09 2003-02-10 日亜化学工業株式会社 窒化物半導体素子
JP3223832B2 (ja) 1997-02-24 2001-10-29 日亜化学工業株式会社 窒化物半導体素子及び半導体レーザダイオード
JP3506874B2 (ja) 1997-03-24 2004-03-15 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP3795624B2 (ja) 1997-03-31 2006-07-12 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP3654738B2 (ja) 1997-04-07 2005-06-02 豊田合成株式会社 ３族窒化物半導体発光素子
JPH114020A (ja) 1997-04-15 1999-01-06 Toshiba Corp 半導体発光素子及びその製造方法、並びに半導体発光装置
JP3314666B2 (ja) 1997-06-09 2002-08-12 日亜化学工業株式会社 窒化物半導体素子
JP3505357B2 (ja) 1997-07-16 2004-03-08 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
JP3822318B2 (ja) 1997-07-17 2006-09-20 株式会社東芝 半導体発光素子及びその製造方法
JP4118370B2 (ja) 1997-12-15 2008-07-16 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 反射ｐ電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
JP4118371B2 (ja) 1997-12-15 2008-07-16 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 電極に銀を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
DE69839300T2 (de) 1997-12-15 2009-04-16 Philips Lumileds Lighting Company, LLC, San Jose Licht-emittierende Vorrichtung
JP3622562B2 (ja) 1998-03-12 2005-02-23 日亜化学工業株式会社 窒化物半導体発光ダイオード
KR100589621B1 (ko) 1998-03-12 2006-06-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
JP3063756B1 (ja) 1998-10-06 2000-07-12 日亜化学工業株式会社 窒化物半導体素子
JP4629178B2 (ja) 1998-10-06 2011-02-09 日亜化学工業株式会社 窒化物半導体素子
JP3063757B1 (ja) 1998-11-17 2000-07-12 日亜化学工業株式会社 窒化物半導体素子
JP3424629B2 (ja) 1998-12-08 2003-07-07 日亜化学工業株式会社 窒化物半導体素子
JP3427265B2 (ja) 1998-12-08 2003-07-14 日亜化学工業株式会社 窒化物半導体素子
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
JP3551101B2 (ja) 1999-03-29 2004-08-04 日亜化学工業株式会社 窒化物半導体素子
US6838705B1 (en) 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
JP3748011B2 (ja) 1999-06-11 2006-02-22 東芝セラミックス株式会社 ＧａＮ半導体結晶成長用Ｓｉウエーハ、それを用いたＧａＮ発光素子用ウエーハ及びそれらの製造方法
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
WO2001041225A2 (en) 1999-12-03 2001-06-07 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
TWI289944B (en) * 2000-05-26 2007-11-11 Osram Opto Semiconductors Gmbh Light-emitting-diode-element with a light-emitting-diode-chip
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP3786114B2 (ja) 2000-11-21 2006-06-14 日亜化学工業株式会社 窒化物半導体素子
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6906352B2 (en) 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
US6630689B2 (en) 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
TW558847B (en) 2001-07-12 2003-10-21 Nichia Corp Semiconductor device
JP4207781B2 (ja) 2002-01-28 2009-01-14 日亜化学工業株式会社 支持基板を有する窒化物半導体素子及びその製造方法
JP4063548B2 (ja) 2002-02-08 2008-03-19 日本碍子株式会社 半導体発光素子
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
DE10245628A1 (de) 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
JP4325232B2 (ja) 2003-03-18 2009-09-02 日亜化学工業株式会社 窒化物半導体素子
FR2859312B1 (fr) * 2003-09-02 2006-02-17 Soitec Silicon On Insulator Scellement metallique multifonction
JP2005159299A (ja) 2003-10-30 2005-06-16 Sharp Corp 半導体発光素子
US7026653B2 (en) 2004-01-27 2006-04-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting devices including current spreading layers
US7115908B2 (en) 2004-01-30 2006-10-03 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced polarization fields
JP2005223165A (ja) 2004-02-06 2005-08-18 Sanyo Electric Co Ltd 窒化物系発光素子
US7345297B2 (en) 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
DE102005016592A1 (de) 2004-04-14 2005-11-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
US7791061B2 (en) 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
US20050274970A1 (en) 2004-06-14 2005-12-15 Lumileds Lighting U.S., Llc Light emitting device with transparent substrate having backside vias
US20060002442A1 (en) 2004-06-30 2006-01-05 Kevin Haberern Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures
US7795623B2 (en) 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
US7737459B2 (en) 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
US7335920B2 (en) 2005-01-24 2008-02-26 Cree, Inc. LED with current confinement structure and surface roughening
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
CN100372137C (zh) 2005-05-27 2008-02-27 晶能光电（江西）有限公司 具有上下电极结构的铟镓铝氮发光器件及其制造方法
KR100616686B1 (ko) 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
JP2007242669A (ja) 2006-03-06 2007-09-20 Matsushita Electric Ind Co Ltd 半導体発光装置及びその製造方法
JP2007273946A (ja) 2006-03-10 2007-10-18 Covalent Materials Corp 窒化物半導体単結晶膜
JP5470673B2 (ja) 2006-03-27 2014-04-16 日亜化学工業株式会社 半導体発光装置及び半導体発光素子
US7910945B2 (en) * 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US7754514B2 (en) 2006-08-22 2010-07-13 Toyoda Gosei Co., Ltd. Method of making a light emitting element
US7557378B2 (en) 2006-11-08 2009-07-07 Raytheon Company Boron aluminum nitride diamond heterostructure
US7813400B2 (en) 2006-11-15 2010-10-12 Cree, Inc. Group-III nitride based laser diode and method for fabricating same
US7795054B2 (en) * 2006-12-08 2010-09-14 Samsung Led Co., Ltd. Vertical structure LED device and method of manufacturing the same
US7547908B2 (en) 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US8021904B2 (en) 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
JP2008192782A (ja) * 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc 電極及びそれを有するｉｉｉ族窒化物系化合物半導体発光素子
KR100765453B1 (ko) * 2007-03-20 2007-10-09 (주)에피플러스 발광 다이오드의 형성방법
CN101315959A (zh) * 2007-06-01 2008-12-03 富士迈半导体精密工业（上海）有限公司 高亮度发光二极管
JP2008306021A (ja) 2007-06-08 2008-12-18 Ushio Inc Ｌｅｄチップの製造方法
KR20090072980A (ko) * 2007-12-28 2009-07-02 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법
US7791101B2 (en) 2008-03-28 2010-09-07 Cree, Inc. Indium gallium nitride-based ohmic contact layers for gallium nitride-based devices
JP5205114B2 (ja) 2008-04-16 2013-06-05 スタンレー電気株式会社 半導体素子の製造方法
KR101018280B1 (ko) * 2008-11-10 2011-03-04 전자부품연구원 수직구조 발광다이오드 및 그 제조방법
US8896085B2 (en) 2009-07-10 2014-11-25 Toyoda Gosei Co., Ltd. Semiconductor light-emitting element manufacturing method, lamp, electronic equipment, and mechanical apparatus
JP5258707B2 (ja) 2009-08-26 2013-08-07 株式会社東芝 半導体発光素子
JP2011066073A (ja) 2009-09-15 2011-03-31 Showa Denko Kk 半導体発光素子
CN102782883B (zh) * 2010-01-05 2015-07-29 首尔伟傲世有限公司 发光二极管及其制造方法
KR101047647B1 (ko) * 2010-01-15 2011-07-07 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR100999692B1 (ko) * 2010-02-18 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200423428A (en) * 2003-04-29 2004-11-01 Arima Optoelectronics Corp Light-emitting diodes and method of manufacturing same
US20060189098A1 (en) * 2005-02-23 2006-08-24 Cree, Inc. Substrate removal process for high light extraction LEDs
CN101800277A (zh) * 2009-02-10 2010-08-11 Lg伊诺特有限公司 发光器件和发光器件封装
JP2011138839A (ja) * 2009-12-26 2011-07-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554784A (zh) * 2020-07-09 2020-08-18 华灿光电（浙江）有限公司 发光二极管外延片及其生长方法
CN116646435A (zh) * 2023-07-26 2023-08-25 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法
CN116646435B (zh) * 2023-07-26 2023-09-19 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法

Also Published As

Publication number Publication date
KR101547414B1 (ko) 2015-08-25
US9343641B2 (en) 2016-05-17
US20130032846A1 (en) 2013-02-07
TW201312813A (zh) 2013-03-16
WO2013019319A2 (en) 2013-02-07
WO2013019319A3 (en) 2013-09-12
KR20130140137A (ko) 2013-12-23
JP2014522584A (ja) 2014-09-04
JP5856293B2 (ja) 2016-02-09

Similar Documents

Publication Publication Date Title
KR101552413B1 (ko) 다수의 전도성 중간층을 가지는 n-형 질화-갈륨층을 포함하는 발광 소자 및 그 제조방법
JP5752855B2 (ja) 発光装置の製造方法
US8686430B2 (en) Buffer layer for GaN-on-Si LED
US8865565B2 (en) LED having a low defect N-type layer that has grown on a silicon substrate
US9343641B2 (en) Non-reactive barrier metal for eutectic bonding process
US7244630B2 (en) A1InGaP LED having reduced temperature dependence
CN103430331A (zh) 具超晶格电流扩展层的横向接触蓝光发光二极管
KR20090115631A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101550913B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
HK1195394A (zh) 用於共晶接合工艺的非反应性阻障层金属
HK1192797A (zh) 具多个导电介入层的n型氮化镓层

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1195394

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: MATISSE IP CO., LTD.

Free format text: FORMER OWNER: TOSHIBA TECHNOLOGY CENTER CO., LTD.

Effective date: 20141231

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20141231

Address after: American California

Applicant after: MANUTIUS IP, INC.

Address before: Kanagawa, Japan

Applicant before: Bridgelux Inc

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160613

Address after: Tokyo, Japan, Japan

Applicant after: Toshiba Corp

Address before: American California

Applicant before: MANUTIUS IP, INC.

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140312

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1195394

Country of ref document: HK