[go: up one dir, main page]

CN103579355B - 薄膜晶体管基板及其制造方法和包括该基板的显示器 - Google Patents

薄膜晶体管基板及其制造方法和包括该基板的显示器 Download PDF

Info

Publication number
CN103579355B
CN103579355B CN201210259588.3A CN201210259588A CN103579355B CN 103579355 B CN103579355 B CN 103579355B CN 201210259588 A CN201210259588 A CN 201210259588A CN 103579355 B CN103579355 B CN 103579355B
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
semiconductor layer
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210259588.3A
Other languages
English (en)
Other versions
CN103579355A (zh
Inventor
周政旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Shenzhen Co Ltd
Innolux Corp
Original Assignee
Innolux Shenzhen Co Ltd
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Shenzhen Co Ltd, Innolux Display Corp filed Critical Innolux Shenzhen Co Ltd
Priority to CN201210259588.3A priority Critical patent/CN103579355B/zh
Publication of CN103579355A publication Critical patent/CN103579355A/zh
Application granted granted Critical
Publication of CN103579355B publication Critical patent/CN103579355B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一种薄膜晶体管基板及其制造方法和包括该基板的显示器,该薄膜晶体管基板包括基板及多个薄膜晶体管。所述多个薄膜晶体管包括第一电极层、第一绝缘层、氧化物半导体层、第二电极层及第二绝缘层。第一电极层形成于基板上,其包括栅极部。第一绝缘层覆盖第一电极层。氧化物半导体层形成于第一绝缘层上。第二电极层形成于氧化物半导体层上,其包括源极部及漏极部位于对应栅极部的两端,源极部及漏极部之间具有第一间隔。第二绝缘层覆盖氧化物半导体层与第二电极层。其中,第二电极层的边缘位于氧化物半导体层边缘之内,第二电极层包括铜。

Description

薄膜晶体管基板及其制造方法和包括该基板的显示器
技术领域
本发明涉及一种显示器,且特别是涉及包含铜及氧化物半导体的薄膜晶体管基板、其显示器及其制造方法。
背景技术
平面薄型的液晶显示器或有机电激发光二极管(OLED)显示器由于功率消耗低,因此被广泛使用于电子设备上。主动式(Active)液晶显示器或有机电激发光二极管显示器上的基板上具有多个薄膜晶体管(Thin-Film Transistor,TFT),以控制每一个像素(pixel)单元的出光效果,显示画面灰阶。
薄膜晶体管的主动层如果使用氧化物半导体,例如为氧化铟镓锌(Indium Gallium Zinc Oxide,IGZO),相较于一般常用的非晶硅(a-Si)半导体而言具有较大的电子迁移率、较低的功率消耗与较小的晶体管面积的优点,而相较于一般低温多晶硅半导体(LTPS)而言则具有较低的工艺成本与较易大型化的优点。故于大尺寸或高分辨率的显示器中,使用氧化物半导体薄膜晶体管是未来的趋势。
如图1所示的传统显示器其薄膜晶体管基板的剖面图,薄膜晶体管基板1包括基板10及薄膜晶体管。薄膜晶体管包括栅极部11、栅极绝缘层12、中介金属层13、氧化物半导体层14、源极部15a、漏极部15b、绝缘保护层(passivation layer)16、接触孔洞(via)19以及像素电极(pixelelectrode)17。其中,源极部15a与漏极部15b的材料为铜(Copper,Cu)。
栅极部11形成于基板10上。栅极绝缘层12为硅的氧化物或氮化物(例如SiOx或SiNx),且整层覆盖基板10与栅极部11。氧化物半导体层14形成于栅极绝缘层12上,且位于相对应的栅极11上方。
为了避免漏极部15a与源极部15b的铜离子扩散至栅极绝缘层12形成移动离子,影响薄膜晶体管的电特性及可靠度,因此一中介金属层13会先形成于栅极绝缘层12上,且位于相对应的漏极部15a与源极部15b之下。除此之外,漏极部15a、源极部15b的铜金属与栅极绝缘层12的附着性(adhesion)不佳,通过中介金属层13的设置,可以增加附着性避免劈裂(peeling)。
绝缘保护层16为硅的氧化物或氮化物(例如SiOx或SiNx),且整层覆盖漏极部15a、源极部15b、氧化物半导体层14与栅极绝缘层12,以达到保护绝缘的效果。接着,于绝缘保护层16上方定义接触孔洞19,并且形成于像素电极17于绝缘保护层16上,其中接触孔洞19用以使像素电极17往下延伸而电性连接源极部15b。
另外,请参照图2,图2为另一种薄膜晶体管基板的剖面图。相较于图1,图2的薄膜晶体管基板1’的薄膜晶体管还包括蚀刻停止层(Etch StopLayer,ESL)18形成于氧化物半导体层14之上,以防止蚀刻过程对氧化物半导体层14背通道(back channel)部分的伤害。
上述中介金属层13例如为钼(Molybdenum,Mo)或钛(Titanium,Ti)。在栅极绝缘层12形成之后,钼或钛会整层连续沉积并覆盖栅极绝缘层12,上方再覆盖铜,接着通过蚀刻过程,将可以形成上述漏极部15a、源极部15b及中介金属层13。然而,于蚀刻过程中,部分钼或钛可能未被蚀刻而残留,因此造成薄膜晶体管电性异常甚至功能失效,影响其可靠性与良率。
发明内容
本发明提供一种薄膜晶体管基板,此薄膜晶体管基板包括基板及多个薄膜晶体管。薄膜晶体管包括第一电极层、第一绝缘层、氧化物半导体层、第二电极层以及第二绝缘层。第一电极层形成于基板上,其包括栅极部。第一绝缘层覆盖第一电极层。氧化物半导体层形成于栅极绝缘层上。第二电极层形成于氧化物半导体上,其包括源极部及漏极部位于对应栅极部的两端,源极部及漏极部之间具有第一间隔。第二绝缘层覆盖氧化物半导体层与第二电极层。其中,第二电极层边缘于氧化物半导体层边缘之内,第二电极层包括铜。
本发明提供一种显示器,其包括显示面板、驱动电路及外观件。显示面板包括薄膜晶体管基板。薄膜晶体管基板包括基板、多个薄膜晶体管、多条相互平行的扫描线以及多条相互平行的数据线。薄膜晶体管包括第一电极层、第一绝缘层、氧化物半导体层、第二电极层以及第二绝缘层。第一电极层形成于基板上,其包括栅极部。第一绝缘层覆盖第一电极层。氧化物半导体层形成于栅极绝缘层上。第二电极层形成于氧化物半导体上,其包括源极部及漏极部位于对应栅极部的两端,源极部及漏极部之间具有第一间隔。第二绝缘层覆盖氧化物半导体层与第二电极层。其中,第二电极层边缘于氧化物半导体层边缘之内,第二电极层包括铜。
本发明提供一种薄膜晶体管基板的制造方法。首先,提供基板。接着形成第一电极层于基板上,且第一电极层包括栅极部。之后,形成第一绝缘层覆盖第一电极层。形成氧化物半导体层于第一绝缘层上。接着,形成第二电极层于氧化物半导体层上,第二电极层包括位于对应栅极部的两端的源极部及漏极部,源极部及漏极部之间具有第一间隔。最后,形成第二绝缘层覆盖氧化物半导体层与第二电极层。其中,第二电极层边缘于氧化物半导体层边缘之内,第二电极层包括铜。
综上所述,本发明实施例提供一种薄膜晶体管基板、其显示器与其制造方法,其中所述薄膜晶体管的第二电极层形成于氧化物半导体层上,且所述第二电极层与氧化物半导体层之间具有良好的黏着性。相较于传统薄膜晶体管,本发明实施例的薄膜晶体管使用单纯的铜作为第二电极层,省略了中介金属层,故具有较低的成本、较为简化的工艺、较佳的良率与较好的稳定度。
为使能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,但是此等说明与所附图式仅是用来说明本发明,而非对本发明的权利要求范围作任何的限制。
附图说明
图1为传统液晶面板的薄膜晶体管基板的剖面图。
图2为传统液晶面板的另一种薄膜晶体管基板的剖面图。
图3是本发明实施例的薄膜晶体管基板的剖面图。
图4是本发明实施例的薄膜晶体管基板的平面图
图5是本发明另一实施例的薄膜晶体管基板的剖面图。
图6是本发明另一实施例的薄膜晶体管基板的剖面图。
图7是本发明另一实施例的薄膜晶体管基板的剖面图。
图8至图11为薄膜晶体管基板制造方法的部分步骤所形成的半成品的平面图。
【主要元件符号说明】
1、1’:传统薄膜晶体管基板
3、3’、3”、3”’:薄膜晶体管基板
10、30:基板
11、31:第一电极层
12、32:第一绝缘层
13:中介金属层
14、33、33’:氧化物半导体层
31a:栅极部
34:第二电极层
15a、34a:漏极部
15b、34b:源极部
16、35:第二绝缘层
17、36:像素电极层
18、37:蚀刻停止层
19、38:接触孔洞
39、39’、39”、39”’:薄膜晶体管
41:扫描线
42:数据线
S1:第一间隔
S2:第二间隔
具体实施方式
图3是本发明实施例的薄膜晶体管基板的剖面图,而图4是本发明实施例的薄膜晶体管基板的平面图,其中图3的剖面图根据图4的剖面线AA进行剖面而获得。薄膜晶体管基板3由位于基板30上的多个矩阵排列的薄膜晶体管39、相互平行而沿着第一轴向(例如X轴)排列的多条扫描线41与相互平行而沿着第二轴向(例如Y轴)向排列的多条数据线42所构成。扫描线41及数据线42交错排列,并间隔形成多个像素单元。薄膜晶体管39位于扫描线41及数据线42的交错位置,通过扫描线41及数据线42提供的驱动信号,控制各个像素单元出光情况,以显示灰阶画面。
薄膜晶体管基板3包括基板30、薄膜晶体管39及像素电极层36。薄膜晶体管39包括第一电极层31、第一绝缘层32、氧化物半导体层33、第二电极层34及第二绝缘层35。此实施例的薄膜晶体管39为底栅极构造。
基板30的作用为承载薄膜及元件,其表面必须具有足够的平坦性,其材料可以是透光或是不透光的绝缘材料,例如是玻璃、塑料、玻璃纤维或包覆绝缘表层的金属薄板(metal foil)。
图案化的第一电极层31位于基板30上,具有导线部与栅极部31a,其中导线部可以是扫描线41,而栅极部凸出于扫描线41或是属于扫描线41其中一部分,预定形成薄膜晶体管39的栅极(gate)。栅极部31a与扫描线41为电性相连。第一电极层31的材料可以是铝、铜、钼、钛、银、镁等金属,以单层、多层叠或合金方式构成。
第一绝缘层32也称作栅极绝缘层,其位于第一电极层31及基板30的上方,且第一绝缘层32必须完整覆盖第一电极层31以隔绝电极间的电性导通及产生适当的薄膜晶体管通道效应。第一绝缘层32可部分或完整覆盖基板30。第一绝缘层32的材料可以是SiNx、SiOx或者是其复合层叠的组合。然而本发明不限定基板30、第一电极层31以及第一绝缘层32所使用的材料。
氧化物半导体层33位于第一绝缘层32的上方,并且部分覆盖第一绝缘层32,其中部分氧化物半导体层33必须位于相对栅极部31a之上,以形成薄膜晶体管的通道。氧化物半导体层33的材料可以是以离子键键结的半导体材料,其本身具有较高的载子迁移率,以作为感应通道之用,例如是氧化锌(ZnO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铝锡锌(ATZO)、氧化铪铟锌(HIZO)或其组合。
图案化的第二电极层34位于氧化物半导体层33的上方,其对应于栅极部31a相对的两端具有源极部34b以及漏极部34a,源极部34b及漏极部34a之间具有第一间隔S1以电性分离,并产生适当的薄膜晶体管通道效应。第二电极层34另外具有导线部,其可以是数据线42。此实施例第二电极层34的源极部34b、漏极部34a与数据线42下方与第一绝缘层32的接触面,皆具有氧化物半导体层33介于其中作为附着强化层,氧化物半导体层33面积至少大于第二电极层34面积,第二电极层34的图形边缘与氧化物半导体层33的图形边缘切齐或是第二电极层34的图形边缘在的氧化物半导体层33的图形边缘内。更佳的是,氧化物半导体层33的图形边缘之内,位于第二电极层34的数据线42下方的氧化物半导体层33图形具有一个以上的第二间隔S2,用以电性隔离氧化物半导体层33可能的导电路径,避免漏电产生影响显示画面。第二电极层34的材料可以是铝、铜、钼、钛、银、镁等金属,以单层、多层叠或合金方式构成。此实施例的第二电极层34为单层铜金属。
第二绝缘层35位于第二电极层34及氧化物半导体层33上,且必须完整覆盖第二电极层34及氧化物半导体层33以达到绝缘保护的效果。第二绝缘层35的材料可以是SiNx、SiOx或者是其复合层叠的组合。由第一电极层31至第二绝缘层35的结构即为一完整的薄膜晶体管39,可执行开关的效果。
值得说明的是,由于第一绝缘层32的材料是SiNx、SiOx等非导体材料,与第二电极层34的金属材料附着力差,而氧化物半导体层33的材质是以离子键键结的半导体材料,对于第二电极层34的金属材料及第一绝缘层32的非导体材料皆具有良好的附着性,因此介于其中可以增加第二电极层34与第一绝缘层32的附着性。此外,氧化物半导体层33还可以作为扩散阻挡层,以防止氧化物半导体层33上方第二电极层34的金属离子进入氧化物半导体层33下方的第一绝缘层32,形成移动载子而降低第一绝缘层32的绝缘特性,进而影响半导体组件的可靠性。
除此之外,本实施例使用氧化物半导体层33取代一般薄膜晶体管基板使用的中介金属层,可以解决传统中介金属层于蚀刻流程产生残留物的问题。由于第二电极层34可以是单一层金属铜,蚀刻液的选择及蚀刻流程较为单纯容易,且不容易产生残留物的问题。因此,相较于现有技术,本实施例薄膜晶体管基板的良率较佳,且其工艺得以简化以减少成本。
另外,第二绝缘层35具有接触孔洞38,且位在相对于源极部34b上方的位置(如图4所示)。像素电极层36位于第二绝缘层35上方,且覆盖部分的第二绝缘层35以及全部的接触孔洞38,其中像素电极层36通过接触孔洞38往下延伸而电性连接源极34b,接收驱动信号。各个像素的像素电极层36必须电性隔离,并以各个薄膜晶体管39进行驱动操作显示层(未示出)以显示灰阶画面。完成第一电极层31至像素电极层36的结构即完成薄膜晶体管基板的主要部分(可增加其他层别以具有其他特性)。薄膜晶体管基板为显示面板的主体,搭配显示层(例如液晶、有机电激发光材料、电泳粒子等)、彩色滤光片基板即成为一显示面板。而显示面板可搭配驱动电路及外观件成为一显示器。
在此请注意,氧化物半导体层33于本实施例中,其边缘仅略凸出于(也可切齐)第二电极层34的源极34b、漏极34a与数据线42的边缘,此外,位于数据线42下方的氧化物半导体33可电性相连或具有第二间隔S2而电性不相连(如图9所示)。需要说明的是,氧化物半导体层33于其他实施例中,将可以不被定义,而为整层覆盖第一绝缘层32。
请接着参照图5,图5是本发明另一实施例的液晶面板的薄膜晶体管基板3’的剖面图。相较于图4的实施例,图5的薄膜晶体管39’还包括蚀刻停止层37形成于氧化物半导体层33之上,且对应于栅极部31a的位置及介于源极部34b与漏极部34a之间,用以封闭氧化物半导体层33未被源极部34b与漏极部34a覆盖的开口,以保护蚀刻过程中蚀刻液对氧化物半导层33背通道的伤害,从而提升薄膜晶体管的良率及导电特性。蚀刻停止层37的材料可以是SiNx、SiOx或者是其复合层叠的组合。
请参照图6,图6是本发明另一实施例的薄膜晶体管基板的剖面图。相较于图4的实施例,薄膜晶体管39”的氧化物半导体层33’为整层覆盖第一绝缘层32,而未被定义。
请参照图7,图7是本发明另一实施例的薄膜晶体管基板的剖面图。相较于图5的实施例,薄膜晶体管39”’的氧化物半导体层33’为整层覆盖第一绝缘层32,而未被定义。
请接着依序参照图8至图11与图4,图8至图11为显示器的薄膜晶体管基板的制造方法的部分步骤所形成的半成品的平面图。然而,需要说明的是,下述的制造方法仅是本发明的其中一种实施例,其步骤与顺序皆非用以限制本发明。
于图8中,首先,提供基板30。然后,形成图案化具有多个栅极部31a及多条扫描线41(导线部)的第一电极层31于基板30上,其中扫描线41沿着第一轴向排列,且每一扫描线41电性连接多个栅极部31a。接着,形成第一绝缘层32覆盖基板30、扫描线41以与栅极部31a。
接着,请参照图9,形成氧化物半导体层33于第一绝缘层32上。然后,对氧化物半导体层33进行定义,于其他实施例中,也可以增加多个第二间隔S2或不对氧化物半导体层33进行定义。
在此请注意,于其他实施例中,还可以包括形成蚀刻停止层37于对应于栅极部上方的氧化物半导体层33上。
然后,请参照图10,形成图案化的第二电极层34于氧化物半导体层33上,第二电极层34的边缘于氧化物半导体层33的边缘之内,第二电极层34包括多条相互平行的数据线42、多个漏极34a以及多个相对应的源极34b,彼此具有第一间隔S1,其中数据线42沿着第二轴向排列,且每一数据线42电性连接多个漏极34a。接着,请参照图11,形成第二绝缘层35,并定义出多个接触孔洞38。最后,请参照图4,形成对应所述多个像素区域的薄膜晶体管的多个像素电极层36。
综合以上所述,本发明实施例提供一种薄膜晶体管基板、其显示器与其制造方法,其中所述薄膜晶体管的第二电极层形成于氧化物半导体层上,且所述第二电极层与氧化物半导体层之间具有良好的黏着性。相较于传统薄膜晶体管,本发明实施例使用单纯的铜作为第二电极层,省略了中介金属层,且可以使用单纯的金属蚀刻液来定义第二电极层,故具有较低的成本、较为简化的工艺、较佳的良率与较好的稳定度。
以上所述仅为本发明的实施例,其并非用以限定本发明的专利保护范围。任何本领域的普通技术人员,在不脱离本发明的精神与范围内,所作的更动及润饰的等效替换,仍为本发明的专利保护范围内。

Claims (18)

1.一种薄膜晶体管基板,其特征在于,所述薄膜晶体管基板包括:
一基板;
一第一电极层,位于所述基板上,包括一导线部及一栅极部;
一第一绝缘层,覆盖所述第一电极层;
一氧化物半导体层,位于所述第一绝缘层上;以及
一第二电极层,位于所述氧化物半导体层上,包括一源极部、一漏极部及一数据线,所述源极部及所述漏极部位于与所述栅极部相对应的两端;
其中,所述第二电极层的边缘位于所述氧化物半导体层的边缘内;
其中,所述栅极部沿所述数据线的延伸方向凸出并与所述数据线重叠,且位于所述栅极部之上的所述氧化物半导体层的宽度是大于所述数据线的宽度。
2.根据权利要求1所述的薄膜晶体管基板,其特征在于,所述氧化物半导体层整面覆盖所述第一绝缘层。
3.根据权利要求1所述的薄膜晶体管基板,其特征在于,所述氧化物半导体层为ZnO、IZO、IGZO、ITZO、ATZO、HIZO的其中一种或其组合。
4.根据权利要求1所述的薄膜晶体管基板,其特征在于,所述第二电极层的材料为单层铜。
5.根据权利要求1所述的薄膜晶体管基板,其特征在于,所述薄膜晶体管基板还包括蚀刻停止层,所述蚀刻停止层位于所述氧化物半导体层的上方。
6.根据权利要求1所述的薄膜晶体管基板,其特征在于,所述薄膜晶体管基板还包括第二绝缘层,所述第二绝缘层覆盖所述第二电极层与所述氧化物半导体层。
7.根据权利要求6所述的薄膜晶体管基板,其特征在于,所述第二绝缘层具有接触孔洞,所述接触孔洞与所述源极部相对。
8.根据权利要求7所述的薄膜晶体管基板,其特征在于,所述第二绝缘层上具有像素电极层,所述像素电极层经由所述接触孔洞往下延伸而电性连接所述源极部。
9.一种显示器,其特征在于,所述显示器包括:
驱动电路;
外观件;以及
显示面板,包括薄膜晶体管基板,所述薄膜晶体管基板,包括:
一基板;
一第一电极层,位于所述基板上,包括一导线部及一栅极部;
一第一绝缘层,覆盖所述第一电极层;
一氧化物半导体层,位于所述第一绝缘层上;以及
一第二电极层,位于所述氧化物半导体层上,包括一源极部、一漏极部及一数据线,所述源极部及所述漏极部位于与所述栅极部相对应的两端;
其中,所述第二电极层的边缘位于所述氧化物半导体层的边缘内;
其中,所述栅极部沿所述数据线的延伸方向凸出并与所述数据线重叠,且位于所述栅极部之上的所述氧化物半导体层的宽度是大于所述数据线的宽度。
10.根据权利要求9所述的显示器,其特征在于,所述氧化物半导体层整面覆盖所述第一绝缘层。
11.根据权利要求9所述的显示器,其特征在于,所述氧化物半导体层为ZnO、IZO、IGZO、ITZO、ATZO、HIZO的其中之一或其组合。
12.根据权利要求9所述的显示器,其特征在于,所述第二电极层的材料为铜。
13.根据权利要求9所述的显示器,其特征在于,所述薄膜晶体管基板还包括蚀刻停止层,所述蚀刻停止层位于所述氧化物半导体层上。
14.根据权利要求9所述的显示器,其特征在于,所述薄膜晶体管基板还包括第二绝缘层,所述第二绝缘层覆盖所述第二电极层与所述氧化物半导体层。
15.根据权利要求14所述的显示器,其特征在于,所述第二绝缘层具有接触孔洞,所述接触孔洞与所述源极部相对。
16.根据权利要求15所述的显示器,其特征在于,所述第二绝缘层上具有像素电极层,所述像素电极层经由所述接触孔洞往下延伸而电性连接所述源极部。
17.一种薄膜晶体管基板的制造方法,其特征在于,所述薄膜晶体管基板的制造方法包括下列步骤:
提供一基板;
在所述基板上形成一第一电极层,所述第一电极层包括一导线部及一栅极部;
形成一第一绝缘层,所述第一绝缘层覆盖所述第一电极层;
在所述第一绝缘层上形成一氧化物半导体层;
在所述氧化物半导体层上形成一第二电极层,所述第二电极层包括一源极部、一漏极部及一数据线,且所述源极部及所述漏极部位于与所述栅极部相对应的两端;以及
形成第二绝缘层,所述第二绝缘层覆盖所述氧化物半导体层与所述第二电极层;
在所述第二绝缘层上形成接触孔洞,其中所述接触孔洞与所述源极部相对;
在所述第二绝缘层上形成像素电极层,其中所述像素电极层通过所述接触孔洞电性连接所述源极部;
其中,所述第二电极层的边缘位于所述氧化物半导体层的边缘内;
其中,所述栅极部沿所述数据线的延伸方向凸出并与所述数据线重叠,且位于所述栅极部之上的所述氧化物半导体层的宽度是大于所述数据线的宽度。
18.根据权利要求17所述的薄膜晶体管基板的制造方法,其特征在于,所述薄膜晶体管基板的制造方法还包括:
在所述氧化物半导体层的上方形成蚀刻停止层,其中所述蚀刻停止层位于所述氧化物半导体层上。
CN201210259588.3A 2012-07-25 2012-07-25 薄膜晶体管基板及其制造方法和包括该基板的显示器 Active CN103579355B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210259588.3A CN103579355B (zh) 2012-07-25 2012-07-25 薄膜晶体管基板及其制造方法和包括该基板的显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210259588.3A CN103579355B (zh) 2012-07-25 2012-07-25 薄膜晶体管基板及其制造方法和包括该基板的显示器

Publications (2)

Publication Number Publication Date
CN103579355A CN103579355A (zh) 2014-02-12
CN103579355B true CN103579355B (zh) 2016-12-07

Family

ID=50050720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210259588.3A Active CN103579355B (zh) 2012-07-25 2012-07-25 薄膜晶体管基板及其制造方法和包括该基板的显示器

Country Status (1)

Country Link
CN (1) CN103579355B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108319071B (zh) * 2017-01-17 2021-09-28 群创光电股份有限公司 显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567077A (zh) * 2003-06-16 2005-01-19 友达光电股份有限公司 薄膜晶体管液晶显示器及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567077A (zh) * 2003-06-16 2005-01-19 友达光电股份有限公司 薄膜晶体管液晶显示器及其制造方法

Also Published As

Publication number Publication date
CN103579355A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
US9659966B2 (en) Flexible display substrate, flexible organic light emitting display device and method of manufacturing the same
JP5685805B2 (ja) 半導体装置、半導体装置の製造方法、および電子機器
CN110047883B (zh) 有机发光显示设备及制造有机发光显示设备的方法
CN101044627B (zh) 半导体器件
US10186526B2 (en) Display panel
CN103227177B (zh) 像素结构
CN113287028B (zh) 电子基板及其制作方法、显示面板
CN103715267A (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
KR20140076471A (ko) 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
US9496284B2 (en) Display panel and display apparatus including the same
CN103943632B (zh) 一种阵列基板及其制备方法、液晶显示器
CN106409844A (zh) 底栅型多晶硅tft基板及其制作方法
KR20130107937A (ko) 박막 트랜지스터, 이를 포함하는 표시 장치, 및 이의 제조 방법
CN114649349B (zh) 显示基板及其制作方法、显示面板
US10670933B2 (en) Active matrix substrate, method for producing same, and display device
KR102659970B1 (ko) 표시 기판 및 이의 제조 방법
CN104022124B (zh) 一种柔性显示基板及其制备方法、柔性显示装置
US10068924B2 (en) Display panel and display apparatus
US9373683B2 (en) Thin film transistor
TWI476934B (zh) 薄膜電晶體基板、其顯示器及其製造方法
US8669558B2 (en) Pixel structure and electrical bridging structure
CN103579355B (zh) 薄膜晶体管基板及其制造方法和包括该基板的显示器
CN203983289U (zh) 薄膜晶体管、阵列基板及显示装置
CN111834381A (zh) 阵列基板、显示面板、显示装置及阵列基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 1, 4 floor, E District, Foxconn Technology Industrial Park, Longhua Town, Baoan District Town, Shenzhen City, Shenzhen, Guangdong, Guangdong 518109, China

Applicant after: Qunkang Technology (Shenzhen) Limited company

Applicant after: Innolux Display Group

Address before: 1, 4 floor, E District, Foxconn Technology Industrial Park, Longhua Town, Baoan District Town, Shenzhen City, Shenzhen, Guangdong, Guangdong 518109, China

Applicant before: Qunkang Technology (Shenzhen) Limited company

Applicant before: Chimei Optoelectronics Co., Ltd.

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant