CN103545219A - 一种半导体器件漂移区的制造方法 - Google Patents
一种半导体器件漂移区的制造方法 Download PDFInfo
- Publication number
- CN103545219A CN103545219A CN201310525043.7A CN201310525043A CN103545219A CN 103545219 A CN103545219 A CN 103545219A CN 201310525043 A CN201310525043 A CN 201310525043A CN 103545219 A CN103545219 A CN 103545219A
- Authority
- CN
- China
- Prior art keywords
- drift region
- groove
- type
- implantation
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000002347 injection Methods 0.000 claims 2
- 239000007924 injection Substances 0.000 claims 2
- 239000003989 dielectric material Substances 0.000 claims 1
- 238000011049 filling Methods 0.000 abstract description 5
- 238000002513 implantation Methods 0.000 description 30
- 238000010586 diagram Methods 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000008094 contradictory effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000348 solid-phase epitaxy Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
- H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
- H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
- H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及半导体技术，具体的说是涉及一种用于半导体器件漂移区的耐压结构的工艺制造方法。本发明所述的制造方法主要步骤为：在漂移区31上进行刻蚀，形成介质槽2；在介质槽2的一侧注入P型杂质，形成P型杂质条43；在介质槽2的另一侧注入N型杂质，形成N型杂质条34；对介质槽2进行介质填充；平坦化去除多余的介质。本发明的有益效果为，不需要掺杂条的外延生长，只需一次深槽刻蚀，一次填充，实现方式简单，克服了复杂的工艺过程，降低了工艺成本，并且使用该注入方式可以得到均匀的掺杂条。本发明尤其适用于半导体器件漂移区的制造。
Description
技术领域
本发明涉及半导体技术，具体的说是涉及一种用于半导体器件漂移区的耐压结构的制造方法。
背景技术
传统横向SOI高压器件为了提高击穿电压，采用低掺杂的长漂移区结构。但漂移区作为电流通道，低掺杂会导致器件导通电阻增加。为了达到耐压与导通电阻的折中，申请号为201210516539的中国专利，提出了如图1所示的横向高压器件漂移区耐压结构。图1所示结构通过在平行于介质槽边缘两侧分别增加P型掺杂条43和N型掺杂条34，缓解了击穿电压和导通电阻之间的矛盾关系。在反向偏压下，P条和N条提供的正负电荷增加了介质槽中的电通量密度，使得电场增强，同时垂直方向上类似于超结（Super Junction）的结构也能提高埋氧层的纵向耐压。该结构在漂移区内使用介质槽耐压缩短了漂移区长度，减小版图面积，并且P型掺杂条辅助耗尽，增大了漂移区掺杂浓度，降低了器件的比导通电阻。
上述申请号为201210516539的专利中提到的结构，虽然缓解了导通电阻与耐压的矛盾关系，但在制造过程中利用传统的掺杂或者注入技术难以实现，采用外延工艺复杂且成本高，该结构实现比较困难。
发明内容
本发明所要解决的，就是针对上述问题，提出一种可以制造半导体器件漂移区的耐压结构的工艺方法。
本发明解决上述技术问题所采用的技术方案是：一种半导体器件漂移区的制造方法，其特征在于，包括以下步骤：
第一步：在漂移区31上进行刻蚀，形成介质槽2；
第二步：在介质槽2的一侧注入P型杂质，形成P型杂质条43；
第三步：在介质槽2的另一侧注入N型杂质，形成N型杂质条34；
第四步：对介质槽2进行介质填充；
第五步：平坦化去除多余的介质。
本发明总的技术方案，N型漂移区31内引入介质槽2，介质槽2可增强电场强度，同时介质槽2形成折叠漂移区，可缩小有源区面积，能够显著降低比导通电阻，在上述技术方案中，第二步与第三步的顺序可以互换。
具体的，所述第二步中注入P型杂质为采用倾角注入法进行注入，所述第三步中注入N型杂质为采用倾角注入法进行注入。倾角注入法是指形成P型掺杂条和N条掺杂条时，注入离子束与槽侧壁成θ角进行注入的一种离子注入方法。
在上述技术方案中，可根据实际槽的深度和宽度调整注入角度，使得掺杂离子可以注入到槽的底部。还可通过改变注入能量、注入剂量、离子种类和退火条件等参数，调整掺杂离子的浓度分布和结深，得到符合要求的掺杂条。倾角注入和传统的类超结制造工艺相比，掺杂条无需外延生长，工艺过程更加简单，成本降低，并且掺杂条参数容易控制，通过调整注入能量和注入剂量，即可得到理想的杂质离子浓度、分布结深和表面掺杂浓度。理想的杂质离子分布是类超结结构的基本要求，同时通过调整注入角度使得掺杂离子可以注入到掺杂条的底部，工艺过程易操作。
本发明的有益效果为，不需要掺杂条的外延生长，只需一次深槽刻蚀，一次填充，实现方式简单，克服了复杂的工艺过程，降低了工艺成本，并且使用该注入方式可以得到均匀的掺杂条。
附图说明
图1是申请号为201210516539的中国专利中提出的横向高压器件漂移区耐压结构图；
图2是半导体器件的耐压结构示意图；
图3是本发明的先进行P型杂质注入的工艺流程图；
图4是本发明的先进行N型杂质注入的工艺流程图；
图5是N型Si衬底示意图；
图6是本发明的工艺流程中完成刻蚀深槽后结构示意图；
图7是本发明的工艺流程中完成P型掺杂条注入后结构示意图；
图8是本发明的工艺流程中完成N型掺杂条注入后结构示意图；
图9是本发明的工艺流程中完成介质槽填充后结构示意图；
图10是本发明的工艺流程中填充介质平坦化后结构示意图；
图11是耐压器件击穿电压为572V时的电势分布；
图12是耐压器件击穿电压为572V时的电离杂质浓度分布图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
如图2所示，为本发明涉及的半导体器件的漂移区结构，该结构在N型漂移区31中引入P型掺杂条43和N型掺杂条34，P型掺杂条43与N型漂移区31形成纵向超结结构，缓解击穿电压和导通电阻之间的矛盾关系；N型掺杂条34与N型漂移区31形成N+N结，N型掺杂条34的浓度较高，为开态电流提供低阻通道，从而降低导通电阻。器件的横向耐压主要由的介质槽2决定，采用介质槽2耐压可以减小版图面积，降低工艺成本，优化了耐压结构的电场分布，提高了耐压结构的击穿电压；采用介质槽2提高器件的耐压，可以减小版图面积，降低制造成本。采用本发明所涉及的耐压结构，可获得各种性能优良的横向高压功率半导体器件，具有高速、高集成度、低导通损耗的特点。
如图3所示，为先进行P型杂质注入的工艺流程图，具体为：
在n型材料31上刻蚀深槽，得到介质槽2；其次控制注入角度和浓度对P型掺杂条43和N型掺杂条34进行注入；最后对深槽进行介质填充，经平坦化得到所需要的结构。
如图4所示，为先进行N型杂质注入的工艺流程图，具体为：
在n型材料31上刻蚀深槽，得到介质槽2；其次控制注入角度和浓度对N型掺杂条34和P型掺杂条43进行注入；最后对深槽进行介质填充，经平坦化得到所需要的结构。
图7和图8中θ值为P（N）掺杂条的注入角度，0<θ<arctan（槽宽/槽深）；对掺杂条采用倾角注入，和传统的外延生长相比，可以得到理想的均匀分布的掺杂条，提高了超结结构的耐压性。采用的倾角注入和传统的类超结制造工艺相比，掺杂条无需外延生长，工艺过程更加简单，成本降低。
图5至图10是深槽倾角注入掺杂条的主要工艺流程示意图。图5是用外延技术在硅片上生长一层轻掺杂的多晶硅，作为漂移区材料31，使用外延技术可以得到纯的和衬底具有相同结构的硅表面，而且还能控制硅表面的杂质类型和浓度，可以采用的外延技术有气相外延、液相外延、固相外延和分子束外延；图6是刻蚀深槽，刻蚀工艺需要一层阻挡层，该阻挡层可以用光刻胶或氧化层实现，刻蚀工艺可以通过干法和湿法刻蚀实现，在刻蚀的过程中，根据槽深和槽宽的要求调整刻蚀参数，得到高符合要求的介质槽；图7为P型杂质的注入，可以选用硼等Ⅲ族元素进行注入，得到P型掺杂条43；图8为N型杂质的注入，可以选用磷等Ⅵ族元素进行注入，得到N型掺杂条34，可以通过调整注入的角度、能量和剂量，改变P型杂质和N型掺杂条的掺杂浓度；离子注入会损伤硅片晶格，注入后需要进行退火处理，经退火工艺既可以修复晶格缺陷，又可以激活杂质原子；图7和图8的工艺先后顺序可以互换；图9是填充介质隔离槽，介质槽2的介质可以是SiO2、Si3N4，也可以是SiO2和Si3N4的混合介质，可以通过氧化、淀积等方法实现，介质槽填充后可以采取退火方法进行优化，保证填充介质层不会产生缺陷和界面开裂。图10是对多余的介质层经研磨和化学机械抛光后，得到平坦的介质槽结构，即得到了所需的耐压结构。
实施例：
以本发明所述的方法制造击穿电压为572V的耐压器件，如图11所示，是最优化条件下器件耐压为572V时电势分布图，图12是最优化条件下器件耐压为572V时的浓度分布图。从图中可以看出该耐压条件下器件介质槽2的深度16.5μm，介质槽2的宽度7μm，P型掺杂条43和N型掺杂条34的宽度都为0.5μm，P型掺杂条43的掺杂浓度3.8E16cm-3，N型掺杂条34的掺杂浓度1.1E16cm-3，最优化漂移区31浓度为2.6E15cm-3。该条件下耐压器件的P型掺杂条的注入角度约为22°，N型掺杂条的注入角度约为-22°。
本发明所示的耐压结构中P型掺杂条43和N型漂移区31形成纵向超结结构，缓解器件击穿电压和比导通电阻的矛盾关系。
Claims (2)
1.一种半导体器件漂移区的制造方法，其特征在于，包括以下步骤：
第一步：在漂移区（31）上进行刻蚀，形成介质槽（2）；
第二步：在介质槽（2）的一侧注入P型杂质，形成P型杂质条（43）；
第三步：在介质槽（2）的另一侧注入N型杂质，形成N型杂质条（34）；
第四步：对介质槽（2）进行介质填充；
第五步：平坦化去除多余的介质。
2.根据权利要求1所述的一种半导体器件漂移区的制造方法，其特征在于，所述第二步中注入P型杂质为采用倾角注入法进行注入，所述第三步中注入N型杂质为采用倾角注入法进行注入。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310525043.7A CN103545219A (zh) | 2013-10-30 | 2013-10-30 | 一种半导体器件漂移区的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310525043.7A CN103545219A (zh) | 2013-10-30 | 2013-10-30 | 一种半导体器件漂移区的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103545219A true CN103545219A (zh) | 2014-01-29 |
Family
ID=49968558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310525043.7A Pending CN103545219A (zh) | 2013-10-30 | 2013-10-30 | 一种半导体器件漂移区的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103545219A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1279822A (zh) * | 1998-07-23 | 2001-01-10 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| JP2007235080A (ja) * | 2006-01-31 | 2007-09-13 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| CN102969358A (zh) * | 2012-12-06 | 2013-03-13 | 电子科技大学 | 一种横向高压功率半导体器件 |
| CN103247534A (zh) * | 2012-02-14 | 2013-08-14 | 茂达电子股份有限公司 | 具有超级结的功率晶体管组件的制作方法 |
-
2013
- 2013-10-30 CN CN201310525043.7A patent/CN103545219A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1279822A (zh) * | 1998-07-23 | 2001-01-10 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| JP2007235080A (ja) * | 2006-01-31 | 2007-09-13 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| CN103247534A (zh) * | 2012-02-14 | 2013-08-14 | 茂达电子股份有限公司 | 具有超级结的功率晶体管组件的制作方法 |
| CN102969358A (zh) * | 2012-12-06 | 2013-03-13 | 电子科技大学 | 一种横向高压功率半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102856208B (zh) | 具有电压补偿结构的半导体器件 | |
| KR101294917B1 (ko) | 초접합 트렌치 모스펫을 포함하는 반도체 장치들 | |
| US11342187B2 (en) | Method for producing a superjunction device | |
| CN102148163B (zh) | 超结结构和超结半导体器件的制造方法 | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| CN101872724A (zh) | 超级结mosfet的制作方法 | |
| CN109166922B (zh) | 一种沟槽型超结功率终端结构及其制备方法 | |
| CN114284358A (zh) | 一种碳化硅功率器件及其制备方法 | |
| CN107359118B (zh) | 一种超结功率器件耐压层的制作方法 | |
| CN102299072A (zh) | 沟槽型超级结器件的制作方法及得到的器件 | |
| CN114005877B (zh) | 一种超薄超结igbt器件及制备方法 | |
| CN102945799B (zh) | 纵向功率半导体器件的制造方法 | |
| CN102315093A (zh) | 沟槽填充后平坦化的工艺方法 | |
| CN104716179A (zh) | 一种具有深孔的ldmos器件及其制造方法 | |
| CN102157377B (zh) | 超结vdmos器件及其制造方法 | |
| CN105826381B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN102129997A (zh) | N型超结vdmos中p型柱的形成方法 | |
| CN108091684B (zh) | 超结金属氧化物场效应晶体管 | |
| CN111129117A (zh) | 超级结的制造方法 | |
| CN103545350B (zh) | 一种横向高压器件漂移区的制造方法 | |
| CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
| CN105097921A (zh) | 一种vdmos晶体管结构及其制作方法 | |
| CN104253050A (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN104201099B (zh) | 超结器件制备工艺 | |
| CN103545219A (zh) | 一种半导体器件漂移区的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140129 |