CN102947903B - 电抗器 - Google Patents

Abstract

公开了一种电抗器和调节电抗器的漏电感的方法，该电抗器的尺寸及漏电感较小，同时允许升压/降压操作和软开关。电抗器（1A）具有成对内侧芯单元，并配置有形成闭合磁路的磁芯（10A）、具有主线圈元件（11a、11b）的主线圈（11A）和具有副线圈元件（12a、12b）的副线圈（12A）。线圈元件（11a、12a）中的两个在内侧芯单元中的一个上同心地分层，并且另外两个线圈元件（11b、12b）在另一内侧芯单元上同心地分层。主线圈（11A）的缠绕导线（11w）的一个端部被连接到副线圈（12A）的缠绕导线（12w）的一个端部。由于形成副线圈元件（12a（12b））的相邻线匝之间的间隔比形成主线圈元件（11a（11b））的相邻线匝之间的间隔宽，电抗器（1A）具有较小的漏电感。

Description

电抗器

技术领域

本发明涉及一种电抗器，其被用作诸如车载DC-DC变换器的功率变换装置的部件，并且涉及一种调节该电抗器的漏电感的方法。更具体地，本发明涉及一种电抗器，其能够执行软开关并且具有小尺寸。

背景技术

用于在马达和电源之间执行升压和降压操作的功率变换装置被用作诸如混合动力汽车或电动汽车的车辆的一个部件，这些车辆将马达用作驱动能源或再生发电能源。功率变换装置包括用于改变电功率的幅值的变换器。

作为车载变换器的例子，有双向DC-DC变换器（专利文献（PTL）1，图6）。变换器的一个部件是电抗器，其用于使由开关装置的ON/OFF开关操作产生的电流平滑。

如图14所示，电抗器1000典型地包括由磁性材料制成的环形磁芯100，以及具有成对线圈元件110a和110b的线圈110，线圈元件均通过缠绕导线110w形成并且被布置在磁芯100的相应部分周围（PTL1，图1）。磁芯100通过结合成对内芯部（未示出）和成对外芯部100e而构成为环形，其中成对内芯部被分别插到线圈元件110a和110b中，成对外芯部100e相对于平行布置的内芯部布置为夹层关系。电抗器1000被放置在例如外壳（未示出）中，并且由填充树脂封装（PTL1，图3）。当电抗器被使用时，外壳被固定至冷却基底。

此外，PTL2公开了一种包括通常被称为罐式铁芯的磁芯的电抗器，其包括配置在一个圆柱形线圈内侧的柱状铁芯、配置为覆盖线圈的外周的圆柱形铁芯以及分别配置在线圈的末端表面处的成对盘状铁芯，磁芯覆盖线圈的大致整个外周（PTL2，图1和2）。在罐式铁芯中，同心地布置的柱状铁芯和圆柱形铁芯相互耦接，从而形成闭合磁路。

近几年已经研究了能够以比已知变换器小的开关损耗来执行软开关的谐振式DC-DC变换器（PTL3）。这样的变换器除了用于平滑的电抗器以外，还包括辅助电路，该辅助电路包括均用于谐振的电抗器和开关器件。PTL3公开了一种设置，其包括电感器L1、电感器L2和具有比电感器L1和L2的电感值都小的电感值的电感器Lr（PTL3，图1）。电感器L1作为用于平滑的电抗器，并且电感器L2和Lr实现软开关。

专利文献

PTL1：日本未审专利申请公开No.2007-116066

PTL2：日本未审专利申请公开No.2007-201203

PTL3：日本未审专利申请公开No.2007-043852

发明内容

然而，PTL1至3没有明确地公开能够执行软开关的电抗器（电感器）的具体结构。可以想到，例如将用于平滑的电抗器和用于谐振的电抗器形成为相互独立的分离部件。然而这样的结构因为需要用于安装两种电抗器的空间而不能有利地用作需要具有小安装面积和小尺寸的车载部件。具体地，当如PTL3所述地电感器Lr是独立于用于平滑的电抗器的分离部件时，对应于电感器Lr的存在，会增加包括电感器Lr的电抗器的尺寸。此外，当电感器Lr和用于平滑的电抗器是分离部件时，它们需要被单独地组装，从而增大部件的数量和组装步骤的数量，因此导致生产率降低。

因此，本发明的一个目的是提供一种电抗器，其能够执行软开关并且具有小尺寸。本发明的另一个目的是提供一种调节电抗器的漏电感的方法，该电抗器能够执行软开关并且具有小尺寸。

本发明通过使用于不同功能的多个线圈共用一个磁芯、更具体地通过为一个共用的磁芯布置作为用于平滑的电抗器的线圈和作为用于谐振的电抗器的线圈，并且通过适当地设定构成两个线圈中的每一个的各匝之间的间隔而实现上述目的。

根据本发明的电抗器包括：主线圈，其通过螺旋地缠绕导线而形成；副线圈，其通过螺旋地缠绕与构成主线圈的导线不同的导线而形成；以及磁芯，主线圈和副线圈被布置在所述磁芯上，所述磁芯形成闭合磁路。构成主线圈的导线的一个端部和构成副线圈的导线的一个端部被相互接合。进一步地，副线圈被布置为使得构成副线圈的线匝中的至少一部分与主线圈重叠。更进一步地，副线圈具有这样的一部分，其中构成副线圈的相邻线匝之间的间隔比构成主线圈的相邻线匝之间的间隔宽。

本发明的电抗器能够例如由根据本发明的调节电抗器的漏电感的下列方法形成。根据本发明，调节电抗器的漏电感的方法包括下列步骤：将主线圈布置在磁芯周围，主线圈通过螺旋地缠绕导线而形成；将副线圈布置为使得副线圈与主线圈的至少一部分重叠，副线圈通过螺旋地缠绕与构成主线圈的导线不同的导线而形成。进一步地，副线圈被布置为具有如下部分，从而减少漏电感：在所述部分中，构成副线圈的相邻线匝之间的间隔比构成主线圈的相邻线匝之间的间隔宽。

本发明的电抗器能够运行为例如使得主线圈和磁芯作为用于平滑的电抗器，并且副线圈和该磁芯作为用于谐振的电抗器。换句话说，本发明的电抗器不但能够执行升压和降压操作，而且能够执行软开关。在本发明的电抗器中，具体地，由于主线圈和副线圈分享一个共用的磁芯，所以与当平滑电抗器和谐振电抗器是单独的分离部件时相比，减少了电抗器的安装面积和尺寸。此外，由于主线圈和副线圈被组装为它们的至少一部分相互重叠的状态，所以与主线圈和副线圈以分离的方式被布置在磁芯的不同位置上的情况相比，能够减少整个电抗器的尺寸（例如沿主线圈的轴向的长度）。这也帮助减少本发明的电抗器的尺寸。此外，根据本发明的电抗器，由于如上所述部件的数量比平滑电抗器和谐振电抗器是分离部件时少，所以能够减少组装步骤的数量并且获得更高的生产率。

根据本发明，调节电抗器的漏电感的方法使得能够容易地形成本发明的具有小漏电感（也被简单地称为泄漏）的电抗器。例如通过使构成副线圈的相邻线匝之间的间隔变宽能够减少漏电感。然而，当构成主线圈的相邻线匝之间的间隔较宽时，副线圈的线匝之间的间隔也必须对应地加宽。因此，主线圈和副线圈的组件沿其轴向的长度增加，因此导致电抗器具有较大尺寸。此外，根据增加线圈的占空系数的观点，构成线圈的相邻线匝之间的间隔需要尽可能小。因此，在将提供有大电流的线圈、例如主线圈用作平滑线圈时，主线圈的相邻线匝之间的间隔优选地尽可能小，并且更优选地，线匝被定位为大致接触的状态。副线圈相对于如上所述在线匝之间具有窄间隔的主线圈被布置为使得副线圈与主线圈的至少一部分重叠，并且副线圈具有这样的一部分，其中构成副线圈的相邻线匝之间的间隔比主线圈中的宽。根据这样的布置，能够有效地减少漏电感，并且能够缩短主线圈和副线圈的组件的长度。结果，根据本发明的方法获得的电抗器具有小安装面积、小尺寸和小漏电感，并且其能够令人满意地执行软开关。此外，根据本发明的方法，通过调节副线圈的线匝之间的间隔能够容易地获得具有期望的漏电感的电抗器。

在本发明的一个实施方式中，副线圈被同心地布置在主线圈周围（该实施方式在下文中被称为分层形式）。在本发明的另一个实施方式中，在副线圈的、线匝之间的间隔较宽的部分中，主线圈和副线圈被组装为使得构成主线圈的线匝中的至少一匝位于副线圈的线匝之间（该实施方式在下文中被称为插入形式）。

上述的分层形式和插入形式是本发明的电抗器的实用形式，其中副线圈的线匝的至少一部分与主线圈重叠。在分层形式中，副线圈和主线圈被布置为分层状态，其中副线圈的至少一匝的内周表面基本上不与主线圈的线匝的外周表面接触。换句话说，在分层形式中，存在这样的一部分：主线圈和副线圈在垂直于主线圈的轴向的方向上相互重叠。在分层形式中，由于其中主线圈和副线圈相互重叠的部分的数量增加，所以整个电抗器的长度（即沿主线圈的轴向的尺寸）减少，并且电抗器的安装面积减少。例如，在副线圈的所有线匝都布置在主线圈周围的形式中，能够使整个电抗器的长度最小。在插入形式中，副线圈和主线圈被布置为副线圈的线匝的至少一线匝被夹在主线圈的线匝之间的重叠状态下。换句话说，在插入形式中，存在这样的一部分，在其中副线圈的一部分被布置为与主线圈接触，并且主线圈和副线圈沿主线圈的轴向相互重叠。在该插入形式中，能够减少整个电抗器的宽度和高度（宽度和高度中的每一个表示沿垂直于主线圈的轴向的方向的尺寸）。这帮助减少电抗器的尺寸。此外，插入形式能够提供与分层形式中相当的或更小的漏电感，并且能够实现具有较小漏电感的电抗器。能够根据所需的特性选择两种线圈的布置（组装状态）。

在本发明的一个实施方式中，对于构成副线圈的所有相邻线匝而言，相邻线匝之间的间隔是均匀的，并且比主线圈的相邻线匝之间的间隔宽。

根据上述实施方式，由于在整个副线圈上，线匝之间的间隔被均匀地加宽，所以与仅在副线圈的一部分中加宽线匝之间的间隔的情况相比，能够更有效地减少漏电感。副线圈的线匝之间的间隔能够被适当地调节为使得将漏电感保持在预定范围内。

在本发明的一个实施方式中，主线圈和副线圈中的一个线圈沿其轴向的长度比另一个线圈沿其轴向的长度短。具体地，在分层形式和插入形式中，副线圈沿轴向的长度优选地不比主线圈沿轴向的长度长。

漏电感趋向于在副线圈的相邻线匝之间的较宽间隔处减小。然而，如果间隔过宽，则副线圈沿轴向的长度增加，并且布置有主线圈和副线圈的磁芯的长度也增加，因此导致电抗器的较大尺寸。因此根据减少电抗器尺寸的观点，在分层形式和插入形式的每一个形式中，优选地副线圈沿轴向的长度比主线圈沿轴向的长度短或者最大与其相同。例如通过将副线圈的线匝（缠绕）数减少为比主线圈的小，或者通过将构成副线圈的导线的厚度减少为比构成主线圈的导线薄，能够充分地加宽副线圈的相邻线匝之间的间隔，而不会过度增加副线圈沿轴向的长度。

在本发明的一个实施方式中，副线圈的沿其轴向的中心位置和主线圈的沿其轴向的中心位置在轴向上相互偏移。根据本发明，通过使主线圈的沿轴向的中心位置和副线圈的沿轴向的中心位置彼此相对偏移，并且通过基于偏移量而调节漏电感，根据调节电抗器的漏电感的方法能够形成该实施方式的电抗器。

根据上述实施方式，获得与两个线圈沿轴向的中心位置之间的距离（偏移量）相对应的漏电感。此外，如上所述，获得与副线圈的线匝之间的间隔相对应的漏电感。因此，通过不仅调节线匝之间的间隔而且调节中心位置之间的偏移量，能够获得漏电感的各种值。换句话说，上述实施方式能够增加漏电感的设计自由度。此外，能够将具有适当值的漏电感用作例如用于软开关的电感器Lr。因此，通过利用具有调节值的漏电感，能够获得包括平滑电抗器L1和软开关电抗器L2和Lr的电抗器。此外，在分层形式和插入形式中，即使在两个线圈的中心位置相互偏移时，也能够缩短电抗器长度并且能够减少安装面积。因此，上述实施方式的电抗器具有小安装面积和小尺寸，并且通过利用具有适当值的漏电感，能够令人满意地执行软开关。

漏电感趋向于在两个线圈的中心位置之间的较小偏移量处减少。例如，在线圈规格（诸如导线的横截面积、沿轴向的长度和线匝数）被在同心布置为分层形式的主线圈和副线圈中保持固定的情况下，当偏移量是0时、即当两个线圈沿轴向的中心位置相同时，漏电感最小。偏移量越大，主线圈和副线圈的组件沿轴向的总长度越长，并且电抗器的尺寸越大。在中心位置相互偏移的上述实施方式中，如上所述，由于即使以较大的偏移量也能够减少电抗器尺寸，所以主线圈和副线圈中的一个线圈沿轴向的长度优选地比另一个线圈沿轴向的长度短。

通过在主线圈周围形成副线圈使得两个线圈的中心位置相互偏移，可以获得分层形式的中心位置相互偏移的实施方式，但是通过同心地布置两个线圈然后移动两个线圈中的一个，能够更容易地获得该实施方式。当移动一个线圈时，通过移动沿轴向具有较短长度的线圈，能够容易地使中心位置移位。例如通过减少线匝数、通过使用较薄的导线或者通过将一个线圈形成为具有在其中该线圈的相邻线匝之间的间隔与另一个线圈中相比变窄的一部分，能够缩短该一个线圈的轴向长度。通过将这样的较短线圈用作副线圈，更容易将副线圈相对于主线圈同心地布置为分层关系，或者更容易在主线圈周围形成副线圈，并且如上所述移动该一个线圈。

在插入形式的情况下，作为本发明的一个实施方式，副线圈具有这样的一部分，其中构成副线圈的多个线匝一起被夹在构成主线圈的线匝之间。

在插入形式中，布置在主线圈的线匝（在下文中称为主匝）之间的副线圈的线匝（在下文中称为副匝）的数量，和夹在副匝之间的主匝的数量是可任意选择的。换句话说，在副匝之间存在的主匝的数量可以是一个或多个。此外，当在多个位置上有主匝在副匝之间存在时，该在多个位置上的副匝之间存在的主匝的数量可以彼此相同或不同。当如上述实施方式中所述构成副线圈的多个线匝一起被夹在构成主线圈的线匝之间时，能够更容易地形成两个线圈。

在插入形式的情况下，作为本发明的可替换实施方式，主线圈和副线圈的组件具有这样的一部分，其中形成主线圈的每一匝的导线和形成副线圈的每一匝的导线一个接一个地交替布置。

根据上述实施方式，能够容易地形成主线圈和副线圈的组件，并且能够获得电抗器的较高生产率。此外，在两个线圈的导线交替布置的部分中，大致避免将副匝的一部分定位在主匝周围相对于主匝成交叉关系，并且副线圈的线匝被全部夹在主线圈的线匝之间。因此，副线圈和主线圈更难以移位，并且能够简单地维持交替布置的状态。此外，在两个线圈的导线交替布置的一部分中，如上所述副匝被夹在主匝之间，由此能够减少电抗器的宽度和高度。因此，上述实施方式的电抗器具有小尺寸。

在本发明的一个实施方式中，副线圈以分层形式被同心地布置在主线圈周围，构成主线圈的导线和构成副线圈的导线每个都是被覆矩形导线或被覆圆形导线，其包括由矩形导线或圆形导线制成的导体和形成在导体的外周上的绝缘覆层，并且绝缘部件被插在主线圈和布置在主线圈周围的副线圈之间。

在本发明中，具有形成在导体的外周上的绝缘覆层的导线能够被优选地用作构成主线圈的导线和构成副线圈的导线中的每一个导线。通过使用具有绝缘覆层的导线，即使在两个线圈的线匝在一些位置上相互接触时，也能够使两个线圈有效地彼此电绝缘。导体典型地是由铜或铜合金制成的导线元件。被覆圆形导线或被覆矩形导线的绝缘覆层的组成材料典型地是诸如的聚酰胺-酰亚胺的漆。因为被覆圆形导线通常是柔软的并且能够被手动地缠绕，所以通过使用被覆圆形导线能够容易地形成线圈，并且提供具有高占空系数的线圈。因此在分层形式的情况下，例如通过将被覆圆形导线缠绕在主线圈周围，能够容易地形成副线圈。因为被覆矩形导线通常具有高的刚性，所以通过使用卷线机缠绕被覆矩形导线能够形成线圈，并且具体地，能够获得具有非常高的占空系数的线圈。此外，由被覆矩形导线形成的线圈难以从期望的形状变形。例如，当形成两个线圈的中心位置相互偏移的上述实施方式时，能够容易地将线圈移动为相互偏移。

在分层形式中，当构成主线圈和构成副线圈的导线中的每一个都是被覆圆形导线或被覆矩形导线时，例如通过增加每个导线的绝缘覆层的厚度，能够增强两个线圈之间的电绝缘。可替换地，如上述实施方式中所述地将附加绝缘部件插在两个线圈之间在确保两个线圈之间的可靠绝缘方面是优选的。该绝缘部件可以是例如绝缘纸。该绝缘纸通常是薄的，并且即使在插在两个线圈之间时，也几乎不会影响电抗器的尺寸。另外，绝缘纸能够以低成本得到，并且是经济的。作为可替换方式，绝缘部件可以是使用绝缘树脂模制的套筒状卷筒。在套筒状卷筒上提供用于定位主线圈和副线圈的部分在易于定位两个线圈和防止两个线圈在上述实施方式中从它们的预定位置移位方面是有利的，其中在上述实施方式中，两个线圈的中心位置相互偏移。

在本发明的一个实施方式中，构成主线圈的导线和构成副线圈的导线中的至少一方是被覆电线，其包括通过绞合多个原料线而形成的绞合线导体，和形成在绞合线导体的外周上的绝缘覆层。此外，在本发明的一个实施方式中，构成主线圈的导线和构成副线圈的导线中的一方是被覆电线，并且另一方是被覆矩形导线或被覆圆形导线，其包括由矩形导线或圆形导线制成的导体和形成在导体外周上的绝缘覆层。

被覆电线能够被用作构成主线圈和副线圈的导线中的每一个。因为被覆电线通常是柔软的并且容易手动地缠绕，所以使用被覆电线能够容易地形成线圈。因此，在分层形式的情况下，例如通过缠绕被覆电线能够容易地形成副线圈。被覆电线的绝缘覆层的组成材料例如是四氟乙烯-六氟丙烯共聚物（FEP）树脂、聚四氟乙烯（PTFE）树脂或硅橡胶。这些材料在电绝缘方面是较好的。因此，当构成主线圈和副线圈中的至少一方的导线是被覆电线时，能够在其中两个线圈被同心地布置的分层形式中充分地确保两个线圈之间的绝缘，而无需另外将上述绝缘部件插在两个线圈之间。在该情况下，因为不需要绝缘部件，所以能够减少部件的数量，并且能够省掉布置绝缘部件的步骤。在主线圈和副线圈中的每一个都由被覆电线形成的实施方式中，如上所述，能够充分地确保两个线圈之间的电绝缘，并且提供两个线圈的组件的较高生产率。在一个线圈由被覆电线形成而另一个线圈由被覆矩形导线或被覆圆形导线形成的实施方式中，能够充分地确保两个线圈之间的电绝缘，并且提供如上所述的具有高占空系数的线圈。

在本发明的一个实施方式中，构成副线圈的导线的导体由铝或铝合金制成。

在将副线圈用作谐振电抗器的元件时，例如提供给副线圈的电流相对较小。因此，构成副线圈的导线可以是包括具有较小横截面积的导体的导线，或者具有较低导电率的导线，例如上述实施方式中所述的包括由铝或铝合金制成的导体的导线。铝或铝合金具有比铜或铜合金低的导电率，但是较轻。因此，上述实施方式能够帮助减少电抗器的重量。

在本发明的一个实施方式中，主线圈和副线圈中的至少一个是通过以扁绕方式缠绕被覆矩形导线而形成的扁绕线圈。

扁绕缠绕能够容易地提供具有高占空系数和沿其轴向的较短长度的线圈。因此，对于布置有扁绕线圈的磁芯，能够缩短磁芯沿扁绕线圈的轴向的长度。因此，本发明的包括扁绕线圈的电抗器因为扁绕线圈的轴向长度被缩短而具有小尺寸。此外，由于扁绕线圈和后述的平绕线圈具有较高的刚性，所以当形成如上所述的主线圈和副线圈的中心位置相互偏移的实施方式时，能够容易地移动线圈。

在本发明的一个实施方式中，副线圈以分层方式被同心地布置在主线圈周围，并且副线圈是通过以平绕方式缠绕被覆矩形导线而形成的平绕线圈，被覆矩形导线包括由矩形导线制成的导体和形成在导体的外周上的绝缘覆层。

在将副线圈布置在主线圈周围的分层方式中，电抗器的尺寸（宽度和高度）趋向于沿两个线圈被分层的方向增加。然而，上述实施方式因为与两个线圈都是扁绕线圈的情况相比，能够减少沿两个线圈的分层方向的电抗器尺寸，所以能够提供小的电抗器。具体地，当副线圈的匝数少时，因为即使在将副线圈形成为平绕线圈时也能够将副线圈的轴向长度保持为短的，所以能够减少电抗器尺寸。在上述实施方式或在下面描述的使用片状导线的实施方式中，构成主线圈的导线可以是被覆电线、被覆矩形导线和被覆圆形导线中的任何一种。

在本发明的一个实施方式中，副线圈以分层方式被同心地布置在主线圈周围，并且构成副线圈的导线是片状导线，其通过将绝缘材料层压在箔状导体的表面上而形成。

根据上述实施方式，由于构成副线圈的导线的厚度较薄，如副线圈是平绕线圈的前述实施方式那样，能够获得小的电抗器，原因在于能够减少沿主线圈和副线圈的分层方向的电抗器尺寸。此外，由于片状导线比被覆矩形导线柔软，所以能够容易地将其形成为线圈。从这一点来看，上述实施方式确保电抗器的更高的生产率。箔状导体的组成材料可以是例如铜、铜合金、铝或铝合金。

在本发明的一个实施方式中，构成主线圈的导线和构成副线圈的导线中的至少一个通过缠绕被覆矩形导线而形成，被覆矩形导线包括由矩形导线制成的导体和形成在导体的外周上的绝缘覆层，并且构成主线圈的导线的一个端部和构成副线圈的导线的一个端部通过焊接而相互接合。

通常，要连接至外部装置的端子部件附着至构成主线圈的导线的一个端部和构成副线圈的导线的一个端部中的每一个。因此，在用于将构成主线圈的导线的一个端部和构成副线圈的导线的一个端部相互接合的典型形式中，例如使用螺栓将附着至两个线圈的导线的各自一个端部的端子部件相互连接。可替换地，两个线圈的导线的各自一个端部（导体）可以直接相互接合。在该直接结合的形式中，由于能够为接合导线的各自一个端部共用一个端子部件，所以能够减少端子部件的数量，并且能够减少部件的数量。此外，当除了其中构成主线圈和副线圈的导线中的至少一个是被覆矩形导线的上述实施方式外采用直接结合形式时，因为能够由被覆矩形导线确保足够的接合面积，所以能够增加接合强度。具体地，当主线圈和副线圈都是被覆矩形导线时，能够进一步增加接合强度。另一方面，在其中主线圈和副线圈通过端子部件而相互接合的实施方式中，因为即使在构成线圈的导线的类型不同时也能够容易地将两个线圈相互接合，所以能够将期望类型的导线用作构成线圈的导线。

在本发明的一个实施方式中，主线圈和副线圈中的至少一个包括成对线圈元件，并且磁芯是环形部件，其包括上方分别布置有线圈元件的成对内芯部，和以夹在平行布置的内芯部之间的方式设置的外芯部（该实施方式在下文中将被称为环状形式）。可替换地，在本发明的一个实施方式中，磁芯包括布置在主线圈内侧的内芯部、布置在主线圈和副线圈的组件外侧的外芯部以及布置在主线圈和副线圈的末端表面上的连接芯部（该实施方式在下文中将被称为E-E形式）。

在上述环状形式中，即使当主线圈和副线圈中的每一个的匝数大时，例如即使在副线圈的相邻线匝之间的间隔较宽的情况下，也能够减少对于每一个线圈元件的匝数，并且在主线圈和副线圈的组件中能够减少主线圈沿轴向的长度。因此，环状形式能够提供小的电抗器。在上述E-E形式中，由于主线圈和副线圈中的每一个都仅由一个线圈元件形成，并且两个线圈被布置为仅在一个内芯部上方，所以比包括成对内芯部的环状形式相比，能够获得更小尺寸的电抗器。此外，在E-E形式中，由于线圈相对于磁芯被布置为恰好在一个内芯部上方，所以能够更容易地制成磁芯和线圈的组装单元，并且能够获得电抗器的更高的生产率。此外，由于线圈不布置在外芯部和连接芯部上方，所以能够更容易地将从线圈和磁芯产生的热量从外芯部和连接芯部耗散。因此，E-E形式在热耗散效果方面也是较好的。具体地，期望能够将E-E形式的电抗器适当地应用于例如匝数少并且提供在磁芯中用于电感调节的间隙小的情况。

当主线圈和副线圈中的每一个都包括环状形式的成对线圈元件时，每个线圈的成对线圈元件可以由分离的导线或者一个连续的导线形成。在前一种情况下，能够获得每一种线圈作为其中构成成对线圈元件的导线的各自一个端部通过例如焊接被接合在一起的线圈（在下文中被称为接合线圈）。在后一种情况下，能够获得每一种线圈作为其中成对线圈元件经由通过向后折叠导线的一部分形成的向后折叠部或者经由作为导线的一部分的桥接部而被联接在一起的线圈（在下文中被称为连续线圈）。主线圈和副线圈可以都是接合线圈或连续线圈。可替换地，主线圈和副线圈中的一个线圈可以是接合线圈，而另一个线圈可以是连续线圈。上述焊接可以被执行为例如TIG焊接、激光焊接或电阻焊接。除了上述焊接以外，也能够将压力粘接、冷压焊接、振动焊接等等用作导线接合方法。上述焊接能够将导线的各自端部容易地相互接合并且具有良好的可加工性。冷压焊接因为导线在接合步骤中基本上不被加热，损坏导体表面上的绝缘覆层的危险较小，所以是有利的。

上述环状形式可以被如下改进。上述一个线圈的线圈元件中的每一个都是通过以扁绕方式缠绕被覆矩形导线而形成的扁绕线圈，被覆矩形导线包括由矩形导线制成的导体和形成在导体的外周上的绝缘覆层，并且包括线圈元件的所述一个线圈是通过将构成线圈元件的被覆矩形导线的各自一个端部相互焊接而形成的接合线圈。

根据上述改进形式，由于所述一个线圈的线圈元件是可分离的，所以能够相对于另一个线圈容易地布置那些线圈元件，并且在组装过程中获得良好的可加工性。具体地，当主线圈和副线圈中的每一个都包括成对线圈元件并且是接合线圈时，电抗器能够被容易地组装成分层形式或插入形式。此外，根据上述改进形式，由于被覆矩形导线提供用于接合的足够的接触面积，所以线圈元件能够容易地相互接合并且获得高接合强度。尽管使成对线圈元件相互连接的操作可以在所需时刻执行，但是根据易于线圈的组装加工和移动并且确保更有效的加工的观点，优选地在进行主线圈和副线圈的组装（包括使中心位置偏移的上述步骤）之后执行上述操作。

上述环状形式可以被如下改进。上述一个线圈的线圈元件中的每一个都是通过以扁绕方式缠绕被覆矩形导线而形成的扁绕线圈，被覆矩形导线包括由矩形导线制成的导体和形成在导体的外周上的绝缘覆层，并且包括线圈元件的上述一个线圈由一个连续的被覆矩形导线形成，并且上述一个线圈的线圈元件经由通过向后折叠被覆矩形导线的一部分形成的向后折叠部而被相互联接。

根据上述改进形式，不需要通过例如焊接而连接两个线圈元件的操作，并且减少组装步骤的数量。

上述环状形式可以被如下改进。副线圈包括成对线圈元件，线圈元件中的每一个都具有其中线匝之间的间隔较宽的一部分，并且形成线圈元件之一的线匝的导线的至少一部分和形成另一个线圈元件的线匝的导线的至少一部分沿副线圈的轴向被布置为重叠关系。

由于副线圈的线圈元件中的每一个都具有这样的部分：相邻线匝之间的间隔比主线圈中的宽，所以两个线圈元件包括其中在线匝之间各自存在空隙的部分。因此，通过在两个线圈元件的相对定位的部分中将线圈元件之一的线匝重叠为每一个或多个被装配在另一个线圈元件的线匝之间，能够获得两个线圈元件的导线的至少一部分沿副线圈的轴向被布置为重叠关系的上述改进形式。根据该改进形式，与两个线圈元件被单独地布置而没有被相互地彼此装配的情况相比，两个线圈元件的相对定位部分之间的间隔与线圈元件的重叠布置相对应地变窄。结果平行定位的内芯部之间的间隔也能够变窄。因此根据该改进形式，能够减少磁芯（外芯部）的尺寸，由此能够进一步减少安装面积。不管构成副线圈的导线是被覆电线、被覆矩形导线还是被覆圆形导线，都能够应用该改进形式。此外，当副线圈被提供为接合线圈时，更容易在形成副线圈的每一个线圈元件之后将两个线圈元件布置为使得线圈元件的导线相互重叠。因此获得更高的组装可加工性。另外，在副线圈的所有线匝都被布置在主线圈周围的分层形式中，副线圈的两个线圈元件的各线匝的一部分能够容易地沿副线圈的轴向相互重叠。当在插入形式中主线圈的被插在副线圈的每一个线圈元件的线匝之间的匝数是多个时，副线圈的每一个线圈元件的线匝的一部分被布置在主线圈周围。副线圈的两个线圈元件的线匝的被布置在主线圈周围的一部分能够沿副线圈的轴向被布置为相互重叠的关系。

上述E-E形式可以被改进为使得内芯部包括气隙。通过其上方布置有线圈的内芯部中存在的空隙（间隙），能够抑制磁饱和，并且不需要由具有比磁芯低的磁导率的材料、典型地是非磁性材料制成的附加的间隙部件。因此能够减少部件的数量并且省掉接合间隙部件的步骤。例如能够如下地形成气隙。磁芯由能够被组合成完整铁芯的多个铁芯片构成，并且单独的铁芯片的尺寸和组合被调节为使得在组合状态下构成内芯部的铁芯片之间形成空隙。这样的空隙能够被用作气隙。

在本发明的一个实施方式中，电抗器进一步包括覆盖磁芯、主线圈和副线圈的组装单元周围的外侧树脂部。

磁芯、主线圈和副线圈的组装单元实际上能够被用作电抗器。然而根据上述实施方式，由于提供了外侧树脂部，能够容易地将该组装单元作为整体单元来操作，可以保护磁芯和两个线圈免受诸如灰尘和腐蚀的外部环境影响，并且即使在不包括外壳的电抗器中也能机械地保护它们。

本发明的以上述形式中的任何一种如此构成的电抗器能够被适当地用作双向软开关变换器的部件。

本发明的电抗器除了升压和降压操作以外还能够执行软开关，并且具有小尺寸。在形成本发明的电抗器的过程中能够适当地利用根据本发明的调节电抗器的漏电感的方法。

附图说明

图1是实施方式1的电抗器的示意性立体图。

图2是解释构成电抗器的环形磁芯和线圈的布置的示意性说明图；具体地，图2（I）示出了主线圈和副线圈被同心地布置的分层形式的电抗器的例子，并且图2（II）示出了主线圈和副线圈沿轴向彼此相邻地布置的纵向端对端布置形式中的电抗器的例子。

图3是实施方式1的电抗器的示意性说明图；具体地，图3（I）示出了其中副线圈的线匝之间的间隔t₁较宽的例子，并且图3（II）示出了其中副线圈的线匝之间的间隔t₂较窄的例子。

图4是示出实施方式1的电抗器的基础结构的分解立体图。

图5是在电抗器中使用的导线的示意性截面图；具体地，图5（I）示出了被覆矩形导线，图5（II）示出了被覆电线，并且图5（III）示出了被覆圆形导线。

图6（I）是其中将绝缘纸插在主线圈和副线圈之间的实施方式4的电抗器的示意性立体图，图6（II）是其中将套筒状卷筒插在主线圈和副线圈之间的实施方式4的电抗器的示意性立体图，并且图6（III）是套筒状卷筒的示意性立体图。

图7是解释构成电抗器的环形磁芯和线圈的布置的示意性说明图；具体地，图7（I）示出了其中副线圈的导线的相应部分被布置成重叠状态的实施方式8的电抗器，并且图7（II）示出了实施方式1的电抗器。

图8是解释副线圈的导线布置的示意性说明图；具体地，图8（I）示出了其中一个副线圈元件的导线和另一个副线圈元件的导线被一匝接一匝地交替地相互重叠的例子，图8（II）示出了其中一个副线圈元件的导线和另一个副线圈元件的导线被两匝接两匝地交替地相互重叠的例子，并且图8（III）示出了其中一个副线圈元件的末端表面和另一个副线圈元件的末端表面相互重叠的例子。

图9是解释构成在测试例2中使用的电抗器的环形磁芯和线圈的布置的示意性说明图；具体地，图9（I）示出了其中主线圈和副线圈的各自中心位置相对地彼此偏移的例子，并且图9（II）示出了其中主线圈和副线圈的各自中心位置相互对准的例子。

图10是解释构成实施方式10的电抗器的环形磁芯和线圈的布置的示意性说明图；具体地，图10（I）示出了其中主线圈和副线圈的各自的线匝被一个接一个地交替布置的例子，并且图10（II）示出了其中主线圈的多匝被插在副线圈的线匝之间的例子。

图11是解释构成实施方式11的电抗器的E-E型磁芯和线圈的布置的示意性截面图；具体地，图11（I）示出了分层形式的例子，并且图11（II）示出了插入形式的例子。

图12是解释构成参考例1的电抗器的E-E型磁芯和线圈的布置的示意性说明图；具体地，图12（I）示出了其中在分层形式中主线圈和副线圈的各自中心位置相互对准的例子，图12（II）示出了其中在分层形式中主线圈和副线圈的各自中心位置相互偏移的例子，并且图12（III）示出了纵向端对端布置形式的例子。

图13是解释构成参考例2的电抗器的环形磁芯和线圈的布置的示意性说明图。

图14是示出现有技术电抗器的一个例子的立体图。

具体实施方式

在下面将参照附图描述本发明的实施方式。附图中的相同符号表示相同的部件。

（实施方式1）

首先参考图1至4描述实施方式1的电抗器1A。在下述实施方式1中，电抗器1A具有环状形式和分层形式，其中在布置成分层形式的主线圈和副线圈的组件中，使用被覆矩形导线构成布置在内侧上的主线圈，并且使用被覆电线构成布置在外侧上的副线圈。

在图1和稍后描述的图6中，为了更容易理解，空隙被示出为存在于主线圈的外周表面与副线圈的内周表面之间。然而实际上，两个线圈被布置为使得这样的空隙基本上不存在。此外，在图2和3以及稍后描述的图7至13中，导线的端部、向后折叠部和桥接部以及导线的端部的连接被省略。

电抗器1A包括环形磁芯10A、主线圈11A和副线圈12A，这些线圈被布置在磁芯10A的一部分周围。主线圈11A包括平行布置的成对主线圈元件11a和11b。副线圈12A包括平行布置的成对副线圈元件12a和12b。磁芯10A和主线圈11A例如作为用于使由提供在变换器中的开关装置的ON/OFF开关操作产生的电流平滑的平滑电抗器。磁芯10A和副线圈12A作为用于软开关以降低开关操作的损耗的谐振电抗器。电抗器1A的特征在于将一个磁芯10A提供为对于主线圈11A和副线圈12A共用，并且其进一步的特征在于具有这样的一部分，其中构成副线圈元件12a和12b的相邻线匝之间的间隔比构成主线圈元件11a和11b的相邻线匝之间的间隔t_i（未示出）宽。下面将更详细地描述单独的部件。

[磁芯]

根据需要通过参考图2（I）和图4描述磁芯10A。磁芯10A包括成对的长方体内芯部10c_a和10c_b以及成对外芯部10e，成对主线圈11A的主线圈元件和副线圈12A的副线圈元件、即成对的（主线圈元件11a和副线圈元件12a）以及成对的（主线圈元件11b和副线圈元件12b）分别布置在内芯部10c_a和10c_b的周围，并且两个线圈11A和12A基本上不布置在外芯部10e的周围。磁芯10A是形成闭合磁路的环形部件，并且外芯部10e相对于在相互间隔开的状态下平行布置的内芯部10c_a和10c_b布置为夹层关系。当线圈被激励时，磁芯10A被用作磁路。

磁芯10A典型地由磁体部10m和空隙部件（未示出）构成，其中磁体部10m由含铁的软磁材料或者铁基材料、例如钢制成，空隙部件由具有比磁体部10m小的磁导率的材料制成。更具体地，内芯部10c通过交替地放置由磁体部10m制成的铁芯片和空隙部件而构成。外芯部10e由磁体部10m制成。

铁芯片能够典型地构成为由软磁粉末制成的粉末压块或者通过堆叠多个电工钢片而形成的堆叠物。空隙部件是布置在形成在铁芯片之间的空隙中、以用于调节电感的部件（在一些情况下也使用气隙）。典型地，空隙部件由非磁性材料、例如氧化铝制成。使用例如粘合剂将铁芯片和空隙部件整体地相互接合。能够适当地选择划分成单独的铁芯片的数量和单独的空隙部件的数量，从而使得主线圈11A和副线圈12A具有各自期望的电感。尽管磁芯10A在这里构成为包括空隙部件，但是它可以构成为不包括空隙部件（或气隙）。

[主线圈]

主线圈11A包括通过螺旋地缠绕一个连续导线11w而形成的成对主线圈元件11a和11b，以及将两个主线圈元件11a和11b互连的向后折叠部11r。主线圈元件11a和11b被并排地布置为使得两个主线圈元件的各自轴向相互平行。如图1和4所示，主线圈元件11a和11b由通过向后折叠导线11w的一部分而形成的向后折叠部11r互连。

如图5（I）所示，导线11w是被覆矩形导线，其在铜制的矩形导线形式的导体11c的表面上具有由聚酰胺-酰亚胺制成的绝缘覆层（漆覆层）11i。主线圈元件11a和11b中的每一个是通过以扁绕方式缠绕被覆矩形导线而形成的扁绕线圈。主线圈元件11a和11b具有相同的匝数，具有沿轴向相同的长度，并且在它们的各自末端表面在同一侧上被定位为大致相互齐平的状态下被平行布置。此外，主线圈元件11a和11b中的每一个形成为使得相邻线匝之间的间隔t_i被保持为尽可能小。因此，间隔t_i大致为零（即t_i≈0）。

构成主线圈11A的导线11w的两个端部11e（图1和4）适当地延伸，并且端子部件（未示出）被连接至两个端部11e。在连接至主线圈11A的两个端子部件中，一端侧上的端子部件被连接至与构成副线圈12A的导线12w（图1和4）的一个端部12e（图1和4）相附接的端子部件（未示出）。诸如用于为主线圈11A和副线圈12A提供电功率的电源的外部装置（未示出）经由那些端子部件被连接。构成主线圈11A的导线11w的端部11e和端子部件能够通过例如TIG焊接、激光焊接或电阻焊接的焊接，或者通过压力粘接等等而被连接。关于导线的端部和端子部件的上述说明能够被相似地应用于稍后描述的其它实施方式和参考例。

[副线圈]

如主线圈11A中那样，副线圈12A包括通过螺旋地缠绕一个连续导线12w而形成的成对副线圈元件12a和12b（图1）。副线圈元件12a和12b也被并排地布置为使得两个副线圈元件的各自轴向相互平行。副线圈元件12a和12b经由将副线圈元件12a和12b互连的桥接部（未示出）而相互连接。

如图5（II）所示，导线12w是被覆电线，其在通过绞合多个铜制的原料线12s而形成的绞合线导体12c周围具有由FEP树脂制成的绝缘覆层12i。副线圈元件12a和12b具有相同匝数，具有沿轴向相同的长度，并且在其各自末端表面在同一侧上被定位为大致相互齐平的状态下被平行布置。构成副线圈12A的导线12w的导体横截面积可以比构成主线圈11A的导线11w的导体横截面积小，或者可以与其相当。

如上述主线圈11A中那样，构成副线圈12A的导线12w的两个端部12e（图1和4）适当地延伸，并且端子部件以相似的方式被分别连接至两个端部12e。在连接至副线圈12A的两个端子部件中，如上所述地，一端侧上的端子部件被连接至构成主线圈11A的导线11w的一端侧上的端子部件。换句话说，主线圈11A的导线11w的一个端部和副线圈12A的导线12w的一个端部经由端子部件而相互接合。

此外，在电抗器1A中，构成副线圈元件12a的相邻线匝之间的间隔t对于所有相邻线匝都是均匀的，并且比构成主线圈元件11a的相邻线匝之间的间隔t_i宽（t₁>t_i≈0）。相似地，在电抗器1A中，构成副线圈元件12b的相邻线匝之间的间隔t对于所有相邻线匝都是均匀的，等于副线圈元件12a中的间隔t，并且比构成主线圈元件11b的相邻线匝之间的间隔t_i宽（t₁>t_i≈0）。因此，构成两个副线圈元件12a和12b的所有线匝中的相邻两个之间的间隔t比主线圈元件11a和11b中的间隔t_i宽。此外，在图2（I）和3（I）中所示的例子中，副线圈元件12a（12b）的匝数小于主线圈元件11a（11b）的匝数，并且副线圈元件12a（12b）的轴向长度l₁等于主线圈元件11a（11b）的轴向长度。

[线圈相对于磁芯的布置]

如图2（I）和3（I）所示，主线圈11A的一个主线圈元件11a和副线圈12A的一个副线圈元件12a被布置在磁芯10A的一个内芯部10c_a周围，并且主线圈11A的另一个主线圈元件11b和副线圈12A的另一个副线圈元件12b被布置在磁芯10A的另一个内芯部10c_b周围。具体地，在电抗器1A中，副线圈元件12a（12b）被同心地布置在主线圈元件11a（11b）的外周周围。

此外，在图2（I）和3（I）中所示的例子中，主线圈元件11a和11b以及副线圈元件12a和12b分别被布置在内芯部10c_a和10c_b周围，从而使得主线圈元件11a沿轴向的中心位置与副线圈元件12a沿轴向的中心位置对准，并且使得主线圈元件11b沿轴向的中心位置与副线圈元件12b沿轴向的中心位置对准。此外，在图2（I）和3（I）中所示的例子中，主线圈元件11a的末端表面与副线圈元件12a的末端表面在一侧上大致齐平，并且主线圈元件11b的末端表面与副线圈元件12b的末端表面在另一侧上大致齐平。因此，在这些例子中，构成副线圈元件12a（12b）的所有线匝被布置在主线圈元件11a（11b）的外周上方成重叠关系。

另一方面，在图1和3（II）中所示的例子中，主线圈11A和副线圈12A形成为使得副线圈元件12a（12b）的匝数小于主线圈元件11a（11b）的匝数，并且副线圈元件12a（12b）的轴向长度l₂比主线圈元件11a（11b）的轴向长度短。此外，在这些例子中，如在图2（I）和3（I）中所示的例子中那样，主线圈元件11a和11b以及副线圈元件12a和12b被布置在内芯部10c_a和10c_b周围，从而使得主线圈元件11a和11b沿轴向的中心位置分别与副线圈元件12a和12b沿轴向的中心位置对准。因此在这些例子中，主线圈元件11a（11b）的末端表面相对于副线圈元件12a（12b）的对应末端表面沿轴向偏移。在这些例子中，构成副线圈元件12a（12b）的所有线匝也被布置在主线圈元件11a（11b）的外周上方成重叠关系。

因此，通过适当地选择匝数、线匝之间的间隔以及主线圈11A和副线圈12A中的每一个的轴向长度，能够获得多种分层形式。

[绝缘体]

通过将绝缘体14（图4）配置在磁芯10A和主线圈11A之间，能够增强磁芯10A和主线圈11A之间的电绝缘。绝缘体14包括例如覆盖内芯部10c_a和10c_b的各自外周的套筒状部14b，以及定位为与主线圈元件11a和11b的至少相应末端表面接触的成对框状部14f。如图4所示，套筒状部14b中的每一个由成对的半体拼合件构成，该成对的半体拼合件中的每一个具有(])形状的通道，它们能够被组合成整个套筒状部件。根据这样的结构，套筒状部14b能够容易地覆盖每个内芯部10c的外周。框状部14f中的每一个是具有成对通孔的矩形框架，内芯部10c_a和10c_b被插入到该成对通孔中。当框状部14f之一设有其上被布置有向后折叠部11r的支座时，如图1和4所示，能够增强主线圈11A和磁芯10A（即每个外芯部10e）之间的电绝缘。

绝缘体14和稍后描述的套筒状卷筒141（绝缘部件，参见图6（II））中的每一个能够使用例如聚苯硫醚（PPS）树脂、聚四氟乙烯（PTFE）树脂或液晶聚合物（LCP）的绝缘材料形成。另外，绝缘体14的性质能够被适当地选择。

可替换地，通过使用树脂覆盖主线圈11A和副线圈12A的组件周围而形成的线圈模制产品可以被用于替代绝缘体。使用线圈模制产品能够易于相对于上述组件安装磁芯10A，并且能够不再需要上述绝缘体。在线圈模制产品中使用的树脂可以是例如环氧树脂。此外，线圈模制产品可以以另一种形式预备，其中内芯部10c也与上述树脂一起成为一体。当使用该类型的线圈模制产品时，能够通过将外芯部10e组装至线圈模制产品而形成电抗器，因此导致电抗器的较高生产率。

[外壳或外侧树脂部]

电抗器1A能够构成为这样的形式，其中磁芯10A、主线圈11A和副线圈12A的组装单元被容纳在由例如铝的金属制成的外壳（未示出）中，并且具有电绝缘的填充树脂（未示出）被填充到该外壳中。在该形式中，通过采用例如带状保持件（未示出）的固定部件可以将外芯部10e固定至外壳。此外，螺栓孔可以形成在外芯部10e中，并且经由将螺栓旋拧通过螺栓孔，可以将上述组装单元固定至外壳。

可替换地，电抗器1A可以构成为包括外侧树脂部（未示出）的形式，该外侧树脂部使用绝缘树脂覆盖上述组装单元周围，而不包括外壳。能够用作外侧树脂部的树脂的例子包括环氧树脂、聚氨酯树脂、PPS树脂、聚对苯二甲酸丁二醇酯（PBT）树脂、丙烯腈二乙烯丁二烯（ABS）树脂和不饱和聚酯。由于省略了外壳，能够进一步减少电抗器的尺寸。此外，通过将外侧树脂部构成为暴露磁芯的一部分和线圈的一部分、具体地是当电抗器被安装在冷却基底上时在上述组装单元中的冷却基底一侧上定位的安装表面，磁芯和线圈的热量能够容易地消散至冷却基底等等，因此为电抗器提供较好的热耗散效果。此外，在包括外侧树脂部而不包括树脂的形式中，主线圈和副线圈的导线的端部能够容易地被引出至期望位置，并且能够增加在设计端子部件的连接位置的过程中的自由度。

另外，主线圈和副线圈的导线的两个端部都经由填充树脂和外侧树脂部暴露，从而使得端子部件能够连接至端部，或者使得端子部件能够相互连接。

通过采用磁芯10A、主线圈11A和副线圈12A的组装单元被容纳在外壳中或者外侧树脂部被模制在组装单元周围的上述形式，能够保护主线圈11A和副线圈12A抵御外部环境和机械损坏，并且能够更容易地操作组装单元。该外壳和外侧树脂部能够被相似地应用于稍后描述的其它实施方式和改进形式。

[电抗器的组件]

具有上述结构的电抗器1A能够如下地形成。根据需要通过参考图4而进行下面的描述。

首先，通过使用例如粘合剂将铁芯片和空隙部件固定在一起而形成内芯部10c_a和10c_b，并且将绝缘体14的每个套筒状部14b布置在内芯部10c_a和10c_b中的每一个周围。将主线圈11A的通过缠绕被覆矩形导线而被分离地制成的主线圈元件11a布置在包括套筒状部14b的内芯部10c_a上方，并且将也被分离地制成的主线圈元件11b布置在包括套筒状部14b的内芯部10c_b上方。

接下来，将绝缘体14的一个框状部14f和一个外芯部10e保持为与主线圈元件11a和11b的各自一个末端表面接触，并且将绝缘体14的另一个框状部14f和另一个外芯部10e保持为与主线圈元件11a和11b的各自另一个末端表面接触。此外，将框状部14f和外芯部10e布置为使得将主线圈元件11a和11b夹在两个外芯部10e之间。在该状态下，使用例如粘合剂将外芯部10e和经由框状部14f的通孔而暴露的内芯部10c_a和10c_b相互粘结。根据该步骤，形成了环形磁芯10A和主线圈11A的预组装。向后折叠部11r被布置在框状部14f的支座上。

在通过将被覆电线绕一个主线圈元件11a周围缠绕而形成副线圈元件12a之后，将被覆电线引导至包括另一个主线圈元件11b的一侧，并且通过将同一被覆电线绕该另一个主线圈元件11b周围缠绕而形成副线圈元件12b。此时，被覆电线可以被缠绕为使得副线圈元件12a和12b中的每一个的相邻线匝之间的间隔比主线圈元件11a和11b中的每一个的相邻线匝之间的间隔宽。可替换地，在将被覆电线缠绕为副线圈元件12a和12b中的每一个的相邻线匝相互接触的状态之后，可以将那些相邻线匝之间的间隔加宽，从而使得副线圈元件12a和12b中的每一个的相邻线匝之间的间隔比主线圈元件11a和11b中的每一个的相邻线匝之间的间隔宽。在副线圈中每一个的相邻线匝之间的间隔可以被加宽至期望尺寸。根据该步骤，如图1和3所示，能够形成包括线圈组件和磁芯10A的组装单元，在该线圈组件中副线圈12A被同心地布置在主线圈11A周围。

端子部件被附着至形成主线圈元件11a和11b的导线11w的端部11e并且被附着至形成副线圈元件12a和12b的导线12w的端部12e，主线圈元件11a和11b以及副线圈元件12a和12b被同心地布置。此外，导线11w的端部11e中的一个和导线12w的端部12e中的一个经由端子部件而相互连接。根据该步骤，形成包括有磁芯10A、主线圈11A和副线圈12A的组装单元的电抗器1A。

作为可替换形式，电抗器1A可以如下地形成。在分离地制成副线圈之后，将副线圈元件12a和12b分别布置在主线圈元件11a和11b上方以形成具有分层结构的线圈组件，并且将内芯部10c_a和10c_b分别布置在该线圈组件的主线圈元件11a和11b中，在内芯部10c_a和10c_b中的每一个周围布置有绝缘体14的套筒状部14b。然后通过将包括内芯部10c的上述组件夹在绝缘体14的框状部14f之间以及外芯部10e之间，能够形成电抗器1A。在形成具有分层结构的上述线圈组件时，为了避免形成主线圈元件11a和11b的导线11w的端部11e干涉组装副线圈12A的操作，例如将端部11e沿主线圈元件11a和11b的轴向延伸为使得端部11e不从主线圈元件11a和11b的线匝的外周凸出是有利的。此外，在将副线圈元件12a和12b分别组装在主线圈元件11a和11b周围之后，为了更容易附着端子部件和更容易连接至副线圈元件，将导线11w的端部11e适当地有利地弯曲。作为替换方式，在将副线圈元件12a和12b分别组装在主线圈元件11a和11b周围时，可以将副线圈元件12a和12b稍微变形，并且在组装副线圈元件12a和12b之后，将它们重新成形。

通过将已经如上所述获得的磁芯10A和线圈的组装单元放置在外壳中并将填充树脂填充到外壳中，或者通过使用外侧树脂部覆盖该组装单元的周围，而组装包括外壳的形式的或者包括外侧树脂部的形式的电抗器1A。

[测试例1]

通过在改变副线圈的相邻线匝之间的间隔t时的模拟确定漏电感。

在该测试中，在主线圈的一对主线圈元件中每个主线圈元件的相邻线匝之间的间隔t_i大致为零（这里t_i=0.1mm）的条件下，当在主线圈元件周围同心地分层的每个副线圈元件的相邻线匝之间的间隔t改变时，确定漏电感。在该测试中，每个副线圈元件的匝数被设定为10，并且每个主线圈元件的匝数被设定60。在保持这些匝数不变的同时，如图3所示，改变两个副线圈元件中的每一个中的间隔t_n（n=1,2，...），并且改变两个副线圈元件中的每一个中的轴向长度l_n（n=1,2，...）。一个副线圈的两个副线圈元件中的间隔t被设定为彼此相等。

在成对副线圈元件被短路的状态下，1A的电流只被提供给主线圈时确定漏电感。结果显示在表I中。

与上述分层形式相比，预备电抗器1z，其具有这样的结构（在下文中被称为“纵向端对端布置形式”），其中如图2（II）所示，主线圈110z和副线圈120z被彼此相邻地同轴布置。如实施方式1的电抗器1A中那样，电抗器1z包括具有成对内芯部100c_a和100c_b以及成对外芯部10e的磁芯100z、主线圈110z以及副线圈120z。换句话说，与实施方式1的电抗器1A相似地，电抗器1z包括对于主线圈110z和副线圈120z共用的磁芯100z。

主线圈110z包括成对主线圈元件111a和111b，并且副线圈120z包括成对副线圈元件120a和120b。一个主线圈元件111a和一个副线圈元件120a被布置为在一个内芯部100c_a上方彼此相邻，并且另一个主线圈元件111b和另一个副线圈元件120b被布置为在另一个内芯部100c_b上方彼此相邻。换句话说，主线圈元件111a和111b以及副线圈元件120a和120b在磁芯100z上方被布置为其中构成副线圈120z的所有线匝不与主线圈110z重叠的状态。此外，主线圈元件111a和111b以及副线圈元件120a和120b分别在内芯部100c_a和100c_b上方被布置为在主线圈元件111a（111b）和副线圈元件120a（120b）之间形成提供适当距离w的空隙的状态。由于空隙w的存在，由两个线圈110z和120z产生的磁通量的一部分流经磁芯100z，并且另一部分在两个线圈110z和120z之间泄漏，如由图2（II）中的点划线所表示的（每个箭头示出磁通量的方向）。通过调节空隙的距离w（即空隙沿线圈轴向的长度），获得由主线圈110z和副线圈120z中的一个线圈引起的漏磁通规定的漏电感。此外，通过调节距离w，能够改变两个线圈110z和120z之间的耦合系数k。

因为包括对于主线圈110z和副线圈120z共用的一个磁芯100z，所以与平滑电抗器和谐振电抗器被相互分离地配置时相比，纵向端对端布置形式的电抗器1z也具有更小的安装面积和更小的尺寸。此外，因为主线圈110z和副线圈120z都被布置在内芯部上方，所以例如与主线圈110z被布置在内芯部上方而副线圈120z被布置在外芯部10e上方时相比，电抗器1z能够具有更小的安装面积。另外，根据纵向端对端布置形式的电抗器1z，能够容易地将两个线圈110z和120z布置在磁芯100z上方，并且能够获得较高的生产率。

这里，电抗器1z中的每个主线圈元件的匝数被设定为60，每个副线圈元件的匝数被设定为10，并且所有线圈元件的相邻线匝之间的间隔被设定为大致为0（这里t_i=0.1mm）。此外，调节空隙的距离w以提供两个线圈110z和120z之间的0.9的耦合系数k，并且在与分层形式的上述电抗器相同的条件下测量漏电感。结果也显示在表I中。

[表I]

样品编号	线匝之间的间隔t（mm）	漏电感（μH）
			1-1	0.3mm（图3（II）：t2）	2
1-2	0.5mm	1.6
			1-3	1.0mm（图3（I）：t1）	1.2
比较例（纵向端对端布置形式）-		5

从表I可以看出，在主线圈和副线圈被同心地布置的分层形式下的电抗器具有比纵向端对端布置形式下的电抗器小的漏电感。具体地，可以看出，与主线圈的每个主线圈元件中的相邻线匝之间的间隔相比较，副线圈的每个副线圈元件中的相邻线匝之间的间隔t增大，能够更有效地减少漏电感。此外，可以看出，通过改变每个副线圈元件中的相邻线匝之间的间隔t，或者通过改变主线圈和副线圈的布置，能够获得漏电感的不同值。

[有利效果]

当电抗器1A被组装作为双向DC-DC变换器的部件时，电抗器1A不但能够根据主线圈1A的提供来执行升压和降压操作，而且能够根据副线圈1B的提供在升压和降压操作中进行软开关，从而降低由开关操作引起的损耗。具体地，因为两个线圈11A和12A共用一个磁芯10A，所以与谐振电抗器和平滑电抗器是分离部件时相比，电抗器1A具有更小的尺寸。此外，因为电抗器1A中的主线圈11A的主线圈元件11a和11b以及副线圈12A的副线圈元件12a和12b分别被同心地布置在环形磁芯10A的内芯部10c_a和10c_b上方，所以例如与其中的谐振线圈被布置在外芯部10e上方的电抗器或者如图2（II）中示出的纵向端对端布置形式的电抗器相比，电抗器1A具有较短的轴向长度。这也帮助减少电抗器1A的尺寸。

此外，分层形式的电抗器1A的漏电感比图2（II）中的纵向端对端布置形式的电抗器的漏电感小。具体地，通过采用副线圈中的相邻线匝之间的间隔比主线圈中的相邻线匝之间的间隔宽的形式，能够进一步减少电抗器1A的漏电感。因此，电抗器1A能够被适当地应用于期望将漏电感保持为小的情形。另外，从上述测试例1可以看出，通过适当地调节副线圈中的相邻线匝之间的间隔，能够获得电抗器1A的漏电感的不同值。所获得的漏电感能够被用作例如用于软开关的电感器Lr。因此，能够获得也包括电感器Lr的形式的电抗器1A，并且与电感器Lr被配置为分离部件时相比，其具有更小的尺寸。

除此之外，在电抗器1A中，由于主线圈11A由被覆矩形导线形成，所以能够增加线圈的占空系数，并且能够缩短主线圈元件11a和11b的轴向长度。此外，由于副线圈元件12a和12b的轴向长度与主线圈元件11a和11b的轴向长度相当或小于主线圈元件11a和11b的轴向长度，所以在上述电抗器1A中，即使具有除了主线圈11A以外还包括副线圈12A的结构，也不需要增加磁芯10A的内芯部10c_a和10c_b的长度（即其沿线圈轴向的长度）。这进一步帮助减少电抗器1A的尺寸。

此外，在电抗器1A中，由于副线圈12A由被覆电线构成并且具有良好的绝缘性能，所以能够充分地确保主线圈元件11a（11b）和副线圈元件12a（12b）之间的绝缘。此外，由于电抗器1A不包括插在同心布置的线圈元件11a和12a（11b和12b）之间的附加绝缘部件，所以与不存在附加绝缘部件相对应地，能够减少部件的尺寸和数量。更进一步地，由于副线圈12A由被覆电线构成，通过例如手动地缠绕能够容易地将副线圈元件形成在主线圈元件周围。因此，电抗器1A具有较高的生产率。另外，由于两个线圈11A和12A仅被布置在磁芯10A的一部分上方，并且磁芯10A具有不配置线圈的暴露区域，所以电抗器1A能够经由该暴露区域而容易地辐射两个线圈11A和12A的热量，并且其还具有较好的热耗散效果。

（实施方式2）

在上面已经关于主线圈11A的导线11w和副线圈12A的导线12w由不同材料制成的形式描述了实施方式1的电抗器1A。电抗器也可以被实践为主线圈的导线和副线圈的导线由例如被覆电线的相同材料制成的形式。因为被覆电线的绝缘覆层相对于被覆矩形导线具有较好的电绝缘性能，所以能够在主线圈元件和副线圈元件被同心地布置的分层形式下的电抗器的主线圈元件和副线圈元件之间获得充分的绝缘。因此在实施方式2的形式中，能够确保充分的绝缘，而无需另外地将绝缘部件插在主线圈元件和副线圈元件之间。如上所述，使用被覆电线进一步使得能够通过手动地缠绕而容易地形成同心布置的线圈。

（实施方式3）

在可替换形式中，主线圈的导线和副线圈的导线可以都由被覆矩形导线制成。在该形式中，具体地通过将两个线圈都提供为扁绕线圈，更容易获得具有更高占空系数的线圈。此外，通过将两个线圈都提供为扁绕线圈，当两个线圈的导线的各自一个端部通过例如焊接而直接相互连接时，能够充分地确保接触面积（典型地是焊接面积），并且能够将一个端子部件附着为对于被连接的一个端部共用。结果，能够减少端子部件的数量和附着端子部件的步骤的数量。

在本实施方式中，当提供给副线圈的电流量相对较小时，能够减少形成副线圈的导线（这里是矩形导线）的导体的横截面积。例如，当构成副线圈的被覆矩形导线的宽度和构成主线圈的被覆矩形导线的宽度被设定为彼此相等时，构成副线圈的被覆矩形导线能够由具有较小厚度的导体的导线制成。由于构成主线圈的被覆矩形导线（导体）和构成副线圈的被覆矩形导线（导体）具有相同的宽度，所以能够充分地确保它们之间的接触面积。

在分层形式的电抗器中，当主线圈的导线和副线圈的导线都是被覆矩形导线时，在将副线圈布置在主线圈周围的操作过程中可能由于与主线圈的导线的端部干涉而产生困难。如上所述，例如在将副线圈组装至主线圈之前，通过使主线圈的导线的端部沿副线圈的轴向延伸，能够易于组装操作。

此外，在分层形式的电抗器中，当主线圈的导线和副线圈的导线都由被覆矩形导线制成时，如果两个线圈都是具有向后折叠部的连续线圈，则可能在将副线圈布置在主线圈周围的操作过程中产生困难。例如通过将副线圈的向后折叠部形成为从主线圈稍微向外上升，或者通过将其中一个线圈的线圈元件由分离导线形成并且被相互集成的接合线圈用作主线圈和副线圈中的至少一个，能够容易地将副线圈布置在主线圈周围。尽管例如通过采用用于连接的附加板部件能够将线圈元件的导线的各自一个端部相互接合，但是通过使用例如焊接而直接连接上述一个端部，能够减少接合点的数量和接合步骤的数量。当该一个端部被直接相互连接时，通过例如将导线中的至少一个适当地弯曲成使得两个线圈元件的导线的端部被定位为尽可能相互靠近的形状，能够易于连接操作。此外，通过在已经将副线圈布置在主线圈周围之后执行将主线圈元件相互连接的操作，可以易于布置副线圈的操作。

在实施方式1和2中，主线圈和副线圈中的至少一个可以构成为上述接合线圈。在如实施方式2中将被覆电线用作导线时，优选地将端子部件连接至主线圈（或副线圈）的线圈元件的导线的各自端部，并且经由这些端子部件将这些线圈元件相互连接。

除此之外，在分层形式的电抗器中，当主线圈的导线和副线圈的导线都由被覆矩形导线制成时，通过将由绝缘材料制成的诸如绝缘纸140（参加稍后描述的图6（I））或套筒状卷筒141（参加稍后描述的图6（II））的绝缘部件定位在主线圈和副线圈之间，能够增强分层状态下的主线圈和副线圈之间的电绝缘。因为绝缘纸140相对较薄，所以使用绝缘纸140不会过度地增加同心布置的主线圈和副线圈的组件沿分层方向的尺寸，由此能够将电抗器的尺寸保持为较小。此外，绝缘纸140相对便宜，并且能够将材料成本保持为较低。另一方面，套筒状卷筒141能够由与上述绝缘体14相似的材料制成，并且能够选择性地形成为适当的形状和厚度。此外，通过像上述绝缘体14的套筒状部14b一样地将卷筒141形成为拼合件的组合结构（参加稍后描述的图6（III）），能够容易地将套筒状卷筒141布置在主线圈周围。此外，通过在卷筒141上提供定位部（例如凸块或槽）以定位主线圈和副线圈中的至少一个，因为易于线圈相对于卷筒141的定位，所以能够容易地将线圈布置到位。因此，能够容易地组装电抗器。

在实施方式1和2的电抗器中，如上所述，通过提供绝缘纸140或卷筒141，也能够进一步增强主线圈和副线圈之间的电绝缘。

在分层形式的电抗器中，副线圈的副线圈元件中的每一个可以是通过以平绕方式缠绕被覆矩形导线而获得的平绕线圈。在该情况下，与副线圈被形成为扁绕线圈的情况相比，能够减少副线圈的高度（即副线圈在与线圈的轴向和成对副线圈元件被并排布置的方向垂直的方向上的尺寸）和副线圈的宽度（即副线圈在成对副线圈元件被并排布置的方向上的尺寸）。因此，通过采用形成平绕线圈的副线圈，能够进一步减少电抗器的尺寸。此外，由于副线圈的匝数被设定为小于主线圈的匝数，所以即使在副线圈的相邻线匝之间的间隔较宽的状态下，也能够减少副线圈的轴向长度。结果，即使在将副线圈形成为平绕线圈时，也能够避免副线圈的长度过度地增加，并且能够将电抗器的尺寸保持为较小。

（实施方式4）

可替换地，如图5（III）所示，构成主线圈和副线圈的导线中的每一个可以由作为被覆圆形导线的导线13w制成，被覆圆形导线具有被覆在以铜制圆形导线形式的导体13c的外周上的绝缘覆层（典型地是漆覆层）13i。被覆圆形导线能够提供具有比由被覆电线形成的线圈高的占空系数的线圈。另外，被覆圆形导线比被覆电线柔软，并且能够更容易地通过手工缠绕而被缠绕。

也能够使用被覆圆形导线代替实施方式1中的构成主线圈的被覆矩形导线，能够将被覆圆形导线用作构成主线圈和副线圈的导线，或者能够由被覆矩形导线或被覆电线构成主线圈和副线圈中的一个并且能够由被覆圆形导线构成另一个线圈。

在仅将被覆圆形导线用作构成主线圈和副线圈的导线时，或者在如图6所示地使用被覆圆形导线和被覆矩形导线时、即不使用图5（II）中示出的被覆电线时，例如通过将绝缘纸140布置在主线圈11A的主线圈元件11a和11b中的每一个与副线圈12B的副线圈元件12a和12b中的每一个之间，主线圈11A和副线圈12B以分层形式同心地布置，如图6（I）中示出的电抗器1B中那样，或者通过将套筒状卷筒141布置在主线圈11A的主线圈元件11a和11b中的每一个与副线圈12B的副线圈元件12a和12b中的每一个之间，主线圈11A和副线圈12B被同心地布置为分层形式，如图6（II）中示出的电抗器1C中那样，能够增强主线圈11A和副线圈12B之间的绝缘。

（实施方式5）

可替换地，导线可以是片状导线的形式，其通过将绝缘覆层（例如具有0.2mm厚度的聚酰亚胺）层压在由铜箔制成的导体（例如0.1mm的厚度×1.0mm的宽度）的表面上而获得。与上述被覆矩形导线相比，片状导线的导体具有较小的横截面积和较小的厚度。因此，如上述平绕线圈那样，使用片状导线的线圈也能够减少高度和宽度。因此，通过采用片状导线的线圈能够进一步减少电抗器的尺寸。具体地，当在使用过程中提供给副线圈的电流量小时，例如在将电抗器用作谐振电抗器时，能够将片状导线用作形成副线圈的导线。

（实施方式6）

在上述实施方式中，导线11w、12w和13w的导体11c、12c和13c以及片状导线的导体由铜制成。当在使用过程中提供给副线圈的电流量小时，例如在将电抗器用作谐振电抗器时，构成副线圈的导线的导体可以由具有比铜小的导电率的铜合金、铝或铝合金制成。通过采用具有由铝或铝合金制成的导体的导线作为副线圈的导线，能够减少电抗器的重量。

（实施方式7）

在上面已经将实施方式1的电抗器1A描述为将端子部件附着至主线圈11A的导线11w的两个端部11e中的每一个和副线圈12A的导线12w的两个端部12e中的每一个、即总共包括四个端子部件。在另一种形式中，可以将主线圈11A的导线11w的一个端部11e和副线圈12A的导线12w的一个端部12e直接相互接合。

通过例如TIG焊接、激光焊接或电阻焊接的焊接，或者通过压力粘接、冷压焊接或振动焊接，能够将导线11w和12w的各自导体直接相互接合。具体地，当形成主线圈的导线和形成副线圈的导线中的至少一个是被覆矩形导线时，因为在接合操作中能够确保充分的接触面积，所以易于接合两个线圈的操作。这点帮助提高电抗器的生产率。此外，通过将主线圈和副线圈的导线的各自一个端部直接相互接合，能够对于两个所述的一个端部共用一个端子部件，并且能够减少端子部件的数量和附着端子部件的步骤的数量。结果，能够提高电抗器的组装可加工性。该形式的电抗器总共包括三个端子部件。

（实施方式8）

在下面将根据需要参考图7和8描述实施方式8的电抗器1D至1F。在图7（I）中，为了更容易理解，由黑色实心圆圈表示一个副线圈元件12b。在图8中，仅示出磁芯和副线圈，并且省略其它部件。

在上述实施方式1的电抗器1A（图7（II））中，在形成副线圈12A的副线圈元件12a和12b的线匝的相对部分中的导线、即布置在磁芯10A的沿横向并排配置的内芯部10c_a和10c_b之间的导线沿横向被布置为彼此相邻。在可替换形式中，如与图7（I）和8（I）中示出的电抗器1D那样，在形成副线圈12A的副线圈元件12a和12b的线匝的相对部分中的导线、即布置在内芯部10c_a和10c_b之间的导线可以被布置为沿副线圈元件12a和12b的轴向重叠的状态。

在本实施方式的电抗器1D中，形成一个副线圈元件12a的线匝的导线和形成另一个副线圈元件12b的线匝的导线以逐个交替的方式布置。换句话说，电抗器1D的副线圈12D被构成为使得在形成一个副线圈元件12a的相邻线匝之间，插入形成另一个副线圈元件12b的每一匝。如图7（I）所示，两个副线圈元件12a和12b的布置在内芯部10c_a和10c_b之间的导线被定位在一条直线上。

因此，由于两个副线圈元件12a和12b的导线沿副线圈的轴向被布置为重叠关系，所以电抗器1D中的内芯部10c_a和10c_b之间的间隔能够被设定为比图7（II）中示出的电抗器1A中的窄。因此，电抗器1D中的磁芯10D的每个外芯部10e的宽度（即在垂直于线圈轴向的方向（图7中的垂直方向）上的尺寸）能够被设定为小于电抗器1A中的磁芯10A的每个外芯部10e的宽度。因此电抗器1D具有比电抗器1A小的尺寸。通过如实施方式1中所述地手动地缠绕导线，或者通过如实施方式2中所述地采用接合线圈，能够容易地形成副线圈12D。具体地，当在副线圈元件12a和12b中的每一个中，相邻线匝之间的间隔宽时，容易在一个副线圈元件12a的相邻线匝之间定位另一个副线圈元件12b的每一匝。此外，在本实施方式中，由于对于构成两个副线圈元件12a和12b的所有相邻线匝，相邻线匝之间的间隔是均匀的，所以更容易在一个副线圈元件12a的相邻线匝之间均匀地定位另一个副线圈元件12b的每一匝。

除了如上所述将形成一个副线圈元件12a的线匝的导线和形成另一个副线圈元件12b的线匝的导线以逐个交替的方式布置的形式以外，这些导线可以以多匝（这里是两匝）的单元交替布置，作为图8（II）中示出的电抗器1E。在该形式中，由于在副线圈12E的副线圈元件12a和12b中的每一个中，相邻线匝单元之间的间隔比电抗器1D的副线圈12D中的宽，所以能够进一步减少漏电感是期望的。

可替换地，如图8（III）中示出的电抗器1F中，副线圈12F的一个副线圈元件12a的末端表面和另一个副线圈元件12b的末端表面可以被布置为相互重叠的关系。在该形式中，两个副线圈元件12a和12b沿副线圈的轴向相互重叠的点的数量减少。因此，不同于电抗器1D和1F，不必以逐个交替的方式或者以多匝的单元交替地布置一个副线圈元件12a的导线和另一个副线圈元件12b的导线。因此，能够更容易形成电抗器1F。

（实施方式9）

已经关于主线圈11A和副线圈12A沿线圈轴向的各自中心位置相同的形式描述了实施方式1的电抗器1A。不仅通过将副线圈12A的相邻线匝布置为它们之间相对变宽的状态，而且通过使主线圈的轴向中心位置和副线圈的轴向中心位置沿轴向相互偏移，能够改变漏电感。

在本实施方式中，通过适当地调节副线圈的匝数、副线圈的线匝之间的间隔、主线圈和副线圈的中心位置之间的偏移量等等，能够减少主线圈和副线圈的组件中主线圈（副线圈）沿轴向的长度。例如，通过减少副线圈的匝数，使副线圈的线匝之间的间隔变窄，或者减少偏移量，避免上述组件变得过长，并且能够容易地缩短内芯部的长度。

例如如下所述能够形成其中心位置沿轴向相互偏移的主线圈和副线圈的组件。当如实施方式1的电抗器1A中那样，主线圈由被覆矩形导线构成并且副线圈由被覆电线构成时，以与形成实施方式1的电抗器1A的情况相似的方式，通过将被覆电线缠绕在主线圈元件周围，将副线圈元件分别形成在主线圈元件周围的任意位置上。在可替换的方式中，主线圈和副线圈被分别形成，并且副线圈元件被分别组装在主线圈元件的外周上方的任意位置上。然后，将每个副线圈元件沿轴向移动，以使主线圈元件的轴向中心位置和副线圈元件的轴向中心位置相对偏移，从而获得期望的漏电感，即提供期望的偏移量。根据偏移量的适当调节，能够形成其中心位置相对地彼此偏移的主线圈和副线圈的组件。通过如上所述形成两个线圈的组件，能够形成包括该组件的电抗器。

基于下面描述的、预先准备的关系数据而适当地、有利地选择偏移量。例如如下所述获得关系数据。在主线圈和副线圈的适当组合中制成各种规格的电抗器，在这些组合中改变导线的横截面积、匝数、线圈的轴向长度、相邻线匝之间的间隔等等。对于每种制成的电抗器，在主线圈和副线圈的中心位置相对彼此偏移时测量漏电感。然后通过确定偏移量与漏电感之间的关系而获得关系数据。

具体地，当主线圈和副线圈中的至少一个由被覆矩形导线形成时，线圈形状难以变形，并且以高保持力被维持。因此，在同心地布置主线圈和副线圈之后使由被覆矩形导线形成的线圈偏移时，能够容易地移动相关线圈。

此外，如实施方式3等等中所述，在主线圈和副线圈之间包括套筒状卷筒的形式中，通过在卷筒上提供用于定位主线圈和副线圈的一部分，能够容易避免两个线圈的相对位置关系从预定位置关系偏离。

[测试例2]

通过在改变主线圈和副线圈之间沿轴向的中心位置的偏移量l时的模拟而确定漏电感。

在该测试中，如图9（II）所示，其中主线圈110y的主线圈元件111a（111b）沿轴向的中心位置和副线圈120y的副线圈元件120a（120b）沿轴向的中心位置相互对准的电抗器1β的偏移量l被限定为l=0(mm)。此外，制成具有不同偏移量l的电抗器1α（图9（I）），并且在将偏移量l改变为不同值时确定漏电感。更具体地，每个副线圈元件的匝数被设定为10，并且每个主线圈元件的匝数被设定为60，这些匝数保持不变。构成主线圈元件的所有线匝中的相邻两匝之间的间隔被大致设定为0（这里是0.1mm），并且构成副线圈元件的所有线匝中的相邻两匝之间的间隔t被大致设定为0.3mm。然后在成对副线圈元件被短路的状态下将1A电流仅提供给主线圈时，确定漏电感。结果显示在表II中。

[表II]

样品编号	偏移量1（mm）	漏电感（μH）
			2-1	0mm	2
2-2	4mm	2.2
			2-3	8mm	2.8
2-4	12mm	4.0

从表II可以看出，代替如实施方式1的电抗器1A中使主线圈的线匝之间的间隔和副线圈的线匝之间的间隔相互不同，使两个线圈沿轴向的中心位置相对偏移也能够改变漏电感。此外，可以看出，通过仅调节偏移量1，能够获得漏电感的不同值。因此，通过不仅调节副线圈的线匝之间的间隔，而且通过使两个线圈沿轴向的中心位置适当地偏移，能够形成具有不同值的漏电感的电抗器。因此，期望灵活地适合于获得满足需要的谐振频率并且具有小尺寸的电抗器的要求。

然而，如果漏电感太大，则在软开关过程中，电流脉冲宽度可能例如增加地太多以至于不能执行适当的软开关。因此，优选地在使得能够适当地执行软开关的范围内调节漏电感的值。

（实施方式10）

在下面将参考图10描述实施方式10的电抗器1G。在随后描述的图10和图11至13中，主线圈由□表示，并且副线圈由○表示。实施方式10呈现了使用被覆矩形导线作为主线圈并且使用被覆电线作为副线圈的构成为环状形式和插入形式的电抗器。

与上述实施方式1至9中的分层形式的电抗器相同地，实施方式10的电抗器1G包括具有内芯部10c和外芯部10Ge的环形磁芯10G、主线圈11G和副线圈12G，这些线圈被布置在内芯部10c上方。磁芯10G和主线圈11G例如作为平滑电抗器。磁芯10G和副线圈12G作为谐振电抗器。电抗器1G与上述实施方式1至9中的分层形式的电抗器的不同之处在于主线圈11G和副线圈12G的布置。下面的描述主要关于不同点，并且省略与实施方式1中相同的结构的详细描述。

[主线圈]

主线圈11G包括成对主线圈元件11a和11b，它们通过螺旋地缠绕一个连续导线（这里是被覆矩形导线）而形成并且被平行布置。主线圈元件11a和11b是具有相同匝数的扁绕线圈，并且主线圈11G是连续线圈，其中的主线圈元件11a和11b经由向后折叠部（未示出）而相互连接。

端子部件被连接至构成主线圈11G的导线的两个端部（未示出）和构成后述副线圈12G的导线的两个端部（未示出）。此外，例如，使用例如螺栓将与主线圈11G相连的端子部件中的一个和与副线圈12G相连的端子部件中的一个相互连接。可替换地，主线圈11G的一个端部和副线圈12G的一个端部被直接相互接合，并且一个端子部件被附着至接合的部分。

主线圈11G可以是接合线圈。当使用具有向后折叠部的连续线圈时，磁芯10G的外芯部10Ge需要具有布置向后折叠部的区域。因此，磁芯10G沿轴向的长度与该区域的存在相对应地趋向于增加。结果，电抗器的尺寸趋向于增加。相反地，当使用接合线圈时，通过适当地对线圈元件的导线的端部布线，能够使线圈元件的相对于磁芯布置的接合部分较小，从而能够进一步减少电抗器的尺寸。

[副线圈]

副线圈12G包括成对副线圈元件12a和12b，它们通过螺旋地缠绕一个连续导线（这里是被覆电线）而形成并且被平行布置，该导线不同于构成主线圈11G的导线。在本实施方式中，副线圈元件12a和12b的匝数相同，并且都小于主线圈11G中的主线圈元件11a和11b的匝数。另外，能够适当地选择构成两个线圈11G和12G的导线中的每一个的厚度、宽度和匝数。

[两个线圈的布置]

主线圈11G的一个主线圈元件11a和副线圈12G的一个副线圈元件12a布置在磁芯10G的一个内芯部10c_a周围，并且主线圈11G的另一个主线圈元件11b和副线圈12G的另一个副线圈元件12b布置在磁芯10G的另一个内芯部10c_b周围。此外，构成副线圈元件12a的线匝中的每一个插在构成主线圈元件11a的线匝之间。相似地，构成副线圈元件12b的线匝中的每一个被插在构成主线圈元件11b的线匝之间。

在本实施方式中，形成主线圈元件11a（11b）的每一匝的导线和形成副线圈元件12a（12b）的每一匝的导线以逐个交替的方式布置。换句话说，存在多个主线圈11G的线匝被插在副线圈12G的线匝之间的位置。此外，在本实施方式中，因为副线圈元件12a（12b）的匝数小于主线圈元件11a（11b）的匝数，所以副线圈元件12a（12b）仅在主线圈元件11a（11b）的一部分中存在。此外，在构成主线圈元件11a（11b）的线匝的不将副线圈元件12a（12b）布置为组合状态的一部分中，构成主线圈元件11a（11b）的线匝之间的间隔基本上不被加宽。因此，电抗器1G包括这样的区域，其中构成副线圈元件12a和12b中的每一个的相邻线匝之间的间隔比构成主线圈元件11a和11b中的每一个的相邻线匝之间的间隔宽。更进一步地，由于如上所述主线圈11G的导线和副线圈12G的导线以逐个交替的方式布置，所以构成副线圈元件12a（12b）的所有线匝中的相邻两匝之间的间隔是均匀的。另外，由于构成副线圈元件12a和12b中的每一个的所有线匝分别被夹在主线圈元件11a和11b中的每一个的一部分中，所以电抗器1G具有这样的形状，其中两个线圈11G和12G沿主线圈的轴向相互重叠。

在图10中示出的例子呈现了由构成主线圈11G的导线提供主线圈11G和副线圈12G的组件的两个末端中的每一个的形式。作为可替换形式，可以由构成副线圈的导线提供上述组件的一个末端或两个末端中的每一个。此外，在图10中示出的例子呈现了主线圈11G沿轴向的中心位置和副线圈12G沿轴向的中心位置相对地彼此偏移的形式。可替换地，主线圈11G和副线圈12G可以被相互组装为使得两个线圈11G和12G的中心位置相互对准。

主线圈元件11a（11b）和副线圈元件12a（12b）被组装在内芯部10c_a（10c_b）上方，并且被布置为它们的轴位于一条直线上。

[线圈的形成]

能够如下地形成主线圈11G和副线圈12G的组件。根据一种典型的方法，在形成主线圈11G之后，将构成副线圈元件12a（12b）的导线缠绕在主线圈元件11a（11b）的线匝之间的期望位置上，使得副线圈元件12a（12b）的每一匝都定位在主线圈元件11a（11b）的线匝之间。此时，通过将主线圈11G的主线圈元件11a（11b）的线匝之间的间隔保持为加宽状态，能够容易地缠绕副线圈元件12a（12b）的导线。在一些情况下，由于回弹作用而将主线圈元件的线匝之间的间隔保持为自然加宽状态。根据另一种方法，同时缠绕构成主线圈11G的导线和构成副线圈12G的导线。当副线圈的匝数小于主线圈的匝数时，该方法包括仅形成主线圈的步骤。例如，在图10（I）中示出的例子中，通过在开始时同时形成主线圈和副线圈，并且从时间的中点起仅形成主线圈，获得仅在主线圈的一部分中包括副线圈的组件。

除此之外，与实施方式1的电抗器1A中相同地，电抗器1G也能够构成为其中将绝缘体配置在磁芯10G与主线圈11G和副线圈12G的组件之间的形式，或者其中将磁芯10G、主线圈11G和副线圈12G的组装单元容纳在外壳中的形式，或者其中将外侧树脂部配置在组装单元周围的形式。

[电抗器的组装]

如下所述能够形成具有上述结构的电抗器1G。以与实施方式1中相似的方式形成内芯部10c，并且将绝缘体的套筒状部布置在内芯部10c周围。将已经如上所述单独地制成的主线圈11G和副线圈12G的组件布置在包括套筒状部的内芯部10c上方。此外，通过以与实施方式1中相似的方式将内芯部10c和外芯部10Ge相互组合，获得包含包括环形磁芯10G以及主线圈11G和副线圈12G的组件的组装单元的电抗器1G。将主线圈11G的向后折叠部放置在绝缘体的一个框状部的支座上。当构成包括外壳的形式或者包括外侧树脂部的形式时，通过将上述组装单元容纳在外壳中并将填充树脂填充到外壳中，或者通过使用外侧树脂部被覆上述组装单元，而获得该形式。

[测试例3]

通过模拟而确定上述插入形式的漏电感。

在该测试中，每个副线圈元件的匝数被设定为10，并且每个主线圈元件的匝数被设定为60。将每个主线圈元件的60匝的最初10匝和副线圈元件的线匝以逐个交替的方式布置。根据这样的布置，在构成副线圈的所有线匝的相邻两匝之间给定与构成主线圈元件的一个导线的厚度相对应的间隔。然后在副线圈的成对副线圈元件被短路的状态下将1A电流仅提供给主线圈时，确定漏电感。结果显示在表III中。表III进一步地显示了一起根据测试例1中的样品编号1-2和根据在测试例1中使用的纵向端对端布置形式的电抗器而获得的结果。在上述测试例1和本测试例3中使用的磁芯的尺寸大致相同。

[表III]

样品编号	电抗器的形式	漏电感（μH）
			11-1	插入形式	1.2
比较例	纵向端对端布置形式	5
			1-2	分层形式	1.6

从表III可以看出，其中构成主线圈的线匝被插在构成副线圈的线匝之间的插入形式的电抗器具有比纵向端对端布置形式的电抗器小的漏电感。还可以看出，插入形式的电抗器具有比实施方式1中描述的分层形式的电抗器小的漏电感。

[有利效果]

与实施方式1中描述的分层形式的电抗器1A相同地，如上所述构成的插入形式的电抗器1G不但能够使用主线圈11G和磁芯10G执行升压和降压操作，而且能够使用副线圈12G和磁芯10G进行软开关并且降低损耗。此外，由于包括对于两个线圈11G和12G共用的磁芯10G，所以电抗器1G具有小尺寸。此外，电抗器1G还具有其中副线圈12G的线匝之间的间隔比主线圈11G的线匝之间的间隔宽的一部分。在主线圈元件11a（11b）的不布置副线圈元件12a（12b）的一部分（在下文中被称为“单独布置部”）中，在相邻线匝之间基本上没有间隔。因此，在单独布置部中，副线圈12G的线匝之间的间隔比主线圈元件11a（11b）的线匝之间的间隔宽。因此如实施方式1中那样，与上述纵向端对端布置形式的电抗器相比，电抗器1G能够减少漏电感。具体地，在图10（I）中示出的例子中，根据将副线圈12G布置为更靠近主线圈11G的一端侧（图10中的左侧）并且使两个线圈11G和12G沿轴向的中心位置相互偏移的布置，能够减少漏电感。因此，如从测试例3中看出的，电抗器1G能够提供与实施方式1中相当的或更小的漏电感。

具体地，在插入形式的电抗器1G中，由于主线圈11G的线匝和副线圈12G的线匝被交替布置，所以能够容易地维持副线圈12G的线匝之间的间隔和副线圈12G相对于主线圈11G的位置。因此，电抗器1G能够更容易地维持期望的漏电感。

此外，在电抗器1G中，由于主线圈11G由被覆矩形导线构成，所以能够增加占空系数并且能够缩短每个内芯部10c沿线圈轴向的长度，因此导致较小的尺寸。此外，在电抗器1G中，由于副线圈12G由被覆电线构成，所以即使在将两个线圈11G和12G布置为相互接触时，也能够确保两个线圈11G和12G之间的电绝缘。因此在电抗器1G中，不需要将附加的绝缘部件插在两个线圈11G和12G之间。这也帮助减少电抗器尺寸。此外，由于副线圈12G不包括向后折叠部，所以电抗器1G基本上不需要在磁芯10G中具有布置用于使副线圈元件12a和12b互连的接合部的区域。这进一步帮助减少电抗器尺寸。另外，在电抗器1G中，由于形成主线圈元件11a（11b）的每一匝的导线和形成副线圈元件12a（12b）的每一匝的导线以逐个交替的方式布置，所以与副线圈的线匝的一部分被布置在主线圈周围相对于主线圈的线匝成交叉关系的情况相比，副线圈的导线不会从主线圈向外凸出。这更进一步帮助减少电抗器尺寸。在包括上述主线圈11G和副线圈12G的组件的的插入形式的电抗器1G中，例如与分层形式的电抗器1A的磁芯10A的每个外芯部10e的宽度相比，能够减少磁芯10G的每个外芯部10Ge的宽度（即在垂直于线圈轴向的方向（图10中的垂直方向）上的尺寸）。因此，进一步减少电抗器1G的尺寸。因此，插入形式的电抗器具有小尺寸和小漏电感。另外，因为主线圈11G和副线圈12G仅布置在内芯部10c上方而外芯部10e被暴露，所以电抗器1G还具有较好的热耗散效果。

与图10（II）中示出的电抗器1H相同地，插入形式的电抗器可以被改进为使得构成主线圈11H的每个主线圈元件11a（11b）的多个（这里是三个）线匝被插在构成副线圈12H的每个副线圈元件12a（12b）的线匝之间。

电抗器1H的副线圈12H的副线圈元件12a（12b）的线匝之间的间隔比图10（I）中示出的电抗器1G中的副线圈12G的副线圈元件12a（12b）的线匝之间的间隔宽。更具体地，副线圈12H中的间隔相对于副线圈12G中的间隔被加宽与构成主线圈11H的导线的两匝相对应的尺寸。因此，在电抗器1H中，由于副线圈12H中的线匝之间的间隔相对于副线圈12G中的间隔被加宽，所以与从上述测试例1中看出的相同，能够进一步减少漏电感。

形成副线圈12H的副线圈元件12a（12b）的每一匝的导线的一部分被布置在主线圈元件11a（11b）的线匝周围相对于主线圈元件11a（11b）的线匝成交叉关系。换句话说，构成副线圈12H的一些线匝以重叠关系被布置在主线圈11H周围。这里，构成副线圈12H的导线的相对于主线圈元件11a（11b）的外周表面被布置为交叉关系的一部分都被定位在主线圈元件11a（11b）的外周表面的位于同一侧上的区域中。根据这样的布置，与当副线圈的交叉部分被随机布置在主线圈的外周表面的位于不同侧上的区域中时相比，电抗器的宽度（即在垂直于线圈轴向的方向（图10中的垂直方向）上的尺寸）或电抗器的高度（即在从图10中的后侧朝向图纸的前侧的方向上的尺寸）能够被减少与构成副线圈的导线的厚度相对应的量。

图10（II）中示出的电抗器1H具有这样的形式，其中尽管副线圈元件12a（12b）的匝数小于主线圈元件11a（11b）的匝数，但是副线圈元件12a（12b）的线匝之间的间隔被加宽为使得副线圈元件12a（12b）大致在主线圈元件11a（11b）的整个长度上存在。在可替换形式中，如图10（I）中示出的电抗器1G中那样，副线圈可以仅在主线圈的一部分中存在。此外，尽管已经关于在副线圈12H的线匝之间存在的主线圈11H的线匝的数量是均匀的情况描述了图10（II）中示出的电抗器1H，但是在副线圈的线匝之间可以存在不同数量的主线圈的线匝。例如，电抗器可以包括这样的一部分，其中构成副线圈的多个线匝一起被夹在构成主线圈的线匝之间。

在上述电抗器1G和1H中，构成主线圈和副线圈的导线可以具有相同类型，或者它们可以是除上述被覆矩形导线和被覆电线以外的被覆圆形导线。当主线圈和副线圈的导线是被覆矩形导线时，通过采用具有与构成主线圈的被覆矩形导线相同的宽度并且比其薄（例如构成主线圈的导线的一半厚度）的导线作为构成副线圈的被覆矩形导线，获得下列有利效果：（1）能够容易地缩短副线圈的轴向长度，从而能够减少电抗器的尺寸，（2）当两个线圈的导线的各自一个端部通过例如焊接而相互接合时，能够充分地确保两个导线之间的接触面积，以及（3）因为两个线圈具有相同的轮廓形状，并且在两个线圈的组件中，定位在电抗器被安装时的安装侧上的线圈表面相互齐平，所以通过将两个线圈的组件设定为保持与冷却基底接触，能够增加热耗散效果。

在环状形式的电抗器中，当磁芯形成为使得磁芯的不布置两个线圈的一部分（上述例子中的外芯部）的外周表面与主线圈和副线圈的组件的外周表面相互齐平，能够获得下列有利效果：（1）减少安装表面，（2）改善热耗散效果，以及（3）稳定安装状态。例如，磁芯可以具有这样的形式，其中外芯部的外周表面的定位在电抗器被安装时的安装侧上的一部分比内芯部的外周表面的定位在安装侧上的一部分更向外凸出。在该情况下，因为能够与磁芯的高度的增加相对应地缩短磁芯沿线圈轴向的长度，所以能够减少安装面积。此外，在包括该凸出形式的磁芯的电抗器中，因为不但能够将线圈而且能够将磁芯固定为与冷却基底接触，所以能够稳定电抗器的固定状态，并且改善热耗散效果。具有该凸出形式的磁芯能够容易地形成为能量压块。

（实施方式11和12）

在下面将参照图11描述实施方式11的电抗器1I和实施方式12的电抗器1J。实施方式11呈现了构成为E-E形式和分层形式的电抗器，并且实施方式12呈现了构成为E-E形式和插入形式的电抗器。

与实施方式1至10中描述的环状形式的电抗器相同地，实施方式11的电抗器1I包括磁芯10P、主线圈11I和副线圈12I，这些线圈被布置在磁芯10P的一部分（内芯部10i）上方。电抗器1I与实施方式1至10中描述的环状形式的电抗器的不同之处在于磁芯的形式和线圈（线圈元件）的数量。下面的描述主要关于不同点，并且省略与实施方式1至10中相同的结构的详细描述。实施方式12的电抗器1J除了主线圈和副线圈的布置以外，与实施方式11的电抗器1I大致相同。因此，关于电抗器1J，下面的描述主要关于两个线圈的布置，并且省略其余结构的描述。

[线圈]

电抗器1I、1J分别包括一个主线圈11I、11J和一个副线圈12I、12J，而对于主线圈和副线圈中的每一个不包括成对线圈元件。主线圈11I和11J中的每一个是通过螺旋地缠绕连续导线（这里是被覆矩形导线）而形成的扁绕线圈。副线圈12I和12J中的每一个通过螺旋地缠绕与构成主线圈11I和11J的导线不同的连续导线（这里是被覆电线）而形成。

尽管这里将具有比构成主线圈11I和11J的每一个被覆矩形导线小的导体横截面积的被覆电线用作构成副线圈12I和12J的被覆电线中的每一个，这里使用的被覆电线可以具有与被覆矩形导线相当的导体横截面积。此外，副线圈12I和12J中的每一个的匝数小于主线圈11I和11J中的每一个的匝数。

<分层形式>

电抗器1I具有其中副线圈12I被同心地布置在主线圈11I周围的分层形式。此外，在电抗器1I中，构成主线圈11I的相邻线匝之间的间隔较窄，即0.5mm或更小，并且构成副线圈12I的相邻线匝之间的间隔比主线圈11I中的宽。在电抗器1I中，构成副线圈12I的相邻线匝之间的间隔被加宽至这样的程度，使得副线圈12I的轴向长度大致等于主线圈11I的轴向长度。此外，对于构成副线圈12I的所有相邻线匝，相邻线匝之间的间隔是均匀的。

<插入形式>

另一方面，图11（II）中示出的电抗器1J具有插入形式，其中形成主线圈11J的每一匝的导线和形成副线圈12J的每一匝的导线以逐个交替的方式布置，从而使得副线圈12J的每一匝被插在主线圈11J的线匝之间。因此，如实施方式10的电抗器1G那样，电抗器1J的两个线圈11J和12J被布置在内芯部10i周围，处于两个线圈的轴位于一条直线上的状态。此外，在电抗器1J中，由于如上所述两个线圈11J和12J的线匝以逐个交替的方式布置，所以如图10（I）中示出的电抗器1G那样，对于构成副线圈12J的所有相邻线匝，相邻线匝之间的间隔是均匀的。这里，由于副线圈12J的匝数小于主线圈11J的匝数，所以副线圈12J仅在主线圈11J的一部分中存在。此外，如实施方式10的电抗器1G那样，这里副线圈12J被布置为更靠近主线圈11J的一端侧，从而使得两个线圈11J和12J的中心位置相互偏移。在可替换形式中，副线圈12J可以被组装至主线圈11J，使得它们的中心位置相互对准。

在电抗器1I和1J中，能够适当地选择构成主线圈和副线圈的导线的类型、厚度和宽度、导体横截面积、匝数等等。在分层形式的电抗器中，如上所述，通过将被覆电线用作一个线圈的导线并且将被覆矩形导线或被覆圆形导线用作另一个线圈，或者通过将被覆电线用作两个线圈的导线，能够增强主线圈和副线圈之间的电绝缘。此外，如上面的测试例1中所述的，根据电抗器1I和1J中的副线圈12I和12J中的每一个的相邻线匝之间的间隔距离而改变漏电感。此外，如上面的测试例2中所述的，还根据主线圈和副线圈的中心位置之间的偏移量而改变漏电感。因此，能够适当地选择副线圈的相邻线匝之间的间隔以及副线圈相对于主线圈的位置，从而获得期望的漏电感。另外，如实施方式10中所述的，对于副线圈的所有相邻线匝，相邻线匝之间的间隔可以是不均匀的。

同样地，在电抗器1I和1J中，端子部件被连接至构成主线圈11I和11J中的每一个的导线的两个端部（未示出）并且被连接至构成副线圈12I和12J中的每一个的导线的两个端部（未示出）。此外，例如，使用例如螺栓将主线圈11I、11J的端子部件中的一个和副线圈12I、12J的端子部件中的一个相互连接。可替换地，主线圈11I、11J的一个端部和副线圈12I、12J的一个端部被直接相互接合，并且将一个端子部件附着至接合的部分。

[磁芯]

在本实施方式中，电抗器1I和1J的磁芯10P是E-E型铁芯，部分地覆盖主线圈11I和副线圈12I的组件以及主线圈11J和副线圈12J的组件的各自周围。通过将每一个都具有E形截面的成对铁芯片10α和10β相互组合而形成闭合磁路。磁芯10P包括布置在主线圈11I内侧（在电抗器1J的情况下在主线圈11J和副线圈12J内侧）的柱状内芯部10i，布置在主线圈11I（11J）和副线圈12I（12J）的组件外侧的外芯部10o，以及布置在上述组件的两个末端表面中的每一个上的连接芯部。铁芯片10α和10β分别包括构成内芯部10i的内部铁芯片10αi和10βi，构成外芯部10o的外部铁芯片10αo和10βo，以及构成连接芯部的连接铁芯片10αc和10βc。

在内部铁芯片10αi、10βi和外部铁芯片10αo、10βo之间形成空间，其具有允许将主线圈11I和副线圈12I的组件（或者主线圈11J和副线圈12J的组件）容纳在该空间中的尺寸。在图示的形式中，外部铁芯片10αo和10βo是布置为彼此相对从而如上所述地使得两个线圈的组件周围的一部分覆盖有磁芯10P而另一部分从磁芯10P暴露的成对部件。然而，磁芯10P可以形成为所谓的罐式铁芯，其中外部铁芯片形成为套筒状部件，并且两个线圈的组件的大致整个周围都覆盖有该套筒状部件。

铁芯片10α和10β中的每一个可以是通过整体地形成内部铁芯片、外部铁芯片和连接铁芯片而获得的整体单元，或者通过使用例如粘合剂将这些铁芯片接合在一起而获得的接合单元。能够使用粉末压块或者通过堆叠多个电工钢片而获得的堆叠物形成铁芯片10α和10β中的每一个。此外，能够适当地选择构成磁芯10P的铁芯片的分割线，并且磁芯不限于上述的横截面E-E形式。另一个典型形式包括（1）包括一个柱状内芯部，一个套筒状外芯部（或者布置为彼此相对的成对板状外芯部），以及成对板状连接芯部的形式，（2）包括一个柱状内芯部，以及每一个都具有]状截面并且通过将短套筒状外部铁芯片（或者布置为彼此相对的成对短板状外部铁芯片）与一个板状连接芯部相互组合而获得的成对铁芯片的形式、即[-I-]形式，（3）包括具有E状截面并且通过将一个柱状内芯部、短套筒状外部铁芯片（或者布置为彼此相对的成对短板状外部铁芯片）和一个板状连接芯部相互组合而获得的铁芯片，以及具有]状截面并且通过将短套筒状外部铁芯片（或者布置为彼此相对的成对短板状外部铁芯片）和一个板状连接芯部相互组合而获得的铁芯片的形式、即E-[形式，（4）包括具有E状截面并且通过将一个柱状内芯部和一个套筒状外芯部（或者布置为彼此相对的成对板状外部铁芯片）与一个板状连接芯部相互组合而获得的铁芯片，以及一个板状连接芯部的形式、即E-I形式，（5）包括具有T状截面并且通过将一个柱状内芯部和一个板状连接铁芯片相互组合而获得的铁芯片，以及具有]状截面并且通过将一个套筒状外芯部（或者布置为彼此相对的成对板状外芯部）与一个板状连接芯部相互组合而获得的铁芯片的形式、即T-]形式。在任何一种上述形式中，通过适当地调节内芯部的长度，能够在内芯部与连接芯部之间形成预定的间隙，并且该间隙能够被用作气隙。

通过将一个铁芯片10α的内部铁芯片10αi和外部铁芯片10αo与另一个铁芯片10β的内部铁芯片10βi和外部铁芯片10βo布置为彼此相对，并且通过使用例如粘合剂将外部铁芯片10αo和10βo相互接合，能够形成整个磁芯10P。在本实施方式中，内部铁芯片10αi和10βi以及外部铁芯片10αo和10βo的尺寸被调节为使得在外部铁芯片10αo和10βo被相互接合的状态下在内部铁芯片10αi和10βi之间形成预定间隙10g（即使得主线圈和副线圈提供期望的电感）。因此，内芯部10i由成对内部铁芯片10αi和10βi以及间隙10g构成。内芯部10i中的间隙10g形成为用于调节电感。这里，间隙10g被用作气隙。

在可替换形式中，可以将由例如铝的非磁性材料制成的间隙部件插在内部铁芯片之间代替形成气隙。在该情况下，优选地使用粘合剂将间隙部件接合至内部铁芯片10αi和10βi。能够适当地选择提供气隙或间隙部件的位置以及提供的气隙或间隙部件的数量，从而使得主线圈和副线圈提供期望的电感。例如，在内芯部中提供多个气隙或间隙部件，或者在外芯部而不是内芯部中提供气隙或间隙部件，或者在内芯部和外芯部中都提供气隙或间隙部件。

除此之外，如实施方式1的电抗器1A中那样，电抗器1I和1J中的每一个也能够构成为其中将绝缘体配置在磁芯10P（内芯部10i）与主线圈11I（在电抗器1J的情况下是主线圈11J和副线圈12J）之间的形式，或者其中将磁芯10P、主线圈和副线圈的组装单元容纳在外壳中的形式，或者其中将外侧树脂部配置在组装单元周围的形式。通过采用包括覆盖内芯部10i的外周的套筒状部件和从套筒状部件的两个边缘向外延伸的环形凸缘的绝缘体，能够增强主线圈和副线圈的组件的末端表面与连接芯部之间的绝缘。

[电抗器的组装]

如下能够形成分层形式的上述电抗器1I。首先，形成包括主线圈11I和副线圈12I的组件，其中主线圈11I和副线圈12I以该顺序同心地布置在绝缘体（套筒状部件）周围。更具体地，将绝缘体用作卷筒而形成主线圈11I。之后，在主线圈11I的外周上的预定位置上形成副线圈12I，或者将单独制成的副线圈12I组装至该预定位置。能够适当地选择副线圈12I相对于主线圈11I的位置，并且两个线圈11I和12I沿轴向的中心位置可以相互对准或偏移。

接下来，将一个铁芯片10α的内部铁芯片10αi插入到包括两个线圈11I和12I的组件的绝缘体的一个开口中，并且将另一个铁芯片10β的内部铁芯片10βi插入到绝缘体的另一个开口中。例如使用粘合剂将两个铁芯片10α和10β的外部铁芯片10αo和10βo相互接合。根据该接合，在内部铁芯片10αi和10βi之间形成预定间隙10g。通过上述步骤获得电抗器1I。

另一方面，在制成插入形式的电抗器1J时，如上述分层形式那样，通过预先制成主线圈11J和副线圈12J的组件，能够容易地将主线圈11J和副线圈12J的组件组装至磁芯10P。例如通过如上所述在绝缘体周围形成主线圈11J，然后如实施方式10中所述的，在主线圈11J的线匝之间缠绕副线圈12J的导线，而获得该组件。在这点上，如实施方式10中所述的，通过将主线圈11J的线匝之间的间隔保持在加宽状态，能够易于副线圈12J的形成。可替换地，如实施方式10中所述的，可以同时缠绕构成两个线圈11J和12J的导线。与上述分层形式相同地，通过将铁芯片10α和10β的内部铁芯片10αi和10βi插入到如上所述包括两个线圈11J和12J的组件的绝缘体中，而组装磁芯10P。因此，获得电抗器1J。

在形成电抗器1I时，如实施方式1中所述的，通过使主线圈11I的至少一个导线的端部沿主线圈11I的轴向延伸，可以易于组装主线圈11I和副线圈12I的操作。在组装操作之后，如上所述，例如使主线圈11I的导线的延伸端部适当地弯曲是有利的。可替换地，如实施方式1中所述的，可以将副线圈12I稍微变形，并且在将其组装至主线圈11I之后，可以使副线圈12I重新成形。另外，可以在将后面的副线圈12I组装在主线圈11I周围之后布置绝缘体，从而易于主线圈11I和副线圈12I的组装。在该情况下，通过采用在将成对半分的拼合件相互组装时形成套筒状形状的类型的绝缘体，能够容易地将绝缘体布置到组件中。在形成电抗器1J时，可以同样地在已经制成组件之后将绝缘体插入到主线圈和副线圈的组件中。可替换地，可以通过预先制成主线圈和副线圈的组件，并且使用树脂覆盖组件的周围，因此形成在其中使用树脂将组件保持为组装状态的线圈模制产品，而形成电抗器1I和1J中的每一个。由于使用线圈模制产品，在将主线圈和副线圈组装至磁芯时能够容易地操作它们，并且能够省掉上述绝缘体。例如，能够将环氧树脂用作线圈模制产品的树脂。

能够在期望的时刻执行主线圈11I和副线圈12I的各自一个端部之间的接合以及主线圈11J和副线圈12J的各自一个端部之间的接合。因为如上所述本实施方式的磁芯10P包括暴露线圈的部分，所以可以在将主线圈和副线圈组装至磁芯10P之前或者在组装磁芯10P、主线圈和副线圈的组装单元之后，在任意时刻执行接合。在罐式铁芯中，在使用外芯部覆盖两个线圈的组件之前，将两个线圈的各自端部相互接合。

可以将包括磁芯10P和两个线圈的组件的所获得的组装单元容纳在外壳中，然后使用填充树脂填充该外壳，或者使用外侧树脂部覆盖该组装单元。

[有利效果]

如实施方式1至10中描述的环状形式的电抗器1A至1H那样，如上所述构成的E-E形式的电抗器1I和1J不但能够使用主线圈11I和11J以及磁芯10P执行升压和降压操作，而且能够使用副线圈12I和12J以及磁芯10P进行软开关并且降低损耗。此外，由于包括对于两个线圈11I和12I或者两个线圈11J和12J共用的磁芯10P，所以电抗器1I、1J具有小尺寸。这样构成的电抗器1I和1J能够优选地应用于主线圈和副线圈中的每一个的匝数较小并且能够将形成在磁芯10P中的间隙10g设定为较小的情况，例如使用中的电流的频率较高并且电感值较小的情况。

具体地，在分层形式的电抗器1I中，由于副线圈12I的轴向长度不比主线圈11I的轴向长度长，所以不管被附加至主线圈11I的副线圈12I，基本上不需要改变内芯部10i的长度（即主线圈11I沿轴向（图11中的左右方向）的长度）（换句话说，基本上不增加轴向长度）。因此，电抗器1I具有小尺寸。另一方面，在插入形式的电抗器1J中，与分层形式的电抗器相比，能够减少电抗器的宽度和高度（宽度和高度表示在垂直于主线圈11J的轴向的方向上的尺寸）。因此，电抗器1J具有小尺寸。此外，在电抗器1I和1J中的每一个中，由于主线圈由被覆矩形导线形成，所以能够增加占空系数，并且能够减少主线圈的尺寸。这也帮助缩短内芯部10i的长度并且减少电抗器尺寸。

在E-E形式的电抗器1I和1J中的每一个中，由于主线圈和副线圈的组件仅被布置在内芯部10i上方并且只有一个内芯部10i，所以能够容易地形成包括磁芯10P和两个线圈的组件的组装单元。这确保电抗器的较高生产率。此外，主线圈和副线圈不被布置在外芯部10o和连接芯部上方，所以电抗器1I和1J还具有较好的热耗散效果。

此外，在电抗器1I和1J中的每一个中，仅在一个位置上提供用于调节电感的间隙10g，并且将间隙10g用作气隙而不使用任何间隙部件。因此能够减少部件的数量并且删除附着间隙部件的步骤。根据这一点，电抗器1I和1J也具有较高的生产率。

在E-E形式中，除了被覆电线或被覆矩形导线以外，构成主线圈和副线圈的导线中的每一个也可以是被覆圆形导线。此外，在E-E形式中，构成主线圈和副线圈的导线可以是与实施方式1至10中相同类型的导线。构成副线圈的导线可以是具有由铝或铝合金制成的导体的导线。另外，分层形式的电抗器1I的副线圈可以是使用被覆矩形导线的扁绕线圈或平绕线圈，或者可以是使用片状导线而形成的线圈。

（参考例1）

图12示出了包括E-E型磁芯10P以及主线圈和副线圈的组件的电抗器的其它形式。下面的描述仅关于主线圈和副线圈的布置，并且省略对电抗器1I和1J共用的结构的详细描述。

<电抗器1γ>

在图12（I）中示出的电抗器1γ具有分层形式，其中副线圈120x被同心地布置在主线圈11I周围，并且构成副线圈120x的相邻线匝之间的间隔等于构成主线圈11I的相邻线匝之间的间隔。此外，在电抗器1γ中，两个线圈11I和120x被分层为使得主线圈11I沿轴向的中心位置与副线圈120x沿轴向的中心位置相同。在图示的例子中，因为副线圈120x的匝数小于主线圈11I的匝数，所以两个线圈11I和120x的各自末端表面不相互对准并且沿主线圈11I的轴向偏移。在电抗器1γ、稍后描述的电抗器1δ和实施方式11的上述电抗器中的每一个中，与纵向端对端布置形式的稍后描述的电抗器1ε相比，能够减少沿线圈轴向的尺寸。

<电抗器1δ>

如电抗器1γ那样，在图12（II）中示出的电抗器1δ也具有分层形式，并且两个线圈11I和120x的线匝之间的间隔彼此相等。然而在电抗器1δ中，两个线圈11I和120x被分层为使得主线圈11I沿轴向的中心位置与副线圈120x沿轴向的中心位置不同。在图示的例子中，两个线圈11I和120x被布置为使得两个线圈11I和120x的仅一个各自末端表面相互对准。在电抗器1δ中，由于如上所述两个线圈11I和120x的中心位置相互偏移，所以能够减少漏电感。

<电抗器1ε>

在图12（III）中示出的电抗器1ε具有纵向端对端布置形式，其中主线圈110w和副线圈120w沿主线圈110w的轴向彼此相邻地同轴地布置。纵向端对端布置形式的电抗器1ε因为能够容易地形成主线圈110w和副线圈120w的组件而具有较高的生产率。如实施方式11的电抗器1I那样等等，通过将两个线圈110w和120w布置在绝缘体周围，并且通过将铁芯片10α和10β的内部铁芯片10αi和10βi插入到绝缘体中，因此组装磁芯10P，也能够获得纵向端对端布置形式的电抗器1ε。

[测试例4]

通过模拟而确定E-E形式的电抗器的漏电感。

在该测试中，预备在图12（I）中示出的电抗器1γ（分层形式）、在图11（II）中示出的电抗器1J（插入形式）和在图12（III）中示出的电抗器1ε（纵向端对端布置形式），并且对于每一个电抗器确定漏电感。在下列条件下制成这些形式的电抗器中的每一个，即，主线圈：被覆矩形导线，副线圈：被覆电线，主线圈：60匝，以及副线圈：10匝。在插入形式的电抗器1J中，将主线圈的60匝的最初10匝和副线圈的线匝以逐个交替的方式布置。在纵向端对端布置形式的电抗器1ε中，两个线圈被布置为纵向端对端关系，并且具有0.9的耦合系数。此外，在本测试中使用具有大致相同尺寸的磁芯。

在副线圈被短路的状态下将1A电流仅提供给主线圈时，确定漏电感。结果显示在表IV中。

[表IV]

样品编号	电抗器的形式	漏电感（μH）
			比较例	分层形式	1.4μH
12-1	插入形式	1.0μH
			比较例	纵向端对端布置形式	4.5μH

从表IV可以看出，通过改变例如主线圈和副线圈的布置，也能够在E-E形式中改变漏电感的值。优选地适当地选择并调节磁芯的形式、主线圈和副线圈的布置、每个线圈的线匝之间的间隔、两个线圈之间的相对位置关系等等，从而获得具有期望漏电感的电抗器。

（参考例2）

关于包括一个磁芯以及主线圈和副线圈的组件的插入形式的电抗器，图13示出了将构成副线圈的多个线匝一起夹在构成主线圈的线匝之间的另一种形式。

图13中示出的电抗器1ζ具有与实施方式10的电抗器1G和1H相同的插入形式，并且主线圈110v的主线圈元件111a和111b中的每一个被分离成两片。此外，副线圈120v的一个副线圈元件120a的所有线匝被一起夹在构成一个主线圈元件111a的分离线圈111a_α和111a_β之间，并且另一个副线圈元件120b的所有线匝被一起夹在构成另一个主线圈元件111b的分离线圈111b_α和111b_β之间。

在图示的例子中，将一个连续的被覆电线用作副线圈120v的导线，并且经由使用导线的一部分形成的桥接部（未示出）将两个副线圈元件120a和120b相互耦合。另一方面，在主线圈110v中，使用四个不同的导线（这里是被覆矩形导线）形成上述四个分离线圈111a_α、111a_β、111b_α和111b_β。此外，构成一个主线圈元件111a（111b）的分离线圈111a_α和111a_β（111b_α和111b_β）的导线的端部被布置在副线圈120v周围，相对于副线圈120v的一个副线圈元件120a（120b）成横跨关系。例如通过焊接将这些端部相互接合，从而使分离线圈111a_α和111a_β（111b_α和111b_β）相互成为一体。此外，例如通过焊接也将两个主线圈元件111a和111b的端部相互接合。因此，这里构成主线圈110v的线匝可以包括通过如上所述地接合导线而形成这些线匝的形式。

尽管可以通过使用例如用于连接的分离平板部件执行导线的端部之间的上述接合，通过将导线的端部布置为尽可能相互靠近，并且通过直接结合端部，能够减少被接合的位置的数量和接合步骤的数量。此外，尽管可以在期望的时刻执行接合操作，例如通过在已经将副线圈布置在分离线圈之间之后将分离线圈相互接合，能够容易地布置副线圈。

此外，通过采用一个连续导线以形成一个主线圈元件的一个分离线圈和另一个主线圈元件的一个分离线圈，能够减少被接合的位置的数量和接合步骤的数量。

尽管电抗器1ζ具有副线圈元件120a和120b分别在主线圈元件111a和111b的中心附近存在的形式，如实施方式10的电抗器1G那样，通过使副线圈的位置偏移为使得副线圈在更靠近主线圈的一个端部的位置存在，漏电感趋向于减少。因此，如上所述通过调节布置副线圈的位置，能够简单地减少漏电感。

在插入形式的电抗器1G、1H和1ζ中，漏电感根据不同的线圈布置而不同。在这些电抗器1G、1H和1ζ中，漏电感趋向于在副线圈的多个线匝被布置在一起的电抗器1ζ中变得最小，并且趋向于在主线圈的线匝和副线圈的线匝以逐个交替的方式布置的电抗器1G中增加。因此，能够选择线圈布置从而获得期望的漏电感。

应该注意到在不背离本发明的要旨的情况下能够适当地改进前述实施方式，并且它们不限于上述结构。例如，能够适当地改变主线圈和副线圈中的每一个的相邻线匝之间的间隔、每个线圈的匝数等等。

工业实用性

本发明的电抗器能够被适当地用作诸如安装在车辆上的双向软开关DC-DC变换器的功率变换装置的部件，其中的车辆诸如是混合动力汽车、电动汽车或燃料电池汽车。此外，根据本发明调节电抗器的漏电感的方法能够被优选地用在形成本发明的电抗器的过程中。

参考符号表

1A,1B,1C,1D,1E,1F,1G,1H,1I,1J,1z,1α,1β,1γ,1δ,1ε,1ζ电抗器

10A,10D,10G,10P磁芯

10c,10c_a,10c_b,10i内芯部

10e,10De,10Ge,10o外芯部

10m磁体部                         10g间隙

10α,10β铁芯片

10αi,10βi内部铁芯片             10αo,10βo外部铁芯片

10αc,10βc连接铁芯片

11A,11G,11H,11I,11J主线圈

11a,11b主线圈元件

11w,12w,13w导线                   11c,13c导体

11i,12i,13i绝缘覆层

11e,12e导线的端部                 11r向后折叠部

12A,12B,12D,12E,12F,12G,12H,12I,12J副线圈

12a,12b副线圈元件

12s原料线                         12c绞合线导体

14绝缘体

14b套筒状部                       14f框状部

140绝缘纸                         141卷筒

1000电抗器

100,100z磁芯                      100c_a,100c_b内芯部

100e 外芯部

110线圈

110a,110b线圈元件

110w导线

110z,110y,110w,110v主线圈         111a,111b主线圈元件

111a_α,111a_β,111b_α,111b_β分离线圈

120z,120y,120x,120w,120v副线圈    120a,120b副线圈元件

Claims (22)

1.一种电抗器，包括：

主线圈，所述主线圈通过螺旋地缠绕导线而形成；

副线圈，所述副线圈通过螺旋地缠绕与构成所述主线圈的导线不同的导线而形成；以及

磁芯，所述主线圈和副线圈均被布置在所述磁芯上，所述磁芯形成闭合磁路，

其中，构成所述主线圈的导线的一个端部和构成所述副线圈的导线的一个端部被相互接合，并且

其中，所述副线圈被布置为：构成所述副线圈的线匝中的至少一部分与所述主线圈重叠，并且所述副线圈具有这样的一部分：其中，构成所述副线圈的相邻线匝之间的间隔比构成所述主线圈的相邻线匝之间的间隔宽，

其中，所述主线圈和磁芯作为用于平滑的电抗器，所述副线圈和所述磁芯作为用于谐振的电抗器，

所述主线圈的轴向中心位置和所述副线圈的轴向中心位置在轴向上相互偏移，

所述主线圈的轴向中心位置和所述副线圈的轴向中心位置在轴向上是12mm或更小，漏电感是4.0μH或更小。

2.根据权利要求1所述的电抗器，其中，所述副线圈以同心的方式布置在所述主线圈周围。

3.根据权利要求1或2所述的电抗器，其中，对于构成所述副线圈的所有相邻线匝而言，相邻线匝之间的间隔是均匀的，并且比所述主线圈的相邻线匝之间的间隔宽。

4.根据权利要求1或2所述的电抗器，其中，所述副线圈包括成对的线圈元件，每个线圈元件具有这样的一部分：其中，所述线匝之间的间隔较宽，

所述磁芯是环形部件，其包括成对的内芯部和外芯部，所述线圈元件分别布置所述内芯部上方，所述外芯部以夹在平行布置的内芯部之间的方式设置，并且

形成一个所述线圈元件的线匝的导线中的至少一部分和形成另一个线圈元件的线匝的导线中的至少一部分沿着所述副线圈的轴向以重叠关系布置。

5.根据权利要求1或2所述的电抗器，进一步包括外侧树脂部，所述外侧树脂部覆盖由所述磁芯、主线圈和副线圈构成的组合单元的外周。

6.根据权利要求1或2所述的电抗器，其中，所述副线圈以同心的方式布置在所述主线圈周围，

构成所述主线圈的导线和构成所述副线圈的导线均为被覆矩形导线或被覆圆形导线，其包括由矩形导线或圆形导线制成的导体和形成在导体的外周上的绝缘覆层，并且

在所述主线圈和布置在所述主线圈周围的所述副线圈之间设置有绝缘部件。

7.根据权利要求1或2所述的电抗器，其中，所述主线圈和副线圈中的至少一个包括成对的线圈元件，

所述磁芯是环形部件，其包括成对的内芯部和外芯部，所述线圈元件分别布置在所述内芯部上方，所述外芯部以夹在平行布置的内芯部之间的方式设置，

所述至少一个线圈中的线圈元件均是通过以扁绕方式缠绕被覆矩形导线而形成的扁绕线圈，被覆矩形导线包括由矩形导线制成的导体和形成在所述导体的外周上的绝缘覆层，并且

所述至少一个线圈通过将构成所述线圈元件的被覆矩形导线的相应一端相互焊接而形成。

8.根据权利要求1或2所述的电抗器，其中，所述主线圈和副线圈中的至少一个包括成对的线圈元件，

所述磁芯是环形部件，其包括成对的内芯部和外芯部，所述线圈元件分别布置在所述内芯部上方，所述外芯部以夹在平行布置的内芯部之间的方式设置，

所述至少一个线圈的线圈元件均是通过以扁绕方式缠绕被覆矩形导线而形成的扁绕线圈，所述被覆矩形导线包括由矩形导线制成的导体和形成在所述导体的外周上的绝缘覆层，并且

所述至少一个线圈由一根连续的被覆矩形导线形成，并且所述至少一个线圈的线圈元件通过向后折叠部相互联接，所述向后折叠部通过使得所述被覆矩形导线的一部分向后折叠而形成。

9.根据权利要求1或2所述的电抗器，其中，构成所述主线圈的导线和构成所述副线圈的导线中的至少一个是被覆电线，其包括绞合线导体和绝缘覆层，所述绞合线导体通过绞合多根原料线而形成，所述绝缘覆层形成在所述绞合线导体的外周上。

10.根据权利要求9所述的电抗器，其中，构成所述主线圈的导线和构成所述副线圈的导线中的一方是被覆电线，另一方是被覆矩形导线或被覆圆形导线，其包括由矩形导线或圆形导线制成的导体和形成在导体的外周上的绝缘覆层。

11.根据权利要求1或2所述的电抗器，其中，构成所述副线圈的导线的导体由铝或铝合金制成。

12.根据权利要求1或2所述的电抗器，其中，所述副线圈以同心的方式布置在所述主线圈周围，并且

所述副线圈是通过以平绕方式缠绕被覆矩形导线而形成的平绕线圈，所述被覆矩形导线包括由矩形导线制成的导体和形成在所述导体的外周上的绝缘覆层。

13.根据权利要求1或2所述的电抗器，其中，构成所述主线圈的导线和构成所述副线圈的导线中的至少一方通过缠绕被覆矩形导线而形成，所述被覆矩形导线包括由矩形导线制成的导体和形成在所述导体的外周上的绝缘覆层，并且

构成所述主线圈的导线的一个端部和构成所述副线圈的导线的一个端部通过焊接而相互接合。

14.根据权利要求1或2所述的电抗器，其中，所述副线圈以同心的方式布置在所述主线圈周围，并且

构成所述副线圈的导线是片状导线，其通过将绝缘材料层压在箔状导体的表面上而形成。

15.根据权利要求1或2所述的电抗器，其中，所述主线圈和副线圈中的一个的轴向长度比另一个的轴向长度短。

16.根据权利要求1或2所述的电抗器，其中，所述副线圈中的线匝之间的间隔较宽的部分通过如下方式形成：组装所述主线圈和副线圈，使得构成所述主线圈的线匝中的至少一个线匝位于所述副线圈的线匝之间。

17.根据权利要求16所述的电抗器，其中，所述副线圈具有这样的一部分：其中，构成所述副线圈的多个线匝一起被夹在构成所述主线圈的线匝之间。

18.根据权利要求16所述的电抗器，其中，由所述主线圈和副线圈构成的组合件具有这样的一部分：其中，形成所述主线圈的每个线匝的导线和形成所述副线圈的每个线匝的导线以逐个交替的方式布置。

19.根据权利要求1或2所述的电抗器，其中，所述磁芯包括：

布置在所述主线圈的内侧的内芯部；

布置在由所述主线圈和副线圈构成的组合件的外侧的外芯部；以及

布置在所述主线圈和副线圈的端面上的连接芯部。

20.根据权利要求19所述的电抗器，其中，所述内芯部包括空气间隙。

21.根据权利要求1或2所述的电抗器，其中，所述电抗器被用作双向软开关变换器的组成部件。

22.一种调节电抗器的漏电感的方法，该方法包括下列步骤：

将主线圈布置在磁芯周围，所述主线圈通过螺旋地缠绕导线而形成；

将副线圈布置为使得所述副线圈与主线圈的至少一部分重叠，所述副线圈通过螺旋地缠绕与构成所述主线圈的导线不同的导线而形成；以及

将所述副线圈布置为具有如下部分，从而减少漏电感：在所述部分中，构成所述副线圈的相邻线匝之间的间隔比构成所述主线圈的相邻线匝之间的间隔宽，

其中，所述主线圈和磁芯作为用于平滑的电抗器，所述副线圈和所述磁芯作为用于谐振的电抗器，

所述主线圈的轴向中心位置和所述副线圈的轴向中心位置相对地相互偏移，并且通过改变该偏移量而调节漏电感，

所述主线圈的轴向中心位置和所述副线圈的轴向中心位置在轴向上是12mm或更小，漏电感是4.0μH或更小。