CN102799260A - 基于时钟关断的低功耗模式管理soc芯片的电路及方法 - Google Patents
基于时钟关断的低功耗模式管理soc芯片的电路及方法 Download PDFInfo
- Publication number
- CN102799260A CN102799260A CN2012102693848A CN201210269384A CN102799260A CN 102799260 A CN102799260 A CN 102799260A CN 2012102693848 A CN2012102693848 A CN 2012102693848A CN 201210269384 A CN201210269384 A CN 201210269384A CN 102799260 A CN102799260 A CN 102799260A
- Authority
- CN
- China
- Prior art keywords
- power consumption
- low
- cpu
- ddr
- soc chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Dram (AREA)
Abstract
本发明提供一种基于时钟关断的低功耗模式管理SOC芯片的电路及方法，通过CPU配置打开低功耗开关,再运行一使CPU进入睡眠状态的指令,使CPU进入低功耗模式；控制电路监控CPU输出的睡眠状态输出是否有效；在CPU输出的睡眠状态输出有效后,所述控制电路向DDR发出自刷新模式请求，然后开始监控DDR是否输出已进入自刷新模式反馈；当CPU接收到DDR已进入自刷新模式的反馈后，CPU控制时钟产生电路关闭所有输出时钟，至此整个SOC芯片系统进入低功耗模式。本发明低功耗模式进入和退出的整个过程不需要软件干预，硬件自动完成CPU低功耗和DDR低功耗的进入和退出，过程清晰,稳定性好。
Description
【技术领域】
本发明涉及SOC芯片系统，特别设计一种用于SOC芯片系统的基于时钟关断的低功耗模式管理SOC芯片的电路及方法。
【背景技术】
当前移动设备用户对移动设备的低功耗要求越来越高，而在数字电路中通过关断时钟可以大幅降低系统的功耗。但是在SOC芯片的系统中(SoC称为系统级芯片，亦可称为片上系统)，要实现大部分电路的时钟关断其实还需要一个较为复杂的过程：必须控制主存储器进入低功耗,控制外部设备进入低功耗以及控制CPU进入低功耗，因此需要开发一个专用电路来实现。
【发明内容】
本发明要解决的技术问题之一，在于提供一种基于时钟关断的低功耗模式管理SOC芯片的电路，其关断和唤醒过程不需要软件干预，硬件自动完成CPU低功耗和DDR低功耗的进入、退出。
本发明通过以下技术方案解决上述技术问题一：
一种基于时钟关断的低功耗模式管理SOC芯片的电路，包括：CPU、时钟产生电路、控制电路、DDR以及SOC芯片系统中的其他所有电路，所述控制电路分别连接所述CPU、时钟产生电路以及DDR，所述时钟产生电路分别连接所述CPU、DDR以及SOC芯片系统中的其他所有电路；
所述CPU，负责控制低功耗开关，当CPU配置打开低功耗开关,再运行一使CPU进入睡眠状态的指令，使CPU进入低功耗模式；
所述DDR，是SOC芯片系统中的主存储器；
所述时钟产生电路，负责将晶振时钟作为源时钟，以此产生整个系统各个电路所需要的所有时钟；
所述SOC芯片系统中的其他所有电路，通过所述时钟产生电路控制SOC芯片系统中的其他所有电路进入低功耗模式；
所述控制电路，负责在CPU打开低功耗开关后,执行低功耗模式进入和退出的整个过程，包括：在低功耗开关打开之后,控制电路开始监控CPU输出的睡眠状态输出是否有效，在CPU输出的睡眠状态输出有效后,所述控制电路向DDR发出自刷新模式请求，然后开始监控DDR是否输出已进入自刷新模式反馈；当CPU接收到DDR已进入自刷新模式的反馈后，CPU控制时钟产生电路关闭所有输出时钟，SOC芯片系统中的其他所有电路也进入低功耗模式，至此整个SOC芯片系统进入低功耗模式。
进一步地，所述时钟产生电路和控制电路均在晶振时钟下工作。
本发明要解决的技术问题之二，在于提供一种基于时钟关断的低功耗模式管理SOC芯片的方法。
本发明通过以下技术方案解决上述技术问题二：
一种基于时钟关断的低功耗模式管理SOC芯片的方法，包括SOC芯片系统进入低功耗模式步骤，具体为：
步骤1、CPU作为低功耗发起端，CPU配置打开低功耗开关,再运行一使CPU进入睡眠状态的指令,使CPU进入低功耗模式；
步骤2、在低功耗开关打开之后,控制电路开始监控CPU输出的睡眠状态输出是否有效；
步骤3、在CPU输出的睡眠状态输出有效后,所述控制电路向DDR发出自刷新模式请求，然后开始监控DDR是否输出已进入自刷新模式反馈；
步骤4、CPU接收到DDR已进入自刷新模式的反馈后，CPU控制时钟产生电路关闭所有输出时钟，至此整个SOC芯片系统进入低功耗模式。
进一步地，所述方法还包括当SOC芯片系统进入低功耗模式后SOC芯片系统退出低功耗模式的步骤，该步骤具体为：
步骤5、当唤醒源信号有效后,所述控制电路首先控制时钟产生电路打开所有输出时钟，然后将对DDR的自刷新模式请求信号撤销，并等待DDR退出自刷新模式的反馈;
步骤6、DDR退出自刷新模式后,所述控制电路将对CPU的唤醒请求信号置为有效状态,然后等待CPU输出的睡眠状态输出变为无效，至此系统恢复到正常工作状态。
进一步地，所述唤醒源是当SOC芯片系统处于低功耗模式下,用于唤醒SOC芯片系统的信号,该信号包括外部的中断信号或者IO的输入信号。
本发明具有如下优点：本发明通过CPU作为低功耗发起端，由控制电路控制时钟产生电路关断时钟输出，即关断SOC芯片系统其他电路的时钟，从而使SOC芯片系统内的所有电路进入低功耗模式，大幅降低SOC芯片系统功耗，且当唤醒源信号有效后,控制电路首先控制时钟产生电路打开所有输出时钟，当DDR退出自刷新模式后,控制电路将对CPU的唤醒请求信号置为有效状态，至此SOC芯片系统恢复到正常工作状态。低功耗模式进入和退出的整个过程不需要软件干预，硬件自动完成CPU低功耗和DDR低功耗的进入和退出，过程清晰,稳定性好。
【附图说明】
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明基于时钟关断的低功耗模式管理SOC芯片的电路的示意图。
图2为本发明基于时钟关断的低功耗模式管理SOC芯片的方法流程图。
【具体实施方式】
请参阅图1，图1中虚线箭头为时钟路径,实线箭头为数据通路。
一种基于时钟关断的低功耗模式管理SOC芯片的电路，包括：CPU、时钟产生电路、控制电路、DDR以及SOC芯片系统中的其他所有电路，所述控制电路分别连接所述CPU、时钟产生电路以及DDR，所述时钟产生电路分别连接所述CPU、DDR以及SOC芯片系统中的其他所有电路；
所述CPU，负责控制低功耗开关，当CPU配置打开低功耗开关,再运行一使CPU进入睡眠状态的指令，使CPU进入低功耗模式；
所述DDR，是SOC芯片系统中的主存储器；所述DDR即Double DataRate，中文名称为双倍速率同步动态随机存储器；
所述时钟产生电路，负责将晶振时钟作为源时钟，以此产生整个系统各个电路所需要的所有时钟；
所述SOC芯片系统中的其他所有电路，通过所述时钟产生电路控制SOC芯片系统中的其他所有电路进入低功耗模式；
所述控制电路，负责在CPU打开低功耗开关后,执行低功耗模式进入和退出的整个过程，包括：在低功耗开关打开之后,控制电路开始监控CPU输出的睡眠状态输出是否有效，在CPU输出的睡眠状态输出有效后,所述控制电路向DDR发出自刷新模式请求，然后开始监控DDR是否输出已进入自刷新模式反馈；当CPU接收到DDR已进入自刷新模式的反馈后，CPU控制时钟产生电路关闭所有输出时钟，SOC芯片系统中的其他所有电路也进入低功耗模式，至此整个SOC芯片系统进入低功耗模式。所述时钟产生电路和控制电路均在晶振时钟下工作。
技术方案二：
请参阅图2，一种基于时钟关断的低功耗模式管理SOC芯片的方法，包括SOC芯片系统进入低功耗模式步骤，具体为：
步骤1、CPU作为低功耗发起端，CPU配置打开低功耗开关,再运行一使CPU进入睡眠状态的指令,使CPU进入低功耗模式；所述使CPU进入睡眠状态的指令包括：ARM的低功耗指令:WFI或者WFE;国产CK系列CPU的低功耗指令:stop，wait，doze；
步骤2、在低功耗开关打开之后,控制电路开始监控CPU输出的睡眠状态输出是否有效；
步骤3、在CPU输出的睡眠状态输出有效后,所述控制电路向DDR发出自刷新模式请求，然后开始监控DDR是否输出已进入自刷新模式反馈；所述DDR即Double Data Rate，中文名称为双倍速率同步动态随机存储器；
步骤4、CPU接收到DDR已进入自刷新模式的反馈后，CPU控制时钟产生电路关闭所有输出时钟，至此整个SOC芯片系统进入低功耗模式。所述DDR的自刷新模式,是一种DDR器件的低功耗模式,在该模式下可以以最低的功耗和刷新率来维持DDR中的数据。
所述方法还包括当SOC芯片系统进入低功耗模式后SOC芯片系统退出低功耗模式的步骤，该步骤具体为：
步骤5、当唤醒源信号有效后,所述控制电路首先控制时钟产生电路打开所有输出时钟，然后将对DDR的自刷新模式请求信号撤销，并等待DDR退出自刷新模式的反馈；所述唤醒源是当SOC芯片系统处于低功耗模式下,用于唤醒SOC芯片系统的信号,该信号包括外部的中断信号或者IO的输入信号。
步骤6、DDR退出自刷新模式后,所述控制电路将对CPU的唤醒请求信号置为有效状态,然后等待CPU输出的睡眠状态输出变为无效，至此系统恢复到正常工作状态。
本发明通过CPU作为低功耗发起端，由控制电路控制时钟产生电路关断时钟输出，即关断SOC芯片系统其他电路的时钟，从而使SOC芯片系统内的所有电路进入低功耗模式，大幅降低SOC芯片系统功耗，且当唤醒源信号有效后,控制电路首先控制时钟产生电路打开所有输出时钟，当DDR退出自刷新模式后,控制电路将对CPU的唤醒请求信号置为有效状态，至此SOC芯片系统恢复到正常工作状态。低功耗模式进入和退出的整个过程不需要软件干预，硬件自动完成CPU低功耗和DDR低功耗的进入和退出，过程清晰,稳定性好。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (5)
1.一种基于时钟关断的低功耗模式管理SOC芯片的电路，其特征在于：包括：CPU、时钟产生电路、控制电路、DDR以及SOC芯片系统中的其他所有电路，所述控制电路分别连接所述CPU、时钟产生电路以及DDR，所述时钟产生电路分别连接所述CPU、DDR以及SOC芯片系统中的其他所有电路；
所述CPU，负责控制低功耗开关，当CPU配置打开低功耗开关,再运行一使CPU进入睡眠状态的指令，使CPU进入低功耗模式；
所述DDR，是SOC芯片系统中的主存储器；
所述时钟产生电路，负责将晶振时钟作为源时钟，以此产生整个系统各个电路所需要的所有时钟；
所述SOC芯片系统中的其他所有电路，通过所述时钟产生电路控制SOC芯片系统中的其他所有电路进入低功耗模式；
所述控制电路，负责在CPU打开低功耗开关后,执行低功耗模式进入和退出的整个过程，包括：在低功耗开关打开之后,控制电路开始监控CPU输出的睡眠状态输出是否有效，在CPU输出的睡眠状态输出有效后,所述控制电路向DDR发出自刷新模式请求，然后开始监控DDR是否输出已进入自刷新模式反馈；当CPU接收到DDR已进入自刷新模式的反馈后，CPU控制时钟产生电路关闭所有输出时钟，SOC芯片系统中的其他所有电路也进入低功耗模式，至此整个SOC芯片系统进入低功耗模式。
2.根据权利要求1所述的一种基于时钟关断的低功耗模式管理SOC芯片的电路，其特征在于：所述时钟产生电路和控制电路均在晶振时钟下工作。
3.一种基于时钟关断的低功耗模式管理SOC芯片的方法，其特征在于：包括SOC芯片系统进入低功耗模式步骤，具体为：
步骤1、CPU作为低功耗发起端，CPU配置打开低功耗开关,再运行一使CPU进入睡眠状态的指令,使CPU进入低功耗模式；
步骤2、在低功耗开关打开之后,控制电路开始监控CPU输出的睡眠状态输出是否有效；
步骤3、在CPU输出的睡眠状态输出有效后,所述控制电路向DDR发出自刷新模式请求，然后开始监控DDR是否输出已进入自刷新模式反馈；
步骤4、CPU接收到DDR已进入自刷新模式的反馈后，CPU控制时钟产生电路关闭所有输出时钟，至此整个SOC芯片系统进入低功耗模式。
4.根据权利要求3所述的基于时钟关断的低功耗模式管理SOC芯片的方法，其特征在于：所述方法还包括当SOC芯片系统进入低功耗模式后SOC芯片系统退出低功耗模式的步骤，该步骤具体为：
步骤5、当唤醒源信号有效后,所述控制电路首先控制时钟产生电路打开所有输出时钟，然后将对DDR的自刷新模式请求信号撤销，并等待DDR退出自刷新模式的反馈；
步骤6、DDR退出自刷新模式后,所述控制电路将对CPU的唤醒请求信号置为有效状态,然后等待CPU输出的睡眠状态输出变为无效，至此系统恢复到正常工作状态。
5.根据权利要求4所述的基于时钟关断的低功耗模式管理SOC芯片的方法，其特征在于：所述唤醒源是当SOC芯片系统处于低功耗模式下,用于唤醒SOC芯片系统的信号,该信号包括外部的中断信号或者IO的输入信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012102693848A CN102799260A (zh) | 2012-07-31 | 2012-07-31 | 基于时钟关断的低功耗模式管理soc芯片的电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012102693848A CN102799260A (zh) | 2012-07-31 | 2012-07-31 | 基于时钟关断的低功耗模式管理soc芯片的电路及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102799260A true CN102799260A (zh) | 2012-11-28 |
Family
ID=47198385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012102693848A Pending CN102799260A (zh) | 2012-07-31 | 2012-07-31 | 基于时钟关断的低功耗模式管理soc芯片的电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102799260A (zh) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104950775A (zh) * | 2015-06-29 | 2015-09-30 | 小米科技有限责任公司 | 唤醒主mcu微控制单元的电路、方法及装置 |
| CN105071891A (zh) * | 2015-08-28 | 2015-11-18 | Tcl移动通信科技（宁波）有限公司 | 一种蓝牙时钟控制系统及控制方法 |
| CN105549499A (zh) * | 2016-03-03 | 2016-05-04 | 深圳市博巨兴实业发展有限公司 | 一种面向键控类应用的低功耗mcu-soc系统 |
| CN105843363A (zh) * | 2016-03-24 | 2016-08-10 | 福州瑞芯微电子股份有限公司 | 一种芯片低功耗优化方法和装置 |
| CN106814840A (zh) * | 2015-12-02 | 2017-06-09 | 飞思卡尔半导体公司 | 用于处理器的低电力状态保持模式 |
| CN107066250A (zh) * | 2017-01-05 | 2017-08-18 | 珠海格力电器股份有限公司 | 功耗控制电路、电器设备及功耗控制方法 |
| CN110018791A (zh) * | 2019-03-28 | 2019-07-16 | 深圳忆联信息系统有限公司 | 基于ssd soc的功耗管理控制方法和系统 |
| CN110431512A (zh) * | 2017-03-14 | 2019-11-08 | 高通股份有限公司 | 从用于片上系统的超低功率模式的快速能量高效重启 |
| CN111061358A (zh) * | 2018-10-15 | 2020-04-24 | 珠海格力电器股份有限公司 | 一种无时钟芯片唤醒电路、唤醒方法、芯片 |
| CN111176408A (zh) * | 2019-12-06 | 2020-05-19 | 福州瑞芯微电子股份有限公司 | 一种SoC的低功耗处理方法和装置 |
| CN112331146A (zh) * | 2020-11-18 | 2021-02-05 | 云谷（固安）科技有限公司 | 显示面板的驱动芯片及控制方法、显示面板 |
| CN113467597A (zh) * | 2021-06-22 | 2021-10-01 | 珠海全志科技股份有限公司 | Cpu低功耗待机的方法及介质 |
| CN113489507A (zh) * | 2021-07-06 | 2021-10-08 | 深圳市商汤科技有限公司 | 无线通信模组、无线通信模组的控制方法、以及板卡 |
| CN114020136A (zh) * | 2021-09-24 | 2022-02-08 | 荣耀终端有限公司 | 电子设备的运行方法和电子设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1877494A (zh) * | 2006-07-19 | 2006-12-13 | 北京天碁科技有限公司 | 片上系统芯片及其功耗控制方法 |
| CN101517510A (zh) * | 2006-09-29 | 2009-08-26 | 英特尔公司 | 使计算平台转换到低功率系统状态 |
| CN101859172A (zh) * | 2009-04-07 | 2010-10-13 | 上海摩波彼克半导体有限公司 | 集成电路SoC芯片实现功耗降低的电路结构及其方法 |
| CN101916138A (zh) * | 2010-08-06 | 2010-12-15 | 北京中星微电子有限公司 | 中央处理器工作状态和睡眠状态切换的方法和装置 |
| CN102541247A (zh) * | 2012-02-02 | 2012-07-04 | 钜泉光电科技(上海)股份有限公司 | 片上系统及其休眠和唤醒方法 |
-
2012
- 2012-07-31 CN CN2012102693848A patent/CN102799260A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1877494A (zh) * | 2006-07-19 | 2006-12-13 | 北京天碁科技有限公司 | 片上系统芯片及其功耗控制方法 |
| CN101517510A (zh) * | 2006-09-29 | 2009-08-26 | 英特尔公司 | 使计算平台转换到低功率系统状态 |
| CN101859172A (zh) * | 2009-04-07 | 2010-10-13 | 上海摩波彼克半导体有限公司 | 集成电路SoC芯片实现功耗降低的电路结构及其方法 |
| CN101916138A (zh) * | 2010-08-06 | 2010-12-15 | 北京中星微电子有限公司 | 中央处理器工作状态和睡眠状态切换的方法和装置 |
| CN102541247A (zh) * | 2012-02-02 | 2012-07-04 | 钜泉光电科技(上海)股份有限公司 | 片上系统及其休眠和唤醒方法 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104950775A (zh) * | 2015-06-29 | 2015-09-30 | 小米科技有限责任公司 | 唤醒主mcu微控制单元的电路、方法及装置 |
| CN105071891A (zh) * | 2015-08-28 | 2015-11-18 | Tcl移动通信科技（宁波）有限公司 | 一种蓝牙时钟控制系统及控制方法 |
| CN106814840A (zh) * | 2015-12-02 | 2017-06-09 | 飞思卡尔半导体公司 | 用于处理器的低电力状态保持模式 |
| CN105549499A (zh) * | 2016-03-03 | 2016-05-04 | 深圳市博巨兴实业发展有限公司 | 一种面向键控类应用的低功耗mcu-soc系统 |
| CN105843363A (zh) * | 2016-03-24 | 2016-08-10 | 福州瑞芯微电子股份有限公司 | 一种芯片低功耗优化方法和装置 |
| CN105843363B (zh) * | 2016-03-24 | 2018-05-25 | 福州瑞芯微电子股份有限公司 | 一种芯片低功耗优化方法和装置 |
| CN107066250A (zh) * | 2017-01-05 | 2017-08-18 | 珠海格力电器股份有限公司 | 功耗控制电路、电器设备及功耗控制方法 |
| CN110431512A (zh) * | 2017-03-14 | 2019-11-08 | 高通股份有限公司 | 从用于片上系统的超低功率模式的快速能量高效重启 |
| CN110431512B (zh) * | 2017-03-14 | 2023-06-09 | 高通股份有限公司 | 从用于片上系统的超低功率模式的快速能量高效重启 |
| CN111061358A (zh) * | 2018-10-15 | 2020-04-24 | 珠海格力电器股份有限公司 | 一种无时钟芯片唤醒电路、唤醒方法、芯片 |
| CN111061358B (zh) * | 2018-10-15 | 2021-05-25 | 珠海格力电器股份有限公司 | 一种无时钟芯片唤醒电路、唤醒方法、芯片 |
| CN110018791A (zh) * | 2019-03-28 | 2019-07-16 | 深圳忆联信息系统有限公司 | 基于ssd soc的功耗管理控制方法和系统 |
| CN111176408A (zh) * | 2019-12-06 | 2020-05-19 | 福州瑞芯微电子股份有限公司 | 一种SoC的低功耗处理方法和装置 |
| CN111176408B (zh) * | 2019-12-06 | 2021-07-16 | 瑞芯微电子股份有限公司 | 一种SoC的低功耗处理方法和装置 |
| CN112331146A (zh) * | 2020-11-18 | 2021-02-05 | 云谷（固安）科技有限公司 | 显示面板的驱动芯片及控制方法、显示面板 |
| CN113467597A (zh) * | 2021-06-22 | 2021-10-01 | 珠海全志科技股份有限公司 | Cpu低功耗待机的方法及介质 |
| CN113489507A (zh) * | 2021-07-06 | 2021-10-08 | 深圳市商汤科技有限公司 | 无线通信模组、无线通信模组的控制方法、以及板卡 |
| CN114020136A (zh) * | 2021-09-24 | 2022-02-08 | 荣耀终端有限公司 | 电子设备的运行方法和电子设备 |
| CN114020136B (zh) * | 2021-09-24 | 2022-11-29 | 荣耀终端有限公司 | 电子设备的运行方法和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102799260A (zh) | 基于时钟关断的低功耗模式管理soc芯片的电路及方法 | |
| CN107003707B (zh) | 具有用于逻辑和存储器的独立功率域和拆分式电源轨的集成系统 | |
| TWI527051B (zh) | 記憶體控制器之調校、電力閘控與動態頻率改變 | |
| CN106020721B (zh) | 存储器装置及其节能控制方法 | |
| EP2291719A1 (en) | Integrated circuit with secondary-memory controller for providing a sleep state for reduced power consumption and method therefor | |
| CN103324268A (zh) | 用于无线传感器网络核心芯片的低功耗设计方法 | |
| CN101581962B (zh) | 一种降低cpu功耗的方法和一种cpu | |
| CN100442204C (zh) | 片上系统芯片及其功耗控制方法 | |
| WO2016058386A1 (zh) | 一种功耗管理方法、装置及计算机存储介质 | |
| CN104977979A (zh) | 时钟源切换方法和系统 | |
| CN102929381B (zh) | 电子系统及其电源管理方法 | |
| US9780644B1 (en) | Methods and apparatus for always on domain finite state machine shutdown using a clock source from a power managed domain | |
| CN115114801A (zh) | 一种工业用微控制器超低功耗优化设计方法 | |
| CN101853067B (zh) | 减少装置功率消耗的方法及具有嵌入式存储器模块的装置 | |
| CN106020417A (zh) | 内存装置及其节能控制方法 | |
| TW201502761A (zh) | 電腦及其喚醒方法 | |
| CN106774808A (zh) | 一种异构多核芯片的多级低功耗管理单元及其方法 | |
| CN104750223B (zh) | 一种降低多核终端内存访问功耗的方法和系统 | |
| CN101581963A (zh) | 一种降低cpu功耗的方法和一种cpu | |
| CN106063304A (zh) | 用于基于消息的细粒度片上系统功率门控的系统和方法 | |
| CN104298147A (zh) | 一种电源管理装置及方法 | |
| CN111065986B (zh) | 片上系统在低功率模式时进入或退出保持等级电压的机制 | |
| CN115696530A (zh) | 一种低功耗蓝牙芯片及控制方法 | |
| CN105280220A (zh) | 改善dram存储器自刷新退出的dll锁定过程电路和锁定方法 | |
| CN107248853A (zh) | 新型小面积时钟独立srpg电路系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121128 |