[go: up one dir, main page]

CN102347226A - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN102347226A
CN102347226A CN2010102405517A CN201010240551A CN102347226A CN 102347226 A CN102347226 A CN 102347226A CN 2010102405517 A CN2010102405517 A CN 2010102405517A CN 201010240551 A CN201010240551 A CN 201010240551A CN 102347226 A CN102347226 A CN 102347226A
Authority
CN
China
Prior art keywords
dielectric layer
semiconductor device
gate
medium layer
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102405517A
Other languages
English (en)
Inventor
尹海洲
骆志炯
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2010102405517A priority Critical patent/CN102347226A/zh
Priority to CN2011900000656U priority patent/CN202651070U/zh
Priority to PCT/CN2011/071347 priority patent/WO2012013035A1/zh
Priority to US13/063,907 priority patent/US20130119484A1/en
Publication of CN102347226A publication Critical patent/CN102347226A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明提供一种半导体器件的制造方法，其特征在于，包括：提供半导体衬底，其上依次形成有高k介质层和图形化的栅极；将所述半导体衬底上未被所述栅极覆盖的高k介质层氮化；在所述栅极周围形成侧墙。相应地，本发明还提供一种半导体器件。本发明将半导体衬底上未被其上的栅极或者侧墙覆盖的高k介质层氮化，在所述高k介质层表面形成氧扩散阻挡层，抑制了氧从水平方向扩散进入栅极下方的高k介质层中，使其不受扩散进入的氧的侵蚀，优化了半导体器件的工作性能。

Description

一种半导体器件及其制造方法
技术领域
本发明涉及半导体制造技术领域，具体来说，涉及一种抑制氧沿水平方向扩散进入高介电常数(高k)栅介质层的半导体器件及其制造方法。
背景技术
随着半导体器件尺寸的持续等比例缩小，特别是当半导体制造工艺进入90nm技术节点以下，栅氧层的厚度变得越来越薄。而当栅氧层的厚度小于10nm以后，过薄的栅氧层所导致的栅极漏电流的增大会对半导体器件的性能产生越来越坏的影响。
为了在半导体器件尺寸等比例缩小的趋势下，增加半导体器件栅氧层的厚度，抑制栅极漏电流的产生，越来越多的高k材料(例如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO等)开始用作半导体器件的栅介质层。然而，在半导体器件的制造过程中，工艺腔室中无处不在的氧会扩散进入高k栅介质层界面，这会导致所述高k栅介质层再生长(regrowth)，并且会导致高k栅介质层界面氧化层的厚度变化，而这些都会造成器件的整体几何形状和一致性变差，进而降低半导体器件的电学性能。
为此，现有技术中包括两种途径来减少氧在半导体器件的高k栅介质层中的扩散。对于氧沿垂直方向扩散进入高k栅介质层的情形，公开号为US2009/0108366A1的美国专利申请中公开了一种利用位于高k/金属栅堆栈26、38上部的非晶硅层24、36来基本抑制氧沿着垂直于栅极的方向扩散进入高k栅介质层20、32的方法(如图1所示)。上述方法只能抑制从垂直方向扩散进入所述高k栅介质层的氧，但是没有抑制从水平方向扩散进入所述高k栅介质层的氧。对于氧沿水平方向扩散进入高k栅介质层的情形，公开号为US2009/0079014A1的美国专利申请中公开了一种利用覆盖半导体器件有源区域并包围整个栅极的高k衬垫层106来抑制氧沿着水平方向扩散进入高k栅介质层102的方法(如图2所示)。然而，上述方法能够抑制氧水平扩散进入高k栅介质层的效果有限，不能完全满足实际的半导体器件制造工艺的要求，因为所述高k衬垫层106其本身也只是一种普通的高k材料。
另外，公开号为CN1875463A的中国发明专利申请中公开了一种于晶体管工艺中整合高k栅极电介质的方法，其对整个晶体管栅极堆叠进行了氮化。通过将氮元素引入所述栅极堆叠的高k电介质片段的侧面，在所述高k电介质片段的侧面形成阻挡层，避免后续的工艺步骤中氧从水平方向扩散进入所述高k电介质片段。然而，上述方法直接将氮元素引入栅极下方的作为栅介质层的高k电介质片段的侧面，这会降低晶体管沟道区域内的载流子迁移率，进而对整个晶体管的工作性能造成不利的影响。
发明内容
本发明要解决的问题是提供一种抑制氧沿水平方向扩散进入高k栅介质层的半导体器件及其制造方法，避免高k栅介质层的再生长或者其界面氧化层的厚度增加，从而提高半导体器件的工作性能。
为解决上述问题，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，其上依次形成有高k介质层和图形化的栅极；将所述半导体衬底上未被所述栅极覆盖的高k介质层氮化；在所述栅极周围形成侧墙。其中，形成侧墙的步骤与对高k介质层进行氮化的步骤的先后次序可以互换。
可选地，所述半导体器件中氮化的高k介质层中的氮元素含量为氮原子百分比大于10％。
可选地，被所述栅极覆盖的高k介质层外围被氮化的水平深度不超过3nm。
本发明还提供一种半导体器件的制造方法，包括：提供半导体衬底，其上依次形成有高k介质层和图形化的栅极；在所述栅极周围形成侧墙；将所述半导体衬底上未被所述栅极和侧墙覆盖的高k介质层氮化。
可选地，所述半导体器件中氮化的高k介质层中的氮元素含量比未经氮化的高k介质层中的氮原子百分比大于10％。
本发明还提供一种半导体器件，包括：半导体衬底，其上依次形成有高k介质层和图形化的栅极；侧墙，其形成于所述栅极周围；氮化的高k介质层，其位于所述半导体衬底上且未被所述栅极覆盖的区域，其中所述氮化的高k介质层还存在于所述半导体衬底与所述侧墙之间。。
可选地，所述半导体器件中氮化的高k介质层中的氮元素含量为氮原子百分比大于10％。
与现有技术相比，本发明具有以下优点：通过将半导体衬底上未被其上的栅极或者侧墙覆盖的高k介质层氮化，使得氮进入上述区域的高k介质层并在其表面形成氧扩散阻挡层，抑制了后续的制造工艺步骤中氧从水平方向扩散进入栅极下方的作为栅介质层的高k介质层中，使得所述作为栅介质层的高k介质层不受从外界扩散进入的氧的侵蚀，避免了高k栅介质层的再生长。另外，由于不直接对半导体器件的栅介质层进行氮化，故而所述氮化过程不会导致晶体管沟道区域内的载流子迁移率的降低，优化了半导体器件的工作性能。
结合附图阅读本发明实施方式的详细描述后，本发明的其他特点和优点将变得更加清楚
附图说明
图1为现有技术中抑制氧沿着垂直于栅极的方向扩散进入高k栅介质层的半导体器件结构示意图；
图2为现有技术中抑制氧沿着水平方向扩散进入高k栅介质层的半导体器件结构示意图；
图3为本发明的第一实施例的制造抑制氧水平扩散的半导体器件的方法流程示意图；
图4为本发明的第二实施例的制造抑制氧水平扩散的半导体器件的方法流程示意图；
图5至图8为本发明第一实施例按照图3所示流程制造抑制氧水平扩散的半导体器件的各个阶段的剖面结构示意图；
图9至图10为本发明第二实施例按照图4所示流程制造抑制氧水平扩散的半导体器件的各个阶段的剖面结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
图3为本发明第一实施例的制造抑制氧水平扩散的半导体器件的方法流程示意图。图5至图8为本发明第一实施例按照图3所示流程制造抑制氧水平扩散的半导体器件的各个阶段的剖面结构示意图。下面结合图3、5-8描述本发明的第一实施例。
如图3、5-8所示，本发明第一实施例的半导体器件制造方法包括：
步骤S201，提供半导体衬底301，其上依次形成有高k介质层305和图形化的栅极堆叠303。图5示出在形成图形化的栅极堆叠303之前的半导体器件的剖面结构。该结构包括半导体衬底301以及其上依次形成的高k介质层305、金属层304和电极层302。半导体衬底301通常为硅衬底。高k介质层305可以为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO或其组合。应当注意，上述以及本申请中其它部分所提及的高k介质材料只是特定的示例，其也可使用其它的高k介质材料，本发明并非限于使用在此所提到的高k电介质。在本实施例的一个变形中，高k介质层305的厚度范围在0.7nm至3nm之间。金属层304用于功函数控制，其构成材料例如可以是TiN、TiAlN、TaN、TaAlN、TaC或其组合，其厚度例如为6-20nm。电极层302的材料例如为硅、金属或金属硅化物等。
图6示出对电极层302和金属层304进行刻蚀形成图形化的栅极堆叠303之后的半导体器件的剖面结构。如图所示，依次刻蚀电极层302和金属层304至高k介质层305停止，所述电极层302和金属层304的剩余部分形成图形化的栅极堆叠303。
接着，执行步骤S202，将所述半导体衬底上暴露的高k介质层氮化。如图7所示，将所述半导体衬底301上未被所述栅极堆叠303覆盖的高k介质层305氮化，形成氮化的高k介质层306。所述氮化的过程可以采用本领域技术人员公知的现有技术，比如采用含氮等离子体对高k介质层305的暴露表面进行氮化。由于氮化的高k介质层306围绕在栅极堆叠303覆盖的未氮化的高k介质层305周围形成阻挡层，能够有效地避免在后续的工艺步骤中产生有害的氧水平扩散。
在本实施例中，氮化的高k介质层306中的氮元素含量为氮原子百分比大于10％，即，在氮化后的高k介质层306中氮原子的数目占总原子数的10％以上。一般来说，高k介质层的氮化程度越高对氧水平扩散的阻挡能力越强。由于暴露的高k介质层不处于沟道区中，因此对该暴露的高k介质层进行强氮化处理不会降低沟道区域内的载流子迁移率。
在本实施例的氮化过程中，所述氮化的高k介质层306在靠近栅极堆叠303的周围部分308可能会延伸至所述栅极堆叠303的下方，但是由于是对高k介质层305的暴露表面进行氮化，而被栅极堆叠303覆盖的高k介质层305的周围部分308的侧面并没有暴露而被直接氮化，因此该周围308处被氮化部分向栅极区水平延伸的深度一般不超过3nm，不会导致晶体管沟道区域内的载流子迁移率的降低，对半导体器件的整体工作性能不会产生明显的影响。而且被氮化部分向栅极区的局部延伸也可以有效地避免氧从栅极堆叠303和高k介质层305之间的交界处向内部的非氮化的高k介质层305扩散。
接着，执行步骤S203，在所述栅极周围形成侧墙。如图8所示，在所述栅极堆叠303周围形成侧墙307，以便进行后续的半导体制造工艺。侧墙307的材料可以为SiO2、Si3N4、SiON或其组合，优选为氮化硅材料，其厚度例如在7-40nm的范围内。
至此，所述侧墙307与所述氮化的高k介质层306的结合区域即成为抑制氧沿着水平方向扩散进入栅极堆叠303下方的作为栅介质层的高k介质层的关键区域。
图4为本发明的第二实施例的制造抑制氧水平扩散的半导体器件的方法流程示意图。图9至图10为本发明的第二实施例的制造抑制氧水平扩散的半导体器件的剖面结构示意图。下面结合图4、9和10描述本发明的第二实施例。
如图4、9和10所示，本发明第二实施例的半导体器件制造方法包括：
与第一实施例相同，首先执行步骤S301，提供半导体衬底301，其上依次形成有高k介质层305和图形化的栅极堆叠303。该步骤S301完成后所获得的结构如图6中所示。具体实现方式参见上述第一实施例的步骤S201，相同的部分不再重述。
接着，执行步骤S302，在所述栅极堆叠303周围形成侧墙307。侧墙307的材料可以为SiO2、Si3N4、SiON或其组合，其厚度例如在10-100nm的范围内，如图9所示。
然后，执行步骤S303，将所述半导体衬底上未被所述栅极堆叠303和侧墙307覆盖的高k介质层氮化，如图10所示。所述氮化的过程可以采用本领域技术人员公知的现有技术，比如采用含氮等离子体对高k介质层305的暴露表面进行氮化。
在本实施例中，氮化的高k介质层306中的氮元素含量的氮原子百分比大于10％，即，在氮化后的高k介质层306中氮原子的数目占总原子数的10％以上。
如图10所示，在本实施例的氮化过程中，所述氮化的高k介质层306在靠近侧墙307的周围部分308可能会延伸至所述侧墙307的下方，但是由于是对高k介质层305的暴露表面进行氮化，而被侧墙307覆盖的高k介质层305的周围部分308的侧面并没有暴露而被直接氮化，因此该周围308处被氮化部分向侧墙307下方水平延伸的深度一般不超过3nm，不会到达栅极堆叠303的下方的高k栅介质层，因此不会导致晶体管沟道区域内的载流子迁移率的降低。而且被氮化部分向侧墙307下方的延伸也可以有效地避免氧从侧墙307和高k介质层305之间的交界处向内部的非氮化的高k介质层305扩散。不会造成高k介质层305的再生长。
至此，所述侧墙307与所述氮化的高k介质层306的结合区域即成为抑制氧沿着水平方向扩散进入栅极下方的作为栅介质层的高k介质层的关键区域。
本发明第二实施例与第一实施例的区别主要在于形成侧墙307的步骤与氮化步骤的先后次序互换，这两个实施例都可以实现本发明的目的，防止氧水平扩散到栅极堆叠303下方的高k介质层305。
本发明通过将半导体衬底上未被其上的栅极或者侧墙覆盖的高k介质层氮化，使得氮进入上述区域的高k介质层并在其表面形成氧扩散阻挡层，抑制了后续的制造工艺步骤中氧从水平方向扩散进入栅极下方的作为栅介质层的高k介质层中，使得所述作为栅介质层的高k介质层不受从外界扩散进入的氧的侵蚀，避免了高k栅介质层的再生长。另外，由于不直接对半导体器件的栅介质层进行氮化，因此氮化区域不会深入到高k栅介质层中，故而所述氮化过程不会导致晶体管沟道区域内的载流子迁移率的降低，优化了半导体器件的工作性能。
在根据第一实施例或第二实施例完成侧墙307形成步骤和氮化步骤之后继续执行常规的半导体制造工艺，例如进行离子注入以形成延伸区和/或晕圈(halo)区；在栅极周围形成第二侧墙(厚度例如为7-40nm)，以防止在最终的半导体器件中，源极/漏极和/或源极/漏极区域的硅化物与沟道之间发生短路；和/或进行离子注入以形成源极/漏极。
而且，在本发明的半导体器件的制造方法中，由于高k介质层305和/或306没有被刻蚀掉，因此，在形成图形化的栅极堆叠303时，以及在例如通过各向异性刻蚀来形成侧墙307时，高k介质层可以用作刻蚀阻挡层，从而减少了掩膜数量，并且简化了工艺。
本发明虽然以优选实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (11)

1.一种半导体器件的制造方法，其特征在于，包括：
提供半导体衬底，其上依次形成有高k介质层和图形化的栅极；
将所述半导体衬底上未被所述栅极覆盖的高k介质层氮化；
在所述栅极周围形成侧墙。
2.根据权利要求1所述的制造方法，其特征在于，在所述半导体器件中，氮化的高k介质层中的氮元素含量为氮原子百分比大于10％。
3.根据权利要求1或2所述的制造方法，其特征在于，其中被所述栅极覆盖的高k介质层外围被氮化的水平深度不超过3nm。
4.一种半导体器件的制造方法，其特征在于，包括：
提供半导体衬底，其上依次形成有高k介质层和图形化的栅极；
在所述栅极周围形成侧墙；
将所述半导体衬底上未被所述栅极和侧墙覆盖的高k介质层氮化。
5.根据权利要求4所述的制造方法，其特征在于，所述半导体器件中氮化的高k介质层中的氮元素含量为氮原子百分比大于10％。
6.根据权利要求4或5所述的制造方法，其特征在于，其中被所述侧墙覆盖的高k介质层外围被氮化的水平深度不超过3nm。
7.一种半导体器件，包括：
半导体衬底，其上依次形成有高k介质层和图形化的栅极；
侧墙，其形成于所述栅极周围，其中，
所述高k介质层具有被氮化的部分，其位于所述半导体衬底上未被所述栅极覆盖的区域。
8.根据权利要求7所述的半导体器件，其特征在于，其中所述氮化的高k介质层还存在于所述半导体衬底与所述侧墙之间。
9.根据权利要求7或8所述的半导体器件，其特征在于，其中所述高k介质层的未氮化部分存在于所述半导体衬底与所述栅极之间。
10.根据权利要求7所述的半导体器件，其特征在于，所述半导体器件中氮化的高k介质层中的氮元素含量为氮原子百分比大于10％。
11.根据权利要求7或8所述的半导体器件，其特征在于，其中被所述栅极覆盖的高k介质层外围被氮化的水平深度不超过3nm。
CN2010102405517A 2010-07-30 2010-07-30 一种半导体器件及其制造方法 Pending CN102347226A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2010102405517A CN102347226A (zh) 2010-07-30 2010-07-30 一种半导体器件及其制造方法
CN2011900000656U CN202651070U (zh) 2010-07-30 2011-02-27 一种半导体器件
PCT/CN2011/071347 WO2012013035A1 (zh) 2010-07-30 2011-02-27 一种半导体器件及其制造方法
US13/063,907 US20130119484A1 (en) 2010-07-30 2011-02-27 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102405517A CN102347226A (zh) 2010-07-30 2010-07-30 一种半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN102347226A true CN102347226A (zh) 2012-02-08

Family

ID=45529389

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2010102405517A Pending CN102347226A (zh) 2010-07-30 2010-07-30 一种半导体器件及其制造方法
CN2011900000656U Expired - Lifetime CN202651070U (zh) 2010-07-30 2011-02-27 一种半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2011900000656U Expired - Lifetime CN202651070U (zh) 2010-07-30 2011-02-27 一种半导体器件

Country Status (3)

Country Link
US (1) US20130119484A1 (zh)
CN (2) CN102347226A (zh)
WO (1) WO2012013035A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087893A (zh) * 2017-06-13 2018-12-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN118900558A (zh) * 2023-04-27 2024-11-05 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030168705A1 (en) * 2002-03-07 2003-09-11 Fujitsu Limited Semiconductor device and method for fabricating the same
US6924536B2 (en) * 2002-02-26 2005-08-02 Kabushiki Kaisha Toshiba Semiconductor device and its manufacturing method
WO2006029956A1 (de) * 2004-09-15 2006-03-23 Infineon Technologies Ag Halbleiterbauelement sowie zugehöriges herstellungsverfahren
CN1875463A (zh) * 2003-11-08 2006-12-06 先进微装置公司 于晶体管工艺中整合高k栅极电介质的方法
CN1934685A (zh) * 2004-05-21 2007-03-21 应用材料股份有限公司 高介电常数介电材料的稳定化方法
CN101192528A (zh) * 2006-11-29 2008-06-04 联华电子股份有限公司 栅极制作方法
US7507632B2 (en) * 2006-02-06 2009-03-24 Renesas Technology Corp. Semiconductor device and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080272438A1 (en) * 2007-05-02 2008-11-06 Doris Bruce B CMOS Circuits with High-K Gate Dielectric

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924536B2 (en) * 2002-02-26 2005-08-02 Kabushiki Kaisha Toshiba Semiconductor device and its manufacturing method
US20030168705A1 (en) * 2002-03-07 2003-09-11 Fujitsu Limited Semiconductor device and method for fabricating the same
CN1875463A (zh) * 2003-11-08 2006-12-06 先进微装置公司 于晶体管工艺中整合高k栅极电介质的方法
CN1934685A (zh) * 2004-05-21 2007-03-21 应用材料股份有限公司 高介电常数介电材料的稳定化方法
WO2006029956A1 (de) * 2004-09-15 2006-03-23 Infineon Technologies Ag Halbleiterbauelement sowie zugehöriges herstellungsverfahren
US7507632B2 (en) * 2006-02-06 2009-03-24 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
CN101192528A (zh) * 2006-11-29 2008-06-04 联华电子股份有限公司 栅极制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087893A (zh) * 2017-06-13 2018-12-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN109087893B (zh) * 2017-06-13 2021-06-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN118900558A (zh) * 2023-04-27 2024-11-05 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Also Published As

Publication number Publication date
US20130119484A1 (en) 2013-05-16
WO2012013035A1 (zh) 2012-02-02
CN202651070U (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
US6921691B1 (en) Transistor with dopant-bearing metal in source and drain
TWI429025B (zh) 製造半導體元件的方法與半導體元件
EP1711959B1 (en) Transistor with doped gate dielectric and method of manufacturing the same
JP2008300779A (ja) 半導体装置及びその製造方法
KR20140015875A (ko) 실리콘함유막과 금속함유막이 적층된 반도체 구조물 및 그의 제조 방법
CN113327978B (zh) 半导体结构及其形成方法
US8921171B2 (en) Method for forming gate structure, method for forming semiconductor device, and semiconductor device
GB2489067A (en) Transistor and manufacturing method thereof
WO2011021316A1 (ja) 半導体装置及びその製造方法
WO2011036841A1 (ja) 半導体装置及びその製造方法
CN109309088B (zh) 半导体结构及其形成方法
CN104217935A (zh) 晶体管的形成方法
CN102820228A (zh) 半导体器件的制备方法
CN103545190A (zh) 栅极结构的形成方法、半导体器件的形成方法以及半导体器件
CN101364540B (zh) 半导体装置的制造方法
CN104681420B (zh) 半导体器件的形成方法
CN104253047B (zh) 晶体管的形成方法
CN104681490A (zh) Cmos晶体管的形成方法
CN202651070U (zh) 一种半导体器件
CN104299994B (zh) 晶体管及晶体管的形成方法
JP2005327902A (ja) 半導体装置およびその製造方法
CN104465378B (zh) 半导体器件的制作方法
CN106328529A (zh) Mos晶体管及其形成方法
CN107492522A (zh) Cmos器件、pmos器件及nmos器件的形成方法
CN115939192B (zh) 一种具有高k金属栅结构的半导体器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120208