CN102303842A - 与半导体工艺兼容的盖板预封装方法 - Google Patents

Abstract

本发明提供一种与半导体工艺兼容的盖板预封装方法，包括步骤：提供器件基底，其上划分有需要密封的第一区域和需要暴露于外测环境的第二区域；提供预封装盖板，在其正面和背面分别形成阻挡层；刻蚀背面的阻挡层，形成多个背面窗口，与器件基底上的第一、第二区域相对应；从多个背面窗口中刻蚀预封装盖板，形成多个背面空腔；刻蚀正面的阻挡层，形成多个正面窗口，与器件基底上的第二区域相对应；从多个正面窗口中刻蚀预封装盖板，形成多个正面空腔，正面与背面空腔底部之间仅间隔有薄层；去除预封装盖板上的阻挡层；将预封装盖板与器件基底键合；刻穿薄层，将器件基底上的第二区域暴露于外测环境。本发明能够同时满足同一芯片上不同的封装要求。

Description

与半导体工艺兼容的盖板预封装方法

技术领域

本发明涉及半导体加工技术领域，具体来说，本发明涉及一种与半导体工艺兼容的盖板预封装方法。

背景技术

在微机电系统(MEMS)应用领域，越来越多的传感器和执行器被集成在同一芯片上以提高性能。这些器件有些需要与外界环境相隔离来实现密闭保护，有些需要与外测环境直接接触来获得探测信号。目前常用的封装方式形式比较单一，或将器件密封或暴露在外，不能同时兼顾这两种不同的封装要求。

因此，需要开发一种新型的盖板预封装方法，以适应同一芯片上不同的封装要求。

发明内容

本发明所要解决的技术问题是提供一种与半导体工艺兼容的盖板预封装方法，以满足同一芯片上不同的封装要求。

为解决上述技术问题，本发明提供一种与半导体工艺兼容的盖板预封装方法，包括步骤：

提供器件基底，其上划分有需要密封的第一区域和需要暴露于外测环境的第二区域；

提供预封装盖板，在其正面和背面分别形成阻挡层；

刻蚀所述预封装盖板背面的阻挡层，形成多个背面窗口，多个所述背面窗口的大小和位置与所述器件基底上的第一区域和第二区域相对应；

以所述阻挡层为掩模，从多个所述背面窗口中刻蚀所述预封装盖板，在所述预封装盖板中形成多个背面空腔；

刻蚀所述预封装盖板正面的阻挡层，形成多个正面窗口，多个所述正面窗口的大小和位置与所述器件基底上的第二区域相对应；

以所述阻挡层为掩模，从多个所述正面窗口中刻蚀所述预封装盖板，在所述预封装盖板中形成多个正面空腔，多个所述正面空腔的底部与多个所述背面空腔的底部之间仅间隔有薄层；

采用湿法刻蚀法去除所述预封装盖板正面和背面形成的阻挡层；

将所述预封装盖板与所述器件基底键合在一起，所述预封装盖板将所述器件基底上的第一区域和第二区域全部密封；

采用干法刻蚀法刻穿所述薄层，将所述器件基底上的第二区域暴露于外测环境。

可选地，所述预封装盖板为硅、锗、砷化镓、陶瓷、玻璃、金属或者有机材料。

可选地，所述阻挡层为一层或者多层叠加。

可选地，所述阻挡层为钝化材料。

可选地，所述阻挡层为二氧化硅和/或氮化硅。

可选地，在所述预封装盖板中形成多个背面空腔或者正面空腔的工艺为干法刻蚀或者湿法刻蚀。

可选地，采用黏合剂将所述预封装盖板与所述器件基底键合在一起。

与现有技术相比，本发明具有以下优点：

本发明采用刻蚀工艺，在预封装盖板上分别形成空腔和通孔，采用键合工艺将预封装盖板和器件基底键合。将需要密封保护的区域与外界隔离，而将需要获得外界环境信号的区域通过通孔与外测环境相连通，在同一芯片上同时满足不同的封装要求。

本发明还可以通过调节预封装盖板上空腔和通孔的分布位置来适应不同的芯片封装要求。该工艺简单可靠、适用性强，可广泛地应用在半导体封装及其他封装领域。

附图说明

本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中：

图1为本发明一个实施例的与半导体工艺兼容的盖板预封装方法的流程图；

图2至图10为本发明一个实施例的与半导体工艺兼容的盖板预封装过程的剖面结构示意图。

具体实施方式

下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述地其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。

图1为本发明一个实施例的与半导体工艺兼容的盖板预封装方法的流程图。如图所示，该盖板预封装方法可以包括步骤：

执行步骤S101，提供器件基底，其上划分有需要密封的第一区域和需要暴露于外测环境的第二区域；

执行步骤S102，提供预封装盖板，在其正面和背面分别形成阻挡层；

执行步骤S103，刻蚀预封装盖板背面的阻挡层，形成多个背面窗口，多个背面窗口的大小和位置与器件基底上的第一区域和第二区域相对应；

执行步骤S104，以阻挡层为掩模，从多个背面窗口中刻蚀预封装盖板，在预封装盖板中形成多个背面空腔；

执行步骤S105，刻蚀预封装盖板正面的阻挡层，形成多个正面窗口，多个正面窗口的大小和位置与器件基底上的第二区域相对应；

执行步骤S106，以阻挡层为掩模，从多个正面窗口中刻蚀预封装盖板，在预封装盖板中形成多个正面空腔，多个正面空腔的底部与多个背面空腔的底部之间仅间隔有薄层；

执行步骤S107，采用湿法刻蚀法去除预封装盖板正面和背面形成的阻挡层；

执行步骤S108，将预封装盖板与器件基底键合在一起，预封装盖板将器件基底上的第一区域和第二区域全部密封；

执行步骤S109，采用干法刻蚀法刻穿薄层，将器件基底上的第二区域暴露于外测环境。

图2至图10为本发明一个实施例的与半导体工艺兼容的盖板预封装过程的剖面结构示意图。需要注意的是，这些以及后续其他的附图均仅作为示例，其并非是按照等比例的条件绘制的，并且不应该以此作为对本发明实际要求的保护范围构成限制。

如图2所示，提供器件基底101，其上划分有需要密封的第一区域102和需要暴露于外测环境的第二区域103。

如图3所示，提供预封装盖板104，该预封装盖板104可以为硅、锗和砷化镓等半导体材料，也可以为陶瓷、玻璃、金属或者有机材料。

如图4所示，在预封装盖板104正面和背面分别形成阻挡层105。该阻挡层105可以为一层或者多层叠加，材料可以选用钝化材料。例如，对于预封装盖板104为硅材料，则阻挡层105可以为二氧化硅、氮化硅或者二氧化硅(SiO₂)和氮化硅(Si₃N₄)的层叠。

接着刻蚀预封装盖板104背面的阻挡层105，形成多个背面窗口，多个背面窗口的大小和位置与待键合的器件基底101上的第一区域102和第二区域103相对应。

如图5所示，以阻挡层105为掩模，从多个背面窗口中刻蚀预封装盖板104，在预封装盖板104中形成多个背面空腔106。该刻蚀工艺可以是干法刻蚀也可以是湿法刻蚀，且不限定于某一种刻蚀剂。当预封装盖板104厚度较大时，可以选择湿法刻蚀；而当预封装盖板104厚度较薄时，也可以选择干法刻蚀。本领域技术人员可以根据具体工艺难度和工艺成本选择合适的工艺。

如图6所示，刻蚀预封装盖板104正面的阻挡层105，形成多个正面窗口，多个正面窗口的数量、大小和位置与器件基底101上的第二区域103相对应。如果采用湿法腐蚀开出正面窗口，就需要对预封装盖板104的背面涂胶保护；但当阻挡层105厚度不太厚时，也可以采用干法刻蚀开出正面窗口。

如图7所示，以阻挡层105为掩模，从多个正面窗口中刻蚀预封装盖板104，在预封装盖板104中形成多个正面空腔107。该刻蚀工艺可以是干法刻蚀也可以是湿法刻蚀，且不限定于某一种刻蚀剂。当预封装盖板104厚度较大时，可以选择湿法刻蚀；而当预封装盖板104厚度较薄时，也可以选择干法刻蚀。本领域技术人员可以根据具体工艺难度和工艺成本选择合适的工艺。另外，正面空腔107与一些背面空腔106的位置竖直相对，多个正面空腔107的底部与多个背面空腔106的底部之间仅间隔有薄层108。

如图8所示，采用例如湿法刻蚀法去除预封装盖板104正面和背面形成的阻挡层105。至此，预封装盖板104基本完成。

如图9所示，将预封装盖板104与器件基底101键合在一起，预封装盖板104将器件基底101上的第一区域102和第二区域103全部密封。

在本实施例中，可以采用黏合剂辅助在高温下将预封装盖板104与器件基底101完成键合。但本发明不限于此，还可以采用其他不需要黏合剂直接完成的键合工艺。

如图10所示，最后采用例如干法刻蚀法刻穿薄层108，将器件基底101上的第二区域103暴露于外测环境。此时，器件基底101上的第一区域102则密封于背面空腔106内。

需要指出的是，本发明需要密闭保护和暴露于外测环境的区域可以是器件基底的整体或部分，也可以是在工艺过程中留下的一些需要进一步处理的痕迹。比如采用电镀工艺就会在对准标记处产生凸起图形，必须要通过一步工艺去除该凸起物才能进行常规键合，但如果采用本发明把这个凸起图形归为密闭保护区域就可以节省一步工艺直接键合，降低成本。

本发明采用刻蚀工艺，在预封装盖板上分别形成空腔和通孔，采用键合工艺将预封装盖板和器件基底键合。将需要密封保护的区域与外界隔离，而将需要获得外界环境信号的区域通过通孔与外测环境相连通，在同一芯片上同时满足不同的封装要求。

本发明还可以通过调节预封装盖板上空腔和通孔的分布位置来适应不同的芯片封装要求。该工艺简单可靠、适用性强，可广泛地应用在半导体封装及其他封装领域。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明权利要求所界定的保护范围之内。

Claims (7)

1.一种与半导体工艺兼容的盖板预封装方法，包括步骤：

提供器件基底(101)，其上划分有需要密封的第一区域(102)和需要暴露于外测环境的第二区域(103)；

提供预封装盖板(104)，在其正面和背面分别形成阻挡层(105)；

刻蚀所述预封装盖板(104)背面的阻挡层(105)，形成多个背面窗口，多个所述背面窗口的大小和位置与所述器件基底(101)上的第一区域(102)和第二区域(103)相对应；

以所述阻挡层(105)为掩模，从多个所述背面窗口中刻蚀所述预封装盖板(104)，在所述预封装盖板(104)中形成多个背面空腔(106)；

刻蚀所述预封装盖板(104)正面的阻挡层(105)，形成多个正面窗口，多个所述正面窗口的大小和位置与所述器件基底(101)上的第二区域(103)相对应；

以所述阻挡层(105)为掩模，从多个所述正面窗口中刻蚀所述预封装盖板(104)，在所述预封装盖板(104)中形成多个正面空腔(107)，多个所述正面空腔(107)的底部与多个所述背面空腔(106)的底部之间仅间隔有薄层(108)；

采用湿法刻蚀法去除所述预封装盖板(104)正面和背面形成的阻挡层(105)；

将所述预封装盖板(104)与所述器件基底(101)键合在一起，所述预封装盖板(104)将所述器件基底(101)上的第一区域(102)和第二区域(103)全部密封；

采用干法刻蚀法刻穿所述薄层(108)，将所述器件基底(101)上的第二区域(103)暴露于外测环境。

2.根据权利要求1所述的盖板预封装方法，其特征在于，所述预封装盖板(104)为硅、锗、砷化镓、陶瓷、玻璃、金属或者有机材料。

3.根据权利要求2所述的盖板预封装方法，其特征在于，所述阻挡层(105)为一层或者多层叠加。

4.根据权利要求3所述的盖板预封装方法，其特征在于，所述阻挡层(105)为钝化材料。

5.根据权利要求4所述的盖板预封装方法，其特征在于，所述阻挡层(105)为二氧化硅和/或氮化硅。

6.根据权利要求5所述的盖板预封装方法，其特征在于，在所述预封装盖板(104)中形成多个背面空腔(106)或者正面空腔(107)的工艺为干法刻蚀或者湿法刻蚀。

7.根据权利要求6所述的盖板预封装方法，其特征在于，采用黏合剂将所述预封装盖板(104)与所述器件基底(101)键合在一起。

Images