[go: up one dir, main page]

CN102034794B - 测试结构及测试半导体衬底的方法 - Google Patents

测试结构及测试半导体衬底的方法 Download PDF

Info

Publication number
CN102034794B
CN102034794B CN2009100579668A CN200910057966A CN102034794B CN 102034794 B CN102034794 B CN 102034794B CN 2009100579668 A CN2009100579668 A CN 2009100579668A CN 200910057966 A CN200910057966 A CN 200910057966A CN 102034794 B CN102034794 B CN 102034794B
Authority
CN
China
Prior art keywords
comb section
voltage
read
test structure
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100579668A
Other languages
English (en)
Other versions
CN102034794A (zh
Inventor
阮玮玮
龚斌
施雯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100579668A priority Critical patent/CN102034794B/zh
Priority to US12/887,491 priority patent/US20110074459A1/en
Publication of CN102034794A publication Critical patent/CN102034794A/zh
Application granted granted Critical
Publication of CN102034794B publication Critical patent/CN102034794B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G01R31/2858—Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Environmental & Geological Engineering (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

根据本发明的测试结构的一个实施例包括金属化层的一对互相交叉的梳状部分，所述金属化层存在于形成在多晶硅加热器元件上的间层电介质(ILD)的凹陷中。所述金属化层的第三部分包括插入所述梳状部分之间的蛇形金属线。在各金属化部分的各个节点处的强制电压的施加以及读出电压的检测使得能够识别以下各项：(1)各金属化部分中金属的电迁移；(2)金属从一个金属化部分伸出而接触到另一金属化部分；(3)ILD的依赖于时间的电介质击穿(TDDB)及击穿电压(Vbd)；(4)移动离子对各金属化部分的污染；及(5)ILD的介电常数k值和k值的漂移。可向多晶硅加热器施加偏置电压，以实现测试期间的温度控制。

Description

测试结构及测试半导体衬底的方法
技术领域
本发明涉及集成电路及用于半导体器件制造的对集成电路的处理。具体来说，本发明提供了一种测试互连结构的方法和系统。更具体地，本发明提供了一种测试铜互连结构的多个电属性的方法和装置。然而，应认识到本发明具有宽泛得多的应用范围。 
背景技术
集成电路已经从制造于单个硅芯片上的屈指可数的互连器件发展到上百万的器件。常规集成电路所提供的性能和复杂度已远远超出最初的想象。为了提高复杂度和电路密度(即能够封装于给定芯片面积中的器件的数量)，最小的器件特征尺寸(也称为器件“几何尺寸”)已随着每代集成电路而变得越来越小。 
增加电路密度不仅提高了集成电路的复杂度和性能，还为消费者提供了更低的成本。一个集成电路或芯片制造设施可能会花费数亿甚至数十亿美元。每个制造设施具有一定的晶圆吞吐量，而每个晶圆上具有一定数量的集成电路。因此，通过将集成电路的各器件制造得更小，可以在每个晶圆上制造更多的器件，从而提高制造设施的产量。由于集成电路制造中所使用的每个工艺均具有限度，因此，将器件制造得更小是非常有挑战性的。换言之，给定的工艺通常仅降低到一定的特征尺寸，然后则需要改变该工艺或者器件布局。另外，由于器件需要越来越快的设计，包括测试局限的工艺存在于某些常规工艺和用于晶圆可靠性的测试过程。 
仅仅作为一个示例，在铝金属层被用于第一代集成电路器件期间，铝金属层一直是所选择用于半导体器件的材料。选择铝是由于它提供了良好的导电性并且与半导体材料一起附于电介质材料。 
最近，铝金属层已部分地被铜互连所替代。铜互连已与低介电常数k的电介质材料一起使用以形成先进的常规半导体器件。与铝相比，铜具有改善的电阻值，使得信号高速传播通过铜互连。 
由于器件越来越小且对于集成度的需求越来越高，铜和低k电介质材料的局限包括不期望的Cu或其他导电材料向集成电路的其他部分中的迁移。因此，具有传导特征的铜通常被包围在诸如氮化硅(SiN)等的阻挡材料内，所述阻挡材料阻止铜的扩散。 
SiN罩(SiN Cap)及经CMP后的铜表面处的Cu位错是影响铜后端可靠性故障以及电故障的元凶机制之一。这种故障的一个例子是由于HTOL应力而引起的两个或更多个金属线的局部桥接。 
由电迁移引发的Cu位错的示例包括铜的群迁移、颗粒生长过程中的空穴形成和颗粒边界重组。控制Cu位错是改善由于这种相关故障模式而导致的可靠性和产出问题的一个关键方案。 
图1A示出了铜金属层2的简化截面图，该铜金属层2形成于电介质4内且通过覆盖的氮化硅阻挡层6来密封。图1A示出了铜中诸如小丘8和空穴10等表面状况的存在会导致覆盖的SiN阻挡层的厚度不均匀和钝化。这样，当含铜结构暴露于电荷流时，沿着铜的颗粒边界的应力释放会造成不期望的迁移，从而破坏SiN阻挡。 
图1B是电子显微图，示出了由于铜位错而导致的应力后的金属的截面图。图1B示出了在没有铜位错控制的情况下制造的有电应力的金属线，其中可以看到沟槽外的大的铜迁移。这种迁移会导致电短路并毁坏晶片的功能。 
应避免图1A所示的器件的突然和灾难性的故障。因此，工程师已研制了用于对预计在施加了电位差的器件中会发生的迁移量进行估计的测试。这些测试包括在芯片表面上向测试结构施加电压。这些测试结构并不是打算用于在芯片的实际工作中运行的，其存在仅仅是为了使得能够施加电压以对预计 会发生的不期望的迁移量进行评估。 
常规上，除了用于其他测试目的，诸如识别绝对电压击穿(Vbd)或依赖于时间的电介质击穿(TDDB)等，需要单独的测试结构来识别电迁移。这样的多个常规测试结构占据了芯片上的宝贵面积，这些面积如果被分配给有源器件会更有利。 
鉴于此，可以看出，需要用于测试半导体器件的改善的技术和结构。 
发明内容
根据本发明的测试结构的一个实施例包括金属化层的一对互相交叉的梳状部分，所述金属化层存在于形成在多晶硅加热器元件上的间层电介质(ILD)的凹陷中。所述金属化层的第三部分包括插入所述梳状部分之间的蛇形金属线。在各金属化部分的各个节点处的强制电压(force voltage)的施加以及读出电压(sense voltage)的检测使得能够识别以下各项：(1)各金属化部分中金属的电迁移；(2)金属从一个金属化部分伸出以接触到另一金属化部分；(3)ILD的依赖于时间的电介质击穿(TDDB)及击穿电压(Vbd)；(4)移动离子对各金属化部分的污染；及(5)ILD的介电常数k值和k值的漂移。可向多晶硅加热器施加偏置电压，以实现测试期间的温度控制。 
根据本发明的测试结构的一个实施例包括形成于衬底上的多晶硅垫和形成于所述多晶硅垫上的电介质层。在所述电介质层中的凹陷中形成金属化层，所述金属化层包括第一梳状部分，所述第一梳状部分与第二梳状部分互相交叉且通过所述电介质层与所述第二梳状部分隔离开。 
根据本发明的测试半导体衬底的方法的一个实施例包括：提供测试结构，所述测试结构包括形成于衬底上的多晶硅垫、形成于所述多晶硅垫上的电介质层以及形成于所述电介质层中的凹陷中的金属化层，所述金属化层包括第一梳状部分，所述第一梳状部分与第二梳状部分互相交叉且通过所述电介质 层与所述第二梳状部分隔离开。然后向所述第一梳状部分施加电压。 
参考下文的详细说明和附图，可以更充分地理解本发明的各个附加目的、特征和优点。 
附图说明
图1A是由于热循环而经历不期望的铜迁移的铜结构的简化截面图； 
图1B是电子显微图，示出了由于铜位错而导致的应力后的金属桥接的截面； 
图2是示出了用于测试铜互连层的相邻部分之间的泄漏的常规结构的简化俯视图； 
图3是示出了根据本发明的测试结构的一个实施例的简化俯视图。 
具体实施方式
根据本发明的测试结构的一个实施例包括金属化层的一对互相交叉的梳状部分，所述金属化层存在于形成在多晶硅加热器元件上的间层电介质(ILD)的凹陷中。所述金属化层的第三部分包括插入所述梳状部分之间的蛇形金属线。在各金属化部分的各个节点处的强制电压(force voltage)的施加以及读出电压(sense voltage)的检测使得能够识别以下各项：(1)各金属化部分中金属的电迁移；(2)金属从一个金属化部分伸出以接触到另一金属化部分；(3)ILD的依赖于时间的电介质击穿(TDDB)及击穿电压(Vbd)；(4)移动离子对各金属化部分的污染；及(5)ILD的介电常数k值和k值的漂移。可向多晶硅加热器施加偏置电压，以实现测试期间的温度控制。 
图2是示出了用于测试铜互连层的相邻部分之间的泄漏的常规结构的简化俯视图。具体地，常规测试结构200包括形成于电介质层内的铜金属化层202。铜金属化层202已被图案化为分离的部分204和206，该图案化通常使用大马士革工艺。铜部分204和206具有梳状，其中相邻的突出部分204a和 206a取向基本上彼此平行。测试结构200形成在下层的衬底201上。 
图2的测试结构常规上被用于测试相邻的梳状部分之间的泄漏。例如，当第二金属化线206上存在强制电压时在第一金属化线204上检测到读出电压说明金属化线之间存在泄漏。例如，这种泄漏可归因于铜层的各部分之间的不期望的伸出或桥。在完成大马士革工艺后可能会残留这种伸出或桥，或者在之后由于铜层因被施加了电流或热能而导致的电迁移，会形成这种伸出或桥。 
尽管图2的常规测试结构能够检测金属化层的相邻部分之间的泄漏，但是，这种结构通常不用于测试铜金属化层的其他属性。因此，图3示出了本发明的测试结构的一个实施例的简化俯视图。 
与图2的常规测试结构相似的是，图3示出的测试结构300包括形成在电介质层305中的凹陷中的铜金属化层302。而与图2的常规测试结构不同的是，图3中铜金属化层302已被图案化为三个分离的部分304、306和308。金属化层的图案化通常是采用大马士革工艺来实现的，其中，铜是通过在蚀刻于电介质层中的凹陷中进行电镀而形成的。之后，通过化学机械抛光(CMP)技术来去除凹陷外部的电镀铜。 
铜部分304和306具有梳的形状，其中，相邻的突出部分304a和306a取向基本上彼此平行。铜部分304的第一端包括读出节点(sense node)S5和施加节点(force node)F5。铜部分304的第二端包括读出节点S4和施加节点F4。铜部分306的第一端包括施加节点F3。 
铜金属化层302的第三部分308在部分304和306之间、特别是在平行部分304a和306a之间形成为蛇形。第三部分308的第一端包括施加节点F1和读出节点S1。第三部分308的第二端包括施加节点F2和读出节点S2。 
与图2的常规测试结构还不同的是，图3所示的根据本发明的测试结构的实施例包括位于衬底301和金属化层302之间的多晶硅垫310。向多晶硅垫 310施加电偏置会导致其发热。因此，在测试结构300中包括多晶硅垫310使得能够精确控制测试结构的温度。 
图3的测试结构300可用多种不同的方式操作，以识别铜金属化层的各种特性。例如，在第一操作模式，可利用测试结构300测试铜金属化层的一个或多个部分内的电迁移(EM)。 
具体地，以下文档通过引用合并于此用于所有目的：标题为“Isothermal Electromigration Test Procedure”的EIA/JEDEC标准EIA/JESD61(1997年4月)。该文档描述了一种用于对沿着互连结构的金属化部件的线的电迁移(EM)进行评估的标准测试。具体地，该测试用于识别沿着相对长的金属线发生的电迁移，所述相对长的金属线例如是长度为200米或更长(通常800米或更长)的金属化件。该EM测试是通过以下过程来执行的：在测试结构的施加节点施加强制电压以诱发电迁移；以及在读出节点接收读出电压，所述读出电压说明由于金属材料的电迁移而导致的变化的电阻。 
因此，图3的测试结构300可用于如下所述地识别电迁移。首先，向在互连金属化线304或308之一上找到的施加节点F1、F2、F4和F5中的一个节点施加强制电压。然后，在存在该金属化线的另一端上的对应的读出节点(分别为S2、S1、S5或S4)感测到读出电压。其中，强制电压随时间保持恒定，读出电压的变化说明互连金属化的电阻的变化，且因此呈现出在互连金属化内存在电迁移。 
在第二种可能的操作模式中，可利用测试结构300测试Cu的伸出。具体地，如参考图1A-1B所示，互连金属化线的铜金属会由于热能的施加或施加的偏置而经历迁移。这种迁移导致铜金属化线的不期望的伸出，使得其与相邻的金属化线电接触。 
因此，可利用图3的测试结构300如下所述地识别伸出。首先，向外部金属化线(304或306)之一的施加节点(F3、F4或F5)施加强制电压。同 时，通过读出节点(S1或S2)来检测相邻的内部金属化线308上的电压。如果在相邻的金属化线308中检测到的不仅仅是瞬间读出电压则说明在线间存在导电的伸出或桥。 
在第三种可能的操作模式中，可利用测试结构300测试互连结构的绝对击穿电压(Vbd)和/或依赖于时间的电介质击穿(TDDB)特性。具体地，相邻互连金属化线之间存在的电介质材料的击穿电压通常通过以下来确定：在测试结构上施加强制电压，而感测到电压的突然变化说明有不期望的通过电介质的电流，从而指示击穿事件。由于击穿电压是与温度相关的，常规上该测试是在将测试结构在炉中加热到100℃以上的情况下进行的。然而，由于这种测试要求将衬底重定位于炉中、同时在衬底置于炉中的情况下建立与衬底的电连接，因此，这种测试相对来说难以操纵。 
而利用根据本发明的测试结构的一个实施例，可以在无需将衬底置于炉中的情况下检测到Vbd和TDDB。具体地，可以向测试结构300的多晶硅加热器310施加偏置，从而加热多晶硅和覆盖的互连结构。 
当互连被加热时，可以向金属化部分304的节点F4施加强制电压，同时在金属化部分304的读出节点S5处检测读出电压。电介质层中的击穿的电流特性的浪涌可以通过伴随的读出电压的变化而被检测到。替代地，强制电压可以从金属化线的另一端在强制节点F5处施加，而读出节点S4处的电压。 
图3所示的根据本发明的实施例的测试结构300的另一可能的操作模式为：检测在互连结构中的移动离子污染。诸如钠和钾等的小的正离子是常见的，但是它们在互连结构中的存在会破坏互连结构的传导特性，从而可能导致器件故障。因此，现代半导体处理技术竭尽全力要将这种移动离子排除在正在制造的器件之外。 
但是，这种移动离子排除有时是不成功的，因此必须测试互连结构是否存在这种移动离子。 
一种用于测试移动离子存在的重要测试是三角形电压扫描(TVS)技术。具体地，TVS包括将互连结构加热到通常为大约250-275℃之间的温度。然后，向互连施加正偏置，并执行从正偏置到负偏置的电流电压扫描。将测量到的电流电压(CV)曲线与互连的电介质部件所呈现的电容相比较，然后在所施加的偏置上积分。一个描述TVS技术的规范是“JEDEC Foundry Process Qualification Guidelines JP001.01”，该规范通过引用合并于此，用于所有目的。具体地，JEDEC指南JP001.01§11.2在相关部分描述到： 
11.2.1三角形电压扫描(TVS)测试要求 
Figure RE-GDA0000133702350000081
Figure RE-GDA0000133702350000091
根据本发明的实施例的测试结构中包括多晶硅加热器元件使得能够在衬底上直接应用TVS技术，而无需外部的加热装置。具体地，可通过对已通过多晶硅垫加热的测试结构中的一个或多个金属化线进行电流电压扫描来检测诸如钠或钾等移动离子的存在。 
图3的根据本发明的实施例的测试结构300的另一可能的用途是：检测间层电介质(ILD)的有效k值，并测量互连结构的k值随时间的漂移。具体地，可根据通过电介质材料而彼此分离的两个平行导体之间呈现出的电容来确定电介质材料的绝对介电常数k和k随时间的变化或漂移： 
k＝(d*C)/(ε0*A)； 
其中： 
k＝介电常数； 
d＝平行导体之间的间隔距离； 
C＝电容； 
A＝板的面积；以及 
ε0＝自由空间的电容率。 
对于根据本发明的实施例的测试结构，量d、A和ε0都是已知的。因此，k值的漂移可通过变化的电容C而呈现出来，变化的电容C可以根据从施加于相邻对的金属化线(304和308、或者308和306)的施加节点的强制电压而接收到的变化的读出电压来检测。 
还可以如下所述地从测试结构300中得到互连结构的电介质材料的绝对k值。具体地，可以向第一金属化线施加预定的强制电压，而在相邻的金属化线上读出所导致的电压变化。根据测量到的读出电压，可以确定测试结构的电容，从而确定电介质材料的k值。 
尽管已参考具体实施例描述了本发明，但是，应理解本发明不局限于这些具体的实施例，替代的实施例是可能的。例如，尽管上文主要描述了使用测试结构对用铜制造的互连结构的特性进行评估，但是，本发明不限于该具体实施例。根据替代的实施例，测试结构可采用包含铝(而不是铜)的互连金属化，而仍属于本发明的范围。这种替代实施例的利用铝金属化的测试结构可以采用光刻技术来形成，而不是采用大马士革技术来制造。 
还应理解，这里描述的示例和实施例仅仅是示例性的，本领域技术人员根据这些示例和实施例可以想到的各种修改或变化应包括于本申请的精神和范围以及所附权利要求的范围内。 

Claims (15)

1.一种测试结构，包括：
形成于衬底上的多晶硅垫；
形成于所述多晶硅垫上的电介质层；以及
形成于所述电介质层中的凹陷中的金属化层，所述金属化层包括第一梳状部分与第二梳状部分，所述第一梳状部分与第二梳状部分互相交叉且通过所述电介质层隔离开；
位于所述第一梳状部分的第一端的第一施加节点、位于所述第二梳状部分的第一端的第二施加节点以及位于所述第二梳状部分的对端的读出节点。
2.根据权利要求1所述的测试结构，其中，所述金属化层还包括位于所述第一梳状部分和所述第二梳状部分之间的蛇形部分。
3.根据权利要求2所述的测试结构，其中，所述蛇形部分包括位于第一端的第一读出节点和第一施加节点以及位于对端的第二读出节点和第二施加节点。
4.根据权利要求1所述的测试结构，其中，所述金属化层包含铜。
5.根据权利要求1所述的测试结构，其中，所述金属化层包含铝。
6.一种测试半导体衬底的方法，包括：
提供测试结构，所述测试结构包括形成于衬底上的多晶硅垫、形成于所述多晶硅垫上的电介质层以及形成于所述电介质层中的凹陷中的金属化层，所述金属化层包括第一梳状部分与第二梳状部分，所述第一梳状部分与第二梳状部分互相交叉且通过所述电介质层隔离开；以及
向所述第一梳状部分施加强制电压；
检测所述第一梳状部分的第一端处的读出电压随时间的变化，所述第一端与所述第一梳状部分的施加了强制电压的第二端相对，变化的读出电压指示可归因于所述第一梳状部分中的金属的电迁移使第一梳状部分的电阻变化。 
7.根据权利要求6所述的方法，还包括：检测所述第二梳状部分的一端处的读出电压，该读出电压指示金属从所述第一梳状部分伸出。
8.根据权利要求6所述的方法，还包括：向所述多晶硅垫施加偏置电压，以提高所述第一梳状部分的温度，以及检测所述第一梳状部分中读出电压随时间的变化，变化的读出电压指示所述电介质层的击穿。
9.根据权利要求8所述的方法，其中，强制电压随时间增加。
10.根据权利要求8所述的方法，其中，所述偏置电压随时间增加。
11.根据权利要求6所述的方法，还包括：向所述多晶硅垫施加偏置电压，以提高所述第一梳状部分的温度，以及其中强制电压包括三角形电压扫描，以检测所述第一梳状部分中的移动离子。
12.根据权利要求6所述的方法，还包括：读出所述第二梳状部分中的电压，以指示所述电介质层的介电常数k值。
13.根据权利要求12所述的方法，其中，读出电压随时间的变化指示所述电介质层的k值的漂移。
14.根据权利要求13所述的方法，还包括：向所述多晶硅垫施加偏置电压，以加热所述电介质层。
15.根据权利要求12所述的方法，其中，所述第一梳状部分和所述第二梳状部分的互相交叉的部分彼此平行，使得所述电介质层的绝对介电常数k值能够基于互相交叉的梳状部分之间的已知距离、互相交叉的梳状部分的已知面积以及根据所述读出电压而计算的所述第一梳状部分与所述第二梳状部分之间的电容来确定。 
CN2009100579668A 2009-09-28 2009-09-28 测试结构及测试半导体衬底的方法 Expired - Fee Related CN102034794B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009100579668A CN102034794B (zh) 2009-09-28 2009-09-28 测试结构及测试半导体衬底的方法
US12/887,491 US20110074459A1 (en) 2009-09-28 2010-09-21 Structure and method for semiconductor testing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100579668A CN102034794B (zh) 2009-09-28 2009-09-28 测试结构及测试半导体衬底的方法

Publications (2)

Publication Number Publication Date
CN102034794A CN102034794A (zh) 2011-04-27
CN102034794B true CN102034794B (zh) 2012-10-31

Family

ID=43779617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100579668A Expired - Fee Related CN102034794B (zh) 2009-09-28 2009-09-28 测试结构及测试半导体衬底的方法

Country Status (2)

Country Link
US (1) US20110074459A1 (zh)
CN (1) CN102034794B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107887291A (zh) * 2017-12-27 2018-04-06 中国电子产品可靠性与环境试验研究所 连接通孔的电迁移寿命时间测试装置及其测试方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519729B2 (en) * 2010-02-10 2013-08-27 Sunpower Corporation Chucks for supporting solar cell in hot spot testing
KR101711477B1 (ko) * 2010-05-11 2017-03-14 삼성전자 주식회사 반도체 소자의 티디디비 테스트 구조 및 이를 이용한 티디디비 테스트 방법
CN102759677B (zh) * 2011-04-27 2014-11-05 中芯国际集成电路制造(上海)有限公司 芯片测试结构以及测试方法
US8754655B2 (en) 2011-08-11 2014-06-17 International Business Machines Corporation Test structure, method and circuit for simultaneously testing time dependent dielectric breakdown and electromigration or stress migration
CN103137610B (zh) * 2011-11-25 2015-07-08 中芯国际集成电路制造(上海)有限公司 一种微加热装置及形成方法
CN103187397B (zh) * 2011-12-27 2015-09-02 中芯国际集成电路制造(上海)有限公司 微加热装置
CN102496611B (zh) * 2011-12-31 2016-03-16 上海集成电路研发中心有限公司 用于集成电路金属互连的可靠性测试或mems电极层的结构
CN103295954B (zh) * 2012-02-27 2015-09-09 中芯国际集成电路制造(上海)有限公司 形成半导体器件的方法
CN103579193B (zh) * 2012-08-07 2016-04-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件的漏电测试结构及测试方法
CN103681621B (zh) * 2012-09-10 2016-03-16 中芯国际集成电路制造(上海)有限公司 半导体检测结构及形成方法
CN103779328B (zh) * 2012-10-18 2016-08-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件的测试结构及测试方法
CN104142459B (zh) * 2013-05-09 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体检测电路及检测方法
CN104345253B (zh) * 2013-08-02 2017-11-10 中芯国际集成电路制造(上海)有限公司 一种tddb的测试结构及测试方法
CN104681429B (zh) * 2013-11-27 2017-12-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9881844B2 (en) * 2013-12-19 2018-01-30 Globalfoundries Singapore Pte. Ltd. Integrated circuits with copper hillock-detecting structures and methods for detecting copper hillocks using the same
CN104733438B (zh) * 2013-12-19 2017-08-04 中芯国际集成电路制造(上海)有限公司 一种晶圆允收测试结构
CN105895619B (zh) * 2015-01-23 2021-06-25 恩智浦美国有限公司 用于监测集成电路上金属退化的电路
US9851397B2 (en) 2015-03-02 2017-12-26 Globalfoundries Inc. Electromigration testing of interconnect analogues having bottom-connected sensory pins
JP6647145B2 (ja) * 2016-05-30 2020-02-14 ルネサスエレクトロニクス株式会社 半導体装置、電子制御システムおよび電子制御システムの評価方法
CN106653733A (zh) * 2016-12-22 2017-05-10 中国电子科技集团公司第五十八研究所 一种漏电测试结构
US9953727B1 (en) * 2017-02-10 2018-04-24 Globalfoundries Inc. Circuit and method for detecting time dependent dielectric breakdown (TDDB) shorts and signal-margin testing
CN111007387A (zh) * 2019-12-07 2020-04-14 苏州容启传感器科技有限公司 一种测试芯片及集成方法
CN112002651A (zh) * 2020-06-18 2020-11-27 上海华力集成电路制造有限公司 Mom结构及金属层间电介质击穿测试方法
CN113363241B (zh) * 2021-05-13 2023-03-24 武汉新芯集成电路制造有限公司 测试结构及测试方法
CN115172336B (zh) * 2022-09-06 2022-11-18 合肥晶合集成电路股份有限公司 一种测试结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1426098A (zh) * 2001-11-02 2003-06-25 联华电子股份有限公司 监测自行对准硅化物残留的测试窗结构
CN101471239A (zh) * 2007-12-26 2009-07-01 东部高科股份有限公司 半导体器件的测试图样及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001266998A1 (en) * 2000-06-23 2002-01-08 Honeywell International, Inc. Method to restore hydrophobicity in dielectric films and materials
KR100414213B1 (ko) * 2001-07-24 2004-01-07 삼성전자주식회사 집적 회로 배선의 절연 신뢰성 검사 장치
US7956510B2 (en) * 2006-04-04 2011-06-07 Kolo Technologies, Inc. Modulation in micromachined ultrasonic transducers
US7355201B2 (en) * 2006-06-27 2008-04-08 Advanced Micro Devices, Inc. Test structure for measuring electrical and dimensional characteristics
US7851793B2 (en) * 2006-11-07 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure with TDDB test pattern
CN100561731C (zh) * 2006-11-30 2009-11-18 中芯国际集成电路制造(上海)有限公司 多级互连的可靠性测试结构
CN101197348B (zh) * 2006-12-05 2010-04-21 中芯国际集成电路制造(上海)有限公司 多用途多晶硅边缘测试结构
US7818698B2 (en) * 2007-06-29 2010-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Accurate parasitic capacitance extraction for ultra large scale integrated circuits
US7759957B2 (en) * 2007-07-27 2010-07-20 United Microelectronics Corp. Method for fabricating a test structure
US8481423B2 (en) * 2007-09-19 2013-07-09 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1426098A (zh) * 2001-11-02 2003-06-25 联华电子股份有限公司 监测自行对准硅化物残留的测试窗结构
CN101471239A (zh) * 2007-12-26 2009-07-01 东部高科股份有限公司 半导体器件的测试图样及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107887291A (zh) * 2017-12-27 2018-04-06 中国电子产品可靠性与环境试验研究所 连接通孔的电迁移寿命时间测试装置及其测试方法
CN107887291B (zh) * 2017-12-27 2020-07-10 中国电子产品可靠性与环境试验研究所 连接通孔的电迁移寿命时间测试装置及其测试方法

Also Published As

Publication number Publication date
US20110074459A1 (en) 2011-03-31
CN102034794A (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
CN102034794B (zh) 测试结构及测试半导体衬底的方法
TWI601222B (zh) 具有監控鏈與測試導線之積體電路測試結構
US8323990B2 (en) Reliability test structure for multilevel interconnect
US6633083B2 (en) Barrier layer integrity test
CN107452715B (zh) 用于测试晶体管结构的栅极绝缘的半导体器件和方法
US8232115B2 (en) Test structure for determination of TSV depth
US8093074B2 (en) Analysis method for semiconductor device
CN104465614A (zh) 测试结构和对应的测试方法
CN103811467A (zh) 电迁移测试结构及测试方法
CN103545294B (zh) 半导体检测结构及检测方法
US9759766B2 (en) Electromigration test structure for Cu barrier integrity and blech effect evaluations
US7119545B2 (en) Capacitive monitors for detecting metal extrusion during electromigration
US9970981B2 (en) Method and device for temperature measurement of FinFET devices
CN111157152A (zh) 用于测量微电子元件分层金属化结构中机械应力的传感器
CN115831932B (zh) 测试结构及测试方法
CN116130461B (zh) 测试结构及测试方法
US20240168084A1 (en) Semiconductor structure
TW201448080A (zh) 用於監測半導體製造之方法及裝置
CN111081681B (zh) 电迁移测试结构及其形成方法
US20240264225A1 (en) Probe position monitoring structure and method of monitoring position of probe
JP2007123755A (ja) ボイド検出装置、その製造方法及び評価方法
JP2007317743A (ja) 半導体装置
US6866416B1 (en) Detecting heat generating failures in unpassivated semiconductor devices
KR100906052B1 (ko) 플래시 메모리 소자의 테스트 패턴 형성 방법
KR20090088158A (ko) 반도체 소자의 테스트 패턴 및 그 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121109

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121109

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121031

Termination date: 20190928

CF01 Termination of patent right due to non-payment of annual fee