CN102025378A - 共用运算放大器的多通道∑-δ转换电路及其辅助方法 - Google Patents

Abstract

本发明公开了一种共用运算放大器的多通道∑-Δ转换电路及其辅助方法，该电路包括：第一级积分电路，包括可共享第一运算放大器的多个积分器，用于对至少两通道输入端的输入信号进行积分；多级积分电路，耦接于第一级积分电路，其每一级均包括可共享一运算放大器的多个积分器；多个量化器，耦接于多级积分电路，用于比较相应积分器的输出信号与一预设信号以输出数字信号；多个数模转换电路，相应地耦接于所述多个量化器，用于将相应的量化器输出的数字信号转换成模拟信号后反馈回每一级积分电路的相应积分器；以及一时钟信号发生器，用于向所述多级积分电路及所述多个量化器提供时钟信号。此转换电路可共享运算放大器，从而大大节省面积和功耗。

Description

共用运算放大器的多通道∑-Δ转换电路及其辅助方法

技术领域

本发明涉及一种∑-Δ转换电路及相关方法，更具体地说，涉及一种共用运算放大器的多通道∑-Δ转换电路及其辅助方法。

背景技术

随着科技的发展，越来越多常用功能(如音频处理、视频处理、USB/DDR处理、及电源管理等等)的器件被集成在同一芯片，称为片上系统(即SOC系统)，广泛应用于音频模数转换及射频接收等领域的∑-Δ(Sigma-Delta)转换电路也可成为片上系统的一部分。

∑-Δ(Sigma-Delta)转换电路通过过采样将模拟信号转换成数字信号，通常可由积分器、量化器及数模转换器(DAC)等组成。如图1所示为现有技术中单通道一级∑-Δ转换电路的原理图。加法器4将输入信号Vin和从数模转换器3反馈回的信号Vfb相减，得到一信号表示为(a1*Vin-b1*Vfb)，其中a1和b1为增益因子，接着所获得的信号被送入积分器1中经过积分处理后得到一积分信号被送入量化器(quantizer)2，最后，量化器2对所述积分信号作量化处理，得到一数字信号Yout，同时所述数字信号Yout经数模转换器3进行模数转换处理后得到一模拟信号被反馈回加法器4。

如图2所示为现有技术中单通道一级∑-Δ转换电路的具体电路图，包括一运算放大器5，一量化器6，一数模转换器7，一采样元件Cs，一积分元件CI以及开关S1至S4，假设运算放大器5(operational amplifier)处于理想工作状态，开关S1至S4分别由两个非交叠的时钟信号P1和P2控制。在一个时钟周期(cycle)第一阶段，时钟信号P1为高电平，时钟信号P2为低电平，此时开关S1和S3闭合(closed)，开关S2和S4关断(open)；在所述时钟周期的第二阶段，时钟信号P1为低电平，P2为高电平，此时开关S1和S3关断，开关S2和S4闭合，具体情况可分别参考图3和图4。如图3所示，在所述时钟周期的第一阶段，采样元件Cs通过开关S 1和S3对输入信号Vin进行采样处理后两端电压变为Vi[n-1]，此时运算放大器8不工作，则输出端电压维持不变为Vo[n-1]。接下来，如图4所示，在所述时钟周期的第二阶段，采样元件Cs，运算放大器9，积分元件CI依次耦接，因受运算放大器9反馈效应的影响，在所述时钟周期的第一阶段中已被充电的采样元件Cs中的电荷向积分元件CI中转移，此时运算放大器9的输出端电压可表示为：

$\mathrm{Vo}\left[n\right]=\mathrm{Vo}[n-1]+\frac{\mathrm{Ccs}}{\mathrm{Cci}}\mathrm{Vi}[n-1],$

其中Ccs为元件Cs的电容值，Cci为元件CI的电容值。此外，若将上式进行Z变换为：

$\mathrm{Vo}\left(z\right)=\frac{\mathrm{Ccs}}{\mathrm{Cci}}*\frac{z^{-1}}{1-z^{-1}},$

由此可见，图2所示的电路结构可实现图1所示的原理。

∑-Δ转换电路因结构简单且转换精度高而得到广泛应用，各类多级∑-Δ转换电路也因此应运而生。图5和图6分别为现有技术中单通道两级∑-Δ转换电路的原理图和具体电路图。单通道两级∑-Δ转换电路包括第一级积分电路和第二级积分电路，其工作原理与图2所示单通道一级∑-Δ转换电路的工作原理类似，此处不再赘述。作为积分电路的主要器件的运算放大器16和18(如图6所示)，相比其他器件而言，将消耗整个系统的大部分面积和功耗，现有工艺上可将第二级运算放大器18(甚至第二级以后的运算放大器)的尺寸制作得比第一级运算放大器16的尺寸小很多，从而有效缩小电路的面积并减小功耗。但是，单通道两级∑-Δ转换电路仍存在诸多缺点，比如：一级或多级∑-Δ转换电路中第一级运算放大器的面积大，功耗大，成本高；运算放大器在一个时钟周期内只有半个周期是处于工作状态，在另半个周期则完全闲置，这显然是较为浪费的做法。

为了克服以上运算放大器被浪费的问题，一项利用两级积分电路共用一个运算放大器的共享技术被提出。如图7所示为现有技术中两级共用运算放大器的单通道两级∑-Δ转换电路，包括积分器22和23以及供二者共用的运算放大器26。在一时钟周期(cycle)的第一阶段，运算放大器26与积分器22连通，被视为供第一级积分电路使用；在所述时钟周期的第二阶段，运算放大器26与积分器23连通，被视为供第二级积分电路使用。由于运算放大器26与各积分器相连通后的运作方式与图2所示单通道一级∑-Δ转换电路中运算放大器5类似，此处不再赘述。两级积分电路共用一个运算放大器的做法，可减少运算放大器的个数，一定程度上减小电路的面积和功耗，但同时也带来串扰(crosstalk)的问题。

如图8所示为两级积分电路共用运算放大器所带来的串扰形成图。在理想的情况下，处于理想工作状态的运算放大器的增益无穷大，因此理想的运算放大器负输入端的电压等于正输入端的电压，但实际应用中，运算放大器29的增益和带宽都是有限的。在所述时钟周期的第一阶段，当运算放大器29与积分电容CI连通时，第一级积分电路作积分处理，此时运算放大器29的负输入端的有一定的残留电压Vr，运算放大器29的负输入端的寄生电容Cr中会有一定的残余电荷Qr可表示为Qr＝Cr×Vr，则在所述时钟周期的第二阶段，残余电荷Qr会进入第二级积分电路中，从而产生串扰，会改变∑-Δ转换电路的传递函数，导致噪声性能变差。

此外，由于在未采用共享技术的两级积分电路中，第二级积分电路的运算放大器的尺寸本身就比第一级积分电路的运算放大器尺寸小很多，所以将第一级积分电路的运算放大器共用给第二级积分电路，芯片面积的减小并不明显，所以在现有各类多输入多级的∑-Δ转换电路仍采用级联之间非共用方式。

由上所述，如何将运算放大器的共享技术应用于多通道多级的∑-Δ转换电路中已成为本领域技术人员亟待解决的技术课题。

发明内容

本发明的目的在于提供一种共用运算放大器的多通道∑-Δ转换电路及其辅助方法。

本发明的另一目的在于提供一种共用运算放大器的多通道∑-Δ转换电路及其辅助方法，从而减小片上系统的面积和功耗。

本发明的再一目的在于提供一种共用运算放大器的多通道∑-Δ转换电路及其辅助方法，从而减少因共用运算放大器带来的串扰。

为了达到上述目的，本发明提供的共用运算放大器的多通道∑-Δ转换电路，包括：

一积分电路，包括可共用一运算放大器的至少两个积分器，每一积分器相应地耦接于一通道输入端，其中所述运算放大器交替地与所述至少两个积分器连通，以使所述积分电路产生一积分信号；

至少两个量化器，每一量化器均相应于所述积分电路的每一积分器，交替地与所述积分电路连通，用于将所述积分信号与一预设信号进行比较来输出一数字信号；

至少两个数模变换电路，每一数模变换电路均相应地耦接于所述每一量化器的输出端和所述积分电路的每一积分器之间，用于将所述相应的量化器输出的数字信号转换成模拟信号后反馈回所述积分电路的相应积分器；以及

一时钟信号发生器，耦接于所述积分电路和至少两个量化器，用于向所述积分电路及所述至少两个量化器提供时钟信号，以控制所述运算放大器交替地与所述至少两个积分器连通并且控制所述积分电路交替地与所述至少两个量化器连通。

本发明还提供的一种共用运算放大器的多通道∑-Δ转换电路，包括：

至少二级积分电路，每一级积分电路均包括可共用一运算放大器的至少两个积分器，每一积分器相应地耦接于一通道输入端，在每一级积分电路中所述运算放大器交替地与所述至少两个积分器连通，且前一级积分电路的输出信号交替输入至后一级积分电路的所述至少两个积分器，以使所述至少二级积分电路产生一积分信号；

至少两个量化器，每一量化器的输入端均相应于所述至少二级积分电路的最后一级积分电路的每一积分器，交替地与所述最后一级积分电路连通，用于将所述积分信号与一预设信号进行比较来输出一数字信号；

至少两个数模转换器，每一数模变换电路均相应地耦接于所述每一量化器的输出端和所述至少二级积分电路的每一积分器之间，用于将所述相应的量化器输出的数字信号转换成模拟信号后反馈回所述积分电路的相应积分器；以及

一时钟信号发生器，耦接于所述至少二级积分电路和至少两个量化器，用于向所述至少二级积分电路及所述至少两个量化器提供时钟信号，以控制每一级积分电路的所述运算放大器交替地与所述至少两个积分器连通，控制前一级积分电路的输出端与后一级积分电路的所述至少两个积分器连通，并且控制所述最后一级积分电路交替地与所述至少量化器连通。

本方面还提供一种共用运算放大器的多通道∑-Δ转换电路的辅助方法，用于一种共用至少一个运算放大器的多通道∑-Δ转换电路，所述转换电路可输入至少两路信号包括至少一第一输入信号和一第二输入信号，及输出相应的至少一第一输出信号和一第二输出信号，其特征在于，包括：

在一时钟周期的非第一阶段，对所述第一输入信号进行采样处理，得到一第一采样信号，及在第一阶段，对所述第一采样信号和第一输出信号的反馈信号进行积分处理，得到一第一积分信号；以及

在一时钟周期的非第二阶段，对所述第二输入信号进行采样处理，得到一第二采样信号，及在第二阶段，对所述第二采样信号和第二输出信号的反馈信号进行积分处理，得到一第二积分信号。

综上所述，本发明的共用运算放大器的多通道∑-Δ转换电路及其辅助方法通过共用运算放大器来有效降低片上系统的面积，进而降低生产厂商的成本，并且提供了多种方法来降低因共用运算放大器所带来的串扰。

附图说明

图1为现有技术中单通道一级∑-Δ转换电路的原理图。

图2至图4为现有技术中单通道一级∑-Δ转换电路的具体电路图。

图5和图6分别为现有技术中单通道两级∑-Δ转换电路的原理图和具体电路图。

图7为现有技术中两级共用运算放大器的单通道两级∑-Δ转换电路的具体电路图。

图8为两级积分电路共用运算放大器所带来的串扰形成图。

图9为依据本发明第一实施例的两通道两级∑-Δ转换电路的原理图

图10至图12为依据本发明第一实施例的两通道两级∑-Δ转换电路的具体电路图。

图13为依据本发明第一实施例中共用运算放大器所带来的串扰形成图。

图14为T型开关的示意图。

图15为依据本发明第二实施例的两通道一级∑-Δ转换电路的具体电路图。

图16为依据本发明第三实施例的两通道N级∑-Δ转换电路的原理图。

图17为依据本发明第四实施例三通道两级∑-Δ转换电路的原理图。

图18为依据本发明第四实施例中第一级积分电路的各积分器的时序图和第二级积分电路的各积分器的时序图。

具体实施方式

以下将通过具体实施例来对本发明的共用运算放大器的多通道∑-Δ转换电路及其辅助方法进行详细说明。

首先以两通道两级∑-Δ转换电路为例来进行说明。如图9所示为依据本发明第一实施例的两通道两级∑-Δ转换电路的原理图，包括：第一级积分电路和与之级联的第二级积分电路，与第二级积分电路交替地耦接的两个量化器32和36，与两个量化器耦接的两个数模转换器33和37，以及一时钟信号发生器(图中未示出)。其中第一级积分电路包括两个积分器30和34，还包括与积分器30和34分别耦接的两个加法器40和42，这两个积分器共用一个运算放大器38；第二级积分电路包括两个积分器31和35，还包括与积分器31和35分别耦接的两个加法器41和43，这两个积分器共用一个运算放大器39，积分器31经加法器41与积分器30耦接，积分器35经加法器43与积分器34耦接。图9中所示的a1，a2，b1和b2均为增益因子，在图9中标示出来是为表达更直观的目的。所述两通道两级∑-Δ转换电路的工作原理为：首先，加法器40将输入信号Vin_L和来自数模转换器33的反馈信号Vfb_L分别与增益因子a1和b1相乘后再将乘积相减获得一加法器40输出信号可表示为(a1*Vin_L-b1*Vfb_L)，接着积分器30从加法器40接收到输出信号并对其作积分处理得到一积分信号Vo1_L，再将得到的积分信号Vo1_L送入加法器41，然后加法器41将输入信号Vin_L和来自数模转换器33的反馈信号Vfb_L分别与增益因子a2和b2相乘后将乘积相减，并将结果与积分信号Vo1_L相加，得到一加法器41的输出信号可表示为(Vo1_L+a2*Vin_L-b2*Vfb_L)，积分器31接收加法器41的输出信号并对其作积分处理得到一积分信号Vo2_L，再将积分信号Vo2_L送入量化器32中与一预设信号比较以输出一数字信号Yout，数模转换器33从量化器32接收数字信号Yout并将其转换成模拟信号Vfb_L分别反馈至第一级和第二级积分电路。对于输入信号Vin_R，加法器42将输入信号Vin_R和来自数模转换器37的反馈信号Vfb_R分别与增益因子a1和b1相乘后再将乘积相减获得一加法器42的输出信号可表示为(a1*Vin_R-b1*Vfb_R)，接着积分器35接收加法器42的输出信号并对其作积分处理得到一积分信号Vo1_R，再将得到的积分信号Vo1_R送入加法器43，然后加法器43将输入信号Vin_R和来自数模转换器37的反馈信号Vfb_R分别与增益因子a2和b2相乘后将乘积相减，并将结果与积分信号Vo1_R相加，得到一加法器43输出信号可表示为(Vo_R+a2*Vin_R-b2*Vfb_R)，积分器35从加法器43接收到加法器43的输出信号并对其作积分处理得到一积分信号Vo2_R，再将积分信号Vo2_R送入量化器36中与一预设信号比较以输出一数字信号Yout，数模转换器33从量化器32接收数字信号Yout并将其转换成模拟信号Vfb_L分别反馈至第一级和第二级积分电路。

如图10所示为依据本发明第一实施例的两通道两级∑-Δ转换电路的具体电路图。第一级积分电路包括：两通道输入端用于分别提供两个输入信号Vin_L和Vin_R，运算放大器46，可共用运算放大器46的两个第一级积分器(分别表示为第一积分器和第二积分器)，以及两个与第一积分器和第二积分器分别对应的数模转换器44和45。第一积分器可接收输入信号Vin_L，还包括电容采样Cs1_L、积分电容CI1_L及多个开关S11_L、S12_L、S13_L、S14_L、S31和S32。所述多个开关均分别由时钟信号发生器52(如图10所示)产生的四个时钟信号所控制，可表示为P1、P2、P1D和P2D，在此实施例中，P1和P2，P1D和P2D分别为两组非交叠时钟信号，较佳的，P1D比P1有所延迟，P2D比P2有所延迟，这四个时钟信号的具体波形可参考图10所示。其中，当P1和P1D为高电平时，输入信号Vin_L流入电容Cs1_L，当P2和P2D为高电平时，电容Cs1_L与运算放大器46的负输入端耦接；当P2和P2D为高电平时，电容CI1_L与运算放大器46的负输入端和输出端耦接；开关S31耦接于运算放大器46的负输入端和电容CI1_L之间，为时钟信号P2所控制；开关S32耦接于电容CI1_L和运算放大器46的输出端之间，为时钟信号P2D所控制；开关S11_L用于控制是否将输入信号Vin_L流入电容Cs1_L，为时钟信号P1D所控制；开关S12_L的一端耦接于开关S11_L与电容Cs1_L之间，另一端耦接地，为时钟信号P2D所控制；开关S13_L的一端耦接于电容Cs1_L与开关S14_L之间，另一端耦接地，为时钟信号P1所控制；以及开关S14_L耦接于电容Cs1_L与运算放大器46的负输入端之间，为时钟信号P2所控制。第一级积分电路的第二积分器可输入信号Vin_R，包括采样电容Cs1_R、积分电容CI1_R及多个开关S11_R、S12_R、S13_R、S14_R、S33和S34，这多个开关也分别由时钟信号发生器52产生的四个时钟信号所控制。其中，当P2和P2D为高电平时，输入信号Vin_R流入电容Cs1_R，当P1和P1D为高电平时，电容Cs1_R与运算放大器46的负输入端耦接；当P1和P1D为高电平时，电容CI1_R与运算放大器46的负输入端和输出端耦接。开关S33耦接于运算放大器46的负输入端和电容CI1_R之间，为时钟信号P1所控制；S34耦接于电容CI1_R和运算放大器46的输出端之间，为时钟信号P1D所控制；开关S11_R用于控制是否将输入信号Vin_R流入电容Cs1_R，为时钟信号P2D所控制；开关S12_R的一端耦接于开关S11_R与电容Cs1_R之间，另一端耦接地，为时钟信号P1D所控制；开关S13_R的一端耦接于电容Cs1_R与开关S14_R之间，另一端耦接地，为时钟信号P2所控制；以及开关S14_R耦接于电容Cs1_R与运算放大器46的负输入端之间，为时钟信号P1所控制。

第二级积分电路包括：两通道输入端用于分别提供两个输入信号Vin_L和Vin_R，运算放大器49，可共用运算放大器49的两个第二级积分器(分别表示第三积分器和第四积分器)，以及两个与第三积分器和第四积分器分别相对应的数模转换器47和48。第三积分器可接收输入信号Vin_L并与运算放大器46的输出端耦接，还包括采样电容Cs2_L、积分电容CI2_L，采样电容Ca2_L及多个开关S21_L、S22_L、S23_L、S24_L、S25_L、S26_L、S41和S42，这多个开关也分别由时钟信号发生器52产生的四个时钟信号所控制。其中，当P2和P2D为高电平时，运算放大器46的输出信号Vo1流入电容Cs2_L，输入信号Vin_L流入Ca2_L；当P1和P1D为高电平时，电容Cs2_L和电容Ca2_L均与运算放大器49的负输入端耦接，电容CI2_L与运算放大器49的负输入端和输出端耦接。开关S41耦接于运算放大器49的负输入端和电容CI2_L之间，为时钟信号P1所控制；S42耦接于电容CI2_L和运算放大器49的输出端之间，为时钟信号P1D所控制；开关S21_L用于控制是否将运算放大器46的输出信号Vo1流入电容Cs2_L，为时钟信号P2D所控制；开关S22_L的一端耦接于开关S21_L与电容Cs2_L之间，另一端耦接地，为时钟信号P1D所控制；开关S23_L的一端耦接于电容Cs2_L与开关S24_L之间，另一端耦接地，为时钟信号P2所控制；开关S24_L耦接于电容Cs2_L与运算放大器49的负输入端之间，为时钟信号P1所控制；开关S25_L用于控制是否将Vin_L流入电容Ca2_L，为时钟信号P2D所控制；以及开关S26_L，一端耦接于开关S25_L与电容Ca2_L之间，另一端耦接地，为时钟信号P1D所控制。第四积分器可输入信号Vin_R，包括采样电容Cs2_R、积分电容CI2_R，采样电容Ca2_R及多个开关S21_R、S22_R、S23_R、S24_R、S25_R、S26_R、S43、S44，这多个开关也分别由时钟信号发生器52产生的四个时钟信号所控制。其中，当P1和P1D为高电平时，运算放大器46的输出信号Vo1流入电容Cs2_R，输入信号Vin_R流入Ca2_R；当P2和P2D为高电平时，电容Cs1_R和电容Ca2_R均与运算放大器49的负输入端耦接，电容CI2_R与运算放大器的负输入端和输出端耦接。开关S43耦接于运算放大器49的负输入端和电容CI2_R之间，为时钟信号P2所控制；S44耦接于电容CI2_R和运算放大器49的输出端之间，为时钟信号P2D所控制；开关S21_R用于控制是否将运算放大器46的输出信号Vo1流入电容Cs2_R，为时钟信号P1D所控制；开关S22_R的一端耦接于开关S21_R与电容Cs2_R之间，另一端耦接地，为时钟信号P2D所控制；开关S23_R的一端耦接于电容Cs2_R与开关S24_R之间，另一端耦接地，为时钟信号P1所控制；开关S24_R耦接于电容Cs2_R与运算放大器49的负输入端之间，为时钟信号P2所控制；开关S25_R用于控制是否将输入信号Vin_R流入电容Ca2_R，为时钟信号P1D所控制；以及开关S26_R，一端耦接于开关S25_R与电容Ca2_R之间，另一端耦接地，为时钟信号P2D所控制。

图10还包括分别通过开关S51和开关S52与第二级积分电路耦接的两个量化器50和51，用于将第二级积分电路的运算放大器49的输出信号Vo2与一预设信号进行比较后输出数字信号Yout_L或Yout_R。数模转换器44和47分别用于接收Yout_L并将其转换为模拟信号后各自反馈至第一积分器和第三积分器，数模转换器45和48分别用于接收Yout_R并将其转换为模拟信号后各自反馈至第二积分器和第四积分器。量化器50和51以及数模转换器44，45，47和48的内部结构及工作原理都已为本领域技术人员所知悉，故此处不再赘述。

如图10所示，时钟信号P1和时钟信号P2，时钟信号P1D和时钟信号P2D分别为两组非交叠时钟，在本实施例中，P1D相对于P1延迟100皮秒数量级，P2D相对于P2延迟100皮秒数量级。由于控制信号发生器的内部结构及工作原理都已为本领域技术人员所知悉，故此处不再赘述。

所述两通道两级∑-Δ转换电路的工作原理如下。

如图11所示，为图10所示两通道两级∑-Δ转换电路在一时钟周期的第一阶段的具体电路图。在时钟周期的第一阶段，时钟信号P1和P1D都为高电平，P2和P2D都为低电平，开关S13_L、S14_R、S33、S24_L、S23_R、S41、S11_L、S12_R、S34、S22_L、S26_L、S21_R、S25_R、S42以及S51都闭合，S14_L、S13_R、S31、S23_L、S24_R、S43、S12_L、S11_R、S32、S21_L、S25_L、S26_R、S22_R、S44以及S52都关断。以上各开关与元件之间的位置关系与图10中完全相同，为了说明简要的目的，此处不再赘述。就第一积分器而言，输入信号Vin_L通过开关S11_L和S13_L流入电容Cs1_L，即电容Cs1_L对输入信号Vin_L进行采样处理；就第二积分器而言，由于电容Cs1_R在时钟周期的上个阶段已被充电，此时在运输放大器55的影响之下，电容Cs1_R中的电荷通过开关S12_R、S14_R、S33及S34向电容CI1_R中转移，达到稳定状态后，运算放大器55的输出信号Vo1可记为Vo1_R；就第三积分器而言，由于电容Ca2_L与Cs2_L在时钟周期的上个阶段已被充电，此时在运输放大器58的影响之下，电容Ca2_L与Cs2_L中的电荷以及数模转换器56输出的反馈信号的电荷通过开关S26_L、S22_L、S24_L、S41及S42向电容CI2_L中转移，达到稳定状态后，运算放大器58的输出信号Vo2可记为Vo2_L；就第四积分器而言，运算放大器55的输出信号Vo1_R通过开关S21_R和S23_R流入电容Cs2_R，即电容Cs2_R对运算放大器55的输出信号Vo1_R进行采样，同时，输入信号Vin_R通过开关S25_R和S23_R流入电容Ca2_R，即电容Ca2_R对输入信号Vin_R进行采样处理。由于开关S51闭合，则运算放大器58的输出信号Vo2_L被输入量化器59后经量化处理为输出信号Yout_L，接着Yout_L由数模转换器53和56转换处理后分别反馈至第一积分器和第三积分器。

如图12所示为图10所示两通道两级∑-Δ转换电路在时钟周期的第二阶段的具体电路图。在时钟周期的第二阶段，时钟信号P1和P1D都为低电平，P2和P2D都为高电平，开关S13_L、S14_R、S33、S24_L、S23_R、S41、S11_L、S12_R、S34、S22_L、S26_L、S21_R、S25_R、S42、及S51都关断，开关S14_L、S13_R、S31、S23_L、S24_R、S43、S12_L、S11_R、S32、S21_L、S25_L、S26_R、S22_R、S44及S52都闭合。以上各开关与元件之间的位置关系与图10中完全相同，为了说明简要的目的，此处不再赘述。就第一积分器而言，由于电容Cs1_L在时钟周期的第一阶段已被充电，此时受到运算放大器63的影响，电容Cs1_L中的电荷通过开关S12_L、S14_L、S31及S32向电容CI1_L中转移，达到稳定状态后，运算放大器63的输出信号Vo1可记为Vo1_L；就第二积分器而言，输入信号Vin_R通过开关S11_R和S13_R流入电容Cs1_R，即电容Cs1_R对输入信号Vin_R进行采样处理；就第三积分器而言，运算放大器66的输出信号Vo1_L通过开关S21_L和S23_L流入电容Cs2_L，即电容Cs2_L对运算放大器63的输出信号Vo1_L进行采样处理，同时，输入信号Vin_L通过开关S25_L和S23_L流入电容Ca2_L，即电容Ca2_L对输入信号Vin_L进行采样处理；就第四积分器而言，由于电容Ca2_R与Cs2_R在上个时钟周期已被充电，此时受到运算放大器66的影响，电容Ca2_R与Cs2_R中的电荷以及数模转换器65输出的反馈信号的电荷通过开关S26_R、S22_R、S24_R、S43及S44向电容CI2_R中转移，运算放大器66的输出信号Vo2可记为Vo2_R。由于S52闭合，运算放大器66的输出信号Vo2_R被输入量化器68后经量化处理为输出信号Yout_R，接着Yout_R由数模转换器62和65转换处理后分别反馈至第二积分器和第四积分器。

由上可知，在同一时刻每一级积分电路中仅有一个积分器的采样电容断开与前一级积分电路及相应的通道输入端的连接，并且与相应的积分电容和运算放大器连通用以进行积分处理。此时其他各积分器的采样电容均与相应通道输入端及前一级积分电路相连接，并且与相应的运算放大器断开，用以对相应通道输入端的输入信号和前一级积分电路的信号进行采样处理。

共享运算放大器会使两个独立的积分器之间产生串扰，如图13所示为依据本发明第一实施例中共用运算放大器所带来的串扰形成图。在理想的情况下，处于理想工作状态的运算放大器的增益无穷大，因此理想的运算放大器负输入端的电压等于正输入端的电压，但实际应用中，运算放大器69的增益和带宽都是有限，在所述时钟周期的第一阶段，当运算放大器69与积分电容CI1_L连通时，第一级积分电路中的第一积分器作积分处理，此时运算放大器69的负输入端的电压有一定的残留量Vr’(如图13所示)，运算放大器69的负输入端的寄生电容Cr’中会有一定的残余电荷Qr’可表示为Qr’＝Cr’×Vr’，则在时钟周期的第二阶段，残余电荷Qr’会进入第一级积分电路中的第二积分器，从而产生串扰。与此同时，电路中也存在其他非理想因素，如开关S132，S134关断时的电荷注入等均是产生串扰的原因。需注意的是，第一级积分器引入的串扰是最重要的，因为∑-Δ转换电路有噪声整形作用，后级积分器引入的串扰等效在输出端时至少要经过一阶整形，所以后级积分器引入的串扰对整个转换电路的影响将大大减少。

为解决因共享运算放大器而产生串扰，本发明提出了如下多种解决方法：

1、在第二级积分电路的各积分器中引入前馈增益因子a2的影响。第三积分器中前馈增益因子a2的引入是由电容Ca2_L和电容CI2_L来实现的，第四积分器中的前馈增益因子a2是由电容Ca2_R和电容CI2_R来实现的。适当调整第二级积分电路中的前馈增益因子a2可抑制第一级积分电路输出信号中的信号分量，当第一级积分电路输出信号中包含的是高衰减的信号分量时，第一级积分电路各积分器之间的串扰仅仅会引入被整形量化噪声而引入的信号分量则大大减少。

2、引入延迟时钟来控制各开关的关断和闭合。各开关的断开瞬间会引入电荷注入，在时钟周期的第一阶段，当一个积分器和运算放大器69(如图13所示)断开连接时，电荷会注入到运输放大器69的负输入端的寄生电容Cr’中，则在时钟周期的第二阶段，被注入的电荷会流入另一个积分器中，从而形成串扰。为了解决这个问题，本发明引入延迟时钟信号。也就是说，如图13所示，开关S131耦接于运算放大器69的负输入端和积分电容CI1_L之间，开关S132耦接于积分电容CI1_L和运输放大器69的输出端之间，开关S131和开关S132同时闭合，但开关S131比开关S132提前关断。因为开关S131引入的电荷注入是常数，而开关S132引入的电荷注入是信号相关的，当先关断开关S131再关断开关S132时，开关S132引入的信号相关的电荷不会流入到Cr’，这样就会减少因开关而引入的串扰。同理，开关S133耦接于运算放大器69的负输入端和积分电容CI1_R，开关S134耦接于积分电容CI1_R和运输放大器69的输出端之间，开关S133和开关S134同时闭合，但开关S133比开关S134提前关断。通常延迟的时间视实际情况来决定，在本实施例中，延迟时间为100皮秒数量级。需注意的是这两组延迟时钟并不是转换电路的必要的因素，即仅使用P1和P2这两个非交叠时钟仍可控制各开关的正常运作。

3、引入T型开关。如图14所示为T型开关的示意图，当依照图13中的各开关S131和S133是如14所示的T型开关时，开关S131或S133的两端A端和B端均分别耦接于各运算放大器69的负输入端和相应的积分电容CI1_L或CI1_R，第三端耦接地(即和运算放大器正输入端的电平相同)，第四端接时钟信号发生器，即各开关是受时钟信号所控制的。因此，开关S131和S133在关断时是耦接地的，如此一来可更好地隔离积分电容CI1_L和CI1_R与运算放大器69，从而减少串扰。同样，当开关S132和开关S134也是T型开关时，各积分器间的串扰会更有效的减少。

4、适当增加每一级积分电路中供共用的运算放大器的增益和带宽。当运算放大器越接近理想状态的无穷大的增益和带宽时，负输入端与正输入端之间电压差就会越小，这样负输入端寄生电容中Cr’(如图13所示)中的残余电荷就会越少，从而大大减少残余电荷引起的串扰。

上述各种消除串扰的方法可以选择其中一种使用，也可组合使用，如同时采用增加前馈增益因子a2和增大运算放大器的增益和带宽的方法等等，在此不再一一例举。

此外，本发明提供的运算放大器共用技术，不仅仅应用在两通道两级∑-Δ转换电路，也可用于多通道一级∑-Δ转换电路。

如图15所示为依据本发明第二实施例的两通道一级∑-Δ转换电路的具体电路图。所述两通道一级∑-Δ转换电路包括：两通道输入端用于分别为所述转换电路提供输入信号Vin_L和Vin_R，运算放大器72，可共用运算放大器72的两个第一级积分器(分别表示为第一积分器和第二积分器)，以及两个与两个积分器相对应的数模转换器70和71。第一积分器可接收输入信号Vin_L，包括采样电容Cs1_L、积分电容CI1_L及多个开关S11_L、S12_L、S13_L、S14_L、S31和S32。所述多个开关均分别由时钟信号发生器75(如图15所示)产生的四个时钟信号所控制，可表示为P1、P2、P1D和P2D，在此实施例中，P1和P2，P1D和P2D分别为两组非交叠时钟信号，较佳的，P1D比P1有所延迟，P2D比P2有所延迟，这四个时钟信号的具体波形可参考图15所示。其中，当P1和P1D为高电平时，输入信号Vin_L流入电容Cs1_L，当P2和P2D为高电平时，电容Cs1_L与运算放大器72的负输入端耦接；当P2和P2D为高电平时，电容CI1_L与运算放大器72的负输入端和输出端耦接；开关S31耦接于运算放大器72的负输入端和电容CI1_L之间，为时钟信号P2所控制；开关S32耦接于电容CI1_L和运算放大器72的输出端之间，为时钟信号P2D所控制；开关S11_L用于控制是否将输入信号Vin_L流入电容Cs1_L，为时钟信号P1D所控制；开关S12_L的一端耦接于开关S11_L与电容Cs1_L之间，另一端耦接地，为时钟信号P2D所控制；开关S13_L的一端耦接于电容Cs1_L与开关S14_L之间，另一端耦接地，为时钟信号P1所控制；以及开关S14_L耦接于电容Cs1_L与运算放大器72的负输入端之间，为时钟信号P2所控制。

第二积分器可接收输入信号Vin_R，包括采样电容Cs1_R、积分电容CI1_R及多个开关S11_R、S12_R、S13_R、S14_R、S33和S34，这多个开关也分别由时钟信号发生器75产生的四个时钟信号所控制。其中，当P2和P2D为高电平时，输入信号Vin_R流入电容Cs1_R，当P1和P1D为高电平时，电容Cs1_R与运算放大器72的负输入端耦接；当P1和P1D为高电平时，电容CI1_R与运算放大器72的负输入端和输出端耦接。开关S33耦接于运算放大器72的负输入端和电容CI1_R之间，为时钟信号P1所控制；S34耦接于电容CI1_R和运算放大器72的输出端之间，为时钟信号P1D所控制；开关S11_R用于控制是否将输入信号Vin_R流入电容Cs1_R，为时钟信号P2D所控制；开关S12_R的一端耦接于开关S11_R与电容Cs1_R之间，另一端耦接地，为时钟信号P1D所控制；开关S13_R的一端耦接于电容Cs1_R与开关S14_R之间，另一端耦接地，为时钟信号P2所控制；以及开关S14_R耦接于电容Cs1_R与运算放大器72的负输入端之间，为时钟信号P1所控制。

本实施例的两通道一级∑-Δ转换电路工作原理描述如下。

在时钟周期的第一阶段，时钟信号P1和P1D都为高电平，P2和P2D都为低电平，开关S13_L、S14_R、S33、S11_L、S12_R、S34以及S51都闭合，S14_L、S13_R、S31、S12_L、S11_R、S32以及S52都关断。就第一积分器而言，输入信号Vin_L通过开关S11_L和S13_L流入电容Cs1_L，即电容Cs1_L对输入信号Vin_L进行采样处理，积分电容CI1_L两端的电压不变；就第二积分器而言，由于电容Cs1_R在时钟周期的上个阶段已被充电，此时在运输放大器72的影响之下，电容Cs1_R中的电荷通过开关S12_R、S14_R、S33及S34向电容CI1_R中转移，达到稳定状态后，运算放大器72的输出信号Vo可记为Vo_R。

在时钟周期的第二阶段，时钟信号P1和P1D都为低电平，P2和P2D都为高电平，开关S13_L、S14_R、S33、S11_L、S12_R、S34及S51都关断，开关S14_L、S13_R、S31、S12_L、S11_R、S32及S52都闭合。就第一积分器而言，由于电容Cs1_L在时钟周期的第一阶段已被充电，此时受到运算放大器72的影响，电容Cs1_L中的电荷通过开关S12_L、S14_L、S31及S32向电容CI1_L中转移，达到稳定状态后，运算放大器72的输出信号Vo可记为Vo_L；就第二积分器而言，输入信号Vin_R通过开关S11_R和S13_R流入电容Cs1_R，即电容Cs1_R对输入信号Vin_R进行采样处理，积分电容CI_R两端的电压不变。

图15还包括分别通过开关S51和开关S52与积分电路耦接的两个量化器73和74，用于将运算放大器72的输出信号Vo_L或Vo_R与一预设信号进行比较后输出数字信号Yout_L或Yout_R。数模转换器70用于接收Yout_L并将其转换为模拟信号后反馈至第一积分器，数模转换器71用于接收Yout_R并将其转换为模拟信号后反馈至第二积分器。量化器73和74以及数模转换器70和71的内部结构及工作原理都已为本领域技术人员所知悉，故此处不再赘述。

由此可见，在时钟周期的第一阶段，∑-Δ转换电路的输出信号为Yout_R，在时钟周期的第二阶段，∑-Δ转换电路的输出信号为Yout_L，在此实施例中，在一个周期内运算放大器交替地为两个积分器工作，因此可有效地提高运算放大器的利用率。

在本实施例中，仍可引入T型开关和增加运算放大器的增益和带宽的放大来减少共享运算放大器带来的串扰，并且本实施例中使用的P1D和P2D这两个延迟时钟也并非转换电路的必要因素，即利用P1和P2这两个非交叠时钟仍可控制各开关在转换电路中正常地运作。

如图16所示为依据本发明第三实施例的两通道N级∑-Δ转换电路的原理图。N为大于或等于1的正整数。其中，第一级积分电路中的积分器76和80共用运算放大器84来同时处理两个通道输入端的输入信号Vin_L和Vin_R，第N级积分电路中的积分器77和81共用运算放大器85来同时处理输入信号Vin_L和Vin_R以及上一级积分电路的输出信号。本实施例的工作原理和本发明第一实施例的工作原理类似，可依照第一实施例推演而出，故此处不再赘述。

如图17所示为依据本发明第四实施例三通道两级∑-Δ转换电路的原理图。其中，第一级积分电路中的积分器88，92和96共用运算放大器100来同时处理三通道输入端的输入信号Vin_1、Vin_2和Vin_3，第二级积分电路中的积分器89，93和97共用运算放大器101来同时处理输入信号Vin_1、Vin_2和Vin_3和第一级积分电路积分器88，92和96的输出信号Vo1_1、Vo1_2和Vo1_3。

如图18为依据本发明第四实施例中第一级积分电路的各积分器的时序图和第二级积分电路的各积分器的时序图，下面将结合图18来说明本实施例的工作原理。

如图18所示，在一个时钟周期(Ts)的第一阶段，在第一级积分电路中，积分器88对输入信号Vin_1进行积分处理，积分器92和96分别对输入信号Vin_2和Vin_3进行采样处理；同时，在第二级积分电路中，积分器97进行积分处理，积分器89对输入信号Vin_1和积分器88的输出信号Vo1_1进行采样处理，积分器93处于空闲状态即积分器93既不做采样处理也不做积分处理。在时钟周期的第二个阶段，在第一级积分电路中，积分器92对输入信号Vin_2进行积分处理，积分器88和96分别对输入信号Vin_1和Vin_3进行采样处理；同时，在第二级积分电路中，积分器89进行积分处理，积分器93对输入信号Vin_2和积分器92的输出信号Vo1_2进行采样处理，积分器97处于空闲状态即积分器97既不做采样处理也不做积分处理。在时钟周期的第三个阶段，在第一级积分电路中，积分器96对输入信号Vin_3进行积分处理，积分器88和92分别对输入信号Vin_1和Vin_2进行采样处理；同时，在在第二级积分电路中，积分器93进行积分处理，积分器97对输入信号Vin_3和积分器96的输出信号Vo1_3进行采样处理，积分器89处于空闲状态即积分器89既不做采样处理也不做积分处理。

本发明还揭露一种共用运算放大器的多通道∑-Δ转换电路的辅助方法，用于一种共用至少一个运算放大器的多通道∑-Δ转换电路，及输出相应的至少一第一输出信号和一第二输出信号，包括以下步骤：

在一时钟周期的非第一阶段，对所述第一输入信号进行采样处理，得到一第一采样信号，及在第一阶段，对所述第一采样信号和第一输出信号的反馈信号进行积分处理，得到一第一积分信号；以及

在一时钟周期的非第二阶段，对所述第二输入信号进行采样处理，得到一第二采样信号，及在第二阶段，对所述第二采样信号和第二输出信号的反馈信号进行积分处理，得到一第二积分信号；

其中，所述第一输出信号的反馈信号是由所述第一积分信号经量化处理和数模转换得到的；所述第二输出信号的反馈信号是由所述第二积分信号经量化处理和数模转换得到的。

较佳地，在所述的共用运算放大器的多通道∑-Δ转换电路的辅助方法中，所述转换电路可输出相应的至少一第三输出信号和一第四输出信号，所述辅助方法还包括：

在时钟周期的第一阶段，对所述第一输入信号和第一积分信号进行采样处理分别得到一第三采样信号和一第四采样信号，在时钟周期的下个阶段对所述第三采样信号，第四采样信号以及第三输出信号的反馈信号进行积分处理，得到一第三积分信号；以及

在时钟周期的第二阶段，对所述第二输入信号和第二积分信号进行采样处理分别得到一第五采样信号和一第六采样信号，在时钟周期的下个阶段对所述第五采样信号，第六采样信号和第四输出信号的反馈信号进行积分处理，得到一第四积分信号；

其中，所述第三输出信号的反馈信号由第三积分信号经量化处理和数模转换得到的；所述第四输出信号的反馈信号是由第四积分信号经量化处理和数模转换得到的。

以上所述时钟周期是由一时钟信号发生器所产生的至少两个非交叠时钟信号决定的，所述至少两个非交叠时钟信号中还可包括延迟时钟信号和非延迟时钟信号，所述至少一个运算放大器比现有未采用运算放大器共享技术的多通道多级∑-Δ转换电路中的运算放大器增益更高并且带宽更宽。

同样，为解决因运算放大器共用所带来的串扰问题，当所述多通道多级∑-Δ转换电路有两级或两级以上的积分电路时，可在第二级以后的积分电路中引入增益前馈增益因子。另外，也可在所述多通道多级∑-Δ转换电路中使用T型开关来减少开关断开瞬间带来电荷注入的影响。

综上所述，本发明的共用运算放大器的多通道∑-Δ转换电路及其辅助方法可通过共用运算放大器来有效降低片上系统的面积，进而降低生产厂商的成本，而且通过采用引入前馈增益因子a2、延时时钟信号、T型开关、增大运算放大器增益和带宽等方法可有效降低因运算放大器的共用而带来的串扰。

上述实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (25)

1.一种共用运算放大器的多通道∑-Δ转换电路，其特征在于，包括：

一积分电路，包括可共用一运算放大器的至少两个积分器，每一积分器相应地耦接于一通道输入端，其中所述运算放大器交替地与所述至少两个积分器连通，以使所述积分电路产生一积分信号；

至少两个量化器，每一量化器均相应于所述积分电路的每一积分器，交替地与所述积分电路连通，用于将所述积分信号与一预设信号进行比较来输出一数字信号；

至少两个数模变换电路，每一数模变换电路均相应地耦接于所述每一量化器的输出端和所述积分电路的每一积分器之间，用于将所述相应的量化器输出的数字信号转换成模拟信号后反馈回所述积分电路的相应的积分器；以及

一时钟信号发生器，耦接于所述积分电路和至少两个量化器，用于向所述积分电路及所述至少两个量化器提供时钟信号，以控制所述运算放大器交替地与所述至少两个积分器连通并且控制所述积分电路交替地与所述至少两个量化器连通。

2.如权利要求1所述的共用运算放大器的多通道∑-Δ转换电路，其特征在于，所述积分电路包括一第一积分器及一第二积分器，所述运算放大器包括一负输入端，一正输入端和一输出端，其中所述第一积分器至少还包括：

一第一采样元件，在一时钟周期的非第二阶段耦接于所述第一通道输入端且在所述时钟周期的第二阶段耦接于所述第一运算放大器的负输入端；以及

一第一积分元件，在所述时钟周期的第二阶段耦接于所述第一运算放大器的负输入端和输出端之间；

所述第二积分器至少还包括：

一第二采样元件，在所述时钟信号周期的非第一阶段耦接于所述第二通道输入端且在所述时钟信号周期的第一阶段耦接于所述第一运算放大器的负输入端；以及

一第二积分元件，在所述时钟信号周期的第一阶段耦接于所述第一运算放大器的负输入端和输出端之间；

其中，所述时钟信号周期是由所述时钟信号发生器所决定的。

3.如权利要求2所述的共用运算放大器的多通道∑-Δ转换电路，其特征在于，所述转换电路中多个采样元件和多个积分元件均是电容。

4.如权利要求2所述的共用运算放大器的多通道∑-Δ转换电路，其特征在于，还包括多个开关，其中至少包括：

一第一开关，耦接于所述运算放大器负输入端与所述第一积分元件之间；以及

一第二开关，耦接于所述第一积分元件与所述运算放大器输出端之间；

其中，所述第一开关与第二开关同时闭合，且所述第一开关比第二开关提前关断。

5.如权利要求4所述的共用运算放大器的多通道∑-Δ转换电路，其特征在于，还包括：

一第三开关，耦接于所述第一采样元件与所述运算放大器的负输入端之间；以及

一第四开关，耦接于所所述第一通道输入端与所述第一采样元件；

其中，所述第三开关与第四开关同时闭合，且所述第三开关比第四开关提前关断。

6.如权利要求4所述的共用运算放大器的多通道∑-Δ转换电路，其特征在于，至少第一开关是T型开关。

7.如权利要求1所述的共用运算放大器的多通道∑-Δ转换电路，其特征在于：所述时钟信号发生器产生的是至少两个非交叠时钟信号。

8.如权利要求1所述的共用运算放大器的多通道∑-Δ转换电路，其特征在于，所述运算放大器比现有未采用运算放大器共用技术的多通道一级∑-Δ转换电路的中的运算放大器的增益更高并且带宽更宽。

9.一种共用运算放大器的多通道∑-Δ转换电路，其特征在于，包括：

至少两级积分电路，每一级积分电路均包括可共用一运算放大器的至少两个积分器，每一积分器相应地耦接于一通道输入端，在每一级积分电路中所述运算放大器交替地与所述至少两个积分器连通，且前一级积分电路的输出信号交替输入至后一级积分电路的所述至少两个积分器，以使所述至少二级积分电路产生一积分信号；

至少两个量化器，每一量化器的输入端均相应于所述至少二级积分电路的最后一级积分电路的每一积分器，交替地与所述最后一级积分电路连通，用于将所述积分信号与一预设信号进行比较来输出一数字信号；

至少两个数模转换器，每一数模变换电路均相应地耦接于所述每一量化器的输出端和所述至少二级积分电路的每一积分器之间，用于将所述相应的量化器输出的数字信号转换成模拟信号后反馈回所述积分电路的相应积分器；以及

一时钟信号发生器，耦接于所述至少二级积分电路和至少两个量化器，用于向所述至少二级积分电路及所述至少两个量化器提供时钟信号，以控制每一级积分电路的所述运算放大器交替地与所述至少两个积分器连通，控制前一级积分电路的输出端与后一级积分电路的所述至少两个积分器连通，并且控制所述最后一级积分电路交替地与所述至少量化器连通。

10.如权利要求9所述的共用运算放大器的多通道∑-Δ转换电路，其特征在于，所述至少二级积分电路至少包括一第一积分电路，所述第一积分电路还包括一第一运算放大器，一第一积分器及一第二积分器，所述第一运算放大器包括一负输入端，一正输入端和一输出端，其中所述第一积分器至少还包括：

一第一采样元件，在一时钟周期的非第二阶段耦接于所述第一通道输入端且在所述时钟周期的第二阶段耦接于所述第一运算放大器的负输入端；以及

一第一积分元件，在所述时钟周期的第二阶段耦接于所述第一运算放大器的负输入端和输出端之间；

所述第二积分器至少还包括：

一第二采样元件，在所述时钟信号周期的非第一阶段耦接于所述第二通道输入端且在所述时钟信号周期的第一阶段耦接于所述第一运算放大器的负输入端；以及

一第二积分元件，在所述时钟信号周期的第一阶段耦接于所述第一运算放大器的负输入端和输出端之间；

其中，所述时钟信号周期是由所述时钟信号发生器所决定的。

11.如权利要求10所述的共用运算放大器的多通道∑-Δ转换电路，其特征在于，其中所述至少二级积分电路更包括一第二积分电路，所述第二积分电路还包括一第二运算放大器，一第三积分器及一第四积分器，所述第二运算放大器包括一负输入端，一正输入端和一输出端，其中所述第三积分器至少还包括：

一第三积分元件，在所述时钟周期的第一阶段耦接于所述第二运算放大器的负输入端和输出端之间；

一第三采样元件，在所述时钟周期的第一阶段耦接于所述第二运算放大器的一负输入端且在所述时钟周期的第一阶段的前一阶段耦接于所述第一通道输入端；以及

一第四采样元件，在所述时钟周期的第一阶段耦接于所述第一积分电路且在所述时钟周期的第一阶段的前一阶段耦接于所述第二运算放大器的负输入端；

所述第四积分器至少还包括：

一第四积分元件，在所述时钟周期的第二阶段耦接于所述第二运算放大器的负输入端和输出端之间；

一第五采样元件，在所述时钟周期的第二阶段耦接于所述第二运算放大器的一负输入端且在所述时钟周期的第二阶段的前一阶段耦接于所述第二通道输入端；以及

一第六采样元件，在所述时钟周期的第二阶段耦接于所述第一积分电路且在所述时钟周期的第二阶段的前一阶段耦接于所述第二运算放大器的负输入端。

12.如权利要求11所述的共用运算放大器的多通道∑-Δ转换电路，其特征在于，所述转换电路中多个采样元件和多个积分元件均是电容。

13.如权利要求11所述的共用运算放大器的多通道∑-Δ转换电路，还包括多个开关，其中至少包括：

一第一组开关，耦接于所述各运算放大器负输入端与所述对应的各积分元件之间；以及

一第二组开关，耦接于所述各积分元件与所述对应的各运算放大器输出端之间；

其中，第一组开关和第二组开关同时闭合，且第一组开关比第二组开关提前关断。

14.如权利要求13所述的共用运算放大器的多通道∑-Δ转换电路，其特征在于，所述转换电路中至少第一组开关是T型开关。

15.如权利要求11所述的共用运算放大器的多通道∑-Δ转换电路，还包括多个开关，其中至少包括：

一第三组开关，耦接于所述各运算放大器负输入端与所述对应的各采样元件之间；以及

一第四组开关，耦接于所述各运算放大器输出端与下一级积分电路中的采样元件之间；

其中，第三组开关比第四组开关提前关断。

16.如权利要求9所述的共用运算放大器的多通道∑-Δ转换电路，其特征在于，所述时钟信号发生器产生的是至少两个非交叠时钟信号。

17.如权利要求9所述的共用运算放大器的多通道∑-Δ转换电路，其特征在于，所述各运算放大器比现有未采用运算放大器共用技术的多通道多级∑-Δ转换电路的中的运算放大器的增益更高并且带宽更宽。

18.如权利要求9所述的共用运算放大器的多通道∑-Δ转换电路，其特征在于，还包括一前馈增益单元，耦接于所述至少两级积分电路之间，用于增加一前馈增益因子以抑制前一级积分电路输出信号中的信号分量来降低多个通道间产生的串扰。

19.一种共用运算放大器的多通道∑-Δ转换电路的辅助方法，用于一种共用至少一个运算放大器的多通道∑-Δ转换电路，所述转换电路可输入至少两路信号包括至少一第一输入信号和一第二输入信号，及输出相应的至少一第一输出信号和一第二输出信号，其特征在于，包括：

在一时钟周期的非第一阶段，对所述第一输入信号进行采样处理，得到一第一采样信号，及在第一阶段，对所述第一采样信号和第一输出信号的反馈信号进行积分处理，得到一第一积分信号；以及

在一时钟周期的非第二阶段，对所述第二输入信号进行采样处理，得到一第二采样信号，及在第二阶段，对所述第二采样信号和第二输出信号的反馈信号进行积分处理，得到一第二积分信号。

20.如权利要求19所述的共用运算放大器的多通道∑-Δ转换电路的辅助方法，其特征在于，所述第一输出信号的反馈信号是由所述第一积分信号经量化处理和数模转换得到的，所述第二输出信号的反馈信号是由所述第二积分信号经量化处理和数模转换得到的。

21.如权利要求19所述的共用运算放大器的多通道∑-Δ转换电路的辅助方法，所述转换电路可输出相应的至少一第三输出信号和一第四输出信号，其特征在于，包括：

在时钟周期的第一阶段，对所述第一输入信号和第一积分信号进行采样处理分别得到一第三采样信号和一第四采样信号，在时钟周期的下个阶段对所述第三采样信号，第四采样信号以及第三输出信号的反馈信号进行积分处理，得到一第三积分信号；以及

在时钟周期的第二阶段，对所述第二输入信号和第二积分信号进行采样处理分别得到一第五采样信号和一第六采样信号，在时钟周期的下个阶段对所述第五采样信号，第六采样信号和第四输出信号的反馈信号进行积分处理，得到一第四积分信号。

22.如权利要求21所述的共用运算放大器的多通道∑-Δ转换电路的辅助方法，其特征在于，所述第三输出信号的反馈信号由第三积分信号经量化处理和数模转换得到的，所述第四输出信号的反馈信号是由第四积分信号经量化处理和数模转换得到的。

23.如权利要求19所述的共用运算放大器的多通道∑-Δ转换电路的辅助方法，其特征在于，所述时钟周期是由一时钟信号发生器所产生的至少两个非交叠时钟信号决定的。

24.如权利要求23所述的共用运算放大器的多通道∑-Δ转换电路的辅助方法，其特征在于，所述至少两个非交叠时钟信号中还包括延迟时钟信号和非延迟时钟信号。

25.如权利要求19所述的共用运算放大器的多通道∑-Δ转换电路的辅助方法，其特征在于，所述至少一个运算放大器比现有未采用运算放大器共用技术的多通道多级∑-Δ转换电路中的运算放大器增益更高并且带宽更宽。

Images