CN101803917B - 一种生物电阻抗成像硬件系统 - Google Patents

Abstract

本发明请求保护一种生物电阻抗成像硬件系统，涉及一种医疗设备。本生物电阻抗成像硬件系统包括上位机（1），USB接口芯片（2），D/A转换，滤波和压流转换电路（3），多路开关（4）和（6），被测对象（5），放大，滤波和A/D转换电路7和FPGA控制器（8），核心部件为FPGA控制器，其包括恒流源控制模块，多路开关选择控制模块，A/D转换采样控制模块，数字相敏解调模块，USB传输控制模块和总控制模块。本系统使用FPGA技术实现上述功能模块，提高了电路的集成度、可扩展性和升级性，从而大大减少成像硬件系统的体积和功耗，降低成本，提高了抗干扰性。

Description

一种生物电阻抗成像硬件系统

技术领域

本发明涉及一种医疗设备，特别涉及一种生物电阻抗成像硬件系统。

背景技术

生物电阻抗成像是一种新型的、低廉的、无损的成像技术，其基本原理为向人体注入安全的电物理量(如电流或电压)，测量体表相应的电学物理量，对目标体内电阻抗分布进行重建的一种新型成像方法。在生物电阻抗成像中，成像图像的质量与电极数目密切相关，而电极数目越多所传输的数据信息量也就越大。现有的生物电阻抗成像系统数据采集和数据传输电路基本上通过模拟信号发生电路，多路选择集成电路，计数器集成电路，单片机主控芯片，串口通信电路和滤波电路等组成，其电路较复杂，模拟电路成分多，从而导致生物电阻抗成像系统功耗大，体积大，并存在抗干扰能力弱，维护升级成本高和数据采集速度低等问题。针对上述问题，虽然已有一些研究人员对生物电阻抗成像硬件系统进行了局部该进，如天津大学王化祥教授研发的基于FPGA的生物电阻抗成像系统的恒流源等，但上述问题并未得到系统解决。本发明的生物电阻抗成像硬件系统提高了电路的集成度，并增强其可扩展性和升级性，从而大大减少硬件系统的体积和功耗，节约成本，并提高了抗干扰性。

发明内容

本发明所要解决的技术问题是，针对现有技术中的缺陷，设计一种利用现场可编程门阵列技术(Field Programmable Gate Array，FPGA)和USB通讯技术实现体积小，功耗低，电路结构简单，易于维护升级的生物电阻抗成像硬件系统。

本发明采用的总体技术方案是：

一种生物电阻抗成像硬件系统，包括如下几个部分：

上位机，用于接收采集的电压数据，重建并显示图像；

USB接口芯片，用于接收FPGA控制器的控制信号和数据，完成USB传输功能；

D/A转换、滤波和压流转换电路，包括D/A转换器件，带通滤波电路和Howland电路，用于将FPGA控制器输出的数据转换成可用于注入被测对象的恒定电流；

多路开关，用于接收FPGA控制器输出的控制信号从而确定被测对象上被选通的电极；

放大、滤波和A/D转换电路，包括放大电路、带通滤波电路和A/D转换电路，用于将测量出的电压信号进行预处理并对预处理过的信号进行模数转换，最终将转换后的数据输入FPGA控制器；

FPGA控制器，用于控制上述各部分协调工作。

所述的FPGA控制器控制过程具体包括，通过控制USB接口芯片接收上位机传来的命令并传递成像数据给上位机，控制多路开关确定选通电极，接收放大、滤波和A/D转换电路输入的数字电压信号并对电压信号进行数字相敏解调，控制D/A转换、滤波和压流转换电路输出恒定电流。

所述的FPGA控制器包括恒流源控制模块，多路开关选择控制模块，A/D转换采样控制模块，数字相敏解调模块，USB传输控制模块和总控制模块，其中，

所述的恒流源控制模块用于输出可转化为注入被测对象的恒定电流的数据；

所述的多路开关选择控制模块用于控制所述的多路开关以选择不同的注电路测电压模式；

所述的A/D转换采样控制模块用于控制所述的放大、滤波和A/D转换电路的A/D转换频率并接收A/D转换电路转换出来的数据；

所述的数字相敏解调模块通过数字相敏解调的方法，把上述转换出来的数据与FPGA内部正弦和余弦表进行计算，解调出包含实部与虚部的数字信号；

所述的USB传输控制模块控制USB接口芯片工作在的批量传输模式，完成USB传输功能；

所述的总控制模块控制各个模块的工作，通过分发控制字决定以上模块的工作状态，并完成各模块之间数据缓冲和传输的功能。

所述的FPGA控制器各模块均在FPGA中采用硬件描述语言编程实现。

所述的恒流源控制模块是通过FPGA将其内部ROM中的正弦表数据输出给所述的D/A转换、滤波和压流转换电路。

所述的多路开关选择控制模块的功能通过在FPGA内编写状态机来实现。

所述的A/D转换采样控制模块产生的采样时钟由FPGA内部编写的定时器完成，接收A/D转换的数据的功能由FPGA内部编写的双端口ROM实现。

所述的总控制模块由硬件描述语言Verlog HDL编写状态机来实现，具体为：总控制模块分为五个状态，分别为等待命令，接收命令，分发控制字，接收相敏解调数据和传输相敏解调数据，所述等待命令状态为不断轮询USB传输控制模块是否有数据输入；所述接收命令状态为接收USB传输控制模块传来的命令数据并分析这些数据完整性和正确性，即判断各命令控制字的值是否在其各自的值域范围内；所述分发控制字状态为将所收到的各命令控制字分别传输到相应的模块；所述接收相敏解调数据状态为检查数字相敏解调模块的工作是否完成，如果相敏解调完成就接收数字相敏解调模块传入的数据，反之等待；所述传输相敏解调数据状态为将所收到的相敏解调数据送入USB传输控制模块。

采用FPGA技术设计的生物电阻抗成像硬件系统，提高了电路的集成度，并增强其可扩展性和升级性，从而大大减少硬件系统的体积和功耗，节约成本，提高了抗干扰性，在信息采集和医学电子仪器上有着广泛的应用前景。

附图说明

图1为生物电阻抗成像系统整体框图；

图2为FPGA控制器的模块图；

图3为利用直接数字频率合成技术(DDS)产生激励恒流源的原理图；

图4为数字相敏解调模块原理图。

具体实施方式

以下结合附图和实施例对本发明做进一步的详细描述。

本发明基于FPGA技术设计了一种生物电阻抗成像硬件系统，该系统包括如下几部分：

上位机1，此部分由工控机或PC机组成，用来接收采集的电压数据，采用常规的软件算法(如等位线逆投影)来重建并显示图像；

USB接口芯片2，此部分由USB接口芯片组成，接收FPGA控制器的控制信号和数据，完成USB传输功能；

D/A转换、滤波和压流转换电路3，此部分由D/A转换器件，带通滤波电路和Howland电路组成，将FPGA控制器输出的数据转换成可用于注入被测对象5的恒定电流；

多路开关4和6，此部分由多路开关芯片组成，接收FPGA控制器输出的控制信号从而决定那个电极被选通；

放大，滤波和A/D转换电路7部分，此部分由放大电路，带通滤波电路和A/D转换电路组成，将测量的电压信号进行预处理并由FPGA控制器控制A/D转换器件对预处理过的信号进行模数转换，最终将转换后的数据输入FPGA控制器。

FPGA控制器部分，此部分由恒流源控制模块，多路开关选择控制模块，A/D转换采样控制模块，数字相敏解调模块，USB传输控制模块，总控制模块组成。

如图2，所述FPGA控制器的所有模块都在FPGA内完成，各模块结构和功能详述如下：

1，恒流源控制模块

本模块采用直接数字频率合成(DDS)技术，利用Matlab软件产生正弦表数据，并把这些数据存入FPGA芯片内部的只读ROM中。在利用FPGA内部的锁相环电路(PLL)输出稳定时钟，这个稳定的时钟和累加器所产生的地址信号将一起驱动FPGA内部只读ROM，把ROM中的正弦表数据输出到D/A转换，滤波和压流转换电路3，在此过程中累加器的初始值由输入相位控制字决定，累加器的步长由输入频率控制字决定，相位控制字和频率控制字由总控制模块分发。本模块输出的数字信号经过D/A转换、滤波、放大隔离，最终还原成由相位控制字和频率控制字决定的正弦电压信号。正弦的电压信号再通过改进的Howland电路转化成电流信号以便注入被测对象5。采用DDS技术的产生激励源原理图如图3所示。

2，多路开关选择模块

多路开关选择模块是在FPGA内编写状态机来实现，此模块产生A0，A1，A2，A3分别为四位二进制数地址信号，其中，A0和A1用于选择加载激励电流的电极，A2，A3用于选择测量电压的电极，通过接收不同的模式控制字(MODE)可以选择A0，A1，A2，A3的变化模式，从而产生不同的电压测量模式，如相邻注电流相邻测电压模式，相邻注电流相对测电压模式，相对注电流相邻测电压模式等等，可实现灵活多变的测量，以上的不同测量模式可以用硬件描述语言编写出不同的状态机来完成，从而可实现自定义的测量模式，为后期电阻抗成像技术的发展提供了一个很好的硬件平台。

此模块产生的地址信号控制多路开关4和多路开关6两部分，即按所需激励方式产生A0和A1地址信号控制多路开关4部分将激励电流加载到要求的16个激励电极中的一对电极上，按所需的测量方式产生A2和A3地址信号控制多路开关6部分将16个测量电极中的一对电极上的电压加载到放大，滤波和A/D转换电路7部分的输入端。

本实施实例中多路开关部分采用的是美信公司生产的CMOS十六通道模拟多路开关MAX306(其导通电阻最大为100Ω，通道间的电阻匹配误差最大为5Ω，开关时间小于400ns)

3，A/D转换采样控制模块

A/D转换采样控制模块由硬件描述语言编程实现，完成采样时钟的输出和A/D转换数据的接收并传入数字相敏解调模块，采样的时钟由FPGA内部编写的定时器完成，定时器的周期由总控制模块分发的采样频率控制字决定，接收A/D转换的数据并传入数字相敏解调模块的功能由FPGA内部编写的双端口ROM实现。本模块用来控制放大，滤波和A/D转换电路7部分的A/D转换频率并接收A/D转换出来的数据。

4，数字相敏解调模块

数字相敏解调模块由硬件描述语言编程完成，本实施例为在正弦波周期电压信号的一个周期内使用A/D转换器件采样250次，生成250个数据。这些数据再和FPGA内ROM中分别存放两张表做计算，一张为正弦表，一张为余弦表，在一个周期内计算虚部分量I和实部分量Q的常规公式如下：

$r\left(n\right)=\cos \left(\frac{2\mathrm{\π}}{N}n\right)$ 和 $q\left(n\right)=\sin \left(\frac{2\mathrm{\π}}{N}n\right)$

在FPGA内实现的原理图如图4，当FPGA解调出I和Q值后，将其值送入总控制模块，总控制模块再将数据传给USB传输控制模块，USB传输控制模块控制USB接口芯片将相敏解调出来的数据传入上位机。在上位机中可用如下公式计算出电压信号的振幅和相位。

$V_m=\frac{2}{N}\sqrt{I^2+Q^2}$

其中V(n)为经A/D转换器件采样的数据，q(n)和r(n)分别为正弦表和余弦表。n为自然数，N在本实施例的系统中取250，Vm为振幅，

为初始相位。

5，USB传输控制模块

USB传输控制模块所要控制的接口芯片是CYPRESS公司生产的EZ-USB FX2(即CY7C68013)。此芯片集成了USB通信控制引擎(SIE)和改进的8051内核于一体，能完成三种模式的传输，USB的低速传输1.5Mbps，全速传输12Mbps和高速传输480Mbps。USB传输控制模块产生少量控制信号(即读信号SLRD，写信号SLWD，使能信号SLOE，写满信号FLAGB，端口选择信号FADDR0和FADDR1)和数据总线便可进行高速USB传输。USB的控制信号由USB传输控制模块发出，此模块在FPGA内由硬件描述语言编写状态机来实现。

USB传输控制模块控制的接口芯片的固件程序是在CPYPRESS公司提供的固件框架程序下编程，只需修改初始化函数TD_Init()和TD_POLL()，方便简单，本系统中通过设定接口芯片寄存器的值使得USB的驱动频率为48MHz，从FIFO模式，异步读写，不使用IFCLK引脚。

为完成USB通讯功能，上位机的USB的驱动程序直接使用CYPRESS公司提供的驱动程序ezusb.sys，应用程序则调用其API函数，主要有CreatFile()和DeviceIoControl()。CreatFile()的功能是取得设备句柄，DeviceIoControl()的功能是向设备驱动程序发送请求，应用程序的主要功能是开启或关闭USB设备，设定传输参数，启动或停止采集传输等。

6，总控制模块

总控制模块是整个电路的核心部分，它是一个功能强大的处理系统，由硬件描述语言Verlog HDL编写状态机来实现，总控制模块分为五个状态，分别为等待命令，接收命令，分发控制字，接收相敏解调数据，传输相敏解调数据。等待命令状态为不断轮询USB传输控制模块是否有数据输入，接收命令状态为接收USB传输控制模块传来的命令数据并分析这些数据完整性和正确性(判断各命令控制字的值是否在其各自的值域范围内)，分发控制字状态为将所收到的各命令控制字分别传输到相应的模块。接收相敏解调数据状态为检查数字相敏解调模块的工作是否完成，如果相敏解调完成就接收数字相敏解调模块传入的数据，反之等待。传输相敏解调数据状态为将所收到的相敏解调数据送入USB传输控制模块，由USB传输控制模块负责将相敏解调的数据通过USB接口芯片传给上位机。总控制模块主要作用是协调和控制各个模块的工作，用于使能各个模块，接受并分发送控制字，数据缓冲和传输等。

系统上电后，按如下流程工作：

(1)系统中FPGA芯片经过上电复位，配置后进入用户模式，在用户模式中，FPGA中的USB传输控制模块先初始化，控制指定传输的端点，并检查端点FIFO的空(empty)信号，等待上位机传来的命令。

(2)如检测到有命令传输，USB传输控制模块控制USB接口芯片进行USB传输，将命令数据传入总控制模块，总控制模块接受命令并判断其是否有效，如果命令控制字无效，总控制模块回到等待命令状态不进行下一步动作。

(3)如果命令有效，总控制模块将频率控制字，相位控制字，模式选者控制字，数字相敏解调采样率控制字分别传送给各自模块，各模块按照控制字所决定的工作模式执行一个测量周期。被测对象5由周围一圈均与摆放16个电极(可扩展)的圆柱体模型组成，圆柱体内布置有不同阻抗值的物质，可用于生物电阻抗成像硬件系统的测量；

测量周期的一个实例如下：如本系统使用一种相邻电极注电流相邻电极测电压的方式，共16个电极(可扩展)，先用1-2电极对注电流，然后分别测3-4电极对，4-5电极对一直到15-16电极对共13对电极的电压信号，再换2-3电极对注电流，测4-5电极对，5-6电极对一直到16-1电极对共13对电极的电压信号，如此循环一圈共有13(对)*16(次)共208个电压信号，这些电压信号经过放大，滤波和A/D转换电路7部分后输入A/D转换采样控制模块，最后将数据送入数字相敏解调模块，完成一个测量周期。

(4)数字相敏解调模块对接收的数据进行解调。

(5)总控制模块接收数字相敏解调模块解调出的数据再将这些数据送入USB传输控制模块，然后USB传输控制模块控制USB接口芯片将数据传给上位机。

(6)完成一次测量采集后，重复(2)-(4)步骤进行下一次采集。

(7)在上位机中，上位机接收USB接口传来的数据，利用等位线逆投影算法或一步牛顿法等，重建并显示目标图像。

该发明的硬件描述语言编程载体可选用Altera的Cylone系列芯片，该系统大部分内容都可由FGPA集成电路完成，只需少量芯片外部配合，如A/D，D/A，COMS多路开关，USB接口芯片等，这样能提高硬件系统的集成度，对所测数据进行适当的前端处理，减小其体积，减小功耗，节约成本和提高可维护性并提高了数据的传输速度，可升级性好。

本发明可用其他的不违背本发明的精神或主要特征的具体形式来概述，本发明的上述实施方案都只能认为是对本发明的说明而不能限制本发明，在与本发明的权利要求书相当的含义和范围内的任何改变，都应认为是包括在权利要求书的范围内。因此，本发明以权利要求书的保护范围为准。

Claims (6)

1.一种生物电阻抗成像硬件系统，包括如下几个部分：

上位机(1)，用于接收采集的电压数据，重建并显示图像；

USB接口芯片(2)，用于接收FPGA控制器(8)的控制信号和数据，完成USB传输功能；

D/A转换、滤波和压流转换电路(3)，包括D/A转换器件，带通滤波电路和Howland电路，用于将FPGA控制器(8)输出的数据转换成可用于注入被测对象(5)的恒定电流；

多路开关(4，6)，用于接收FPGA控制器(8)输出的控制信号从而确定被测对象(5)上被选通的电极；

放大、滤波和A/D转换电路(7)，包括放大电路、带通滤波电路和A/D转换电路，用于将测量出的电压信号进行预处理并对预处理过的信号进行模数转换，最终将转换后的数据输入FPGA控制器；

FPGA控制器(8)，用于控制上述各部分协调工作；

其中，所述的FPGA控制器(8)控制过程具体包括，通过控制USB接口芯片(2)接收上位机传来的命令并传递成像数据给上位机，控制多路开关(4，6)确定选通电极，接收放大、滤波和A/D转换电路(7)输入的数字电压信号并对电压信号进行数字相敏解调，控制D/A转换、滤波和压流转换电路(3)输出恒定电流；

所述的FPGA控制器(8)包括恒流源控制模块，多路开关选择控制模块，A/D转换采样控制模块，数字相敏解调模块，USB传输控制模块和总控制模块，其中，

所述的恒流源控制模块用于输出可转化为注入被测对象(5)的恒定电流的数据；

所述的多路开关选择控制模块用于控制所述的多路开关(4，6)以选择不同的注电路测电压模式；

所述的A/D转换采样控制模块用于控制所述的放大、滤波和A/D转换电路(7)的A/D转换频率并接收A/D转换电路转换出来的数据；

所述的数字相敏解调模块通过数字相敏解调的方法，把上述转换出来的数据与FPGA内部正弦和余弦表进行计算，解调出包含实部与虚部的数字信号；

所述的USB传输控制模块控制USB接口芯片工作在的批量传输模式，完成USB传输功能；

所述的总控制模块控制各个模块的工作，通过分发控制字决定以上模块的工作状态，并完成各模块之间数据缓冲和传输的功能。

2.根据权利要求1所述的一种生物电阻抗成像硬件系统，其特征在于，所述的FPGA控制器(8)各模块均在FPGA中采用硬件描述语言编程实现。

3.根据权利要求1所述的一种生物电阻抗成像硬件系统，其特征在于，所述的恒流源控制模块是通过FPGA将其内部ROM中的正弦表数据输出给所述的D/A转换、滤波和压流转换电路(3)。

4.根据权利要求1-3之一所述的一种生物电阻抗成像硬件系统，其特征在于，所述的多路开关选择控制模块的功能通过在FPGA内编写状态机来实现。

5.根据权利要求1-3之一所述的一种生物电阻抗成像硬件系统，其特征在于，所述的A/D转换采样控制模块产生的采样时钟由FPGA内部编写的定时器完成，接收A/D转换的数据的功能由FPGA内部编写的双端口ROM实现。

6.根据权利要求1-3之一所述的一种生物电阻抗成像硬件系统，其特征在于，所述的总控制模块由硬件描述语言Verilog HDL编写状态机来实现，具体为：总控制模块分为五个状态，分别为等待命令，接收命令，分发控制字，接收相敏解调数据和传输相敏解调数据，所述等待命令状态为不断轮询USB传输控制模块是否有数据输入；所述接收命令状态为接收USB传输控制模块传来的命令数据并分析这些数据完整性和正确性，即判断各命令控制字的值是否在其各自的值域范围内；所述分发控制字状态为将所收到的各命令控制字分别传输到相应的模块；所述接收相敏解调数据状态为检查数字相敏解调模块的工作是否完成，如果相敏解调完成就接收数字相敏解调模块传入的数据，反之等待；所述传输相敏解调数据状态为将所收到的相敏解调数据送入USB传输控制模块。

Images