CN100578599C - 移位寄存器及其电平控制器 - Google Patents

Abstract

一种移位寄存器，具有多级移位寄存器单元，各级移位寄存器单元包括第一电平提升及拉低单元、第一驱动单元及电平控制器。第一电平提升、拉低单元及驱动单元分别用以使扫描讯号等于第一时序讯号、第一电压及导通第一电平提升单元。电平控制器包括输入单元、电荷储存单元、第二电平提升及拉低单元。输入单元用以控制节点上的第一控制讯号等于第一电压。电荷储存单元用以储存时序讯号相对于节点的电压。第二电平提升及拉低单元分别用以控制第二控制讯号等于第一控制讯号及第一电压以分别导通及截止第一电平拉低单元。

Description

移位寄存器及其电平控制器

技术领域

本发明是涉及一种移位寄存器(Shift Register)，特别是涉及一种具有经由电容的电荷储存能力来进行电平控制操作的电平控制器的移位寄存器。

背景技术

在科技发展日新月异的现今时代中，液晶显示器已经广泛地应用在电子显示产品上，如电视、计算机屏幕、笔记型计算机、移动电话或个人数字助理等。液晶显示器包括数据驱动器(Data Driver)、扫描驱动器(Scan Driver)及液晶显示面板，其中液晶显示面板中具有像素阵列，而扫描驱动器用以依序开启像素阵列中对应的像素列，以将数据驱动器输出的像素数据传送至像素，进而显示出欲显示的影像。

现今的技术多以移位寄存器(Shift Register)来实现出可依序开启像素阵列中对应的像素列的扫瞄驱动器，并以两个长宽比(W/L Ratio)差异较大的晶体管来设计出各级移位寄存器单元电路中的电平控制器100。如图1所示，其中晶体管T5’的长宽比约为晶体管T4’的长宽比的十倍，而晶体管T4’被偏压为二极管(Diode)。如此，电平控制器100可响应于输入讯号Vs来产生与其互为反相的输出讯号Vg。

然而，由于晶体管T4’的长宽比较小，如此当其导通时需承受晶体管T5’产生的的较大电流。这样一来，将会使晶体管T4’产生坏损，导致移位寄存器单元产生误动作并使液晶显示器的寿命较短。因此如何设计出使用寿命长的电平控制器及移位寄存器，以提升液晶显示器的使用寿命及其画面质量是业界所致力的方向之一。

发明内容

本发明是有关于一种移位寄存器(Shift Register)，其可有效地改善传统移位寄存器寿命较短的缺点，而实质上具有使用寿命较长，及可使应用其的液晶显示器的使用寿命较长及显示画面质量较佳的优点。

根据本发明提出一种移位寄存器，包括多级移位寄存器单元，各级移位寄存器单元用以产生扫描讯号，而各级移位寄存器单元包括第一电平提升单元、第一电平拉低单元、第一驱动单元及电平控制器。第一电平提升单元用以控制扫描讯号等于第一时序讯号，第一电平拉低单元用以控制扫描讯号等于第一电压。第一驱动单元用以响应于输入讯号的上升缘(Rising Edge)提供第一控制讯号来导通第一电平提升单元。电平控制器包括输入单元、电荷储存单元、第二电平提升单元及第二电平拉低单元。输入单元响应于第一控制讯号的上升缘来控制节点上的第三控制讯号等于第一电压。电荷储存单元的两端分别耦接至节点及接收一第二时序讯号，其用以储存时序讯号相对于节点的电压。第二电平提升单元响应于第三控制讯号的上升缘控制第二控制讯号实质上等于第三控制讯号以导通第一电平拉低单元。第二电平拉低单元响应于第三控制讯号的上升缘来控制第二控制讯号等于第一电压以截止第一电平拉低单元。其中，输入讯号为各移位寄存器单元的前一级移位寄存器单元输出的扫描讯号。

根据本发明提出一种电平控制器，包括输入单元、电荷储存单元、电平提升单元及电平拉低单元。输入单元用以响应于输入讯号的上升缘来控制节点上的控制讯号等于第一电压。电荷储存单元的两端分别耦接至节点及接收时序讯号，其用以储存时序讯号相对于节点的电压。电平提升单元用以响应于控制讯号的上升缘来提供第一讯号至输出端，第一讯号实质上接近控制讯号。电平拉低单元用以响应于输入讯号的上升缘来控制输出端上的输出讯号等于第一电压。

为使本发明的上述内容能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。

附图说明

图1示出了依照传统移位寄存器单元的电路图。

图2示出了依照本发明第一实施例的移位寄存器的方块图。

图3示出了图2的移位寄存器单元S(n)的第一实施方式的详细电路图。

第4A示出了图3中移位寄存器单元S(n)的相关讯号时序图。

第4B示出了图3中控制讯号Vc2(n)与Vc3(n)的讯号仿真图。

图5示出了图2的移位寄存器单元的第二实施方式的详细电路图。

图6示出了图2的移位寄存器单元的第三实施方式的详细电路图。

图7示出了图2的移位寄存器单元的第四实施方式的详细电路图。

图8示出了图2的移位寄存器单元的第五实施方式的详细电路图。

图9示出了图2的移位寄存器单元的第六实施方式的详细电路图。

图10示出了图2的移位寄存器单元的第七实施方式的详细电路图。

图11示出了图2的移位寄存器单元的第八实施方式的详细电路图。

图12示出了图2的移位寄存器单元的第九实施方式的详细电路图。

图13示出了依照本发明第二实施例的移位寄存器的方块图。

图14示出了图13的移位寄存器单元的第一实施方法的详细电路图。

图15示出了图13的移位寄存器单元的第二实施方式的详细电路图。

图16示出了图13的移位寄存器单元的第三实施方式的详细电路图。

图17示出了图13的移位寄存器单元的第四实施方式的详细电路图。

图18示出了图13的移位寄存器单元的第五实施方式的详细电路图。

图19示出了图13的移位寄存器单元的第六实施方式的详细电路图。

图20示出了图13的移位寄存器单元的第七实施方式的详细电路图。

图21示出了图13的移位寄存器单元的第八实施方式的详细电路图。

图22示出了图13的移位寄存器单元的第九实施方式的详细电路图。

图23示出了图13的移位寄存器单元的第十实施方式的详细电路图。

图24示出了图2的移位寄存器单元的第十实施方式的详细电路图。

图25示出了图2的移位寄存器单元的第十一实施方式的详细电路图。

图26示出了图2的移位寄存器单元的第十二实施方式的详细电路图。

图27示出了图2的移位寄存器单元的第十三实施方式的详细电路图。

图28示出了图13的移位寄存器单元的第十一实施方式的详细电路图。

图29示出了图13的移位寄存器单元的第十二实施方式的详细电路图。

图30示出了图13的移位寄存器单元的第十三实施方式的详细电路图。

附图符号说明

100、204：电平控制器

T4’、T5’、T1～T12、T3’、T6’：晶体管

10、20：移位寄存器

S(1)～S(m)、S1(n)～S13(n)、U(1)～U(m)、U1(n)～U13(n)：移位寄存器单元

202：驱动单元

206：电平提升单元

208：电平拉低单元

C：电容

NT1～NT3：节点

具体实施方式

第一实施例

请参照图2，其示出了依照本发明第一实施例的移位寄存器的方块图。移位寄存器10包括m个彼此串联连接的移位寄存器单元S(1)～S(m)，而其例如具有相等的结构。在本实施例中，移位寄存器单元S(1)～S(m)包括输入端IN、输出端OUT、控制端RT、节点NT1、时序端C与时序端CB。移位寄存器单元S(1)的输入端IN接收起始讯号STV，而移位寄存器单元S(2)～S(m)的输入端IN依序接收前一级移位寄存器的输出端OUT所输出的扫描讯号Vo(1)～Vo(m-1)。

移位寄存器单元S(1)～S(m)中任两相邻的时序端C接收的时序讯号的致能时间相互错开，时序端CB接收的时序讯号的致能时间亦相互错开，而第n级移位寄存器单元S(n)的时序端CB与第n+1级移位寄存器单元S(n+1)的时序端C接收的时序讯号的致能时间亦相互错开，n为自然数。本实施例以移位寄存器单元S(1)～S(m)中奇数级移位寄存器单元的时序端C与CB分别接收时序讯号CLK与CLKB，而其中偶数级移位寄存器单元的时序端C与CB分别接收时序讯号CLKB与CLK为例作说明。在本实施例中，时序讯号CLKB的致能时间与时序讯号CLK的致能时间例如为错开，此时的时序讯号CLKB与时序讯号CLK为反相讯号。

移位寄存器单元S(1)～S(m-1)的控制端RT分别接收移位寄存器单元S(2)～S(m)的节点NT1的电压讯号以做为控制讯号Vc1(1)～Vc1(m-1)。接下来，以移位寄存器单元S(1)～S(m)中第n级移位寄存器单元S(n)为例来列举本实施例的移位寄存器单元S(n)的多种实施方式作说明。

第一实施方式

请参照图3，其示出了图2的移位寄存器单元S(n)的第一实施方式的详细电路图。本实施的移位寄存器单元S1(n)包括驱动单元202、电平控制器204、电平提升单元206及电平拉低单元208。本实施方法以电平提升单元206、电平拉低单元208及驱动单元202分别包括晶体管T1、T2、T3及T4～T6为例作说明，而晶体管T1～T6例如均为N型薄膜晶体管(Thin FilmTransistor，TFT)。

晶体管T1的栅极(Gate)耦接至节点NT1，以接收控制讯号Vc1(n)，漏极(Drain)接收时序讯号CLK，源极(Source)耦接至输出端OUT。晶体管T1响应于控制讯号Vc1(n)来控制扫描讯号Vo(n)等于时序讯号CLK。晶体管T2的栅极耦接至节点NT2以接收控制讯号Vc2(n)，漏极耦接至输出端OUT，源极接收电压VSS。晶体管T3的栅极接收第n+1级移位寄存器单元S1(n+1)的控制讯号Vc1(n+1)，漏极耦接至输出端，源极接收电压VSS。晶体管T2及T3分别响应于控制讯号Vc2(n)及Vc1(n+1)来控制扫描讯号Vo(n)等于电压VSS。本实施方式的电压VSS例如为移位寄存器10的最低电压。

晶体管T4的栅极与漏极接收第n-1级移位寄存器单元S1(n-1)输出的扫描讯号Vo(n-1)，源极耦接至节点NT1。晶体管T4响应于扫描讯号Vo(n-1)的上升缘(Rising Edge)来控制控制讯号Vc1(n)接近扫描讯号Vo(n-1)的高电平以导通晶体管T1。扫描讯号Vo(n-1)的高电平例如等于电压VDD的电平，其例如为移位寄存器10的最高电压。

晶体管T5及T6的栅极分别接收控制讯号Vc2(n)及第n+1级移位寄存器单元S1(n+1)的控制讯号Vc1(n+1)，漏极耦接至节点NT1，晶体管T5及T6的源极分别接收电压VSS及时序讯号CLK。晶体管T5及T6分别响应于控制讯号Vc2(n)及控制讯号Vc1(n+1)的上升缘来控制控制讯号Vc1(n)等于电压VSS，以截止晶体管T1。

电平控制器204包括输入单元、电荷储存单元、电平提升单元及电平拉低单元，本实施方式以其分别包括晶体管T7、电容C、晶体管T8及晶体管T9为例作说明，其中晶体管T7～T9例如为N型薄膜晶体管。晶体管T7的栅极接收控制讯号Vc1(n)，漏极耦接至节点NT3，源极接收电压VSS。晶体管T7响应于控制讯号Vc1(n)的上升缘来控制节点NT3上的控制讯号Vc3(n)等于电压VSS。

电容C的一端耦接至节点NT3，另一端接收时序讯号CLK，电容C用以储存时序讯号CLK相对于节点NT3的电压。晶体管T8的栅极接收控制讯号Vc3(n)，漏极接收时序讯号CLK，源极耦接至节点NT2。晶体管T8响应于控制讯号Vc3(n)的上升缘控制控制讯号Vc2(n)，此时Vc2(n)的电压电平接近控制讯号Vc3(n)的电压电平以导通电平拉低单元208。晶体管T9的栅极接收控制讯号Vc1(n)，漏极耦接至节点NT2，源极接收电压VSS。晶体管T9用以响应于控制讯号Vc1(n)的上升缘来控制控制讯号Vc2(n)等于电压VSS，以截止电平拉低单元208。

请参照图4A，其示出了图3中移位寄存器单元S1(n)的相关讯号时序图。于时间周期TP1中输出讯号Vo(n-1)与时序讯号CLKB等于电压VDD，时序讯号CLK及控制讯号Vc1(n+1)等于电压VSS。此时晶体管T3及T5及T6截止，晶体管T4导通并使晶体管T1导通，使扫描讯号Vo(n)等于时序讯号CLK电压VSS。晶体管T4使控制讯号Vc1(n)等于Vc1(n)＝VDD-Vth1，以导通晶体管T7与T9，使控制讯号Vc2(n)及Vc3(n)均等于电压VSS，以截止晶体管T2。此时电容C两端的跨压实质上等于零。Vth1为晶体管T1的临界电压。

于时间周期TP2中输出讯号Vo(n-1)及时序讯号CLKB等于电压VSS，控制讯号Vc1(n+1)与时序讯号CLK接近电压VDD。此时晶体管T4～T6截止，使节点NT1为浮接(Floating)。时序讯号CLK于时间周期TP2中由电压VSS提升等于电压VDD，此大幅的电压变化将使电压讯号Vc1(n)因推升效应(Boot-Strapping)而进一步提升一个差值电压ΔV，使电压讯号Vc1(n)等于Vc1(n)＝VDD-Vth1+ΔV。在本实施结构中，差值电压ΔV等于： $\mathrm{\ΔV}=\frac{C_{\mathrm{gs}}}{C_{p1}+C_{\mathrm{gs}}}(\mathrm{VDD}-\mathrm{VSS}),$ 其中Cgs为晶体管T1的内部寄生电容，而Cp1为节点NT1看到的等效电容。此时控制讯号Vc2(n)、Vc3(n)及Vc1(n+1)均等于电压VSS，以截止晶体管T8、T2及T3，而晶体管T1使扫描讯号Vo(n)快速充电至电压VDD。此时电容C两端的跨压接近电压VDD与VSS的差。

于时间周期TP3中，控制讯号Vc1(n+1)与时序讯号CLKB接近电压VDD，输出讯号Vo(n-1)及时序讯号CLK等于电压VSS。此时晶体管T6导通，以使控制讯号Vc1(n)等于电压VSS，并截止晶体管T1、T7与T9。而时序讯号CLK的下降缘将使电容C放电，并使控制讯号Vc3(n)的电平在形成突波后实质上接近时序讯号CLK的电平，亦即是电压VSS，使晶体管T8截止。此时电容C两端的跨压接近零伏特。此时节点NT2实质上为浮接，控制讯号Vc2(n)等于电压VSS，以截止晶体管T2。

于时序周期TP4中，时序讯号CLK接近电压VDD，控制讯号Vc1(n+1)、输出讯号Vo(n-1)与时序讯号CLKB等于电压VSS。此时晶体管T1、T4、T7及T9持续地截止，晶体管T3、T6为转为截止。而时序讯号CLK的上升缘亦将使控制讯号Vc3(n)实质上接近时序讯号CLK的电平，亦即是电压VDD，以导通晶体管T8，使控制讯号Vc2(n)实质上接近控制讯号Vc3(n)，亦即接近电压VDD。如此，晶体管T2导通，以使扫描讯号Vo(n)等于电压VSS。

请参照图4B，其示出了图3中控制讯号Vc2(n)与Vc3(n)的讯号仿真图。在图3B中，晶体管T7～T9的长宽比(W/L Ratio)例如等于50/5，而电容C例如等于0.5微微法拉(Pico Farad)。由以上的叙述可知，本实施方式的移位寄存器单元S1(n)可经由电平控制器204来于时序周期TP4中产生高电平的控制讯号Vc2(n)导通晶体管T4使扫描讯号Vo(n)等于电压VSS，达到移位寄存器单元S1(n)的操作。由于本实施方式的电平控制器204经由电容C的充放电操作与时序讯号CLK的互动来响应于控制讯号Vc1(n)提供与其互为实质上反向的控制讯号Vc2(n)。如此，本实施方式的电平控制器204可有效地改善传统移位寄存器单元中的电平控制器100因晶体管T4’与T5’的尺寸不匹配而导致晶体管T4’承受过高的电流而坏损的问题。

本实施方式中的控制讯号Vc2(n)于时序周期TP1～TP3以外的时间周期中持续地等于电压VDD，以导通晶体管T2来控制扫描讯号Vo(n)等于电压VSS，以避免扫描讯号Vo(n)受到噪声干扰导致应用本实施方式的移位寄存器器10的扫描驱动器的扫描动作发生错误。然而长时间导通将使晶体管T2的临界电压易因应力效应(Stress Effect)而提升而产生误动作(Malfunction)。本实施方式中的晶体管T3更可于晶体管T2产生误动作时拉低扫描讯号Vo(n)至电压VSS，以避免扫描讯号Vo(n)的电平发生错误。

本实施方式的移位寄存器中设置有电平控制器，其经由电容的充放电操作与时序讯号的互动来响应于控制讯号提供与其互为实质上反向的控制讯号。如此，本实施方式的电平控制器与移位寄存器可有效地改善电平控制器中的晶体管容易因电路不匹配而坏损、传统移位寄存器容易产生误动作及应用其的液晶显示器使用寿命较短的缺点，而实质上具有晶体管彼此大小匹配而晶体管不易坏损、移位寄存器单元不易发生误动作及使应用其的液晶显示器使用寿命较长及显示画面质量较佳的优点。

第二实施方式

请参照图5，其示出了图2的移位寄存器单元的第二实施方式的详细电路图。本实施方式的移位寄存器单元S2(n)与第一实施方式中的移位寄存器单元S1(n)不同之处在于电容C与晶体管T8的漏极是接收时序讯号CLKB。由于时序讯号CLKB与CLK为实质上反相，亦即是时序讯号CLKB的相位(Phase)实质上落后时序讯号CLK的相位180度。如此，本实施方式的控制讯号Vc3(n)与Vc2(n)的波形相较于第一实施方式中的对应的控制讯号的波形延迟半个周期。

这样一来，本实施方式的电平控制器204亦实质上具有晶体管彼此大小匹配而晶体管不易坏损、移位寄存器单元不易发生误动作及使应用其的液晶显示器使用寿命较长及显示画面质量较佳的优点。

第三实施方式

请参照图6，其示出了图2的移位寄存器单元的第三实施方式的详细电路图。本实施方式的移位寄存器单元S3(n)与第一实施方式中的移位寄存器单元S1(n)不同之处在于电平拉低单元208还包括晶体管T10，栅极接收时序讯号CLKB，漏极耦接至输出端OUT，源极接收电压VSS。在时序周期TP1与TP3中晶体管T10均导通，以使扫瞄讯号Vo(n)等于电压VSS。如此，本实施方式的电平拉低单元208还可于时序周期TP1与TP3经由晶体管T10来拉低扫瞄讯号Vo(n)，以确保扫瞄讯号Vo(n)于时序周期TP1与TP2中保持在低电平，而避免其受到电路噪声影响而提升为高电平。这样一来，本实施例的移位寄存器单元S3(n)除了具有晶体管彼此大小匹配而晶体管不易坏损、移位寄存器单元不易发生误动作及使应用其的液晶显示器使用寿命较长及显示画面质量较佳的优点，还具有可降低扫瞄讯号Vo(n)受到电路噪声的影响而发生电平错误的优点。

第四实施方式

请参照图7，其示出了图2的移位寄存器单元的第四实施方式的详细电路图。本实施方式的移位寄存器单元S4(n)为第三实施方式中的移位寄存器S3(n)的衍生实施方式，其不同之处在于第三实施方式中的晶体管T8的漏极与电容C接收的时序讯号CLK更改为时序讯号CLKB。如此，本实施方式的移位寄存器单元S4(n)的操作可根据第二实施方式中的叙述而类推得到。

第五实施方式

请参照图8，其示出了图2的移位寄存器单元的第五实施方式的详细电路图。本实施方式的移位寄存器单元S5(n)与第三实施方式中的移位寄存器S3(n)不同之处在于驱动单元202还具有晶体管T11，栅极接收时序讯号CLKB，漏极耦接至节点NT1，源极接收扫描讯号Vo(n-1)。在时序周期TP3中晶体管T11导通，以使控制讯号Vc1(n)等于电压VSS。如此，本实施方式的驱动单元202与第三实施方式中对应的驱动单元具有实质上相近的操作，以于时序周期TP3中使控制讯号Vc1(n)等于电压VSS。

这样一来，本实施方式的电平控制器204亦实质上具有晶体管彼此大小匹配而晶体管不易坏损、移位寄存器单元不易发生误动作及使应用其的液晶显示器使用寿命较长及显示画面质量较佳的优点。

第六实施方式

请参照图9，其示出了图2的移位寄存器单元的第六实施方式的详细电路图。本实施方式的移位寄存器单元S6(n)为第五实施方式中的移位寄存器S5(n)的衍生实施方式，其不同之处在于第五实施方式中的晶体管T8的漏极与电容C接收的时序讯号CLK更改为时序讯号CLKB。如此，本实施方式的移位寄存器单元S6(n)的操作可根据第二实施方式中的叙述而类推得到。

第七实施方式

请参照图10，其示出了图2的移位寄存器单元的第七实施方式的详细电路图。本实施方式的移位寄存器单元S7(n)与第一实施方式中的移位寄存器单元S1(n)不同之处在于晶体管T8的栅极与漏极相互耦接，以接收控制讯号Vc3(n)，其中时序讯号CLK的最高及最低电平分别等于电压VDD及VSS。如此，本实施方式的晶体管T8与第一实施方式中的移位寄存器单元S1(n)中对应的晶体管具有实质上相近的操作，用以响应于控制讯号Vc3(n)的高电平导通使控制讯号Vc2(n)等于电压VDD，并响应于控制讯号Vc3(n)的低电平而截止。

这样一来，本实施方式的电平控制器204亦实质上具有晶体管彼此大小匹配而晶体管不易坏损、移位寄存器单元不易发生误动作及使应用其的液晶显示器使用寿命较长及显示画面质量较佳的优点。

第八实施方式

请参照图11，其示出了图2的移位寄存器单元的第八实施方式的详细电路图。本实施方式的移位寄存器单元S8(n)与第二实施方式中的移位寄存器单元S2(n)不同之处在于晶体管T8的栅极与漏极相互耦接，以接收控制讯号Vc3(n)，其中时序讯号CLKB的最高及最低电平分别等于电压VDD及VSS。如此，根据第三实施方式同理可推得本实施方式的晶体管T8与第二实施方式中对应的晶体管具有实质上相近的操作。

这样一来，本实施方式的电平控制器204亦实质上具有晶体管彼此大小匹配而晶体管不易坏损、移位寄存器单元不易发生误动作及使应用其的液晶显示器使用寿命较长及显示画面质量较佳的优点。

第九实施方式

请参照图12，其示出了图2的移位寄存器单元的第九实施方式的详细电路图。本实施方式的移位寄存器单元S9(n)与第七实施方式中的移位寄存器单元S1(n)不同之处在于驱动单元202中还包括晶体管T11，其用以在时序周期TP3中导通，以使控制讯号Vc1(n)等于电压VSS。如此，本实施方式的移位寄存器单元S9(n)的操作可根据第五实施方式中的叙述而类推得到。

第二实施例

请参照图13，其示出了依照本发明第二实施例的移位寄存器的方块图。本实施例的移位寄存器20与第一实施例的移位寄存器10不同之处在于其中的移位寄存器单元U(1)～U(m-2)的控制端RT分别接收移位寄存器单元U(3)～U(m)的节点NT1的电压讯号以做为控制讯号Vc1(1)～Vc1(m-2)。接下来，以移位寄存器单元U(1)～U(m)中第n级移位寄存器单元U(n)为例来列举本实施例的移位寄存器单元U(n)的多种实施方式作说明。

第一实施方式

请参照图14，其示出了图13的移位寄存器单元的第一实施方法的详细电路图。本实施例的移位寄存器单元U1(n)与第一实施例的第一实施方法的移位寄存器单元S1(n)不同之处在于其包括晶体管T3’与T6’，并以晶体管T3’与T6’分别取代移位寄存器单元S1(n)的晶体管T3与T6。

晶体管T3’与T6’的漏极分别耦接至节点NT1与输出端OUT，栅极均接收第n+2级移位寄存器单元U(n+2)的控制讯号Vc1(n+2)，源极均接收电压VSS。如此，根据图4A的讯号波形图可知，晶体管T3’与T6’于时序周期TP3与TP4中导通，分别使控制讯号Vc1(n)与扫描讯号Vo(n)等于电压VSS。本实施方式的移位寄存器单元U(n)与第一实施例的第一实施方法的移位寄存器单元S1(n)具有实质上相近的操作，还可于时序周期TP4中来控制控制讯号Vc1(n)与扫描讯号Vo(n)等于电压VSS。这样一来，本实施方式的电平控制器204亦实质上具有晶体管彼此大小匹配而晶体管不易坏损、移位寄存器单元不易发生误动作及使应用其的液晶显示器使用寿命较长及显示画面质量较佳的优点。

第二至第六实施方式

请参照第15～图19，其分别示出了图9的移位寄存器单元的第二、第三、第四、第五及第六实施方式的详细电路图。移位寄存器单元U2(n)、U3(n)、U4(n)、U5(n)及U6(n)分别为第一实施例中第二至第六实施方式中对应的移位寄存器单元的衍生实施方式，其分别以晶体管T3’及T6’取代第一实施例中对应实施方式中的晶体管T3与T6。如此，移位寄存器单元U2(n)、U3(n)、U4(n)、U5(n)及U6(n)的操作可根据第一实施方式中的叙述而类推得到。

第七实施方式

请参照图20，其示出了图9的移位寄存器单元的第七实施方式的详细电路图。本实施例的移位寄存器单元U7(n)与第三实施方式中的移位寄存器单元U3(n)不同之处在于移位寄存器单元U7(n)的电平控制器204还包括晶体管T12，漏极耦接至节点NT2，栅极接收第n-1级移位寄存器单元U7(n-1)的扫瞄讯号Vo(n-1)，源极接收电压VSS。于时序周期TP1中，扫瞄讯号Vo(n-1)等于电压VDD以导通晶体管T12来始控制讯号Vc2(n)等于电压VSS。如此，本实施例的电平控制器204与第一实施例中第一实施方式的移位寄存器S1(n)中对应的电平控制器具有实质上相近的操作，用以在时序周期TP1中使控制讯号Vc2(n)等于电压VSS。

这样一来，本实施方式的电平控制器204亦实质上具有晶体管彼此大小匹配而晶体管不易坏损、移位寄存器单元不易发生误动作及使应用其的液晶显示器使用寿命较长及显示画面质量较佳的优点。

第八至第十实施方式

请参照图21～23，其分别示出了依照图9的移位寄存器的第八、第九及第十实施方式的详细电路图。第八至第十实施方式的移位寄存器单元U8(n)、U9(n)及U10(n)分别为第四至第六实施方式中对应的移位寄存器单元的衍生实施方式，其的电平控制器204均具有晶体管T12，其用以于时序周期TP1中始控制讯号Vc2(n)等于电压VSS。另外，分别以晶体管T3’及T6’取代对应实施方式中的晶体管T3与T6。如此，移位寄存器单元U8(n)、U9(n)及U10(n)的操作可根据第四至第六实施方式中的叙述而类推得到。

在第七至第十实施例中虽仅以在驱动单元202与电平拉低单元208中分别具有晶体管T6’与T3’的电路中设置晶体管T12的实施方式为例做说明，然，于驱动单元202与电平拉低单元208中分别具有晶体管T6与T3的电路实施方式中亦可设置晶体管T12，如图24～27所示。其的操作可根据第一实施例中的第三至第六实施方式中的叙述而类推得到。

第十一至第十三实施方式

请参照图28～30，其分别示出了图9的移位寄存器单元的第十一、第十二及第十三实施方式的详细电路图。移位寄存器单元U11(n)、U12(n)及U13(n)分别为第一实施例中第七至第九实施方式中对应的移位寄存器单元的衍生实施方式，其分别以晶体管T3’及T6’取代第一实施例中对应实施方式中的晶体管T3与T6。如此，移位寄存器单元U11(n)、U12(n)及U13(n)的操作可根据第一实施方式中的叙述而类推得到。

在上述实施例中虽仅以移位寄存器单元S(n)包括晶体管T1～T9或晶体管T1～T10的电路结构为例作说明，然，本发明实施例中的移位寄存器单元中的驱动单元、电平控制器、电平提升单元、电平拉低单元的电路结构并不限于本发明上述实施例中的移位寄存器单元的结构，而更可进行其它若干更动。

综上所述，虽然本发明已以一较佳实施例披露如上，然其并非用以限定本发明。本发明所属技术领域的技术人员在不脱离本发明的精神和范围的前提下可作各种的更动与润饰。因此，本发明的保护范围以本发明的权利要求为准。

Claims (20)

1.一种移位寄存器，包括多级移位寄存器单元，各级移位寄存器单元用以产生一个扫描讯号，各级移位寄存器单元包括：

一第一电平提升单元，用以响应于一第一控制讯号的高电平控制该扫描讯号等于一第一时序讯号；

一第一电平拉低单元，用以响应于一第二控制讯号的高电平控制该扫描讯号等于一第一电压；

一第一驱动单元，用以响应于一输入讯号的上升缘提供该第一控制讯号来导通该第一电平提升单元；以及

一电平控制器，接收该第一控制讯号并据以于一输出端输出该第二控制讯号，该电平控制器包括：

一输入单元，响应于该第一控制讯号的上升缘来控制一第一节点上的一第三控制讯号等于该第一电压；

一电荷储存单元，一端耦接至该第一节点，另一端接收一第二时序讯号，该电荷储存单元用以储存该时序讯号相对于该第一节点的电压；

一第二电平提升单元，响应于该第三控制讯号的上升缘控制该第二控制讯号实质上等于该第三控制讯号以导通该第一电平拉低单元；以及

一第二电平拉低单元，响应于该第一控制讯号的上升缘来控制该第二控制讯号等于该第一电压以截止该第一电平拉低单元；

其中，该输入讯号为各移位寄存器单元的前一级移位寄存器单元输出的扫描讯号。

2.如权利要求1所述的移位寄存器，其中该输入单元包括一第一晶体管，栅极接收该该第一控制讯号，漏极耦接至该第一节点，源极接收该第一电压。

3.如权利要求1所述的移位寄存器，其中该第二电平提升单元包括一第二晶体管，栅极接收该第三控制讯号，漏极接收该第二时序讯号，源极耦接至该输出端。

4.如权利要求1所述的移位寄存器，其中该第二电平提升单元包括一第三晶体管，栅极及漏极接收该第三控制讯号，源极耦接至该输出端。

5.如权利要求1所述的移位寄存器，其中该第二电平拉低单元包括一第四晶体管，栅极接收该第一控制讯号，漏极耦接至该输出端，源极接收该第一电压。

6.如权利要求5所述的移位寄存器，其中该第二电平拉低单元还包括一第五晶体管，栅极接收该输入讯号，漏极耦接至该输出端，源极接收该第一电压。

7.如权利要求1所述的移位寄存器，其中该第二时序讯号等于该第一时序讯号。

8.如权利要求1所述的移位寄存器，其中该第二时序讯号与该第一时序讯号互为反向。

9.如权利要求1所述的移位寄存器，其中该第一电平提升单元包括一第六晶体管，栅极接收该第一控制讯号，第一漏极/源极接收该第一时序讯号，第二漏极/源极耦接至各级移位寄存器单元的输出端。

10.如权利要求1所述的移位寄存器，其中该第一电平拉低单元包括一第七晶体管，栅极接收该第二控制讯号，漏极耦接至各级移位寄存器单元的输出端，源极接收该第一电压。

11.如权利要求10所述的移位寄存器，其中第n级移位寄存器单元的第一电平拉低单元还包括一第八晶体管，栅极接收第n+1级移位寄存器单元的第一控制讯号，漏极耦接至该第n级移位寄存器单元的输出端，源极接收该第一时序讯号，n为自然数。

12.如权利要求10所述的移位寄存器，其中该第n级移位寄存器单元的第一电平拉低单元还包括一第九晶体管，栅极接收第n+2级移位寄存器单元的第一控制讯号，漏极耦接至该第n级移位寄存器单元的输出端，源极接收该第一电压，n为自然数。

13.如权利要求1所述的移位寄存器，其中该第一驱动单元包括：

一第十晶体管，栅极与漏极接收该输入讯号，源极与该第一电平提升单元耦接于一第二节点。

14.如权利要求13所述的移位寄存器，其中第n级移位寄存器单元的第一驱动单元还包括：

一第十一晶体管，栅极接收第n+1级移位寄存器单元的第一控制讯号，漏极耦接至该第二节点，源极接收该第一时序讯号，n为自然数。

15.如权利要求13所述的移位寄存器，其中第n级移位寄存器单元的第一驱动单元还包括：

一第十二晶体管，栅极接收第n+2级移位寄存器单元的第一控制讯号，漏极耦接至该第二节点，源极接收该第一电压，n为自然数。

16.一种电平控制器，包括：

一输入单元，用以响应于一输入讯号的上升缘来控制一节点上的一控制讯号等于一第一电压；

一电荷储存单元，一端耦接至该节点，另一端接收一时序讯号，该电荷储存单元用以储存该时序讯号相对于该节点的电压；

一电平提升单元，用以响应于该控制讯号的上升缘来提供一时序讯号至一输出端，以输出一输出讯号；以及

一电平拉低单元，用以响应于该输入讯号的上升缘来控制该输出讯号等于该第一电压。

17.如权利要求16所述的电平控制器，其中该输入单元包括一第一晶体管，栅极接收该输入讯号，漏极耦接至该节点，源极接收该第一电压。

18.如权利要求16所述的电平控制器，其中该电平提升单元包括一第二晶体管，栅极接收该控制讯号，漏极接收该时序讯号，源极耦接至该输出端。

19.如权利要求16所述的电平控制器，其中该电平提升单元包括一第三晶体管，栅极及漏极接收该控制讯号，源极耦接至该输出端。

20.如权利要求16所述的电平控制器，其中该电平拉低单元包括一第四晶体管，栅极接收该输入讯号，漏极耦接至该输出端，源极接收该第一电压。

Images