CN109801895A - 焊球阵列封装芯片及印制电路板 - Google Patents

Abstract

本发明公开了一种焊球阵列封装芯片及印制电路板，属于电子技术领域。本发明的焊球阵列封装芯片采用阵列式焊球最外圈的焊球管脚间距为1.2mm，阵列式焊球的最外圈的四个顶点焊球与相邻的焊球间距为0.6mm的焊球排列方式，实现了在不增加芯片面积的情况下增加了芯片管脚出线信号数量的目的，同时又避免使用激光盲孔、埋孔工艺，降低了搭配PCB板的生产成本，最终降低芯片综合应用的成本。

Description

焊球阵列封装芯片及印制电路板

技术领域

本发明涉及电子技术领域，尤其焊球阵列封装芯片(简称：BGA，全称：Ball GridArray)及印制电路板(Printed Circuit Board，简称PCB)。

背景技术

随着大规模集成电路技术的发展，芯片上集成的信号管脚越来越多，需要提高管脚密度和出线密度。现有的电子集成电路BGA封装的芯片管脚阵列通常为沿用JEDEC标准(即：固态技术协会，固态技术协会是微电子产业的领导标准机构)的0.8mm、0.65mm或0.5mm的标准管脚间距。目前主流低成本印刷电路板加工能力为0.1mm线宽、0.1mm间距以及0.4mm焊环的0.2mm的机械通孔，可以支持到0.65mm的管脚间距。如果为了提高出线密度将BGA芯片焊球管脚间距缩小到0.5mm，搭配的PCB需要从机械通孔工艺切换为激光盲孔、埋空工艺，以及线宽、间距需要从0.1mm缩小到0.075mm，大幅度的提升了配套PCB的成本。

发明内容

针对现有BGA芯片提高焊球管脚密度导致PCB需要更先进工艺的问题，现提供一种旨在可支持现有PCB工艺，同时提高芯片管脚出线密度的焊球阵列封装芯片及印制电路板。

一种焊球阵列封装芯片，包括：

基板；

焊球，所述焊球成阵列式分布在所述基板上，阵列式焊球最外圈的焊球管脚间距为1.2mm；

其中，阵列式焊球的最外圈的四个顶点焊球与相邻的焊球间距为0.6mm。

优选的，所述阵列式焊球从外至内数第二圈、第三圈焊球管脚间距均为0.6mm。

优选的，所述阵列式焊球从外至内数第四圈、第五圈和第六圈焊球管脚间距均为0.6mm或0.9mm。

为了实现上述目的，本发明还提供了一种印制电路板，应用于如上述的焊球阵列封装芯片，所述印制电路板包括：至少两层线路板；

所述印制电路板的顶层线路板设置有与所述焊球阵列封装芯片相适应的管脚阵列。

优选的，所述焊球阵列封装芯片的焊球管脚从外至内数外三圈管脚从所述顶层线路板出线连接外部信号。

优选的，所述焊球阵列封装芯片放置在所述顶层线路板，所述焊球阵列封装芯片的焊球管脚从外至内数第四圈、第五圈和第六圈管脚采用通孔换层到底层线路板连接外部信号。

上述技术方案的有益效果：

本技术方案中，本发明的焊球阵列封装芯片采用阵列式焊球最外圈的焊球管脚间距为1.2mm，阵列式焊球的最外圈的四个顶点焊球与相邻的焊球间距为0.6mm的焊球排列方式，实现了在不增加芯片面积的情况下增加了芯片管脚出线信号数量的目的，同时又避免使用激光盲孔、埋孔工艺，降低了搭配PCB板的生产成本，最终降低芯片综合应用的成本。

附图说明

图1a为现有的标准为0.65mm间距管脚阵列的PCB顶层出线示意图；

图1b为本发明以14mm的芯片尺寸为例的焊球阵列封装芯片对应的PCB顶层出线示意图；

图2a为现有的标准为0.65mm间距管脚阵列的PCB底层出线示意图；

图2b为本发明的焊球阵列封装芯片对应的PCB底层出线示意图；

图3a为现有的标准为0.65mm间距管脚阵列的PCB顶层及底层出线示意图；

图3b为本发明的焊球阵列封装芯片对应的PCB顶层及底层出线示意图；

图4为本发明所述的印制电路板的底层线路板出线的一种实施例的焊球管脚排列示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

一种焊球阵列封装芯片，包括：

基板；

焊球，所述焊球成阵列式分布在所述基板上，阵列式焊球最外圈的焊球管脚间距为1.2mm；

其中，阵列式焊球的最外圈的四个顶点焊球与相邻的焊球间距为0.6mm。

在本实施例中，焊球阵列封装芯片采用阵列式焊球最外圈的焊球管脚间距为1.2mm，阵列式焊球的最外圈的四个顶点焊球与相邻的焊球间距为0.6mm的焊球排列方式，实现了在不增加芯片面积的情况下增加了芯片管脚出线信号数量的目的，同时又避免使用激光盲孔、埋孔工艺，降低了搭配PCB板的生产成本，最终降低芯片综合应用的成本。

在优选的的实施例中，所述阵列式焊球从外至内数第二圈、第三圈焊球管脚间距均为0.6mm。

在优选的的实施例中，所述阵列式焊球从外至内数第四圈、第五圈和第六圈焊球管脚间距均为0.6mm或0.9mm。

在本实施例中，使用0.6mm，0.9mm和1.2mm的球阵间距。

需要说明的是，本发明的BGA芯片焊球管脚排列支持搭配低成本的双面板PCB主板。

最外圈的焊球，优选使用0.6mm和1.2mm的间距，从外至内数第二圈、第三圈的焊球优选使用0.6mm的间距。如图1a-图1b所示，对于14mm的芯片，使用现有低成本PCB的工艺极限(0.1mm线宽，0.1间距)，使用标准0.65mm的焊球管脚阵列设计，搭配的主板PCB顶层上侧只能连出42根信号；采用本发明的焊球管脚阵列，则可以连出63根信号。

从外至内数第四圈至到第六圈的焊球优选使用0.6mm和0.9mm的间距。如图2a-图2b所示，对于14mm的芯片，采用现有低成本PCB的工艺极限(0.1mm线宽，0.1间距，0.4mm焊环和0.2mm钻孔)，使用标准0.65mm的焊球管脚阵列设计，搭配的主板PCB底层上侧只能连出34根信号；采用本发明的焊球管脚阵列，则可以连出36根信号。相对于标准球阵方案配套PCB出线顺序固定，本方案还有可灵活调整管脚走线连接顺序的优点，图2b中箭头所指位置为交换出线位置的示例。

如图3a-图3b所示，对于14mm的芯片，使用现有低成本PCB的工艺极限(0.1mm线宽，0.1间距，0.4mm焊环和0.2mm钻孔)，使用标准0.65mm的焊球管脚阵列设计，搭配的主板PCB顶层加底层上侧总共只能连出76根信号；本发明的焊球管脚阵列，则可以连出99根信号。

在图4的实施例中，作为举例而非限定，芯片BGA焊球管脚阵列的最外圈管脚间距包括0.6mm和1.2mm，从外至内数第二圈至第三圈主要使用0.6mm的间距，以支持搭配PCB的外三圈管脚从顶层连接走线。

在图4的实施例中，芯片BGA焊球管脚阵列从外至内数第四圈至第六圈主要使用0.6mm和0.9mm的间距，以支持搭配PCB的从钻孔从底层连接走线。

本发明还提供了一种印制电路板，应用于如上述的焊球阵列封装芯片，所述印制电路板包括：至少两层线路板；

所述印制电路板的顶层线路板设置有与所述焊球阵列封装芯片相适应的管脚阵列。

在优选的实施例中，所述焊球阵列封装芯片的焊球管脚从外至内数外三圈管脚从所述顶层线路板出线连接外部信号。

在优选的实施例中，所述焊球阵列封装芯片放置在所述顶层线路板，所述焊球阵列封装芯片的焊球管脚从外至内数第四圈、第五圈和第六圈管脚采用通孔换层到底层线路板连接外部信号。

在图4的实施例中，采用将管脚阵列间距缩小到0.3mm的方式，可以在挖空管脚上实现更高的灵活性，获得更高的出线密度。

本发明在不增加芯片面积下增加配套PCB出线数量，将原本需要16mm×16mm的芯片封装尺寸缩小到14mm×14mm，在不增加搭配PCB主板的成本的条件下降低了芯片成本，提高了芯片的综合竞争力；同时还提高了搭配PCB底层线路打孔出线的灵活性。

以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (6)

1.一种焊球阵列封装芯片，包括：

基板；

焊球，所述焊球成阵列式分布在所述基板上，其特征在于，阵列式焊球最外圈的焊球管脚间距为1.2mm；

其中，阵列式焊球的最外圈的四个顶点焊球与相邻的焊球间距为0.6mm。

2.根据权利要求1所述的焊球阵列封装芯片，其特征在于：所述阵列式焊球从外至内数第二圈、第三圈焊球管脚间距均为0.6mm。

3.根据权利要求1或2所述的焊球阵列封装芯片，其特征在于：所述阵列式焊球从外至内数第四圈、第五圈和第六圈焊球管脚间距均为0.6mm或0.9mm。

4.一种印制电路板，应用于如权利要求1-3所述的焊球阵列封装芯片，其特征在于，所述印制电路板包括：至少两层线路板；

所述印制电路板的顶层线路板设置有与所述焊球阵列封装芯片相适应的管脚阵列。

5.根据权利要求4所述的印制电路板，其特征在于：所述焊球阵列封装芯片的焊球管脚从外至内数外三圈管脚从所述顶层线路板出线连接外部信号。

6.根据权利要求4所述的印制电路板，其特征在于：所述焊球阵列封装芯片放置在所述顶层线路板，所述焊球阵列封装芯片的焊球管脚从外至内数第四圈、第五圈和第六圈管脚采用通孔换层到底层线路板连接外部信号。