CN109416336A

CN109416336A - 具有环结构的微型加热板装置

Info

Publication number: CN109416336A
Application number: CN201780032551.8A
Authority: CN
Inventors: F·乌德雷亚; S·Z·艾利; M·F·乔杜里
Original assignee: Ams Sensors UK Ltd
Current assignee: Ams Sensors UK Ltd
Priority date: 2016-05-31
Filing date: 2017-05-25
Publication date: 2019-03-01
Anticipated expiration: 2037-05-25
Also published as: WO2017207964A3; US10488358B2; WO2017207964A2; CN109416336B; EP3458850A2; US20170343500A1

Abstract

我们公开了一种微型加热板，包括衬底和衬底上的介电区域，所述衬底包括蚀刻部分和衬底部分。所述介电区域包括第一部分和第二部分。所述第一部分与所述衬底的蚀刻部分相邻，所述第二部分与所述衬底的衬底部分相邻。所述微型加热板还包括形成在所述介电区域中的加热器，以及形成在所述介电区域内和/或所述介电区域上方的环结构，使得所述环结构与所述介电区域的第一部分和第二部分连接。

Description

具有环结构的微型加热板装置

技术领域

本发明涉及半导体器件和制造半导体器件的方法，基于(特别是但不仅仅是用于气体传感器)的微型电热板。本发明涉及光发射源，其包括但不限于红外(IR)、可见和紫外(UV)光源，以及基于CMOS工艺制造这种光源的方法。

背景技术

可以在半导体衬底上制造微型加热板结构，并且这些器件是商业制造的。这些结构包括嵌入介电区域的薄介电膜内的微型加热器，通常包括二氧化硅和/或氮化硅。通过从背面或正面对半导体衬底进行湿法和干法蚀刻来制造微型加热器的膜。

文章“Technological Journey Towards Reliable Microheater Developmentfor MEMS Gas Sensors A Review”(发表于IEEE TRANSACTIONS ON DEVICE ANDMATERIALS RELIABILITY，第14卷，第2期，2014年6月，第589至599页)中的相当全面的背景给出很好的技术总结。本评论文章确定了诸如微型加热器的材料，几何形状和可靠性等问题以及如何解决这些问题。

文献中报道的大多数微型加热板装置不是用标准微电子技术制造的。微电子技术通常称为CMOS技术，因为这是制造集成电路的成熟技术。

术语CMOS在微电子领域是众所周知的。从广义上讲，它指的是用于制造集成电路的硅技术。CMOS可确保处理相同晶体管(高达数十亿)的高精度、大批量生产、极低成本以及不同级别(晶片级、晶片之间以及批次之间)的高再现性。CMOS在质量和可靠性方面具有高标准。

有许多书籍和文章描述CMOS，并且有许多CMOS技术的变体，以及可以使用CMOS技术制造的器件。可以在维基百科(https://en.wikipedia.org/wiki/CMOS)中找到对CMOS的基本参考：

互补金属氧化物半导体(CMOS)是用于构建集成电路的技术。CMOS技术用于微处理器、微控制器、静态RAM和其他数字逻辑电路。CMOS技术还用于多种模拟电路，如图像传感器(CMOS传感器)、数据转换器以及用于多种类型的通信的高度集成的收发器。Frank Wanlass于1963年获得专利CMOS(美国专利3,356,858)。除数字应用外，CMOS技术也用于模拟应用。例如，市场上有CMOS运算放大器IC。可以使用传输门代替信号继电器。CMOS技术还广泛用于混合信号(模拟和数字)应用中的射频(RF)电路，一直到微波频率。

有一些基于微型加热板的CMOS的报道。例如，Suehle等人的“Tin Oxide GasSensor Fabricated Using CMOS Micro-hotplates and In-Situ Processing”(IEEEElectron Device Letters 1993)，F.Udrea等人的“Design and simulations of SOICMOS micro-hotplate gas sensors”(Sensors and Actuators B 2001)，M.Afridi等人的“A monolithic CMOS Microhotplate-Based Gas Sensor System”(IEEE SensorsJournal 2002)，美国专利5464966，M.Graf的“CMOS microhotplate sensor system foroperating temperature to 500℃”(Sensors and Actuators B 2005)，S.Z.Ali等人的“Tungsten-Based SOI Microhotplates for Smart Gas Sensors”(Journal of MEMS2008)都报告了用CMOS技术制造的微型加热板的不同例子。这些相同组的其他报告提供了类似器件的信息，使用多晶硅、MOSFET、单晶硅和钨作为加热器材料。

有许多微型加热板的应用可以在文献中找到。微型加热板装置最常见的用途是用于气体传感器。其中一些参考文献在I.Simon等人的“Micromachined metal oxide gassensors opportunities to improve sensor performance”(Sensors and Actuators B(2001))以及S.Z.Ali等人的“Tungsten-Based SOI Microhotplates for Smart GasSensors”(Journal of MEMS 2008)中给出。

微型加热板也用作IR发射器。例如，Parameswaran等人的“Micro-machinedthermal emitter from a commercial CMOS process”(IEEE EDL 1991)和San等人的“Asilicon micromachined infra-red emitter based on SOI wafer”(Proc of SPIE2007)描述了基于悬浮桥或膜上的微型加热板的IR发射器装置。

器件制造的主要问题之一是在衬底蚀刻期间保持对介电膜尺寸的精确公差，因为对于干蚀刻，这可以在10-20um之间变化，而对于湿蚀刻则可以变化更多。膜的尺寸直接影响微型加热板的电热特性(例如电压和功耗要求)，以及器件可靠性和产量。文献中已经确定了这些问题，但是在设备性能方面的这种变化的方法和暗示以及如何解决这些问题从没有报道过。具体而言，膜尺寸的变化会影响功耗、热质量和残余应力。

本发明旨在解决上面讨论的问题。

发明内容

本发明的实施例通过放置与介电膜和衬底重叠的单层或多层金属、多晶硅层环结构的组合来解决这些问题。所述环结构设计成通过传导和改善的对流来获取一些热量，因此与没有环的装置相比，膜区域边缘的精确位置对热性能(功率消耗和热质量)的影响较小。

类似地，利用具有未对准、过度蚀刻或蚀刻不足的这种膜结构的热电堆可以影响或改变热和冷连接均匀性，该热和冷连接均匀性导致器件的方向性和响应性的大的性能变化。

根据本发明的一个方面，提供了一种微型加热板，包括：

衬底，所述衬底包括蚀刻部分和衬底部分；

位于所述衬底上方的介电区域，其中所述介电区域包括第一部分和第二部分，其中所述第一部分与所述衬底的蚀刻部分相邻，所述第二部分与所述衬底的衬底部分相邻；

所述加热器形成在所述介电区域中；和

形成在所述介电区域内和/或所述介电区域上方的环结构，使得所述环结构与所述介电区域的所述第一部分和所述第二部分连接。

所述介电区域的第一部分可以与所述衬底的蚀刻部分直接相邻，并且所述介电区域的第二部分可以与所述衬底的衬底部分直接相邻。应当理解，介电区域的所述第一部分是介电区域内的介电膜区域，因此在下面的描述中，介电区域的所述第一部分可以称为介电膜或膜。所述第一部分或膜区域是介电区域中与衬底的蚀刻部分直接相邻或在其上方的区域。介电区域的所述第二部分是介电区域的与衬底的衬底部分直接相邻或在其上方的区域。环结构与介电区域的第一部分(膜)和第二部分连接。应当理解，当所述环结构与第一部分和第二部分连接时，所述环结构可能仅接触第一部分而不延伸(或重叠)到第一部分中。本发明也涵盖了这种情况。

所述环结构可以沿着所述介电区域的第一部分的周边(或边缘)定位，并且所述环结构通过介电区域与加热器隔开。所述环结构通常围绕微型加热器。

所述环结构可以定位成使得所述环结构与所述介电区域的第一部分(或膜)和第二部分重叠。

所述环结构可以形成为使得环结构的宽度的一部分落入介电区域的第一部分(或膜)内，并且环结构的宽度的剩余部分位于介电区域的第二部分内。

所述环结构可以形成为使得所述环结构的宽度的一部分可以位于所述衬底的蚀刻部分上方，并且所述环结构的宽度的剩余部分可以位于所述衬底的衬底部分上方。

所述环结构可以延伸穿过所述介电区域的第二部分的整个区域，使得所述环结构延伸到整个芯片的周边。所述环结构可以延伸穿过所述介电区域的第一部分(或膜)到微型加热板的周边(或边缘)。

所述环结构可以延伸穿过介电区域的第二部分的整个区域，使得环结构延伸到整个芯片的周边。

所述环结构可包括一个或多个环层。

所述环结构可以包括第一层，该第一层位于与所述介电区域内的加热器相同的水平。

所述环结构可以包括第二层，与所述介电区域内的加热器相比，所述第二层位于更高的水平上。

所述环结构可以包括第三层，与所述介电区域内的加热器相比，所述第三层位于更高的水平面上。

所述环结构可包括在所述介电区域内彼此堆叠的第一层，第二层和第三层。

所述环结构可位于所述加热器下方。

所述一个或多个层可包括选自以下的材料：选自铝、钨、钛、铜和这些材料的任意组合的金属；多晶硅、单晶硅、硅化物和这些材料的任意组合。

可以使用CMOS或SOI-CMOS技术形成一个或多个环层。

可以使用非CMOS技术形成一个或多个层。

所述环结构可以包括在所述介电区域内彼此堆叠的至少两个金属层。

所述微型加热板还可包括所述至少两个金属层之间的金属间触点。

所述微型加热板还可包括在所述环层上的衬垫层。

所述微型加热板还可包括在所述环层上方的后处理金属层。

所述金属间触点可以位于所述衬底的衬底部分上方的介电区域的第二部分中。

所述微型加热板可以包括另外的金属间触点，其位于所述衬底的蚀刻部分上方的介电区域的第一部分中。

所述金属间触点在衬底的衬底部分和蚀刻部分上方的介电区域的第一部分和第二部分中延伸。

所述微型加热板还可以包括在所述加热器和所述环结构之间的辅助环结构，所述辅助环结构位于所述介电区域的第一部分内。

所述辅助环结构和所述环结构可以使用多个支撑结构连接。

所述微型加热板还可以包括集成在同一芯片上的电路。

所述环结构可具有圆形或矩形形状。

所述微型加热板还可包括在所述介电区域的第一部分上方的电极层。

所述微型加热板还可包括在电极层上方的传感材料。

所述微型加热板可以是环境感测装置。

可以使用对衬底进行背面蚀刻的蚀刻技术来形成衬底的蚀刻部分，蚀刻技术选自包括深反应离子蚀刻(DRIE)、各向异性或结晶湿蚀刻、氢氧化钾(KOH)和四甲基氢氧化铵(TMAH)的组。

可以使用正面蚀刻技术形成衬底的蚀刻部分。

所述衬底可以是半导体衬底。例如，所述衬底通常可以由以下制成：

1)半导体

2)硅

3)陶瓷(碳化硅)

4)聚合物(聚酯、聚酰亚胺等，特别是用于柔性电子产品)

5)金属(可用于MEMS)

所述介电区域的第一部分可以形成介电膜区域。

所述微型加热板还可包括形成在所述介电区域的第一部分之内或之上的至少一个图案化层。所述至少一个图案化层可包括横向间隔开的结构。

所述至少一个图案化层可以位于加热器之上或之下。

所述微型加热板还可包括形成在介电区域的第一部分内的多个加热器。

每个加热器可以由形成在所述介电层的第一部分内的辅助环结构围绕。

微型加热板阵列可以包含如上所述的微型加热板。

在实施例中，所述环结构的存在确保了相同晶片内不同位置的器件之间、晶片之间以及批次之间更好的电热再现性(微型加热板中的最大和平均温度相对(vs)电功率)。微型加热板的电热特性取决于膜的尺寸，因为膜边缘充当散热器。然而，膜蚀刻可能在器件之间变化10-20μm或变化更大。另一方面，介电膜内的环结构可以使用比半导体衬底的体蚀刻具有更好的公差(<2μm)的工艺来形成。如果环具有比介电膜材料高得多的导热率，则环的内边缘将充当热散热器，而不管膜的边缘如何。

在实施例中，微型加热板可包括具有蚀刻部分的衬底；半导体衬底上的介电区域；介电区域内形成的电阻加热器；以及使用标准CMOS层和处理步骤形成的环。

在进一步的实施例中，提供了一种微型加热板，包括：具有蚀刻部分的半导体衬底；半导体衬底上的介电区域；介电区域内形成的电阻加热器；以及在衬底区域上延伸的环。可以使用CMOS兼容技术形成半导体衬底、介电区域、电阻加热器。

公开了膜周围的环与衬底重叠，其中微加工衬底可以是其他合适的衬底，并且不限于仅CMOS兼容技术。

可以使用CMOS工艺制造器件或微型加热板，因此可以包括CMOS兼容或可用的材料。起始晶片可以是体硅晶片或绝缘体上硅(SOI)晶片。体硅晶片和SOI晶片之间的区别在于体硅晶片不具有在器件结构内形成的任何掩埋氧化物。或者，所使用的工艺可以是非CMOS工艺，允许使用与CMOS工艺不兼容的材料。该器件还可以通过CMOS和非CMOS工艺的混合来制造，例如通过首先使用CMOS工艺来制造器件的一部分，然后是非CMOS的后CMOS工艺。

在器件内形成的加热器可以是由CMOS兼容或可用的材料制成的电阻加热器，例如多晶硅、铝、单晶硅或高温CMOS金属，例如铝、铜、钼、钨或钛或它们的组合。所述加热器也可以是金属氧化物半导体场效应晶体管(MOSFET)加热器。所述加热器也可以使用诸如铂或金的非CMOS材料形成。

在实施例中，提供了与膜和衬底重叠的环或在衬底区域上延伸的环不仅限于微型加热板，而是同样适用于使用正面、背面或两种蚀刻工艺的组合的器件。

在进一步的实施方案中，环阵列可以放置在单个膜上，该单个膜可以放置多个微型加热板和/或其他装置，例如热电堆、热流传感器。例如，在单个膜上可以有多个加热器或一系列加热器。环可位于膜的边缘。另外，在每个单独的加热器周围还可以有辅助(或虚设)环。在电阻性气体传感器的情况下，每个加热器可以具有单独的电极和传感材料，或者可以具有公共电极和传感材料。每个加热器上的传感材料可以相同或不同。类似地，对于量热气体传感器，可以存在共同的或单独的催化剂层。加热器可以是相同或不同的尺寸。具有环的加热器可以在同一膜上或在同一芯片上的单独膜上，形成微型加热板装置阵列。

还公开了可以在膜上放置另外的环，用于管理在膜和基底之间产生的机械和热应力。环可以连接在一起形成网状结构，有助于提供额外的支撑以加强膜并提高可靠性。

环可以使用CMOS材料形成，例如单晶硅、多晶硅、硅化物或诸如钨，铝，钛钼或铜的金属。也可以使用诸如铂或金的非CMOS金属。环可以包括这些材料的组合，并且还可以包括多于一层。在多于一层的情况下，这些层也可以使用触点和/或通孔连接在一起。环可以由用于加热器的相同层制成，或者可以由不同的层制成。

在进一步的实施例中，最终制造的装置可以是电阻式气体传感器。在这种情况下，在膜的顶部或膜下方存在电极，并且在电极上生长或沉积传感材料。电极可以由任何材料制成，例如金或铂，或CMOS兼容材料，例如铝、钨、钛、氮化钛或铜。在电极层中还可以存在另外的材料以改善粘附性或减少向膜的扩散。电极材料可以沉积在膜的一侧上，或者可以嵌入具有开口的膜内，在钝化中具有开口，以允许传感材料与电极电接触。所使用的传感材料可以是金属氧化物，例如氧化锡或氧化锌、金属氧化物的组合、聚合物、或纳米材料，例如石墨烯、碳纳米管或金属或金属氧化物纳米线和纳米网，以及生物传感层，如酶、细胞受体、DNA链、抗体等。传感材料还可包括这些材料的组合。材料还可以包括其他材料或“掺杂”以改善传感特性。传感器可以部分地用CMOS技术制造，具有体硅起始晶片或绝缘体上硅(SOI)晶片。

在另一个实施例中，最终制造的装置可以是量热气体传感器。在这种情况下，诸如铂或钯的催化剂沉积在膜的一侧。

介电膜(或介电区域的第一部分)本身可以是圆形、矩形或矩形，具有圆角以减小拐角中的应力，但是其他形状也是可能的。膜的以及器件的顶部钝化可以是二氧化硅、氮化硅、多孔硅和/或氧化铝。膜可以是由衬底沿其整个周边支撑的完整膜。或者，它可以是仅由两个或更多个梁支撑的悬浮膜。在这种情况下，环设计在衬底的蚀刻部分的边缘上。

根据本发明的另一方面，提供了一种半导体器件，包括：衬底，所述衬底包括蚀刻部分和衬底部分；所述衬底上方的介电区域，其中所述介电区域包括第一部分和第二部分，其中所述第一部分与所述衬底的蚀刻部分相邻，所述第二部分与所述衬底的衬底部分相邻；以及在所述介电区域内和/或上方形成的环结构，使得所述环结构与所述介电区域的第一部分和第二部分连接。

所述半导体器件还可以包括在介电区域的第一部分内的加热器，所述加热器由环结构围绕。

所述半导体器件还可以包括在所述加热器和所述环结构之间的温度传感器。所述温度传感器可以具有至少部分环结构。所述半导体器件还可以包括在所述介电区域的第一部分内的二极管，所述二极管由所述环结构围绕。所述二极管可以是位于所述加热器和所述环结构之间的温度传感二极管。

所述半导体器件还可以包括在所述介电区域的第一部分内的热电堆，所述热电堆由所述环结构围绕。

根据本发明的另一方面，提供一种制造微型加热板的方法，该方法包括：

形成衬底；

沉积一层或多层金属和/或介电层以形成介电区域；

在所述介电区域中形成加热器；

在所述介电区域内或所述介电区域上方形成环结构；

蚀刻所述衬底以形成所述衬底的蚀刻部分和衬底的衬底部分，其中所述衬底的蚀刻在所述介电区域中提供第一部分和第二部分，其中所述第一部分与所述衬底的蚀刻部分相邻并且所述第二部分与所述衬底的衬底部分相邻；以及

其中形成环结构，使得所述环结构与所述介电区域的第一部分和第二部分连接。

该方法还可以包括制造嵌入在介电膜(或介电区域的第一部分)内的温度传感器。这可以是由金属或多晶硅或单晶硅制成的电阻温度传感器，或者可以是二极管。优选地，二极管可以用在CMOS工艺中使用的相同CMOS层制造，以制造诸如n沟道和p沟道FET的晶体管。当半导体结构包括使用CMOS处理步骤制造的MOSFET结构时，该示例尤其相关。因此，可以通过使用n沟道MOSFET的漏极层的源极来形成二极管的阴极，通过使用p沟道MOSFET的相同的源极或漏极层来形成二极管的阳极。

此外，诸如二极管电阻器或热电堆之类的温度传感器可以放置在环和加热器之间的膜内，而不是直接位于加热器区域内，以避免将它们暴露在高温下。由微型加热板的相对较冷的部分中的温度传感器测量的温度可用于计算加热器温度。然而，为此必须准确定位膜散热器-有些是标准体蚀刻技术无法实现的。然而，对于带有环的微型加热板，二极管电阻器或热电堆来说，它会更准确，因为膜内的温度分布可以更准确地预测，并且受膜蚀刻的确切位置的影响较小；从而优化膜内环向加热器(或任何其他装置)的延伸，以便在(i)功耗，(ii)热瞬态响应和(i ii)电热再现性、机械强度和产量之间达成良好的权衡。

该器件还可以具有由金属或多晶硅制成的散热板，或者在绝缘体上硅衬底的情况下，该器件可以具有单晶硅板。扩散板的作用是更均匀地散布热量，从而改善加热器区域的温度均匀性。

在进一步的实施例中，提供了一种制造IR CMOS兼容发射器的装置和方法，其中加热器嵌入在介电膜(或介电区域的第一部分)内以形成具有如上所述环结构的微型加热板。IR发射器还可以具有改善发射的涂层，例如碳或金属黑。膜还可以具有等离子体结构(孔或点的重复图案)以改善器件发射。该实施例的方法也适用于热电堆、流量传感器或可在任何微加工衬底上制造的其他装置。

在实施例中，该方法可以将模拟或数字CMOS电路集成在同一芯片(电阻式气体传感器或IR发射器)上。这可以通过使用CMOS技术来制造微型加热板来实现。该电路可以是用于加热器的驱动电路，包括简单的电流源，例如使用电流镜电路，或更复杂的电路，以允许加热器驱动通过恒定电压、恒定电流或恒定功率电路，或PWM驱动器。还可以有电路来测量膜中的温度传感器，并且另外使用它来具有反馈回路以允许加热器的恒定温度控制。也可以实现双向电流驱动。

其他电路可以是用于温度传感器或传感层的读出电路。这可以包括放大器、滤波器以及模数转换器。还可以集成数字电路以允许信号的数字处理。除此之外，还可以集成基于热电二极管、电阻温度传感器或Vptat或Iptat电路的膜外(膜的区域或介电区域的第一部分之外)温度传感器。

附图说明

现在将仅通过示例并参考附图来描述本发明的一些优选实施例，其中：

图1示出了微型加热板的俯视图，其具有与膜和衬底重叠的第一金属层环，采用CMOS SOI工艺制造，具有用于电阻气体传感的电极；

图2示出了微型加热板的示意性横截面，其具有与膜和衬底重叠的第一金属层环，具有用于电阻气体传感的电极；

图3示出了微型加热板的俯视图，其具有与膜和衬底重叠的第二金属层环，具有用于电阻气体传感的电极；

图4示出了微型加热板的示意性横截面，其具有与膜和衬底重叠的第二金属层环，具有用于电阻气体传感的电极；

图5示出了微型加热板的俯视图，其具有与膜和衬底重叠的顶部金属层环，具有用于电阻气体传感的电极；

图6示出了微型加热板的示意性横截面，其具有与膜和衬底重叠的顶部金属层环，具有用于电阻气体传感的电极；

图7(a)示出了微型加热板的示意性横截面，其具有可用于与膜和衬底重叠的环的金属层组合，具有用于电阻气体传感的电极；

图7(b)示出了微型加热板的示意性横截面，其具有可用于与膜和衬底重叠的环的替代金属层组合，具有用于电阻气体传感的电极；

图7(c)示出了微型加热板的示意性横截面，其具有可用于与膜和衬底重叠的环的替代金属层组合，具有用于电阻气体传感的电极；

图7(d)示出了微型加热板的示意性横截面，其具有可用于与膜和衬底重叠的环的替代金属层组合，具有用于电阻气体传感的电极；

图8(a)示出了微型加热板的示意性横截面，其具有可用于与膜和衬底重叠的环的金属层和层间触点的组合，具有用于电阻气体传感的电极；

图8(b)示出了微型加热板的示意性横截面，其具有可用于与膜和衬底重叠的环的金属层和层间触点的替代组合，具有用于电阻气体传感的电极；

图8(c)示出了微型加热板的示意性横截面，其具有可用于与膜和衬底重叠的环的金属层和层间触点的替代组合，具有用于电阻气体传感的电极；

图8(d)示出了微型加热板的示意性横截面，其具有可用于与膜和衬底重叠的环的金属层和层间触点的替代组合，具有用于电阻气体传感的电极；

图9示出了微型加热板的俯视图，其具有与膜和衬底重叠的金属层环；

图10示出了微型加热板的示意性横截面，其具有可用于与膜和衬底重叠的环的金属层和层间触点的替代组合；

图11示出了微型加热板的俯视图，其具有与膜和衬底重叠的金属层环，以及金属层在衬底上的延伸盖；

图12示出了微型加热板的俯视图，其具有与膜和衬底重叠的金属层环，以及虚设内环和金属层在衬底上的延伸盖；

图13示出了微型加热板的俯视图，其具有与膜和衬底重叠的金属层环，虚设内环，附加金属带，以及金属层在衬底上的延伸盖；

图14示出了可替代的微型加热板工艺的示意性横截面，其具有与膜和衬底重叠的金属层环，利用CMOS工艺制造，背面蚀刻通过KOH蚀刻完成；

图15示出了方形微型加热板的俯视图，其具有与膜和衬底重叠的金属层环；

图16示出了微型加热板的示意性横截面，其具有与膜和衬底重叠的金属层和掩埋的SOI层环，在膜的感测区域上具有所有可能的叉指状电极(IDE)结构；

图17显示了CMOS芯片的俯视图，其具有微型加热板和与膜和衬底的重叠的环，基于气体传感器和相同芯片上的接口电路；

图18显示了与膜和衬底重叠的环的俯视图；

图19显示了与膜和衬底重叠的环以及虚设内环的俯视图；

图20显示了与膜和衬底重叠的环的俯视图，具有延伸的金属层和虚设内环；

图21显示了与膜和衬底重叠的环的俯视图，具有热电堆结构；

图22(a)显示了在单个膜上具有微型加热器阵列的装置的俯视图；

图22(b)显示了在单个膜上具有环阵列的装置的俯视图；

图22(c)示出了具有矩形环1的微型加热器阵列的俯视图，矩形环1在单个膜上的膜上延伸；

图23(a)示出了微型加热板的示意性横截面，其具有传感材料和后CMOS工艺电极，具有标准CMOS工艺上的一叠环层；

图23(b)示出了微型加热板的可替代的示意性横截面，具有传感材料和后CMOS工艺电极，具有标准CMOS工艺上的一叠环层；

图24(a)显示了正面蚀刻的微型加热板的俯视图，其中电极由悬浮的膜和与膜和衬底重叠的环层支撑；

图24(b)示出了正面蚀刻的微型加热板的示意性横截面，具有传感材料和后CMOS工艺电极，具有标准CMOS工艺上的一叠环层；

图25显示了具有等离子体结构的微型加热板的俯视图；

图26(a)示出了具有电阻温度传感环的实施例的俯视图；

图26(b)是具有电阻温度传感环的微型加热板的示意剖面图；

图27显示了六边形环结构的俯视图，其具有在同一膜上的微型加热板阵列；以及

图28示出了概括根据本发明的微型加热板的制造步骤的示例性流程图。

具体实施方式

本发明的实施例描述了一种装置，该装置被设计成通过形成环以消除或减少由于未对准、衬底过度蚀刻或蚀刻不足而对装置性能的影响，所述环部分地在支撑膜的衬底部分(或介电区域的第一部分)上方延伸。所述环可以用CMOS技术制造并包含金属层，例如Al、钨、钛、铜或它们的组合。所述环可以由与加热器相同的层(使用相同的掩模)提供。所述环可以用CMOS技术制造并且包含硅、多晶硅、硅化物或其组合的层，由此形成膜，在膜上/膜中制造微电子机械(MEMS)器件(例如但不限于微型加热板和热电堆)。在该方法中，所述器件可以采用现有技术的CMOS工艺制造。工艺可以是体CMOS或SOI CMOS。在微型加热板的情况下，加热器可以使用嵌入膜内(或介电区域的第一部分)的钨、多晶硅、MOSFET、铝或单晶硅制成。类似地，包括一个或多个串联连接的热电偶的热电堆嵌入在所述环的中心和边缘之间的膜内。所述热电偶材料可包括金属，例如铝、钨、钛或其组合、掺杂的多晶硅(n或p型)或掺杂的单晶硅(n或p型)。所有这些层都与CMOS兼容。

使用通过深反应离子蚀刻(DRIE)的干法蚀刻或使用KOH的湿法蚀刻对其上制造这些器件的晶片进行背面蚀刻。优选地，使用深反应离子蚀刻(DRIE)进行膜的背面蚀刻。这导致垂直壁并因此减少了面积消耗，并且另外良好地控制了膜的最终形状，这反过来确保了整个晶片的高再现性。或者，可以使用例如氢氧化钾(KOH)或四甲基氢氧化铵(TMAH)通过湿法蚀刻形成膜。这导致成本更低的工艺。

与膜和衬底重叠的环形成也适用于补偿使用正面蚀刻时的未对准、过度蚀刻或蚀刻不足。

在一个实施例中，上述装置和方法不限于微型加热板，而是可以应用于其他基于膜的装置。根据另一实施例，所述装置和方法可以应用于基于CMOS或非CMOS的(但不限于)使用膜和MEMS工艺的电阻式气体传感器、红外发射器、红外检测器。

图1示出了微型加热板和电极的俯视图，其中第一金属层环1与膜(或介电区域的第一部分)2和蚀刻硅6到CMOS衬底3的端部重叠，以CMOS SOI工艺制成，具有微加热器4和连接到衬垫的轨道7。图1中的微型加热板还示出了具有轨道8的电极5，轨道8连接到用于电阻气体感测的衬垫。

图2示出了图1中描述的微型加热板的示意性横截面，其中微型加热板利用SOI工艺制造，具有用于电阻气体传感的电极。该器件包括硅衬底和衬底上的介电区域。所述衬底具有蚀刻部分和围绕所述蚀刻部分的衬底部分3。所述介电区域包括介电膜2或第一部分2和与膜2相邻的第二部分。第二部分直接位于衬底部分3上方，并且膜2直接邻近衬底的蚀刻部分或在衬底的蚀刻部分上方。在图2中，使用两个虚线边界示出了膜或第一部分2。同样的定义适用于其余附图。

膜2包括掩埋氧化物9、介电层10和钝化层11，它们由所述衬底或所述衬底部分3支撑。电阻加热器4嵌入膜2内，金属环1与膜2和蚀刻硅6到硅衬底3的端部重叠。换句话说，金属环1与介电区域的第一部分2和第二部分重叠或连接。在所述钝化层之上，存在具有电极12的钝化开口，电极12可以由金或铂形成，或者由诸如铝、钨、铜或钛的CMOS金属形成。这可用于与传感材料接触。通过深反应离子蚀刻(DRIE)完成蚀刻，以实现沟槽6的近垂直侧壁。这些层可以用CMOS或非CMOS工艺制造。应当理解，可以使用标准硅晶片代替SOI晶片。在这种情况下，硅晶片将不具有在图2的结构中使用的掩埋氧化物4。或者，可以使用除硅之外的半导体作为衬底。

应该理解，图2的半导体结构可以使用标准CMOS工艺制造。详细CMOS制造步骤的一个示例描述如下：

对于工艺的CMOS部分形成一个简单的金属加热器(只给出了与制造简单的微型加热板相关的步骤)：

1.起始衬底是硅晶片或SOI晶片。

2.(仅用于起始SOI晶片的情况)图案化和限定薄硅层，并在其余部分中具有氧化物。对于微型加热板区域，设计通常用氧化物代替薄硅。但是，其他几种模式也是可能的。这可以选择性地用于形成所述膜的环。

3.在整个芯片(微型加热板和任何电路)上沉积一层电介质10(二氧化硅或氮化硅)。

4.沉积图案化金属层。这在微型加热板区域内形成微型加热器4。这可以选择性地用于形成所述膜的环。

5.另一层电介质沉积在微型加热器4的顶部。

6.沉积另一金属层。这可以选择性地用于在加热器上方形成板或一些其他图案。这可以选择性地用于形成所述膜的环。

7.沉积另一层电介质。

8.沉积另一金属层。这可以选择性地用于在加热器上方形成板或一些其他图案。这可以选择性地用于形成所述膜的环。

9.沉积二氧化硅和/或氮化硅的钝化层11。

应当理解，这仅给出一个步骤序列，并且许多其他变化是可能的，并且对于本领域技术人员来说是显而易见的。CMOS工艺可以包含其他步骤(例如p阱和/或n阱掺杂、多晶硅沉积、高p+和n+掺杂等以形成MOSFET)-对于简单器件，这些步骤不会对微型加热板区域产生影响，但可以用于在相同的芯片上制造电路。该工艺还可具有不同数量的金属层。

另外，通过改变不同层的使用，加热器可以由单晶硅(p掺杂或n掺杂)，或多晶硅(p掺杂或n掺杂)或其他金属层之一制成。金属层可以在其上方或下方具有一个或多个层或不同的材料，以提高粘附性和可靠性。该器件还可以具有由单晶硅、多晶硅或金属层制成的二极管或电阻温度传感器。

图3示出根据另一实施例的微型加热板和电极的俯视图，其使用第二金属层环1，第二金属层环1与膜(或介电区域的第一部分)2和蚀刻硅6到CMOS衬底3的端部重叠，以CMOSSOI工艺制成，具有微加热器4和连接到衬垫的轨道7。

图4示出了图3中描述的微型加热板和电极的示意性横截面，其利用SOI工艺制造，具有用于电阻气体传感的电极。该装置示出了具有第二金属环1的实施例，第二金属环1与膜(或介电区域的第一部分)2和蚀刻硅6到CMOS衬底3的端部一起重叠，具有微加热器4和连接到衬垫的轨道7。

图5示出了根据另一实施例的微型加热板和电极的俯视图，其使用第三金属层环1，第三金属层环1与膜2和蚀刻硅6到CMOS衬底3的端部重叠。

图6示出了图5中描述的微型加热板和电极的示意性横截面，其利用SOI工艺制造，具有用于电阻气体传感的电极。该装置示出了具有第三金属环1的实施例，第三金属环1与膜2和蚀刻硅6到CMOS衬底3的端部重叠。应当理解，环1不限于层数，因为这可以通过硅工艺节点的选择和所选择的用于晶片的模块来定义。

图7显示了微型加热板的示意性横截面，具有电极装置以及可用于环1的金属层的可选组合，如下所示：

(a)其包括使用标准CMOS或非CMOS处理步骤垂直堆叠的第一和第二金属层环1，所述第一和第二金属层环1与膜2和蚀刻硅6到硅衬底3的端部重叠。

(b)其包括垂直堆叠的第二和第三金属层环1，所述第二和第三金属层环1与膜2和蚀刻硅6到硅衬底3的端部重叠。

(c)其包括垂直堆叠的第一和第三金属层环1，所述第一和第三金属层环1与膜2和蚀刻硅6到硅衬底3的端部重叠。

(d)其包括垂直堆叠的第一，第二和第三金属层环1，所述第一，第二和第三金属层环1与膜2和蚀刻硅6到硅衬底3的端部重叠。

图8显示了微型加热板的示意性横截面，具有电极以及可用于环1的具有金属间触点13的金属层的可选组合，如下所示：

(a)其包括使用标准CMOS或非CMOS处理步骤垂直堆叠，具有金属间触点13的第一，第二和第三金属层环1，所述第一，第二和第三金属层环1与膜2和蚀刻硅6到硅衬底3的端部重叠。该示例中的金属间触点13设置在膜2之外，但是在硅衬底3的顶部上对齐。

(b)其包括使用标准CMOS或非CMOS处理步骤垂直堆叠，具有金属间触点13的第一，第二和第三金属层环1，所述第一，第二和第三金属层环1与膜2和蚀刻硅6到硅衬底3的端部重叠。该示例中的金属间触点13设置在膜2上，并且在硅衬底3的顶部上对齐。

(c)其包括垂直堆叠，具有金属间触点13及衬垫层14的第一，第二和第三金属层环1，所述第一，第二和第三金属层环1与膜2和蚀刻硅6到硅衬底3的端部重叠。该示例中的金属间触点13和衬垫层14设置在膜2之外，但是在硅衬底3的顶部上对齐。

(d)其包括垂直堆叠，具有金属间触点13及衬垫层14的第一，第二和第三金属层环1，所述第一，第二和第三金属层环1与膜2和蚀刻硅6到硅衬底3的端部重叠。该示例中的金属间触点13和衬垫层14设置在膜2上，以及在硅衬底3的顶部上。

应当理解，也可以使用具有金属和层间触点的不同组合的其他金属环1，其并不仅仅在图8中示出。

图9示出了微型加热板和电极的俯视图，其没有电极，具有与膜2和蚀刻硅6到CMOS衬底3的端部重叠的金属环1，以CMOS SOI工艺制成，具有微加热器4和连接到衬垫的轨道7。这种装置可以用作例如IR发射器或量热气体传感器。

图10示出了图9中描述的微型加热板的示意性横截面。该装置示出了具有使用标准CMOS或非CMOS处理步骤垂直堆叠，具有金属间触点13的第一，第二和第三金属层环1的实施例，所述第一，第二和第三金属层环1与膜2和蚀刻硅6到硅衬底3的端部重叠。该示例中的金属间触点13可以在膜2的上面或外面(外侧)，以及在硅衬底3的顶部。此外，可以使用与图8中描述的环1结构相同的组合。

图11示出了基于微型加热板的装置的俯视图的另一个实施例，其中延伸的金属层环1与膜2和蚀刻硅6到硅衬底3的端部重叠。

图12示出了基于微型加热板的装置的俯视图的另一个实施例，其中延伸的金属层环1与膜2和蚀刻硅6到硅衬底3的端部重叠。它还示出了完全放置在膜上的虚设(或辅助)金属环15，其中环之间的间隔可根据具体的设计要求来选择。应当理解，可以在膜2上放置一个以上的虚设(或辅助)环15，并且可以使用如图7和图8中所述的具有或不具有金属间触点的金属堆叠的任何组合。

图13示出了基于微型加热板的装置的俯视图的另一个实施例，其中延伸的金属层环1与膜2和蚀刻硅6到硅衬底3的端部重叠。它还示出了完全放置在膜上的虚设(或辅助)金属环15，其使用相同的金属层附接到内环1，其中环之间的间隔可根据具体的设计要求来选择。

图14示出了具有环1的微型加热板装置，其中通过湿法蚀刻(例如使用KOH或TMAH)执行背面蚀刻。与通过DRIE产生的垂直侧壁相反，这导致沟槽6的侧壁倾斜。应当理解，如本发明公开中所述的环1和环15的实施例的所有不同类型和组合同样适用于该湿法蚀刻选项。

图15示出了基于微型加热板的装置的俯视图，其中环1的实施例是方形的。环1与膜(或介电区域的第一部分)2和硅衬底3的蚀刻硅6的端部重叠。微型加热器4和电极12可以根据需要类似地成形。应当理解，环1的实施例可以具有任何形状以匹配或者不限于膜2的圆形或方形。还应当理解，环1的实施例的所有设计变化适用于任何形状和尺寸的膜2。

图16示出了具有传感材料18和后CMOS工艺电极19的微型加热板的示意性横截面，具有一叠环1层。该装置示出了具有第一，第二和第三金属层的环1的实施例，其与用于SOI工艺的掩埋氧化物中的叠层，以及可以放置在衬垫14上或者没有衬垫14的后CMOS工艺层垂直地堆叠在一起。使用如图8所述的金属间触点来接触环的实施例，使用标准CMOS或非CMOS，使用或不使用与膜2和蚀刻硅6到硅衬底3的端部重叠的后处理金属层20。在加热器4下方还提供了多晶硅环结构17。

图17示出了硅芯片21的俯视图，其中环1与膜2和蚀刻硅6到硅衬底3的端部重叠。使用标准CMOS或SOI-CMOS工艺，可以在相同装置上制造集成电子电路22。

图18示出了具有环1的装置的俯视图，环1与膜2和蚀刻硅6到硅衬底3的端部重叠。膜2可以根据需要具有任何装置、结构或不具有任何装置，结构。环1的实施例可以采用图7和图8中描述的任何结构。

图19示出了具有虚设(或辅助)环15和环1的装置的俯视图，环1与膜2和蚀刻硅6到硅衬底3的端部重叠。膜2可以根据需要具有任何装置、结构或不具有任何装置、结构。环1和虚设(或辅助)环15的实施例可以采用如图7和图8中所述的任何结构。

图20示出了具有虚设环15和延伸环1的装置的俯视图，所述延伸环1与膜2和蚀刻硅6到硅衬底3的端部重叠。膜2可以具有任何装置、结构或不具有任何装置、结构。环1的实施例可以采用图7和图8中描述的任何结构。

图21示出了具有环1的热电堆23的俯视图，环1与膜2和蚀刻硅6到硅衬底3的端部重叠。膜2可以根据需要具有任何装置、结构或不具有任何装置、结构。环1的实施例可以采用图7和图8中描述的任何结构。

图22(a)示出了在单个膜上具有微型加热器阵列4的装置的俯视图，其中每个加热器4周围具有虚设环15，并且环1与膜2和蚀刻硅6到硅衬底3的端部重叠。

图22(b)示出了在单个膜上具有环阵列的装置的俯视图，其具有虚设环15和环1，环1在膜2上延伸并且与蚀刻硅6到硅衬底3的端部重叠。膜2可以根据需要具有任何装置、结构或不具有任何装置、结构。

图22(c)示出了具有矩形环1的微型加热器阵列的俯视图，矩形环1在单个膜2上延伸，膜2与蚀刻硅6到硅衬底3的端部重叠。膜2可以根据需要具有任何装置、结构或不具有任何装置、结构。

图22中描述的环1和虚设环15的实施例可以采用图7和图8中描述的任何结构。

图23(a)示出了具有传感材料18和后CMOS工艺电极19的微型加热板的示意性横截面，在标准CMOS工艺上具有一叠环1层。该装置示出了具有第一，第二和第三金属层的环1的实施例，其与后CMOS工艺层一起垂直堆叠，后CMOS工艺层可以放置在衬垫14上或者没有衬垫14，与膜2和蚀刻硅6到硅衬底3的端部重叠。

图23(b)示出了具有传感材料18和后CMOS工艺电极19的微型加热板的示意性横截面，在标准CMOS工艺上具有一叠环1层。该装置示出了具有第一，第二和第三金属层的环1的实施例，其与后CMOS工艺层一起垂直堆叠，后CMOS工艺层可以放置在衬垫14上或没有衬垫14。使用标准CMOS，使用如图8所述的金属间触点来接触环的实施例，其与膜2和蚀刻硅6到硅衬底3的端部重叠。

图24(a)示出了正面蚀刻的微型加热板4的俯视图，其中电极5由悬浮膜2和与膜和衬底3重叠的环1层支撑。正面蚀刻的膜的在可以添加环的位置的形状和尺寸可以设置。

图24(b)示出了正面蚀刻的微型加热板的示意性横截面，其具有传感材料18和后CMOS工艺电极19，在标准CMOS工艺上具有一叠环1层。该装置示出了具有第一，第二和第三金属层的环1的实施例，其与后CMOS工艺层一起垂直堆叠，后CMOS工艺层可以放置在衬垫14上或没有衬垫14。使用标准CMOS，使用如图8所述的金属间触点来接触环的实施例，其与膜2和蚀刻硅6到硅衬底3的端部重叠。

图25示出了具有等离子体(plasmonic)结构(或图案化层)的微型加热板4的俯视图，所述等离子体结构由金属层或由悬浮膜2和与膜和衬底3重叠的环1层支撑的金属层(或横向间隔结构)24的组合制成。等离子体层可以是圆形、孔和其他形状，如IR发射或吸收增强或响应改变所适当的。所述等离子体层也可以设置在IR探测器上，如图21所示。

图26(a)示出了具有电阻温度传感环25和温度传感二极管27和28的实施例的俯视图，温度传感二极管27和28放置在微型加热板4的周边和环1层之间的膜2上,环1层与所述膜和衬底3重叠。二极管27可以是单个或者是通过金属轨道(或互连层)26串联或并联连接的多个器件。

图26(b)是微型加热板4的示意性横截面，其中电阻温度传感环25和温度传感二极管27和28放置在微加热板4的周边和环1层之间的膜2上，环1层与所述膜和衬底3重叠。具有电阻25和二极管27或28温度传感器的装置的实施例可以类似地用热电堆或其组合代替。该装置可具有单个或多个温度传感器，其位于从中心或者膜到环的边缘或到蚀刻衬底6的任何位置。

图27示出了具有六边形环1的微型加热板4阵列的实施例的俯视图，该六边形环1与膜2、衬底3和蚀刻衬底6的边缘重叠。

图28示出了概括微型加热板的制造方法的示例性流程图。

概括而言，我们公开了一种带有悬浮加热器的微型加热板，该悬浮加热器位于低导热膜(或介电区域的第一部分)上，其中设置有具有高导热性、形式为环的板，所述环部分地在支撑膜的衬底部分上方以及部分地在膜上方或膜内延伸。所述环可以用CMOS技术制造并可以包含金属层，例如Al，钨，钛，铜或它们的组合。所述环可以由与加热器相同的层(使用相同的掩模)提供。所述环可以用CMOS技术制造，并且可以包含硅层、多晶硅、硅化物或这些的组合。所述环可以为膜工艺提供产量和性能增加。膜的过度蚀刻或蚀刻不足可显著影响热性能(功率消耗和热质量)并最终影响目前工艺水平中的微型加热板的产量。根据本发明的实施例，环以CMOS技术制造并且紧密对准，仅可能存在微小的未对准。环设计成通过传导和改善的对流来获取一些热量，因此与没有环的装置相比，膜边缘的精确位置对热性能(功率消耗和热质量)的影响较小。根据这项创新，环的存在确保了相同晶片内不同位置的器件之间、晶片之间以及批次之间更好的电热再现性(微型加热板中的最大和平均温度相对电功率)。已经证明，背面蚀刻(通过干式DRIE或湿法技术)即使在从中心到边缘的同一晶片内也可能导致膜尺寸的显著变化。在同一晶片内，这种变化可能高达10-20微米，但从一个晶片到另一个晶片可能超过20微米。因此，该环提供更好的机械稳定性，防止膜的高挠曲并且机械地支撑膜，以赋予(i)更高的机械强度(ii)在长期操作中更好的可靠性。环由连续层制成，或者环由区域之间具有间隙的不连续层制成，以避免例如在大面积金属中产生的任何机械应力(在加工期间)，但仍提供增强的热性能和机械强度。在不同层中制造一个以上的环(例如2或3个金属层或一个金属层和一个聚酯(poly)层)。诸如二极管电阻器或热电堆之类的温度传感器可以放置在环和加热器之间的膜内，以准确预测加热器的温度。对于带有环的微型加热板，这将更加准确，因为膜内的温度分布可以更准确地预测，并且受膜蚀刻的准确位置的影响较小。优化了环在膜内向加热器的延伸，以便在(i)功耗，(ii)热瞬态响应和(iii)电热再现性、机械强度和产量之间达成良好的权衡。

技术人员将理解，在前面的描述和所附权利要求中，参考半导体装置的概念图示，例如示出标准横截面透视图和附图中所示的那些图示来描述诸如“上方”，“下方”，“前方”，“后方”，“垂直”，“下方”之类的位置术语。这些术语的用途是便于参考，但不是限制性的。因此，这些术语应理解为指的是当处于如附图所示的取向时的半导体器件。

尽管已经根据如上所述的优选实施例描述了本发明，但是应该理解，这些实施例仅是说明性的，并且权利要求不限于那些实施例。鉴于本公开内容，本领域技术人员将能够进行修改和替换，这些修改和替换被认为落入所附权利要求的范围内。本说明书中公开或说明的每个特征可以结合在本发明中，无论是单独的还是与本文公开或说明的任何其他特征的任何适当组合。

Claims

1.一种微型加热板，包括：

衬底，所述衬底包括蚀刻部分和衬底部分；

位于所述衬底上方的介电区域，其中所述介电区域包括第一部分和第二部分，其中所述第一部分与所述衬底的所述蚀刻部分相邻，所述第二部分与所述衬底的所述衬底部分相邻；

加热器，所述加热器形成在所述介电区域中；和

环结构，所述环结构形成在所述介电区域内或所述介电区域上方，使得所述环结构与所述介电区域的所述第一部分和所述第二部分连接。

2.根据权利要求1所述的微型加热板，其中所述介电区域的所述第一部分与所述衬底的所述蚀刻部分直接相邻，并且所述介电区域的第二部分与所述衬底的所述衬底部分直接相邻。

3.根据前述权利要求中任一项所述的微加热板，其中所述环结构沿着所述介电区域的所述第一部分的周边定位，并且其中所述环结构通过所述介电区域与所述加热器隔开。

4.根据前述权利要求中任一项所述的微型加热板，其中所述环结构定位成使得所述环结构与所述介电区域的所述第一部分和所述第二部分重叠。

5.根据前述权利要求中任一项所述的微型加热板，其中所述环结构形成为使得所述环结构的宽度的一部分落入所述介电区域的所述第一部分内，并且所述环结构的宽度的剩余部分位于所述介电区域的所述第二部分内。

6.根据前述权利要求中任一项所述的微型加热板，其中所述环结构形成为使得所述环结构的宽度的一部分位于所述衬底的所述蚀刻部分上方，并且所述环结构的宽度的剩余部分位于所述衬底的所述衬底部分上方。

7.根据前述权利要求中任一项所述的微型加热板，其中所述环结构延伸穿过所述介电区域的所述第二部分的整个区域，使得所述环结构延伸到整个芯片的周边。

8.根据前述权利要求中任一项所述的微型加热板，其中所述环结构包括一个或多个环层。

9.根据权利要求8所述的微型加热板，其中所述环结构包括第一层，所述第一层位于与所述介电区域内的加热器相同的水平上；或者所述环结构包括第二层，与所述介电区域内的加热器相比，所述第二层位于更高的水平上；或者所述环结构包括第三层，与所述介电区域内的加热器相比，所述第三层位于更高的水平上。

10.根据权利要求8或9所述的微型加热板，其中所述环结构包括在所述介电区域内彼此堆叠的第一层、第二层和第三层。

11.根据权利要求8-10中任一项的微型加热板，其中所述一个或多个层包含选自以下的材料：

选自铝、钨、钛、铜和这些材料的任意组合的金属；和

多晶硅、单晶硅、硅化物和这些材料的任意组合。

12.根据权利要求8至11中任一项所述的无线加热板，其中所述一个或多个环层使用CMOS或SOI-CMOS技术形成。

13.根据权利要求8或12所述的微型加热板，其中所述环结构包括在所述介电区域内彼此堆叠的至少两个金属层。

14.根据权利要求13所述的微型加热板，还包括所述至少两个金属层之间的金属间触点。

15.根据权利要求14所述的微型加热板，其中所述金属间触点位于所述衬底的所述衬底部分上方的所述介电区域的所述第二部分中，并且可选地，所述微型加热板包括另外的金属间触点，所述另外的金属间触点位于所述衬底的所述蚀刻部分上方的所述介电区域的所述第一部分中。

16.根据权利要求14或15所述的微型加热板，其中所述金属间触点在所述衬底的所述衬底部分和蚀刻部分上方的所述介电区域的所述第一部分和第二部分中延伸。

17.根据前述权利要求中任一项所述的微型加热板，还包括在所述加热器和所述环结构之间的辅助环结构，所述辅助环结构位于所述介电区域的所述第一部分内，并且可选地，所述辅助环结构和所述环结构使用多个支撑结构连接。

18.根据前述权利要求中任一项所述的微型加热板，其中所述环结构具有圆形或矩形形状或任何其他形状。

19.根据前述权利要求任一项所述的微型加热板，还包括在所述介电区域的所述第一部分上方的电极层和在所述电极层上方的传感材料。

20.根据权利要求19所述的微型加热板，其中所述微型加热板是环境感测装置。

21.根据前述权利要求中任一项所述的微型加热板，其中使用对衬底进行背面蚀刻的蚀刻技术来形成所述衬底的所述蚀刻部分，所述蚀刻技术选自包括深反应离子蚀刻(DRIE)、各向异性或结晶湿蚀刻、氢氧化钾(KOH)和四甲基氢氧化铵(TMAH)的组。

22.根据权利要求1至20中任一项所述的微型加热板，其中使用正面蚀刻技术形成所述衬底的所述蚀刻部分。

23.根据前述权利要求中任一项所述的微型加热板，其中所述衬底是半导体衬底。

24.根据前述权利要求中任一项所述的微型加热板，还包括形成在所述介电区域的所述第一部分之内或所述第一部分之上的至少一个图案化层，其中所述至少一个图案化层包括横向间隔开的结构。

25.根据权利要求24所述的微型加热板，其中所述至少一个图案化层位于所述加热器之上或之下。

26.根据前述权利要求中任一项所述的微型加热板，还包括形成在所述介电区域的所述第一部分内的多个加热器，并且其中可选地，每个加热器被形成在所述介电层的所述第一部分内的辅助环结构围绕。

27.一种微型加热板阵列，包括根据前述权利要求中任一项所述的微型加热板。

28.一种半导体器件，包括：

衬底，所述衬底包括蚀刻部分和衬底部分；

位于所述衬底上方的介电区域，其中所述介电区域包括第一部分和第二部分，其中所述第一部分与所述衬底的所述蚀刻部分相邻，所述第二部分与所述衬底的所述衬底部分相邻；和

环结构，所述环结构形成在所述介电区域内和/或所述介电区域上方，使得所述环结构与所述介电区域的所述第一部分和所述第二部分连接。

29.根据权利要求28所述的半导体器件，还包括位于所述介电区域的所述第一部分内的加热器，所述加热器由所述环结构围绕。

30.根据权利要求28或29所述的半导体器件，还包括放置在所述第一部分的中心和所述环结构的边缘之间的至少一个温度感测装置，其中所述至少一个温度感测装置包括至少部分环形。

31.根据权利要求30所述的半导体器件，还包括位于所述介电区域的所述第一部分内的二极管，所述二极管与互连层内串联或并联连接。

32.根据权利要求28至31中任一项所述的半导体器件，还包括位于所述介电区域的所述第一部分内的热电堆，所述热电堆由所述环结构围绕。

33.一种制造微型加热板的方法，所述方法包括：

形成衬底；

沉积一层或多层金属和/或介电层以形成介电区域；

在所述介电区域中形成加热器；

在所述介电区域内或所述介电区域上方形成环结构；

蚀刻所述衬底以形成所述衬底的蚀刻部分和所述衬底的衬底部分，其中所述衬底的所述蚀刻在所述介电区域中提供第一部分和第二部分，其中所述第一部分与所述衬底的所述蚀刻部分相邻并且所述第二部分与所述衬底的所述衬底部分相邻；以及

其中形成所述环结构，使得所述环结构与所述介电区域的所述第一部分和所述第二部分连接。