CN109166802A - Ltps阵列基板及其制造方法、显示面板 - Google Patents
Ltps阵列基板及其制造方法、显示面板 Download PDFInfo
- Publication number
- CN109166802A CN109166802A CN201810886623.1A CN201810886623A CN109166802A CN 109166802 A CN109166802 A CN 109166802A CN 201810886623 A CN201810886623 A CN 201810886623A CN 109166802 A CN109166802 A CN 109166802A
- Authority
- CN
- China
- Prior art keywords
- pattern
- layer
- electrode pattern
- contact hole
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229920005591 polysilicon Polymers 0.000 claims abstract description 10
- 230000000149 penetrating effect Effects 0.000 claims abstract 3
- 238000002161 passivation Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 6
- 229920006395 saturated elastomer Polymers 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 102
- 230000003287 optical effect Effects 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- -1 silicon oxide compound Chemical class 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910017464 nitrogen compound Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007738 vacuum evaporation Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
Landscapes
- Thin Film Transistor (AREA)
Abstract
本申请公开一种LTPS阵列基板及其制造方法、显示面板。该方法包括：在衬底基板上依次形成遮光金属图案、缓冲层、多晶硅图案、绝缘层、栅极图案、介电层；形成依次贯穿介电层、绝缘层和缓冲层的接触孔；在介电层上形成源极图案和漏极图案，所述源极图案通过所述接触孔与遮光金属图案接触。基于此，本申请能够有利于较早的形成夹断，加速LTPS TFT达到饱和状态，提升LTPS TFT工作稳定性。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种LTPS(Low Temperature Poly-silicon,低温多晶硅)阵列基板及其制造方法、显示面板。
背景技术
采用LTPS技术的显示装置由于具有较高的电子迁移率，能够有效减小TFT(ThinFilm Transistor，薄膜晶体管)的面积以提升像素的开口率，并且在增强显示亮度的同时能够降低功耗及生产成本，目前已成为显示领域的研究热点。当前，基于LTPS技术的TFT(即LTPS TFT)的沟道层形成夹断(pinch-off)后，漏极图案的电流不会随着漏极电压的增大而增大，即达到饱和状态，此时LTPS TFT的工作稳定性良好，驱动电流的波动不会影响显示面板的显示特性。可见，如何较早的形成夹断，以加速LTPS TFT达到饱和状态是提高其工作稳定性的关键。
发明内容
有鉴于此，本申请提供一种LTPS阵列基板及其制造方法、显示面板，有利于较早的形成夹断，加速LTPS TFT达到饱和状态。
本申请一实施例的LTPS阵列基板的制造方法，包括：
提供一衬底基板；
在所述衬底基板上依次形成遮光金属图案和缓冲层；
在所述缓冲层上形成多晶硅图案；
在所述多晶硅图案上依次形成绝缘层和栅极图案；
在所述栅极图案上形成介电层；
形成依次贯穿所述介电层、绝缘层和缓冲层的接触孔；
在所述介电层上形成同层且间隔设置的源极图案和漏极图案，所述源极图案覆盖所述接触孔并通过所述接触孔与遮光金属图案接触。
本申请一实施例的LTPS阵列基板，包括：
衬底基板；
依次形成于所述衬底基板上的遮光金属图案和缓冲层；
形成于所述缓冲层上的多晶硅图案；
依次形形成于所述多晶硅图案上的绝缘层和栅极图案；
形成于所述栅极图案上的介电层；
形成于所述介电层上的同层且间隔设置的源极图案和漏极图案，所述源极图案覆盖依次贯穿所述介电层、绝缘层和缓冲层的接触孔，并通过所述接触孔与遮光金属图案接触。
本申请一实施例的显示面板，包括上述LTPS阵列基板。
有益效果：本申请设计在LTPS TFT的多晶硅图案(即沟道层)下方增加一遮光金属图案，并且该遮光金属图案与源极图案电连接，遮光金属图案从源极图案获取电压并与漏极图案之间形成电场，该电场对沟道层内的载子具有排斥作用，从而能够有利于较早的形成夹断，加速LTPS TFT达到饱和状态，提升LTPS TFT工作稳定性。
附图说明
图1是本申请的LTPS阵列基板的制造方法一实施例的流程示意图；
图2是基于图1所示方法制造LTPS阵列基板的场景示意图；
图3是本申请一实施例的LTPS阵列基板的结构剖面示意图；
图4是本申请一实施例的显示面板的结构示意图。
具体实施方式
下面结合本申请实施例中的附图，对本申请所提供的各个示例性的实施例的技术方案进行清楚、完整地描述。在不冲突的情况下，下述各个实施例以及实施例中的特征可以相互组合。并且，本申请全文所采用的方向性术语，例如“上”、“下”等，均是为了更好的描述各个实施例的技术方案，并非用于限制本申请的保护范围。
图1是本申请的LTPS阵列基板的制造方法一实施例的流程示意图，
图2是基于图1所示方法制造LTPS阵列基板的场景示意图。结合图1和图2所示，所述制造方法可以包括如下步骤S11～S21。
S11：提供一衬底基板。
衬底基板20用于形成显示面板的LTPS阵列基板，所述衬底基板20可以为玻璃基体、塑料基体或可挠式基体。
S12：在衬底基板上依次形成遮光金属图案和缓冲层。
所述遮光金属图案21(Light Shielding Metal,简称LS)形成于衬底基板20上，所述缓冲层211覆盖该遮光金属图案21。
本申请可以通过一道光罩制程Mask-1形成该遮光金属图案21。其原理及过程为：对衬底基板20进行清洗及烘干处理后，在衬底基板20上形成一整面遮光金属层，接着在遮光金属层上涂布一整面光刻胶，然后采用光罩对所述一整面光刻胶进行曝光及显影处理，被曝光的光刻胶在显影时被灰化去除，而未被曝光的光刻胶在显影之后仍被保留于衬底基板20上，接着，刻蚀去除未被光刻胶覆盖的遮光金属层，最后去除剩余的光刻胶，即可得到所述遮光金属图案21。
遮光金属图案21的材料可以为Mo(钼)、Al(铝)、Cu(铜)等。
缓冲层(buffer layer)211可用于防止衬底基板20表面的杂质在后续工艺中向上扩散而影响之后形成的多晶硅图案22的品质，该缓冲层211可以为硅氧化合物层，例如氧化硅(SiO2)层，或者包括依次覆盖遮光金属图案21的硅氧化合物层和硅氮化合物层，例如Si3N4(三氮化硅)层，又或者其他非导电材料的组合。其中，所述缓冲层211可采用化学气相沉积(CVD)、等离子化学气相沉积(PACVD)、溅射、真空蒸镀或低压化学气相沉积(LPCVD)等任一方法形成。
S13：在缓冲层上形成多晶硅图案。
首先，在所述缓冲层211上形成一整面非晶硅(a-Si)层，然后可以采用ELA(Excimer Laser Annealing,准分子激光退火)等工艺对所述非晶硅层进行结晶处理，从而得到多晶硅层。接着，通过一道光罩制程Mask-2对这一整面多晶硅层进行图案化处理，以此得到多晶硅图案。所述光罩制程Mask-2与所述光罩制程Mask-1的原理及过程相似，此处不再赘述。继而，对所述多晶硅图案的两端进行离子掺杂，例如N型掺杂或P型掺杂，即可得到本申请的多晶硅图案22。其中，多晶硅图案22两端的掺杂区域分别为源极接触区和漏极接触区。
S14：在多晶硅图案上依次形成绝缘层和栅极图案。
绝缘层221又称栅极绝缘层(Gate Insulation Layer,GI层)，其材质可以为硅氧化物，或者该绝缘层221包括依次覆盖多晶硅图案22的硅氧化合物层和硅氮化合物层。本申请可以采用CVD、PECVD、溅射、真空蒸镀等任一方法形成该绝缘层221。
本申请可以首先在栅极绝缘层221上形成一整面金属导电层，所述一整面金属导电层可由金属，例如铝、钼、钛、铬、铜，或者金属氧化物，例如氧化钛，又或者金属的合金或其它导电材料构成，然后通过一道光罩制程Mask-3对所述一整面金属导电层进行图案化处理，以此得到具有预定图案的栅极图案23。所述光罩制程Mask-3与所述光罩制程Mask-1的原理及过程相似，此处不再赘述。
所述光罩制程Mask-3可利用包含有磷酸、硝酸、醋酸及去离子水的蚀刻液对金属导电层进行蚀刻，当然也可以采用干法蚀刻。
S15：在所述栅极图案上形成介电层。
介电层(又称层间介质隔离层,Interlayer dielectric isolation layer,ILD)231形成于绝缘层221上，且覆盖栅极图案23。该介电层231可以为氧化硅层或者硅氮化合物层。本申请可采用CVD、PECVD、溅射、真空蒸镀等其中任一种方法形成该介电层231。
S16：形成依次贯穿介电层、绝缘层和缓冲层的接触孔。
本申请形成有三类接触孔，分别为：依次贯穿介电层231、绝缘层221和缓冲层211的接触孔232，依次贯穿介电层231和绝缘层221的第一接触孔233，以及依次贯穿介电层231和绝缘层221的第二接触孔234。其中，所述接触孔232暴露所述遮光金属图案21上表面的一部分，所述第一接触孔233暴露所述多晶硅图案22的源极接触区，所述第二接触孔234暴露所述多晶硅图案22的漏极接触区。
本申请可通过一道刻蚀制程(也可视为一道光罩制程Mask-4)形成第一接触孔233、第二接触孔234和接触孔232，具体地，在步骤S15形成的一整面介电层231上涂布一整面光刻胶，然后采用光罩对该一整面光刻胶进行曝光及显影处理，被曝光的光刻胶在显影时被灰化去除，而未被曝光的光刻胶在显影之后仍被保留，接着，刻蚀去除未被光刻胶覆盖的层结构，例如在接触孔232下方的区域，刻蚀去除介电层231、绝缘层221和缓冲层211，最后去除剩余的光刻胶，即可得到具有第一接触孔233、第二接触孔234和接触孔232的介电层231。
S17：在介电层上形成同层且间隔设置的源极图案和漏极图案，源极图案覆盖接触孔并通过所述接触孔与遮光金属图案接触。
源极图案241和漏极图案242的制造材料包括但不限于为铝、钼、钛、铬、铜、金属氧化物、者金属的合金或其它导电材料。本申请可通过一道光罩制程Mask-5对一整面金属导电层进行图案化处理，以此得到源极图案241和漏极图案242。所述光罩制程Mask-5与所述光罩制程Mask-3的原理及过程相似，此处不再赘述。
其中，源极图案241通过所述第一接触孔233与多晶硅图案22的源极接触区接触，同时源极图案241覆盖所述接触孔232并通过所述接触孔232与遮光金属图案21接触，所述漏极图案242通过所述第二接触孔234与多晶硅图案22的漏极接触区接触。
应该理解到，本申请通过所述光罩制程Mask-5也可以同步在介电层231上形成各类信号走线，例如数据线等。所述信号走线与源极图案241和漏极图案242的材质相同。
通过上述方式，即可制得本申请的LTPS TFT。
在所述LTPS TFT运行工作时，该遮光金属图案21与源极图案241电连接，以此遮光金属图案21与漏极图案242之间形成电场，该电场对沟道层内的载子具有排斥作用，从而能够有利于较早的形成夹断，加速LTPS TFT达到饱和状态，提升其工作稳定性。
进一步地，对于制造OLED(Organic Light-Emitting Diode,有机发光二极管)显示面板的LTPS阵列基板的应用场景，在步骤S17之后，所述制造方法还包括：
S18：在源极图案和漏极图案上形成平坦钝化层。
请继续参阅图2，所述平坦钝化层可以包括依次形成的钝化(Passivation,PV)层243和平坦层(PLN)244。
S19：在平坦钝化层上形成透明电极图案，所述透明电极图案通过平坦钝化层的接触孔与漏极图案接触。
该透明电极图案25为OLED显示面板的阳极图案(Anode)，其制造材料可以为ITO(Indium tin oxide,氧化铟锡)。
S20：在平坦钝化层上形成像素定义层。
像素定义层(Pixel Define Layer,PDL)251用于限定像素开口区。
S21：在透明电极图案上形成发光层和阴极图案。
当然，本申请的LTPS阵列基板还包括依次形成于阳极图案25和发光层26之间的电子注入层和电子传输层，以及依次形成于发光层26和阴极图案27之间的空穴传输层和空穴注入层。
应理解，本申请前述步骤S11～S17所制得的LTPS TFT还可以应用于液晶显示面板，如图3所示，是本申请另一实施例的LTPS阵列基板的结构剖面示意图。为便于描述，本申请对相同元件采用相同标号。在前述实施例的描述基础上，本实施例形成于平坦钝化层上的透明电极图案30为像素电极图案(Pixel electrode)。由于本实施例所制得的TFT具有与前述LTPS TFT相同的结构，因此也具有前述有益效果。
本申请还提供一种显示面板。该显示面板可以为采用前述图2实施例所述的LTPS阵列基板，也可以采用图3实施例所述的LTPS阵列基板。对于采用图3实施例所述的LTPS阵列基板，如图4所示，所述显示面板40为液晶显示面板，其包括相对间隔设置的彩膜基板(Color Filter Substrate,CF基板)41和阵列基板(Thin Film Transistor Substrate,TFT基板)42，以及填充于两基板之间的液晶分子43，所述液晶分子43位于彩膜基板41和阵列基板42叠加形成的液晶盒内。
由于所述阵列基板42采用与前述LTPS阵列基板相同的结构设计，因此具有与其相同的有益效果。
综上所述，本申请的主要目的是：在LTPS TFT的多晶硅图案(即沟道层)下方增加一遮光金属图案，该遮光金属图案与源极图案电连接，由此遮光金属图案与漏极图案之间形成电场，该电场对沟道层内的载子具有排斥作用，从而能够有利于较早的形成夹断，加速LTPS TFT达到饱和状态，提升LTPS TFT工作稳定性。
在此基础上，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种LTPS阵列基板的制造方法，其特征在于，所述方法包括：
提供一衬底基板；
在所述衬底基板上依次形成遮光金属图案和缓冲层；
在所述缓冲层上形成多晶硅图案；
在所述多晶硅图案上依次形成绝缘层和栅极图案；
在所述栅极图案上形成介电层；
形成依次贯穿所述介电层、绝缘层和缓冲层的接触孔；
在所述介电层上形成同层且间隔设置的源极图案和漏极图案，所述源极图案覆盖所述接触孔并通过所述接触孔与遮光金属图案接触。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述源极图案和漏极图案上形成平坦钝化层；
在所述平坦钝化层上形成透明电极图案，所述透明电极图案通过所述平坦钝化层的接触孔与所述漏极图案接触。
3.根据权利要求2所述的方法，其特征在于，所述透明电极图案为像素电极图案。
4.根据权利要求2所述的方法，其特征在于，所述透明电极图案为阳极图案，在形成所述透明电极图案之后，所述方法还包括：
在所述平坦钝化层上形成像素定义层；
在所述透明电极图案上形成发光层和阴极图案。
5.根据权利要求1所述的方法，其特征在于，所述源极图案通过贯穿所述介电层和绝缘层的第一接触孔与多晶硅图案接触，所述漏极图案通过贯穿所述介电层和绝缘层的第二接触孔与多晶硅图案接触，其中，通过一道刻蚀制程形成所述第一接触孔、第二接触孔和接触孔。
6.一种LTPS阵列基板，其特征在于，所述LTPS阵列基板包括：
衬底基板；
依次形成于所述衬底基板上的遮光金属图案和缓冲层；
形成于所述缓冲层上的多晶硅图案；
依次形形成于所述多晶硅图案上的绝缘层和栅极图案；
形成于所述栅极图案上的介电层；
形成于所述介电层上的同层且间隔设置的源极图案和漏极图案，所述源极图案覆盖依次贯穿所述介电层、绝缘层和缓冲层的接触孔，并通过所述接触孔与遮光金属图案接触。
7.根据权利要求6所述的LTPS阵列基板，其特征在于，所述LTPS阵列基板还包括：
形成于所述源极图案和漏极图案上的平坦钝化层；以及
形成于所述平坦钝化层上的透明电极图案，所述透明电极图案通过所述平坦钝化层的接触孔与所述漏极图案接触。
8.根据权利要求7所述的LTPS阵列基板，其特征在于，所述透明电极图案为像素电极图案。
9.根据权利要求7所述的LTPS阵列基板，其特征在于，所述透明电极图案为阳极图案，所述LTPS阵列基板还包括：
形成于所述平坦钝化层上的像素定义层；
形成于所述透明电极图案上的发光层和阴极图案。
10.一种显示面板，其特征在于，所述显示面板包括如上述权利要求6～9任一项所述的LTPS阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810886623.1A CN109166802A (zh) | 2018-08-06 | 2018-08-06 | Ltps阵列基板及其制造方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810886623.1A CN109166802A (zh) | 2018-08-06 | 2018-08-06 | Ltps阵列基板及其制造方法、显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109166802A true CN109166802A (zh) | 2019-01-08 |
Family
ID=64895122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810886623.1A Pending CN109166802A (zh) | 2018-08-06 | 2018-08-06 | Ltps阵列基板及其制造方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109166802A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110061034A (zh) * | 2019-04-23 | 2019-07-26 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板的制备方法及oled显示面板 |
| CN110164923A (zh) * | 2019-04-23 | 2019-08-23 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板及其制备方法 |
| WO2021138931A1 (zh) * | 2020-01-06 | 2021-07-15 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示面板 |
| CN113571541A (zh) * | 2021-07-07 | 2021-10-29 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
| WO2022213420A1 (zh) * | 2021-04-07 | 2022-10-13 | 武汉华星光电技术有限公司 | 一种阵列基板及其制备方法、oled显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1429056A (zh) * | 2001-12-26 | 2003-07-09 | 三星Sdi株式会社 | 带有黑矩阵的平板显示装置及其制造方法 |
| JP2007199350A (ja) * | 2006-01-26 | 2007-08-09 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| CN101359681A (zh) * | 2002-12-11 | 2009-02-04 | 三星电子株式会社 | 有机电致发光显示面板 |
| US7775846B2 (en) * | 2001-12-14 | 2010-08-17 | Samsung Mobile Display Co., Ltd. | Method of manufacturing a flat panel display incorporating a power supply layer and a storage capacitor element |
-
2018
- 2018-08-06 CN CN201810886623.1A patent/CN109166802A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7775846B2 (en) * | 2001-12-14 | 2010-08-17 | Samsung Mobile Display Co., Ltd. | Method of manufacturing a flat panel display incorporating a power supply layer and a storage capacitor element |
| CN1429056A (zh) * | 2001-12-26 | 2003-07-09 | 三星Sdi株式会社 | 带有黑矩阵的平板显示装置及其制造方法 |
| CN101359681A (zh) * | 2002-12-11 | 2009-02-04 | 三星电子株式会社 | 有机电致发光显示面板 |
| JP2007199350A (ja) * | 2006-01-26 | 2007-08-09 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110061034A (zh) * | 2019-04-23 | 2019-07-26 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板的制备方法及oled显示面板 |
| CN110164923A (zh) * | 2019-04-23 | 2019-08-23 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板及其制备方法 |
| WO2020215603A1 (zh) * | 2019-04-23 | 2020-10-29 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板及其制备方法 |
| CN110061034B (zh) * | 2019-04-23 | 2021-12-03 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板的制备方法及oled显示面板 |
| WO2021138931A1 (zh) * | 2020-01-06 | 2021-07-15 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示面板 |
| WO2022213420A1 (zh) * | 2021-04-07 | 2022-10-13 | 武汉华星光电技术有限公司 | 一种阵列基板及其制备方法、oled显示面板 |
| CN113571541A (zh) * | 2021-07-07 | 2021-10-29 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9716108B2 (en) | Thin film transistor and fabrication method thereof, array substrate, and display device | |
| CN109166802A (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| US10236388B2 (en) | Dual gate oxide thin-film transistor and manufacturing method for the same | |
| WO2019140733A1 (zh) | 柔性amoled基板及其制作方法 | |
| WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| WO2015100898A1 (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
| CN107134461A (zh) | 薄膜晶体管阵列基板及其制备方法、oled显示装置 | |
| WO2018188146A1 (zh) | 一种阵列基板、显示装置及其制作方法 | |
| CN103887245B (zh) | 一种阵列基板的制造方法 | |
| CN107316874B (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2015096292A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| CN109166865A (zh) | 阵列基板及其制造方法、显示面板 | |
| US20160247823A1 (en) | Ltps tft array substrate, its manufacturing method, and display device | |
| WO2016008226A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示设备 | |
| WO2016176881A1 (zh) | 双栅极tft基板的制作方法及其结构 | |
| CN106206620A (zh) | 薄膜晶体管阵列基板及其制备方法和显示器件 | |
| CN110993610A (zh) | 阵列基板及其制备方法、显示面板 | |
| KR102318054B1 (ko) | Tft 기판 및 이의 제조 방법 | |
| CN108550625A (zh) | 一种薄膜晶体管及其制作方法 | |
| CN102403313A (zh) | 半导体元件及其制作方法 | |
| US10672912B2 (en) | N-type thin film transistor, manufacturing method thereof and manufacturing method of an OLED display panel | |
| CN109148535A (zh) | 阵列基板及其制造方法、显示面板 | |
| CN104882415B (zh) | Ltps阵列基板及其制造方法 | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof | |
| CN107819012A (zh) | N型薄膜晶体管及其制备方法、oled显示面板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190108 |
|
| WD01 | Invention patent application deemed withdrawn after publication |