CN108899362B - 平面栅igbt器件 - Google Patents
平面栅igbt器件 Download PDFInfo
- Publication number
- CN108899362B CN108899362B CN201810960335.6A CN201810960335A CN108899362B CN 108899362 B CN108899362 B CN 108899362B CN 201810960335 A CN201810960335 A CN 201810960335A CN 108899362 B CN108899362 B CN 108899362B
- Authority
- CN
- China
- Prior art keywords
- conductive type
- region
- type
- conductive
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 44
- 239000012535 impurity Substances 0.000 claims description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 230000005684 electric field Effects 0.000 description 15
- 210000004027 cell Anatomy 0.000 description 11
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 2
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 210000003850 cellular structure Anatomy 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
- H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
Landscapes
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种平面栅IGBT器件，其在所述IGBT器件的截面上，还包括设置于第一导电类型漂移区的第二导电类型浮空层，所述第二导电类型浮空层位于第一导电类型载流子存储层的正下方且第二导电类型浮空层与第一导电类型载流子存储层邻接；第二导电类型浮空层在第一导电类型漂移区的横向长度不小于第一导电类型载流子存储层在第一导电类型漂移区内的横向长度。在第二导电类型基区两侧对称设置第二导电类型区，且此第二导电类型区与发射极连接。本发明其结构紧凑，能有效提高击穿电压，且有效降低关断损耗，与现有工艺兼容，安全可靠。
Description
技术领域
本发明涉及一种IGBT器件，尤其是一种平面栅IGBT器件，属于半导体IGBT器件的技术领域。
背景技术
由于平面栅IGBT器件相比于沟槽栅IGBT器件具有优越的可靠性，因此，平面栅IGBT在具有较高可靠性要求的领域得到了大规模的应用。在N型平面栅IGBT器件中，平面栅载流子存储型绝缘栅双极型晶体管，由于采用了N型电荷存储层结构，使IGBT器件靠近栅极和发射极位置的载流子浓度分布得到了极大的改善，从而提高了N型漂移区的电导调制，使IGBT获得了低的正向导通压降。
对于平面栅载流子存储型绝缘栅双极型晶体管，N型电荷存储层的掺杂浓度越高，正向导通压降越小；同时电荷存储层的存在，改善了N型漂移区的载流子分布，在一定的正向导通压降下，可获得小的关断时间。因此，平面栅电荷存储型绝缘栅双极型晶体管具有较好的正向导通压降和关断时间的折中。但是，对于平面栅电荷存储型IGBT，由于较高掺杂浓度的N型电荷存储层的存在，使器件的击穿电压显著降低，N型电荷存储层的掺杂浓度越高，器件的击穿电压越小。N型电荷存储层掺杂浓度对器件击穿电压的影响限制了平面栅电荷存储型绝缘栅双极型晶体管结构击穿电压、正向导通压降和关断时间的优化折中。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种平面栅IGBT器件，其结构紧凑，能有效提高击穿电压，且有效降低关断损耗，与现有工艺兼容，安全可靠。
按照本发明提供的技术方案，所述平面栅IGBT器件，包括半导体基板以及设置于所述半导体基板上的元胞结构，半导体基板包括第一导电类型漂移区；
在所述IGBT器件的截面上，所述元胞结构采用平面元胞，元胞结构包括设置于第一导电类型漂移区内的第二导电类型基区、设置于所述第二导电类型基区内的第一导电类型发射区以及设置于第二导电类型基区下方的第一导电类型载流子存储层，所述第一导电类型发射区、第二导电类型类型基区与第一导电类型漂移区上方的发射极金属欧姆接触，
在所述IGBT器件的截面上，还包括设置于第一导电类型漂移区内的第二导电类型浮空层，所述第二导电类型浮空层位于第一导电类型载流子存储层的正下方且第二导电类型浮空层与第一导电类型载流子存储层邻接；第二导电类型浮空层在第一导电类型漂移区的横向长度不小于第一导电类型载流子存储层在第一导电类型漂移区内的横向长度。
在所述IGBT器件的截面上，在第二导电类型基区内设置第二导电类型源区，所述第二导电类型源区与第一导电类型发射区接触，第二导电类型源区与发射极金属欧姆接触。
在所述IGBT器件的截面上，在所述第一导电类型漂移区还设置对称分布于第二导电类型基区两侧的第二导电类型杂质层，所述第二导电类型杂质层从第一导电类型漂移区的上端垂直向下延伸，第二导电类型杂质层与发射极金属欧姆接触，第二导电类型杂质层与第二导电类型基区间的横向距离不小于10μm。
所述第二导电类型杂质层在第一导电类型漂移区内的深度为4μm～7μm，第二导电类型基区在第一导电类型漂移区内的深度为3μm～7μm，第一导电类型载流子存储层在第一导电类型漂移区内的深度为4μm～7μm，第二导电类型浮空层在第一导电类型漂移区内的深度为5μm～8μm。
在所述IGBT器件的截面上，在第一导电类型漂移区的上方还设置栅极导电多晶硅，所述栅极导电多晶硅通过绝缘栅氧化层与第一导电类型漂移区绝缘隔离；在第二导电类型基区上方设置贯通栅极导电多晶硅以及绝缘栅氧化层的源极接触孔，填充在源极接触孔内的发射极金属能与第一导电类型发射区以及第二导电类型基区欧姆接触，且发射极金属通过绝缘介质层与栅极导电多晶硅绝缘隔离。
在所述IGBT器件的截面上，还包括与第一导电类型漂移区邻接的第一导电类型截止层，在所述第一导电类型截止层上设置第二导电类型集电区，在所述第二导电类型集电区上设置欧姆接触的集电极金属。
所述半导体基板的材料包括硅、碳化硅、砷化镓或氮化镓。
所述“第一导电类型”和“第二导电类型”两者中，对于N型功率IGBT器件，第一导电类型指N型，第二导电类型为P型；对于P型功率IGBT器件，第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。
本发明的优点：在第一导电类型漂移区内设置第二导电类型浮空层，第二导电类型浮空层与第一导电类型载流子存储层接触且位于所述第一导电类型载流子存储层的正下方，利用第二导电类型浮空层引入的PN结和电荷的电场调制作用，屏蔽第一导电类型载流子存储层对击穿电压的不利影响，从而提高IGBT器件的击穿电压；在第二导电类型基区两侧对称设置第二导电类型杂质层，第二导电类型杂质层与发射极金属欧姆接触，利用第二导电类型杂质层能改善第二导电类型基区与第一导电类型漂移区的横向电场分布，且在关断时，可以提供空穴分流通道，有效降低关断损耗，与现有工艺兼容，安全可靠。
附图说明
图1为本发明的示意图。
附图标记说明：1-P+集电区、2-N型截止层、3-N型漂移区、4-P型浮空层、5-P型杂质层、6-N型载流子存储层、7-P型基区、8-N+发射区、9-P+源区、10-绝缘栅氧化层、11-栅极导电多晶硅、12-集电极金属、13-源极接触孔以及14-埋层接触孔。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1所示：为了能有效降低电场强度，以N型IGBT器件为例，本发明包括半导体基板以及设置于所述半导体基板上的元胞结构，半导体基板包括N型漂移区3；
在所述IGBT器件的截面上，所述元胞结构采用平面元胞，元胞结构包括设置N型漂移区3内的P型基区7、设置于所述P型基区7内的N+发射区8和P+源区9以及设置于P型基区7下方的N型载流子存储层6，所述N+发射区8、P+源区9与N型漂移区3上方的发射极金属欧姆接触，
在所述IGBT器件的截面上，还包括设置于N型漂移区3内的P型浮空层4，所述P型浮空层4位于N型载流子存储层6的正下方且P型浮空层4与N型载流子存储层6邻接；P型浮空层4在N型漂移区3的横向长度不小于N型载流子存储层6在N型漂移区3内的横向长度。
具体地，所述半导体基板的材料包括硅、碳化硅、砷化镓或氮化镓。当然，半导体基板也可以采用其他常用的半导体材料，具体材料类型可以根据需要进行选择，此处不再赘述。半导体基板包括N型漂移区3，利用N型漂移区3能在半导体基板的正面制备所需的元胞结构，本发明实施例中，元胞结构采用平面元胞。
本发明实施例中，对每个元胞，包括设置于N型漂移区3内的P型基区7，在每个P型基区7内设置对称分布的N+发射区8，N+发射区8的掺杂浓度大于N型漂移区3的掺杂浓度，在P型基区7的下方设置N型载流子存储层6，N型载流子存储层6与P型基区7的底部接触，N型载流子存储层6的掺杂浓度大于N型漂移区3的掺杂浓度，利用N型载流子存储层6能有效降低导通压降。N+发射区8、P型基区3与发射极金属欧姆接触，从而形成IGBT器件的发射极，图1中并未示出发射极金属在N型漂移区3上方的分布情况，但发射极金属与N+发射区8、P+源区9间的欧姆接触以及在N型漂移区3上方的分布情况均为本技术领域人员所熟知，此处不再赘述。
为了能有效降低电场强度，在N型漂移区3内还设置P型浮空层4，P型浮空层4位于N型载流子存储层6的正下方，且P型浮空层4与N型载流子存储层6邻接，P型浮空层4的横向长度不小N型载流子存储层6的横向长度。具体实施时，在IGBT器件的截面上，横向长度具体与P型基区7内两个N+发射区8之间的连接方向相一致。在N型漂移区3内设置P型浮空层4后，利用P浮空层4能降低P型基区7与N型载流子存储层6连接界面处的电场强度，使耐压提高；其原理是通过引入P浮空层4与N型载流子存储层6形成附加的PN结产生的附加纵向电场和原有的P型基区7与N型载流子存储层6形成的电场进行叠加耦合，电场分布由三角形变为矩形起到电场优化的作用，从而避免了由于P型基区7与N型载流子存储层6界面处尖峰电场引起的提前击穿，进而达到提高器件的击穿电压的目的。即利用P型浮空层4使P型基区7与N型载流子存储层6界面处的电场尖峰被拉平，使电场得到调制，屏蔽了高掺杂N型载流子存储层6对IGBT器件击穿电压的不利影响，从而提高IGBT器件的击穿电压。
进一步地，在所述IGBT器件的截面上，在P型基区7内设置P+源区9，所述P+源区9与N+发射区8接触，P+源区9与发射极金属欧姆接触。
本发明实施例中，P+源区9位于P型基区7内，P+源区9的掺杂浓度大于P型基区7的掺杂浓度，P+源区9在P型基区7内的深度大于N+发射区8的深度，在IGBT器件的截面上，两个N+发射区8通过P+源区9连接，且N+发射区8、P+源区9连接后，发射极金属直接与N+发射区8、P+源区9欧姆接触，即发射极金属通过P+源区9与P型基区7电连接。
进一步地，在所述IGBT器件的截面上，在所述N型漂移区3内还设置对称分布于P型基区7两侧的P型杂质层5，所述P型杂质层5从N型漂移区3的上端垂直向下延伸，P型杂质层5与发射极金属欧姆接触，P型杂质层5与P型基区7间的横向距离不小于10μm。
本发明实施例中，在IGBT器件的截面上，P型杂质层5对称分布于P型基区7的两侧，P型杂质层5从N型漂移区3的上端表面垂直向下延伸，在N型漂移区3上方设置发射极金属后，所述发射极金属也与P型杂质层5欧姆接触，P型杂质层5与P型基区7之间的横向距离不小于10μm；此外，N型载流子存储层6、P型浮空层4均不能与P型杂质层5接触。
此外，所述P型杂质层5在N型漂移区3内的深度为4μm～7μm，P型基区7在N型漂移区3内的深度为3μm～7μm，N型载流子存储层6在N型漂移区3内的深度为4μm～7μm，P型浮空层4在N型漂移区3内的深度为5μm～8μm。
本发明实施例中，P型基区7的宽度可以根据需要进行设定，N型载流子存储层6的宽度不小于P型基区7的宽度，P型杂质层5的浓度与P型基区7之间的浓度可以根据需要进行选择。在设置P型杂质层5后，引入附加的P型杂质层5与N型漂移区3形成的PN结产生的附件和原来的P型基区7与N型漂移区3横向电场叠加，使电场分布有三角形变为矩形，从而有效降低拐角处电场尖峰。又由于P型杂质层5与发射极通过金属连接，所以在关断时，可以提供空穴分流通道，能有效降低关断损耗。
进一步地，在所述IGBT器件的截面上，在N型漂移区3的上方还设置栅极导电多晶硅11，所述栅极导电多晶硅11通过绝缘栅氧化层10与N型漂移区3绝缘隔离；在P型基区7上方设置贯通栅极导电多晶硅11以及绝缘栅氧化层10的源极接触孔13，填充在源极接触孔13内的发射极金属能与N+发射区8以及P型基区7欧姆接触，且发射极金属通过绝缘介质层与栅极导电多晶硅11绝缘隔离。
本发明实施例中，通过栅极导电多晶硅11能形成元胞结构中所需的栅电极，当然，在形成栅电极时，栅极导电多晶硅11还需要需要与栅极金属层欧姆接触，栅极金属层也位于N型漂移区3上方，图1中未示出栅极金属层、栅极金属层与栅极导电多晶硅11之间的欧姆接触情况，但栅极金属层、栅极金属层与栅极导电多晶硅11之间的连接配合情况均为本技术领域人员所熟知，此处不再赘述。当设置栅极导电多晶硅11后，栅极导电多晶硅11需要通过绝缘栅氧化层10与N型漂移区3绝缘隔离，绝缘栅氧化层10可以为二氧化硅层。
当在N型漂移区3的正面设置栅极导电多晶硅11以及绝缘栅氧化层10后，为了能实现发射极金属与N+发射区8、P+源区9以及P型杂质层5之间的欧姆接触，需要在N+发射区8、P型源区9的正上方设置源极接触孔13，并在P型杂质层5的正上方设置埋层接触孔14，源极接触孔13、埋层接触孔14均贯通栅极导电多晶硅11、绝缘栅氧化层10，当发射极金属填充在源极接触孔13后，发射极金属能与N+发射区8、P+源区9欧姆接触，且发射极金属填充在埋层接触孔14内后能与P型杂质层5欧姆接触。当然，为了简便器件，图1中并未示出发射极金属层填充在源极接触孔13、埋层接触孔14内的情况，但具体的填充过程以及填充后的分布情况均为本技术领域人员所熟知，此处不再赘述。具体实施时，在源极接触孔13、埋层接触孔14的内壁还设置绝缘介质层，以使得发射极金属通过绝缘介质层与栅极导电多晶硅11绝缘隔离，绝缘介质层可以采用本技术领域常用的绝缘材料制备得到，只要能实现发射极金属与栅极导电多晶硅11之间的绝缘隔离均可，此处不再详述。
进一步地，在所述IGBT器件的截面上，还包括与N型漂移区3邻接的N型截止层2，在所述N型截止层2上设置P+集电区1，在所述P+集电区1上设置欧姆接触的集电极金属12。
本发明实施例中，N型截止层2的掺杂浓度大于N型漂移区3的掺杂浓度，N型漂移区3的厚度大于N型截止层2的厚度。在N型截止层2上设置P+集电区1，N型截止层2与N型漂移区3、P+集电区1邻接，N型截止层2位于P+集电区1、N型漂移区3之间。在P+集电区1上设置集电极金属12，集电极金属12与P+集电区1欧姆接触，利用集电极金属12与P+集电区1配合能形成IGBT器件的集电极。
Claims (6)
1.一种平面栅IGBT器件，包括半导体基板以及设置于所述半导体基板上的元胞结构，半导体基板包括第一导电类型硅；
在所述IGBT器件的截面上，所述元胞结构采用平面元胞，元胞结构包括设置于第一导电类型漂移区内的第二导电类型基区、设置于所述第二导电类型基区内的第一导电类型发射区以及设置于第二导电类型基区下方的第一导电类型载流子存储层，所述第一导电类型发射区、第二导电类型类型基区与第一导电类型漂移区内上方的发射极金属欧姆接触，其特征是：
在所述IGBT器件的截面上，还包括设置于第一导电类型漂移区内的第二导电类型浮空层，所述第二导电类型浮空层位于第一导电类型载流子存储层的正下方且第二导电类型浮空层与第一导电类型载流子存储层邻接；第二导电类型浮空层在第一导电类型漂移区内的横向长度不小于第一导电类型载流子存储层在第一导电类型漂移区内的横向长度；
在所述IGBT器件的截面上，在所述第一导电类型漂移区内还设置对称分布于第二导电类型基区两侧的第二导电类型杂质层，所述第二导电类型杂质层从第一导电类型漂移区内的上端垂直向下延伸，第二导电类型杂质层与发射极金属欧姆接触，第二导电类型杂质层与第二导电类型基区间的横向距离不小于10μm。
2.根据权利要求1所述的平面栅IGBT器件，其特征是：在所述IGBT器件的截面上，在第二导电类型基区内设置第二导电类型源区，所述第二导电类型源区与第一导电类型发射区接触，第二导电类型源区与发射极金属欧姆接触。
3.根据权利要求1所述的平面栅IGBT器件，其特征是：所述第二导电类型杂质层在第一导电类型漂移区内内的深度为4μm~7μm，第二导电类型基区在第一导电类型漂移区内的深度为3μm~7μm，第一导电类型载流子存储层在第一导电类型漂移区内的深度为4μm~7μm，第二导电类型浮空层在第一导电类型漂移区内的深度为5μm~8μm。
4.根据权利要求1所述的平面栅IGBT器件，其特征是：在所述IGBT器件的截面上，在第一导电类型漂移区内的上方还设置栅极导电多晶硅，所述栅极导电多晶硅通过绝缘栅氧化层与第一导电类型漂移区绝缘隔离；在第二导电类型基区上方设置贯通栅极导电多晶硅以及绝缘栅氧化层的源极接触孔，填充在源极接触孔内的发射极金属能与第一导电类型发射区以及第二导电类型基区欧姆接触，且发射极金属通过绝缘介质层与栅极导电多晶硅绝缘隔离。
5.根据权利要求1所述的平面栅IGBT器件，其特征是：在所述IGBT器件的截面上，还包括与第一导电类型漂移区邻接的第一导电类型截止层，在所述第一导电类型截止层上设置第二导电类型集电区，在所述第二导电类型集电区上设置欧姆接触的集电极金属。
6.根据权利要求1所述的平面栅IGBT器件，其特征是：所述半导体基板的材料包括硅、碳化硅、砷化镓或氮化镓。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810960335.6A CN108899362B (zh) | 2018-08-22 | 2018-08-22 | 平面栅igbt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810960335.6A CN108899362B (zh) | 2018-08-22 | 2018-08-22 | 平面栅igbt器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108899362A CN108899362A (zh) | 2018-11-27 |
| CN108899362B true CN108899362B (zh) | 2024-04-12 |
Family
ID=64358209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810960335.6A Active CN108899362B (zh) | 2018-08-22 | 2018-08-22 | 平面栅igbt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108899362B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000164859A (ja) * | 1998-11-25 | 2000-06-16 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| CN101694850A (zh) * | 2009-10-16 | 2010-04-14 | 电子科技大学 | 一种具有p型浮空层的载流子存储槽栅igbt |
| CN102306657A (zh) * | 2011-10-13 | 2012-01-04 | 电子科技大学 | 一种具有浮空埋层的绝缘栅双极型晶体管 |
| CN102916042A (zh) * | 2012-09-28 | 2013-02-06 | 江苏物联网研究发展中心 | 逆导igbt器件结构及制造方法 |
| CN105140279A (zh) * | 2015-09-14 | 2015-12-09 | 江苏物联网研究发展中心 | 具备载流子存储的平面栅igbt器件 |
| JP2016100518A (ja) * | 2014-11-25 | 2016-05-30 | 富士電機株式会社 | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
| CN108183130A (zh) * | 2017-12-27 | 2018-06-19 | 电子科技大学 | 带有p型埋层的双栅载流子储存性igbt器件 |
| CN208460769U (zh) * | 2018-08-22 | 2019-02-01 | 江苏中科君芯科技有限公司 | 平面栅igbt器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4616856B2 (ja) * | 2007-03-27 | 2011-01-19 | 株式会社日立製作所 | 半導体装置、及び半導体装置の製造方法 |
-
2018
- 2018-08-22 CN CN201810960335.6A patent/CN108899362B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000164859A (ja) * | 1998-11-25 | 2000-06-16 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| CN101694850A (zh) * | 2009-10-16 | 2010-04-14 | 电子科技大学 | 一种具有p型浮空层的载流子存储槽栅igbt |
| CN102306657A (zh) * | 2011-10-13 | 2012-01-04 | 电子科技大学 | 一种具有浮空埋层的绝缘栅双极型晶体管 |
| CN102916042A (zh) * | 2012-09-28 | 2013-02-06 | 江苏物联网研究发展中心 | 逆导igbt器件结构及制造方法 |
| JP2016100518A (ja) * | 2014-11-25 | 2016-05-30 | 富士電機株式会社 | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
| CN105140279A (zh) * | 2015-09-14 | 2015-12-09 | 江苏物联网研究发展中心 | 具备载流子存储的平面栅igbt器件 |
| CN108183130A (zh) * | 2017-12-27 | 2018-06-19 | 电子科技大学 | 带有p型埋层的双栅载流子储存性igbt器件 |
| CN208460769U (zh) * | 2018-08-22 | 2019-02-01 | 江苏中科君芯科技有限公司 | 平面栅igbt器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108899362A (zh) | 2018-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102683403B (zh) | 一种沟槽栅电荷存储型igbt | |
| CN103094332B (zh) | 一种绝缘栅双极晶体管 | |
| CN109166924B (zh) | 一种横向mos型功率半导体器件及其制备方法 | |
| CN102683402B (zh) | 一种平面栅电荷存储型igbt | |
| CN103383957B (zh) | 一种逆导型igbt器件 | |
| CN107342321B (zh) | 一种具有可控集电极槽的soi ligbt | |
| CN105870178B (zh) | 一种双向igbt器件及其制造方法 | |
| CN108183130A (zh) | 带有p型埋层的双栅载流子储存性igbt器件 | |
| CN111211174B (zh) | 一种sgt-mosfet半导体器件 | |
| CN113555414B (zh) | 沟槽型碳化硅场效应晶体管及其制备方法 | |
| CN108346701A (zh) | 一种屏蔽栅功率dmos器件 | |
| CN110444595B (zh) | 具有倒t型屏蔽栅的igbt器件 | |
| CN117393594A (zh) | 一种低导通损耗和低关断损耗的可变电导igbt | |
| CN108493242A (zh) | 一种优化体内电场的载流子增强型igbt器件 | |
| CN109148572A (zh) | 一种反向阻断型fs-gbt | |
| CN108493241A (zh) | 一种具有内置jfet结构的igbt器件 | |
| CN108899363B (zh) | 能降低导通压降和关断损耗的沟槽栅igbt器件 | |
| CN104851915B (zh) | 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法 | |
| CN110444588A (zh) | 能降低正向导通压降的沟槽igbt器件 | |
| CN105845718A (zh) | 一种4H-SiC沟槽型绝缘栅双极型晶体管 | |
| CN116913951A (zh) | 一种具有P型埋层的双沟道增强型GaN HEMT器件 | |
| CN110504306B (zh) | 具有可调电容的沟槽栅igbt器件 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN110504314B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN108899362B (zh) | 平面栅igbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |