[go: up one dir, main page]

CN107706242A - 晶体管及其制造方法 - Google Patents

晶体管及其制造方法 Download PDF

Info

Publication number
CN107706242A
CN107706242A CN201610643509.7A CN201610643509A CN107706242A CN 107706242 A CN107706242 A CN 107706242A CN 201610643509 A CN201610643509 A CN 201610643509A CN 107706242 A CN107706242 A CN 107706242A
Authority
CN
China
Prior art keywords
metal oxide
oxide semiconductor
semiconductor layer
layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610643509.7A
Other languages
English (en)
Other versions
CN107706242B (zh
Inventor
陈蔚宗
林柏辛
蔡学宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
E Ink Holdings Inc
Original Assignee
E Ink Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E Ink Holdings Inc filed Critical E Ink Holdings Inc
Priority to CN201610643509.7A priority Critical patent/CN107706242B/zh
Priority to US15/593,348 priority patent/US10186430B2/en
Publication of CN107706242A publication Critical patent/CN107706242A/zh
Priority to US16/212,603 priority patent/US10672623B2/en
Application granted granted Critical
Publication of CN107706242B publication Critical patent/CN107706242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种晶体管及其制造方法，所述方法包含：(i)在基材上方形成金属氧化物半导体层；(ii)在金属氧化物半导体层的不同两侧上方形成源极和漏极；(iii)在源极、漏极以及金属氧化物半导体层上方形成介电层；(iv)在介电层上方形成含氢绝缘层，其中含氢绝缘层具有间隙露出介电层的表面，且在垂直此表面的方向上，所述间隙与金属氧化物半导体层重叠；(v)通过对含氢绝缘层进行处理，使金属氧化物半导体层的局部的氢浓度增加，而形成源极区以及漏极区；以及(vi)在间隙中形成栅极。此方法制造的晶体管具有更短的通道区长度，而且解决自对准工艺技术中蚀刻工艺边际太小的技术问题，且具有更高的生产合格率。

Description

晶体管及其制造方法
技术领域
本发明涉及一种晶体管及其制造方法，且特别涉及一种具有更短的通道区长度的晶体管及其制造方法。
背景技术
金属氧化物半导体晶体管(Metal Oxide Semiconductor Transistor)是利用金属氧化物作为半导体层的薄膜晶体管。相较于非晶硅薄膜晶体管，金属氧化物半导体晶体管具有较高的载子迁移率(Mobility)，因此金属氧化物半导体晶体管拥有较佳的电性表现。此外，金属氧化物半导体晶体管的制造方法也比低温多晶硅薄膜晶体管简单，所以金属氧化物半导体晶体管具有较高的生产效能。近年来，业界开发出金属氧化物半导体晶体管的“自对准”工艺技术，进一步缩短通道区的长度，以提高金属氧化物半导体晶体管的电性表现。
第1至4图绘示公知的自对准晶体管的制造方法在不同阶段的剖面示意图。在图1中，首先在基材21上形成金属氧化物半导体层20。接着，在金属氧化物半导体层20的相对两侧上形成源极30和漏极32。然后，形成介电层40覆盖金属氧化物半导体层20、源极30和漏极32。在形成介电层40之后，在介电层40上形成栅极50。
接着，请参照图2，利用栅极50作为遮罩进行蚀刻工艺，移除未被栅极50覆盖的介电层40的部分，因此在栅极50下方形成栅极介电层52。蚀刻工艺让源极30和漏极32以及一部分的金属氧化物半导体层20暴露出来。
接着，请参见图3，利用栅极50、源极30和漏极32作为遮罩，对金属氧化物半导体层20的露出部分进行掺杂工艺，而在金属氧化物半导体层20中形成源极区20S和漏极区20D。栅极50下方未被掺杂的金属氧化物半导体层20的部分形成通道区20C，此通道区20C的长度B大致上是由栅极50的宽度所决定。
但是，公知方法易发生蚀刻工艺的工艺边际(process margin)太小的问题。图4绘示进行蚀刻工艺后某些实例的剖面示意图。如图4所示，基板上的某些区域中会发生过蚀刻的现象，而造成如栅极50可能崩塌以及通道区20C的长度难以控制的问题。随着大基板显示器及半导体制造技术的发展，蚀刻工艺边际太小的问题将更严重。因此目前极需要一种改良的金属氧化物半导体晶体管以及制造方法。
发明内容
本发明的一个目的是提供一种晶体管的制造方法，此方法制造的晶体管具有更短的通道区长度，而且解决“自对准”工艺技术中蚀刻工艺边际太小的技术问题，且具有更高的生产合格率。此方法包含：(i)在基材上方形成金属氧化物半导体层；(ii)在金属氧化物半导体层的不同两侧上方形成源极和漏极；(iii)在源极、漏极以及金属氧化物半导体层上方形成介电层；(iv)在介电层上方形成含氢绝缘层，其中含氢绝缘层具有间隙露出介电层的表面，且在垂直表面的方向上间隙与金属氧化物半导体层重叠；(v)通过对含氢绝缘层进行处理，使金属氧化物半导体层的局部的氢浓度增加，而在金属氧化物半导体层中形成源极区以及漏极区；以及(vi)在间隙中形成栅极。
在某些实施方式中，上述对含氢绝缘层进行处理包含对含氢绝缘层进行热处理或以激光照射含氢绝缘层。
在某些实施方式中，源极区具有第一氢浓度，漏极区具有第二氢浓度，且第一氢浓度及第二氢浓度介于约1016个/cm2至约1022个/cm2之间。
在某些实施方式中，金属氧化物半导体层的源极区与漏极区之间的区域定义金属氧化物半导体层的通道区，通道区具有第三氢浓度，且第三氢浓度为约0至约1016个/cm2。
在某些实施方式中，间隙的宽度小于金属氧化物半导体层的长度。
本发明的另一个目的是提供一种晶体管。此晶体管包含金属氧化物半导体层、源极、漏极、介电层、含氢绝缘层以及栅极。金属氧化物半导体层包含源极区、漏极区以及通道区。源极区、漏极区及通道区分别具有第一氢浓度、第二氢浓度及第三氢浓度，且第一氢浓度及第二氢浓度大于第三氢浓度。源极位于源极区上方。漏极位于漏极区上方。介电层位于源极、漏极以及金属氧化物半导体层上方。含氢绝缘层位于介电层上方，且含氢绝缘层具有间隙露出介电层的表面。在垂直该表面的方向上，含氢绝缘层以及间隙与金属氧化物半导体层重叠。栅极配置在所述间隙中。
在某些实施方式中，含氢绝缘层的间隙的宽度定义金属氧化物半导体层的通道区的长度。
在某些实施方式中，在垂直该表面的方向上，源极区及漏极区与含氢绝缘层重叠。
在某些实施方式中，间隙的宽度小于金属氧化物半导体层的长度。
在某些实施方式中，第一氢浓度及第二氢浓度介于约1016个/cm2至约1022个/cm2之间。
本发明提供的晶体管及其制造方法制造的晶体管具有更短的通道区长度，而且解决“自对准”工艺技术中蚀刻工艺边际太小的技术问题，且具有更高的生产合格率。
附图说明
图1至图4绘示公知的自对准晶体管的制造方法在不同阶段的剖面示意图。
图5至图10绘示本发明多个实施例的晶体管的剖面示意图及各晶体管的电流-电压特性曲线图。
图11绘示本发明各种实施方式的制造晶体管的方法的流程图。
图12至图16绘示本发明某些实施方式的制造晶体管的方法在不同工艺阶段的剖面示意图。
具体实施方式
为了使本发明揭示内容的叙述更加详尽与完备，下文针对了本发明的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所公开的各实施例，在有益的情形下可相互组合或取代，也可在一个实施例中附加其它的实施例，而无须进一步记载或说明。
在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明的实施例。在其它情况下，为简化附图，熟知的结构与装置仅示意性地绘示于图中。
在本文中使用空间相对用语，例如“下方”、“之下”、“上方”、“之上”等，这是为了便于叙述一个元件或特征与另一个元件或特征之间的相对关系，如图中所绘示。这些空间上的相对用语的真实意义包含其它的方位。例如，当图示上下翻转180度时，一个元件与另一个元件之间的关系，可能从“下方”、“之下”变成“上方”、“之上”。此外，本文中所使用的空间上的相对叙述也应作同样的解释。
图5至图10绘示本发明多个实施例的晶体管的剖面示意图及各晶体管的电流-电压特性曲线图。图5绘示本发明一实施例的晶体管60的剖面示意图，晶体管60的制造方法简述如下。在基板上形成栅极61，然后形成栅极介电层62覆盖栅极61。接着，形成IGZO层63于栅极介电层62上。之后，形成源极64S及漏极64D于IGZO层63的相对两侧，并部分覆盖IGZO层63。随后，形成氧化硅层65覆盖IGZO层63、源极64S及漏极64D，而形成晶体管60。之后，将晶体管60置入约350℃的高温炉中进行热处理约60分钟，高温炉中的环境气体为空气。执行热处理之后，量测晶体管60的电流(ID)-电压(VG)特性曲线，量测结果呈现在图6中。如图6所示，既使晶体管60在经过约350℃的高温处理后，仍保持有晶体管的开关特性。此试验结果显示，被氧化硅层65覆盖的IGZO层63在经过高温处理后仍然具有良好的半导体特性。
图7绘示本发明另一实施例的晶体管70的剖面示意图。晶体管70的制造方法简述如下。在基板上形成栅极71，然后形成栅极介电层72覆盖栅极71。接着，形成IGZO层73于栅极介电层72上。之后，形成源极74S及漏极74D于IGZO层73的相对两侧，并部分覆盖IGZO层73。随后，形成氧化硅层75覆盖IGZO层73、源极74S及漏极74D。之后，在氧化硅层75上形成含氢的氮化硅层76，而形成晶体管70。在本实施例中，氮化硅层76的氢浓度为约2×1015/cm2至约25×1015/cm2,氢浓度随着深度不同而变化。图8绘示晶体管70的电流(ID)-电压(VG)特性曲线图。如图8所示，纵然在晶体管70的氧化硅层75上方形成含氢的氮化硅层76，晶体管70仍保持有晶体管的开关特性。此试验结果显示，纵然在氧化硅层75上方形成含氢的氮化硅层76，IGZO层73仍然具有良好的半导体特性。
图9绘示本发明又一实施例的晶体管80的剖面示意图。晶体管80是通过将图7的晶体管70置入约350℃的高温炉中进行热处理约60分钟而得到，高温炉中的环境气体为空气。执行热处理之后，量测晶体管80的电流(ID)-电压(VG)特性曲线，量测结果呈现在图10中。从图10可发现晶体管80已经丧失晶体管的开关特性，晶体管80中的IGZO层已经转变为导体，不具半导体的特性。
从图5-图6的实施例可证实，对晶体管60进行350℃的高温处理并不会让IGZO层63丧失半导体的特性。从图7-图8的实施例可证实，在晶体管70的氧化硅层75上方形成含氢的氮化硅层76也不会导致IGZO73层丧失半导体的特性。但是，在晶体管70的氧化硅层75上方形成含氢的氮化硅层76之后，再进行350℃的高温处理，则会导致IGZO层73从半导体性质转变为导体的性质。换言之，金属氧化物半导体材料能够通过非直接接触的方式，从半导体性质转变为导体的性质，本发明的某些部分便是基于以上的启发。
图11绘示本发明各种实施方式的制造晶体管的方法1的流程图。图12至图16绘示本发明某些实施方式的制造晶体管的方法1在不同工艺阶段的剖面示意图。如图11所示，方法1包含操作11、操作12、操作13、操作14、操作15及操作16。
在操作11中，在基材上方形成金属氧化物半导体层。请参照图12，在基材101上方形成金属氧化物半导体层110。形成金属氧化物半导体层110方法并无特殊限制，举例而言，可以利用公知的沉积-微影-蚀刻技术形成图案化的金属氧化物半导体层110。金属氧化物半导体层110可包含非晶铟镓锌氧化物(a-IGZO)、铟锌氧化物(IZO)或非晶铟锌锡氧化物(a-IZTO)。金属氧化物半导体层110的厚度可依实际需求设计，例如为约数十纳米至约数微米的范围。
在操作12中，在金属氧化物半导体层的不同两侧上方形成源极和漏极。如图12所示，在金属氧化物半导体层110的不同两侧上方形成源极120和漏极122。源极120和漏极122可分别形成在金属氧化物半导体层110的相对两侧上，而且源极120和漏极122各自覆盖金属氧化物半导体层110的一部分。源极120和漏极122可包含金属材料，例如铂、金、镍、铝、钼、铜、钕、铬上述材料的合金或上述材料的组合。
在操作13中，形成介电层于源极、漏极以及金属氧化物半导体上方。请参照图13，在源极120、漏极122以及金属氧化物半导体层110上方形成介电层130。介电层130的材料可例如为氧化硅、氮氧化硅、或类似的材料。介电层130的厚度也可依实际需求设计，例如为约数十纳米至约数微米的范围。
在操作14中，在介电层上方形成含氢绝缘层。图13-图14绘示本发明某些实施方式的执行操作14的不同工艺阶段的剖面示意图。如图13所示，在介电层130上方沉积一层含氢绝缘层140”。含氢绝缘层140”的沉积方式可例如为化学气相沉积工艺、电浆辅助化学气相沉积工艺、溅镀工艺、或其它适合的沉积技术。然后，请参见图14，对含氢绝缘层140”进行图案化，而形成具有间隙140a的图案化含氢绝缘层140。对含氢绝缘层140”进行图案化的方式可例如为干式的电浆蚀刻工艺、反应性离子蚀刻工艺，或是利用蚀刻溶液的湿式蚀刻工艺。含氢绝缘层140的间隙140a暴露出介电层130的表面132，而且在垂直表面132的方向F上，绝缘层140的间隙140a与金属氧化物半导体层110重叠。换言之，绝缘层140的间隙140a对应于金属氧化物半导体层110的位置。在某些实施方式中，间隙140a的宽度W小于金属氧化物半导体层110的长度L。在多个实例中，间隙140a的宽度W小于源极120与漏极122之间的距离G。
在操作15中，通过对含氢绝缘层进行处理，使金属氧化物半导体层的局部的氢浓度增加，而在金属氧化物半导体层中形成源极区以及漏极区。请参照图15，对含氢绝缘层140进行处理，使金属氧化物半导体层110的局部部分112、114的氢浓度增加，而在金属氧化物半导体层110中形成源极区112S以及漏极区114D。在某些实施方式中，对含氢绝缘层140进行处理包含对含氢绝缘层140进行约300℃至约400℃的热处理，在高温作用下，含氢绝缘层140中的氢原子向下扩散通过介电层130，并且扩散到金属氧化物半导体层110的局部部分112、114，而形成源极区112S以及漏极区114D。在另外某些实施方式中，利用激光照射含氢绝缘层140，让其中的氢原子扩散至金属氧化物半导体层110的局部部分112、114，而形成源极区112S以及漏极区114D。由于金属氧化物半导体层110的源极区112S与漏极区114D的氢浓度增加，让源极区112S与漏极区114D从原本的半导体的性质转变为导体的性质。因此，源极区112S与漏极区114D可分别视为源极120以及漏极122的延伸。金属氧化物半导体层110的通道区116便被定义在源极区112S与漏极区114D之间的区域。再者，由于在金属氧化物半导体层110中形成源极区112S和漏极区114D，通道区116的长度便得以缩短，而缩短通道区的长度有助于提高晶体管的电性表现。
另一方面，含氢绝缘层140的位置及区域大小决定了源极区112S和漏极区114D的位置及区域大小，所以源极区112S和漏极区114D是从含氢绝缘层140的“自对准”所形成。因此，能够降低晶体管的寄生电容，例如栅极与源极之间的寄生电容以及栅极与漏极之间的寄生电容。
更重要的是，以上公开的方法中不须对介电层进行蚀刻，所以根本不会有蚀刻工艺边际太小或过蚀刻的问题，因此制造晶体管的合格率能够大幅提高。
在某些实施方式中，源极区112S具有第一氢浓度，漏极区114D具有第二氢浓度，而且第一氢浓度及第二氢浓度介于约1016个/cm2至约1022个/cm2之间，例如为约1016个/cm2、约1017个/cm2、约1018个/cm2、约1019个/cm2、约1020个/cm2、或约1021个/cm2。通道区116具有第三氢浓度，而且第三氢浓度小于第一氢浓度及第二氢浓度，例如第三氢浓度为约0至约1016个/cm2。在某些实施方式中，含氢绝缘层140包含氮化硅、氮氧化硅、或类似材料。在一实施例中，含氢绝缘层140为氮化硅所制成，介电层130为氧化硅所制成。在另一实施例中，含氢绝缘层140为氮氧化硅(SiOxNy)所制成，其中x<y；介电层130为氮氧化硅(SiOaNb)所制成，其中a>b。
在某些实施方式中，含氢绝缘层140中的氢浓度大于介电层中的氢浓度。在某些实施例中，含氢绝缘层140具有至少约1015个/cm2的氢浓度，例如为约2×1015个/cm2、约1016个/cm2、约1017个/cm2、约1018个/cm2、约1019个/cm2、约1020个/cm2、约1021个/cm2或约1022个/cm2。
在操作16中，在间隙中形成栅极。请参照图16，在含氢绝缘层140的间隙140a中形成栅极150，而制得晶体管100。在某些实施方式中，栅极150接触下方的介电层130，并且从间隙140a横向地延伸到含氢绝缘层140上。形成栅极150的方法并无特殊限制，例如可以使用公知的沉积-微影-蚀刻工艺来形成栅极150。栅极150可以含金属材料，例如铂、金、镍、铝、钼、铜、铷、铬、上述材料的合金或上述材料的组合。
本发明的另一目的是提供一种晶体管。图16也绘示根据本发明各种实施方式的晶体管100的剖面示意图。晶体管100包含金属氧化物半导体层110、源极120、漏极122、介电层130、含氢绝缘层140以及栅极150。
金属氧化物半导体层110包含源极区112S、漏极区114D以及通道区116。源极区112S具有第一氢浓度，漏极区114D具有第二氢浓度，通道区116具有第三氢浓度，而且第一氢浓度及第二氢浓度大于第三氢浓度。换言之，源极区112S和漏极区114D的氢浓度大于通道区116的氢浓度。在某些实施方式中，第一氢浓度及第二氢浓度介于约1016个/cm2至约1022个/cm2之间。
源极120和漏极122分别位于源极区112S和漏极区114D之上。例如，源极120和漏极122分别覆盖并接触源极区112S和漏极区114D。
介电层130位于源极120、漏极122以及金属氧化物半导体层110上方。介电层130可例如为氧化硅、氮氧化硅、或类似材料。
含氢绝缘层140位于介电层130上方，而且含氢绝缘层140具有间隙140a露出介电层130的表面132。从垂直表面132的方向F上观察，金属氧化物半导体层110与含氢绝缘层140有互相重叠的部分。此外，金属氧化物半导体层110与间隙140a互相重叠。在某些实施方式中，金属氧化物半导体层110的源极区112S和漏极区114D大致上位于含氢绝缘层140的下方。换言之，源极区112S和漏极区114D大致上是金属氧化物半导体层110与含氢绝缘层140重叠的部分。在某些实施方式中，含氢绝缘层140的间隙140a的宽度W定义金属氧化物半导体层110的通道区116的长度L1，而且间隙140a宽度W小于金属氧化物半导体长度L。
栅极150配置在含氢绝缘层140的间隙140a中。在某些实施方式中，栅极150接触下方的介电层130，并且从间隙140a内横向地延伸到含氢绝缘层140上。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何所属领域中的普通技术人员，在不脱离本发明的精神和范围内，当可作各种的改动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims (10)

1.一种晶体管，其特征在于，包含：
金属氧化物半导体层，包含源极区、漏极区、以及通道区，其中所述源极区、所述漏极区及所述通道区分别具有第一氢浓度、第二氢浓度及第三氢浓度，且所述第一氢浓度及所述第二氢浓度大于所述第三氢浓度；
源极，位于所述源极区上方；
漏极，位于所述漏极区上方；
介电层，位于所述源极、所述漏极以及所述金属氧化物半导体层上方；
含氢绝缘层，位于所述介电层上方，且所述含氢绝缘层具有间隙露出所述介电层的表面，其中在垂直所述表面的方向上，所述含氢绝缘层以及所述间隙与所述金属氧化物半导体层重叠；以及
栅极，配置在所述间隙中。
2.如权利要求1所述的晶体管，其特征在于，所述含氢绝缘层的所述间隙的宽度定义所述金属氧化物半导体层的所述通道区的长度。
3.如权利要求1所述的晶体管，其特征在于，在垂直所述表面的方向上，所述源极区及所述漏极区与所述含氢绝缘层重叠。
4.如权利要求1所述的晶体管，其特征在于，所述间隙的宽度小于所述金属氧化物半导体层的长度。
5.如权利要求1所述的晶体管，其特征在于，所述第一氢浓度及所述第二氢浓度介于1016个/cm2至1022个/cm2之间。
6.一种晶体管制造方法，其特征在于，包含：
在基材上方形成金属氧化物半导体层；
在所述金属氧化物半导体层的不同两侧上方形成源极和漏极；
在所述源极、所述漏极以及所述金属氧化物半导体层上方形成介电层；
在所述介电层上方形成含氢绝缘层，其中所述含氢绝缘层具有间隙露出所述介电层的表面，且在垂直所述表面的方向上，所述间隙与所述金属氧化物半导体层重叠；
通过对所述含氢绝缘层进行处理，使所述金属氧化物半导体层的局部的氢浓度增加，而在所述金属氧化物半导体层中形成源极区以及漏极区；以及
在所述间隙中形成栅极。
7.如权利要求6所述的晶体管制造方法，其特征在于，所述对所述含氢绝缘层进行处理，包含对所述含氢绝缘层进行热处理或以激光照射所述含氢绝缘层。
8.如权利要求6所述的晶体管制造方法，其特征在于，所述源极区具有第一氢浓度，所述漏极区具有第二氢浓度，且所述第一氢浓度及所述第二氢浓度介于1016个/cm2至1022个/cm2之间。
9.如权利要求6所述的晶体管制造方法，其特征在于，所述金属氧化物半导体层的所述源极区与所述漏极区之间的区域定义所述金属氧化物半导体层的通道区，所述通道区的氢浓度为0至1016个/cm2。
10.如权利要求6所述的晶体管制造方法，其特征在于，所述间隙的宽度小于所述金属氧化物半导体层的长度。
CN201610643509.7A 2016-08-09 2016-08-09 晶体管及其制造方法 Active CN107706242B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610643509.7A CN107706242B (zh) 2016-08-09 2016-08-09 晶体管及其制造方法
US15/593,348 US10186430B2 (en) 2016-08-09 2017-05-12 Transistor and method of manufacturing the same
US16/212,603 US10672623B2 (en) 2016-08-09 2018-12-06 Transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610643509.7A CN107706242B (zh) 2016-08-09 2016-08-09 晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN107706242A true CN107706242A (zh) 2018-02-16
CN107706242B CN107706242B (zh) 2021-03-12

Family

ID=61160377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610643509.7A Active CN107706242B (zh) 2016-08-09 2016-08-09 晶体管及其制造方法

Country Status (2)

Country Link
US (2) US10186430B2 (zh)
CN (1) CN107706242B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11430512B2 (en) * 2020-06-29 2022-08-30 Taiwan Semiconductor Manufacturing Company Limited Semiconducting metal oxide memory device using hydrogen-mediated threshold voltage modulation and methods for forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122672A (zh) * 2010-12-09 2011-07-13 友达光电股份有限公司 氧化物半导体薄膜晶体管及其制作方法
WO2012128030A1 (en) * 2011-03-18 2012-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
US20140374908A1 (en) * 2013-06-21 2014-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
CN105006487A (zh) * 2015-07-14 2015-10-28 北京大学 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
CN102257621B (zh) * 2008-12-19 2013-08-21 株式会社半导体能源研究所 晶体管的制造方法
KR102321812B1 (ko) 2009-10-29 2021-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI538220B (zh) * 2012-11-21 2016-06-11 元太科技工業股份有限公司 薄膜電晶體與其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122672A (zh) * 2010-12-09 2011-07-13 友达光电股份有限公司 氧化物半导体薄膜晶体管及其制作方法
WO2012128030A1 (en) * 2011-03-18 2012-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
US20140374908A1 (en) * 2013-06-21 2014-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
CN105006487A (zh) * 2015-07-14 2015-10-28 北京大学 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法

Also Published As

Publication number Publication date
US10186430B2 (en) 2019-01-22
US10672623B2 (en) 2020-06-02
US20190115227A1 (en) 2019-04-18
CN107706242B (zh) 2021-03-12
US20180047587A1 (en) 2018-02-15

Similar Documents

Publication Publication Date Title
TWI824495B (zh) 半導體裝置及其製造方法
KR102163730B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN104241389B (zh) 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
CN107293493A (zh) 铟镓锌氧化物薄膜晶体管的制作方法
CN103779418A (zh) 一种新型结构的遂穿场效应晶体管及其制备方法
WO2017008331A1 (zh) Tft基板结构及其制作方法
CN104465376A (zh) 晶体管及其形成方法
CN111370306B (zh) 晶体管的制作方法及全包围栅极器件结构
CN111029404A (zh) 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法
US8063439B2 (en) Semiconductor device and fabrication method thereof
CN107706243A (zh) 低温多晶硅薄膜晶体管及其制备方法和阵列基板
CN104347692A (zh) 抑制输出非线性开启的隧穿场效应晶体管及其制备方法
CN109962106B (zh) Mosfet器件及其制造方法
KR100560432B1 (ko) Ｎ형 쇼트키 장벽 관통 트랜지스터 소자 및 제조 방법
CN104966738B (zh) 主动元件结构及其制作方法
CN107706242A (zh) 晶体管及其制造方法
CN104253158A (zh) 薄膜晶体管及其制造方法
CN103794561A (zh) 半导体器件的制造方法
TW201810433A (zh) 雙閘極石墨烯場效電晶體及其製造方法
TWI619173B (zh) 電晶體及其製造方法
JP2007508705A (ja) 半導体装置とこの種の半導体装置の製造方法
US9741849B1 (en) Integrated circuits resistant to electrostatic discharge and methods for producing the same
CN114300361B (zh) 增加FinFET器件接触孔与栅极桥接工艺窗口的方法
CN109346408A (zh) Mos晶体管及其形成方法、以及闪存的形成方法
KR100666933B1 (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant