CN107465217A - 一种无需电流采样电阻的开关型锂电池充电电路及芯片 - Google Patents
一种无需电流采样电阻的开关型锂电池充电电路及芯片 Download PDFInfo
- Publication number
- CN107465217A CN107465217A CN201610395747.0A CN201610395747A CN107465217A CN 107465217 A CN107465217 A CN 107465217A CN 201610395747 A CN201610395747 A CN 201610395747A CN 107465217 A CN107465217 A CN 107465217A
- Authority
- CN
- China
- Prior art keywords
- circuit
- input
- current
- nmos tube
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 141
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 title claims abstract description 62
- 229910052744 lithium Inorganic materials 0.000 title claims abstract description 62
- 230000000630 rising effect Effects 0.000 claims abstract description 11
- 238000004088 simulation Methods 0.000 claims description 30
- 230000005611 electricity Effects 0.000 claims description 22
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 claims description 12
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 claims description 12
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 claims description 12
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 claims description 12
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 claims description 12
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 claims description 12
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 claims description 12
- 102100031024 CCR4-NOT transcription complex subunit 1 Human genes 0.000 claims description 9
- 102100031025 CCR4-NOT transcription complex subunit 2 Human genes 0.000 claims description 9
- 102100031033 CCR4-NOT transcription complex subunit 3 Human genes 0.000 claims description 9
- 101000919674 Caenorhabditis elegans CCR4-NOT transcription complex subunit let-711 Proteins 0.000 claims description 9
- 101001092183 Drosophila melanogaster Regulator of gene activity Proteins 0.000 claims description 9
- 101000919672 Homo sapiens CCR4-NOT transcription complex subunit 1 Proteins 0.000 claims description 9
- 101000919667 Homo sapiens CCR4-NOT transcription complex subunit 2 Proteins 0.000 claims description 9
- 101000919663 Homo sapiens CCR4-NOT transcription complex subunit 3 Proteins 0.000 claims description 9
- 102100032981 CCR4-NOT transcription complex subunit 4 Human genes 0.000 claims description 6
- 101000942594 Homo sapiens CCR4-NOT transcription complex subunit 4 Proteins 0.000 claims description 6
- 101100294409 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NOT5 gene Proteins 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000010295 mobile communication Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- H02J7/0072—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Electronic Switches (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
本发明适用于锂电池充电电路领域，提供一种无需电流采样电阻的开关型锂电池充电电路及芯片。本发明通过在传统的开关型锂电池充电电路中额外设置一个预判电路和一个采样保持电路，使逻辑控制电路在开关电路的导通时段的0.5倍时刻触发预判电路向采样保持电路发送一个上升沿信号，触发采样保持电路对电流采样电路输出的采样电压信号进行采样和保持并输出一个电流信号，并通过基准电流采样信号放大电路将所述电流信号转换为电压信号后与基准电压进行比较产生误差电压，使逻辑控制电路能够根据所述误差电压调整开关电路的导通时间的占空比，以实现在不需要采样电阻的情况下控制开关电路对锂电池进行恒流充电。
Description
技术领域
本发明属于锂电池充电电路领域，尤其涉及一种无需电流采样电阻的开关型锂电池充电电路及芯片。
背景技术
随着智能手机、平板电脑等移动通讯设备的不断普及，公众对于这些移动通讯设备的续航能力要求也越来越高。锂电池以其体积小、能量密度高、无记忆性等优点成为移动通讯设备的首选供电电池。
目前，通常采用恒流开关充电电路对锂电池进行充电，然而，现有的恒流开关充电电路需要通过一个阻值精度非常高的采样电阻对锂电池的充电电流进行监控，该采样电阻成本较高，增加了依靠锂电池供电的电子设备整体的硬件成本且降低了充电效率。
发明内容
本发明的目的在于提供一种无需电流采样电阻的开关型锂电池充电电路，旨在解决现有的恒流开关充电电路需要通过一个阻值精度非常高的采样电阻对锂电池的充电电流进行监控，该采样电阻成本较高，增加了依靠锂电池供电的电子设备整体的硬件成本且降低了充电效率的问题。
本发明是这样实现的，一种无需电流采样电阻的开关型锂电池充电电路，所述开关型锂电池充电电路包括开关电路、电流采样电路、电感L、电流转电压电路、预判电路、采样保持电路、基准电流采样信号放大电路、恒流恒压切换电路、PWM比较器、逻辑控制电路、基准电压采样信号放大电路和补偿电路；
所述开关电路的输入端和所述电流采样电路的第一输入端共接于外部电源，所述开关电路的输出端与所述电流采样电路的第二输入端共接于电感L的一端，电感L的另一端接锂电池的正极；
所述电流采样电路的输出端接所述电流电压转换电路的输入端；
所述电流电压转换电路的输出端接所述采样保持电路的输入端；
所述采样保持电路的输出端接所述基准电流采样信号放大电路的第一输入端，所述采样保持电路的第一逻辑信号输入端接所述预判电路的逻辑信号输出端，所述采样保持电路的第二逻辑信号输入端与所述预判电路的逻辑信号输入端共接于所述逻辑控制电路的逻辑信号输出端，所述采样保持电路的使能输入端与所述预判电路的使能输入端共接于所述逻辑控制电路的使能输出端；
所述预判电路的输入端接外部电源，所述预判电路的输出端接锂电池的正极，所述预判电路的基准电压输入端输入基准电压；
所述基准电流采样信号放大电路的第二输入端接外部电源以产生基准电压，所述基准电流采样信号放大电路的输出端接所述恒流恒压切换电路的第一输入端；
所述基准电压采样信号放大电路的第一输入端接外部电源以产生基准电压，所述基准电压采样信号放大电路的第二输入端接所述锂电池的正极，所述基准电压采样信号放大电路的输出端接所述恒压恒流切换电路的第二输入端；
所述恒流恒压切换电路的输出端接所述PWM比较器的正输入端，所述PWM比较器的负输入端接所述补偿电路；
所述PWM比较器的输出单接所述逻辑控制电路的输入端，所述逻辑控制电路的输出端接所述开关电路的受控端；
在所述开关电路导通时，所述电流采样电路采样流入所述电感L的采样电流信号，所述电流转电压电路将所述采样电流信号转换成采样电压信号发送给所述采样保持电路；
在所述开关电路的导通时段的0.5倍时刻，所述逻辑控制电路触发所述预判电路向所述采样保持电路发送一个上升沿信号，使所述采样保持电路对所述采样电压信号进行采样和保持并输出一个电流信号给所述基准电流采样信号放大电路；
所述基准电流采样信号放大电路将所述电流信号转换为电压信号与所述基准电压进行比较后产生误差电压，所述误差电压经所述恒流恒压切换电路和PWM比较器传递至所述逻辑控制电路，所述逻辑控制电路根据所述误差电压调整所述开关电路的导通时间的占空比，以控制所述开关电路输出恒定的充电电流给所述锂电池的充电。
优选的，所述预判电路包括第一逻辑器、非门NOT1、非门NOT2、或非门NOR1、第一放大器、第二放大器、第三放大器、PMOS管Q1～Q5、NMOS管Q6～Q11、电阻R1～R6和电容C1；
所述第一逻辑器的信号输入端接外部电源，所述第一逻辑器的时钟信号端为所述预判电路的逻辑信号输入端，所述第一逻辑器的信号输出端接非门NOT1的输入端，所述第一逻辑器的使能端接或非门NOR1的输出端；
非门NOT1的输出端、PMOS管Q1的栅极和NMOS管Q6的栅极共接；
PMOS管Q1的源极、PMOS管Q2的漏极和NMOS管Q7的漏极共接，PMOS管Q1的漏极与NMOS管Q6的漏极共接后分别与电容C1的正极和第一放大器的正向输入端连接，电容C1的负极接模拟地；
NMOS管Q6的源极接NMOS管Q8的漏极；
PMOS管Q2的栅极、PMOS管Q3的栅极、PMOS管Q3的漏极和NMOS管Q9的漏极共接，PMOS管Q2的源极和PMOS管Q3的源极共接于外部电源；
NMOS管Q7的栅极、NMOS管Q8的栅极、NMOS管Q10的栅极和PMOS管Q4的漏极共接，NMOS管Q7的源极、NMOS管Q8的源极和NMOS管Q10的源极均接模拟地；
NMOS管Q9的栅极接第二放大器的输出端，NMOS管Q9的源极与第二放大器的反向输入端和电阻R1的一端共接，电阻R1的另一端接模拟地；
PMOS管Q4的栅极、PMOS管Q5的栅极、PMOS管Q5的漏极和NMOS管Q11的漏极共接，PMOS管Q4的源极和PMOS管Q5的源极共接于外部电源；
NMOS管Q11的栅极接第三放大器的输出端，NMOS管Q11的源极、第三放大器的反相输入端和电阻R2的一端共接，电阻R2的另一端接模拟地；
或非门NOR1的第一输入端接非门NOT2的输出端，或非门NOR1的第二输入端与第一放大器的输出端共接构成所述预判电路的逻辑信号输出端，非门NOT2的输入端为所述预判电路的使能输入端；
第一放大器的反向输入端为所述预判电路的基准电压输入端；
第二放大器的正向输入端与电阻R3的一端和电阻R4的一端共接，电阻R3的另一端为所述预判电路的输入端，电阻R4的另一端接地，其中，电阻R3和电阻R4的阻值相等；
第三放大器的正向输入端与电阻R5的一端和电阻R6的一端共接，电阻R5的另一端为所述预判电路的输出端，电阻R6的另一端接地，其中，电阻R6的阻值为电阻R5的阻值的三倍；
在所述开关电路的导通时段的0.5倍时刻之后到所述开关电路导通之前，所述预判电路的输出端输出电流使电容C1放电，电容C1的初始电压等于所述基准电压；
在所述开关电路的导通开始时刻到所述开关电路的导通时段的0.5倍时刻之前，所述预判电路的输入端输入电流给电容C1充电；
当电容C1充电后，其电容电压重新等于所述基准电压时，所述预判电路判定此时为所述开关电路的导通时段的0.5倍时刻，其逻辑信号输出端向所述采样保持电路发送一个上升沿信号。
优选的，所述采样保持电路包括第二逻辑器、非门NOT3～NOT8、与门AND1、反相施密特触发器ST1、反相施密特触发器ST2、或非门NOR2、与非门NAND1、电阻R7、电阻R8、电容C2～C5、PMOS管Q12、PMOS管Q13、NMOS管Q14～Q16、开关S1和开关S2；
第二逻辑器的信号输入端接外部电源，第二逻辑器的信号输出端、非门NOT3的输入端、PMOS管Q12的栅极、NMOS管Q14的栅极和与门AND1的第一输入端共接，第二逻辑器的时钟信号端为所述采样保持电路的第一逻辑信号输入端，第二逻辑器的使能端接或非门NOR2的输出端，非门NOT3的输出端构成所述采样保持电路的采样控制端；
PMOS管Q12的源极接外部电源，PMOS管Q12的漏极、反相施密特触发器ST1的输入端、电阻R7的一端和电容C2的正极共接；
NMOS管14的漏极接电阻R7的另一端，NMOS管14的源极与电容C2的负极共接于模拟地；
与门AND1的第二输入端接非门NOT4的输出端，与门AND1的输出端接非门NOT5的输入端，非门NOT5的输出端构成所述采样保持电路的保持控制端，非门NOT4的输入端接反相施密特触发器ST1的输出端；
或非门NOR2的第一输入端接非门NOT6的输出端，或非门NOR2的第二输入端接非门NOT7的输出端，非门NOT7的输入端为所述采样保持电路的使能输入端；
非门NOT6的输入端接与非门NAND1的输出端，与非门NAND1的第一输入端接非门NOT8的输出端，与非门NAND`的第二输入端、PMOS管Q13的栅极和NMOS管Q15的栅极共接构成所述采样保持电路的第二逻辑信号输入端；
非门NOT8的输入端接施密特触发器ST2的输出端，施密特触发器ST2的输入端、电容C3的正极、电阻R8的一端和PMOS管Q13的漏极共接，PMOS管Q13的源极接外部电源；
NMOS管Q15的漏极接电阻R8的另一端，NMOS管Q15的源极与电容C3的负极共接于模拟地；
开关S1的一端为所述采样保持电路的输入端，开关S1的另一端、电容C4的正极和开关S2的一端共接；
开关S2的另一端、电容C5的正极和NMOS管Q16的栅极共接，NMOS管Q16的漏极为所述采样保持电路的输出端，电容C4的负极、电容C5的负极和NMOS管Q16的源极共接于模拟地；
在所述开关电路的导通开始时刻，所述采样保持电路的接收到所述预判电路的上升沿信号，所述采样控制端触发开关S1闭合，此时开关S2断开，采样保持电路的输入端输入所述电流转电压电路输出的采样电压信号给电容C4充电；
在所述开关电路的导通时段的0.5倍时刻，所述采样控制端触发开关S1断开，此时电容C4存储有所述0.5倍时刻所对应的采样电流信号；
在所述开关电路的导通时段的0.5倍时刻之后到所述开关电路导通之前，所述保持控制端触发开关S2闭合，使电容C4给电容C5充电，当电容C4的电压与电容C5的电压相等时，所述保持控制端触发开关S2断开，使电容C5存储所述0.5倍时刻所对应的采样电流信号，所述采样电流信号经NMOS管Q16输出至所述基准电流采样信号放大电路。
优选的，所述基准电流采样信号放大电路包括由第一等效电流源、NMOS管Q17、NMOS管Q18、PMOS管Q19和PMOS管Q20组成的基准电流产生单元；
所述第一等效电流源的输入端与PMOS管Q19的源极和PMOS管Q20的源极共接构成所述基准电流采样信号放大电路的输入端，所述第一等效电流源的输出端与NMOS管Q17的漏极、NMOS管Q17的栅极和NMOS管Q18的栅极共接，NMOS管Q17的源极和NMOS管Q18的源极共接于模拟地；
PMOS管Q19的栅极、PMOS管Q20的栅极，PMOS管Q19的漏极和NMOS管Q18的漏极共接，PMOS管Q20的漏极为所述基准电流采样信号放大电路的第一输入端和输出端；
所述第一等效电流源产生一个基准电流流过PMOS管Q20，该基准电流和所述采样保持电路输出的采样电流信号通过PMOS管Q20和NMOS管Q16之间的等效电阻形成误差电压并输出至所述恒流恒压切换电路。
优选的，所述基准电流采样信号放大电路包括误差放大器和基准电压产生单元；所述基准电压产生单元包括第二等效电流源、NMOS管Q21、NMOS管Q22、电阻R9和电阻R10；
所述误差放大器的正向输入端与电阻R9的一端共接构成所述基准电流采样信号放大电路的第一输入端，所述误差放大器的反向输入端与电阻R10的一端和NMOS管Q21的漏极共接，所述误差放大器的输出端为所述基准电流采样信号放大电路的输出端；
所述第二等效电流源的输入端与电阻R9的另一端和电阻R10的另一端共接构成所述基准电流采样信号放大电路的第二输入端，所述第二等效电流源的输出端与NMOS管Q21的漏极、NMOS管Q21的栅极和NMOS管Q22的栅极共接，NMOS管Q21的源极和NMOS管Q22的源极共接于模拟地；
所述第二等效电流源产生一个基准电流流过电阻R10，使电阻R10上产生基准电压输出至所述误差放大器的反向输入端，所述采样保持电路输出的采样电流信号经过电阻R9转换成电压信号，所述误差放大器对所述电压信号和所述基准电压之间的差值进行放大，从而产生误差电压并输出给所述恒流恒压切换电路。
优选的，所述电流转电压电路包括NMOS管Q23，NMOS管Q23的漏极与栅极连接后构成所述电流转电压电路的输入端和输出端，NMOS管Q23的源极接模拟地；
NMOS管Q23的漏极输入所述采样电流信号并转换为采样电压信号通过其栅极输出至所述采样保持电路。
优选的，所述开关电路包括PMOS管Q24和二极管D1；
PMOS管Q24的栅极为所述开关电路的受控端，PMOS管Q24的漏极为所述开关电路的输入端，PMOS管Q24的源极与二极管D1的负极共接构成所述开关电路的输出端，二极管D1的正极接地。
优选的，所述开关电路还包括NMOS管Q25；
NMOS管Q25的栅极为所述开关电路的另一个受控端，NMOS管Q25的漏极接所述PMOS管Q24的源极，NMOS管Q25的源极接地。
优选的，所述开关型锂电池充电电路还包括电阻R11、电阻R12和电容C6；
电阻R11的一端、电容C6的正极、电感L的另一端共接于锂电池的正极，电阻R11的另一端、电阻R12的一端与所述基准电压采样信号放大电路的第二输入端共接，电阻R12的另一端、电容C6的负极和锂电池的负极共接于地。
本发明还提供一种无需电流采样电阻的开关型锂电池充电芯片，所述开关型锂电池充电芯片包括如前任一项所述的开关型锂电池充电电路。
本发明与现有技术相比，其有益效果在于：
通过设置一个预判电路和一个采样保持电路，使逻辑控制电路在开关电路的导通时段的0.5倍时刻触发预判电路向采样保持电路发送一个上升沿信号，触发采样保持电路对电流采样电路输出的采样电压信号进行采样和保持并输出一个电流信号，并通过基准电流采样信号放大电路将所述电流信号转换为电压信号后与基准电压进行比较产生误差电压，使逻辑控制电路能够根据所述误差电压调整开关电路的导通时间的占空比，以实现在不需要采样电阻的情况下控制开关电路对锂电池进行恒流充电。
附图说明
图1是本发明实施例提供的无需电流采样电阻的开关型锂电池充电电路的基本结构框图；
图2是本发明实施例提供的无需电流采样电阻的开关型锂电池充电电路的具体结构框图；
图3是本发明实施例提供的预判电路的电路原理图；
图4是本发明实施例提供的电流转电压单元、采样保持电路和基准电流采样信号放大电路的电路原理图；
图5是本发明实施例提供的基准电流采样信号放大电路的电路原理图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
如图1所示，本实施例提供的无需电流采样电阻的开关型锂电池充电电路包括开关电路10、电流采样电路20、电感L、电流转电压电路30、预判电路40、采样保持电路50、基准电流采样信号放大电路60、恒流恒压切换电路70、PWM比较器80、逻辑控制电路90、基准电压采样信号放大电路00和补偿电路01。
开关电路10的输入端和电流采样电路20的第一输入端共接于外部电源VIN，开关电路10的输出端与电流采样电路20的第二输入端共接于电感L的一端，电感L的另一端接锂电池BAT的正极；
电流采样电路20的输出端接电流电压转换电路30的输入端；
电流电压转换电路30的输出端接采样保持电路50的输入端；
采样保持电路50的输出端接基准电流采样信号放大电路60的第一输入端，采样保持电路50的第一逻辑信号输入端接预判电路40的逻辑信号输出端，采样保持电路50的第二逻辑信号输入端与预判电路的逻辑信号输入端40共接于逻辑控制电路90的逻辑信号输出端，采样保持电路50的使能输入端与预判电路40的使能输入端共接于逻辑控制电路90的使能输出端；
预判电路40的输入端接外部电源VIN，预判电路40的输出端接锂电池的正极，预判电路40的基准电压输入端输入基准电压；
基准电流采样信号放大电路60的第二输入端接外部电源以产生基准电压，基准电流采样信号放大电路60的输出端接恒流恒压切换电路70的第一输入端；
基准电压采样信号放大电路00的第一输入端接外部电源以产生基准电压，基准电压采样信号放大电路00的第二输入端接锂电池BAT的正极，基准电压采样信号放大电路00的输出端接恒压恒流切换电路70的第二输入端；
恒流恒压切换电路70的输出端接PWM比较器80的正输入端，PWM比较器80的负输入端接补偿电路01；
PWM比较器80的输出单接逻辑控制电路90的输入端，逻辑控制电路90的输出端接开关电路10的受控端；
在本实施例中，开关电路10包括PMOS管Q24和二极管D1；PMOS管Q24的栅极为开关电路10的受控端，PMOS管Q24的漏极为开关电路10的输入端，PMOS管Q24的源极与二极管D1的负极共接构成开关电路10的输出端，二极管D1的正极接地。
在开关电路10导通时，电流采样电路20采样流入电感L的采样电流信号，电流转电压电路30将采样电流信号转换成采样电压信号发送给采样保持电路50；
在开关电路的导通时段的0.5倍时刻，逻辑控制电路90触发预判电路40向采样保持电路50发送一个上升沿信号，使采样保持电路50对采样电压信号进行采样和保持并输出一个电流信号给基准电流采样信号放大电路60；
基准电流采样信号放大电路60将电流信号转换为电压信号与基准电压进行比较后产生误差电压，所述误差电压经恒流恒压切换电路70和PWM比较器80传递至逻辑控制电路90，逻辑控制电路90根据所述误差电压调整开关电路10的导通时间的占空比，以控制开关电路10输出恒定的充电电流给锂电池BAT的充电。
如图2所示，在本实施例提供的无需电流采样电阻的开关型锂电池充电电路还包括电阻R11、电阻R12和电容C6；电阻R11的一端、电容C6的正极、电感L的另一端共接于锂电池的正极，电阻R11的另一端、电阻R12的一端与基准电压采样信号放大电路00的第二输入端共接，电阻R12的另一端、电容C6的负极和锂电池BAT的负极共接于地。
开关电路10还包括NMOS管Q25，NMOS管Q25的栅极为开关电路10的另一个受控端，NMOS管Q25的漏极接所述PMOS管Q24的源极，NMOS管Q25的源极接地。
基准电流采样信号放大电路60包括误差放大器61和基准电压产生单元62，其中，误差放大器61的正向输入端作为基准电流采样信号放大电路60的输入端与采样保持电路50的输出端连接，误差放大器61的输出端作为基准电流采样信号放大电路60的输出端与横流恒压切换单元的输入端连接；基准电压产生单元62的输出端与误差放大器61的反向输入端连接，用于输入外部电源以产生基准电压。
逻辑控制电路90包括逻辑单元91、与逻辑单元91的输出端连接的功率管驱动单元92以及与逻辑单元91连接的振荡器93，其中，逻辑单元91的第一输入端为逻辑控制电路90的输入端，逻辑单元91的使能端为逻辑控制电路90的使能输出端，功率管驱动单元92的逻辑信号端为逻辑控制电路90的逻辑信号输出端，振荡器93的输出端接逻辑单元91的第二输入端，为逻辑单元91提供时钟信号。
基准电压采样信号放大电路00包括误差放大器001和基准电压产生单元002，其中，误差放大器001的反向输入端作为基准电压采样信号放大电路00的第二输入端，误差放大器001的输出端作为基准电压采样信号放大电路00的输出端与横流恒压切换单元的输入端连接；基准电压产生单元002的输出端与误差放大器001的正向输入端连接，用于输入外部电源以产生基准电压。
补偿电路01集合了电流采样、斜坡补偿和偏置电流叠加功能。
如图3所示，在本实施例中，预判电路40包括第一逻辑器41、非门NOT1、非门NOT2、或非门NOR1、第一放大器42、第二放大器43、第三放大器44、PMOS管Q1～Q5、NMOS管Q6～Q11、电阻R1～R6和电容C1。
第一逻辑器41的信号输入端D接外部电源VDD，第一逻辑器41的时钟信号端CLK为预判电路40的逻辑信号输入端Power_PMOS_Turn_ON_Logic，第一逻辑器41的信号输出端Q接非门NOT1的输入端，第一逻辑器41的使能端接或非门NOR1的输出端；
非门NOT1的输出端、PMOS管Q1的栅极和NMOS管Q6的栅极共接；
PMOS管Q1的源极、PMOS管Q2的漏极和NMOS管Q7的漏极共接，PMOS管Q1的漏极与NMOS管Q6的漏极共接后分别与电容C1的正极和第一放大器42的正向输入端连接，电容C1的负极接模拟地；
NMOS管Q6的源极接NMOS管Q8的漏极；
PMOS管Q2的栅极、PMOS管Q3的栅极、PMOS管Q3的漏极和NMOS管Q9的漏极共接，PMOS管Q2的源极和PMOS管Q3的源极共接于外部电源VDD；
NMOS管Q7的栅极、NMOS管Q8的栅极、NMOS管Q10的栅极和PMOS管Q4的漏极共接，NMOS管Q7的源极、NMOS管Q8的源极和NMOS管Q10的源极均接模拟地；
NMOS管Q9的栅极接第二放大器43的输出端，NMOS管Q9的源极与第二放大器43的反向输入端和电阻R1的一端共接，电阻R1的另一端接模拟地；
PMOS管Q4的栅极、PMOS管Q5的栅极、PMOS管Q5的漏极和NMOS管Q11的漏极共接，PMOS管Q4的源极和PMOS管Q5的源极共接于外部电源VDD；
NMOS管Q11的栅极接第三放大器44的输出端，NMOS管Q11的源极、第三放大器44的反相输入端和电阻R2的一端共接，电阻R2的另一端接模拟地；
或非门NOR1的第一输入端接非门NOT2的输出端，或非门NOR1的第二输入端与第一放大器42的输出端共接构成预判电路40的逻辑信号输出端OUT，非门NOT2的输入端为预判电路40的使能输入端Enable；
第一放大器42的反向输入端为预判电路40的基准电压输入端VInitial；
第二放大器43的正向输入端与电阻R3的一端和电阻R4的一端共接，电阻R3的另一端为预判电路40的输入端VIN，电阻R4的另一端接地，其中，电阻R3和电阻R4的阻值相等；
第三放大器44的正向输入端与电阻R5的一端和电阻R6的一端共接，电阻R5的另一端为预判电路40的输出端VOUT，电阻R6的另一端接地，其中，电阻R6的阻值为电阻R5的阻值的三倍；
在开关电路10的导通时段的0.5倍时刻之后到开关电路10导通之前，预判电路40的输出端输出电流使电容C1放电，电容C1的初始电压等于基准电压；
在开关电路10的导通开始时刻到开关电路10的导通时段的0.5倍时刻之前，预判电路40的输入端输入电流给电容C1充电；
当电容C1充电后，其电容电压重新等于基准电压时，预判电路40判定此时为开关电路10的导通时段的0.5倍时刻，其逻辑信号输出端向采样保持电路50发送一个上升沿信号。
如图4或图5所示，电流采样电路20用一个等效电流源表示，所述等效电流源的输入端和输出端分别为所述电流采样电路20的输入端和输出端，电流采样电路20对外部电源的电流信号进行采样，输出采样电流信号Isense至电流转电压电路30的输入端。
如图4或图5所示，电流转电压电路30包括NMOS管Q23，NMOS管Q23的漏极与栅极连接后构成电流转电压电路30的输入端和输出端，NMOS管Q23的源极接模拟地；
NMOS管Q23的漏极输入所述采样电流信号Isense并转换为采样电压信号通过其栅极输出至采样保持电路50。
如图4所示，采样保持电路50包括第二逻辑器51、非门NOT3～NOT8、与门AND1、反相施密特触发器ST1、反相施密特触发器ST2、或非门NOR2、与非门NAND1、电阻R7、电阻R8、电容C2～C5、PMOS管Q12、PMOS管Q13、NMOS管Q14～Q16、开关S1和开关S2；
第二逻辑器51的信号输入端D接外部电源VDD，第二逻辑器51的信号输出端Q、非门NOT3的输入端、PMOS管Q12的栅极、NMOS管Q14的栅极和与门AND1的第一输入端共接，第二逻辑器51的时钟信号端CLK为所述采样保持电路50的第一逻辑信号输入端，第二逻辑器51的使能端接或非门NOR2的输出端，非门NOT3的输出端构成所述采样保持电路50的采样控制端Sample；
PMOS管Q12的源极接外部电源VDD，PMOS管Q12的漏极、反相施密特触发器ST1的输入端、电阻R7的一端和电容C2的正极共接；
NMOS管Q14的漏极接电阻R7的另一端，NMOS管14的源极与电容C2的负极共接于模拟地；
与门AND1的第二输入端接非门NOT4的输出端，与门AND1的输出端接非门NOT5的输入端，非门NOT5的输出端构成所述采样保持电路50的保持控制端Charge，非门NOT4的输入端接反相施密特触发器ST1的输出端；
或非门NOR2的第一输入端接非门NOT6的输出端，或非门NOR2的第二输入端接非门NOT7的输出端，非门NOT7的输入端为所述采样保持电路50的使能输入端Enable；
非门NOT6的输入端接与非门NAND1的输出端，与非门NAND1的第一输入端接非门NOT8的输出端，与非门NAND`的第二输入端、PMOS管Q13的栅极和NMOS管Q15的栅极共接构成所述采样保持电路50的第二逻辑信号输入端Power_PMOS_Turn_ON_Logic；
非门NOT8的输入端接施密特触发器ST2的输出端，施密特触发器ST2的输入端、电容C3的正极、电阻R8的一端和PMOS管Q13的漏极共接，PMOS管Q13的源极接外部电源；
NMOS管Q15的漏极接电阻R8的另一端，NMOS管Q15的源极与电容C3的负极共接于模拟地；
开关S1的一端为所述采样保持电路50的输入端，开关S1的另一端、电容C4的正极和开关S2的一端共接；
开关S2的另一端、电容C5的正极和NMOS管Q16的栅极共接，NMOS管Q16的漏极为所述采样保持电路50的输出端，电容C4的负极、电容C5的负极和NMOS管Q16的源极共接于模拟地；
在开关电路10的导通开始时刻，采样保持电路50的接收到预判电路40的上升沿信号，所述采样控制端Sample触发开关S1闭合，此时开关S2断开，采样保持电路50的输入端输入电流转电压电路30输出的采样电压信号给电容C4充电；
在开关电路10的导通时段的0.5倍时刻，所述采样控制端Sample触发开关S1断开，此时电容C4存储有所述0.5倍时刻所对应的采样电流信号；
在开关电路10的导通时段的0.5倍时刻之后到开关电路10导通之前，所述保持控制端Charge触发开关S2闭合，使电容C4给电容C5充电，当电容C4的电压与电容C5的电压相等时，所述保持控制端Charge触发开关S2断开，使电容C5存储所述0.5倍时刻所对应的采样电流信号，所述采样电流信号经NMOS管Q16输出至基准电流采样信号放大电路60。
如图4所示，基准电流采样信号放大电路60包括误差放大器61和基准电压产生单元62；基准电压产生单元62包括第二等效电流源621、NMOS管Q21、NMOS管Q22、电阻R9和电阻R10；
误差放大器61的正向输入端与电阻R9的一端共接构成基准电流采样信号放大电路60的第一输入端，误差放大器61的反向输入端与电阻R10的一端和NMOS管Q21的漏极共接，误差放大器61的输出端为基准电流采样信号放大电路60的输出端；
第二等效电流源621的输入端与电阻R9的另一端和电阻R10的另一端共接构成基准电流采样信号放大电路60的第二输入端，第二等效电流源621的输出端与NMOS管Q21的漏极、NMOS管Q21的栅极和NMOS管Q22的栅极共接，NMOS管Q21的源极和NMOS管Q22的源极共接于模拟地；
第二等效电流源621产生一个基准电流流过电阻R10，使电阻R10上产生基准电压输出至误差放大器的反向输入端，采样保持电路输出的采样电流信号经过电阻R9转换成电压信号，误差放大器对所述电压信号和所述基准电压之间的差值进行放大，从而产生误差电压并输出给恒流恒压切换电路。
如图5所示，在本实施例中，基准电流采样信号放大电路60包括由第一等效电流源63、NMOS管Q17、NMOS管Q18、PMOS管Q19和PMOS管Q20组成的基准电流产生单元；
第一等效电流源63的输入端与PMOS管Q19的源极和PMOS管Q20的源极共接构成基准电流采样信号放大电路60的输入端，第一等效电流源63的输出端与NMOS管Q17的漏极、NMOS管Q17的栅极和NMOS管Q18的栅极共接，NMOS管Q17的源极和NMOS管Q18的源极共接于模拟地；
PMOS管Q19的栅极、PMOS管Q20的栅极，PMOS管Q19的漏极和NMOS管Q18的漏极共接，PMOS管Q20的漏极为基准电流采样信号放大电路60的第一输入端和输出端；
第一等效电流源63产生一个基准电流流过PMOS管Q20，该基准电流和采样保持电路50输出的采样电流信号通过PMOS管Q20和NMOS管Q16之间的等效电阻形成误差电压并输出至恒流恒压切换电路70。
本发明实施例还提供一种无需电流采样电阻的开关型锂电池充电芯片，包括如前所述的开关型锂电池充电电路。在具体应用中，开关电路可以设置在所述开关型锂电池充电芯片之外，也可以集成在所述开关型锂电池充电芯片内部。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种无需电流采样电阻的开关型锂电池充电电路，其特征在于，所述开关型锂电池充电电路包括开关电路、电流采样电路、电感L、电流转电压电路、预判电路、采样保持电路、基准电流采样信号放大电路、恒流恒压切换电路、PWM比较器、逻辑控制电路、基准电压采样信号放大电路和补偿电路；
所述开关电路的输入端和所述电流采样电路的第一输入端共接于外部电源，所述开关电路的输出端与所述电流采样电路的第二输入端共接于电感L的一端，电感L的另一端接锂电池的正极；
所述电流采样电路的输出端接所述电流电压转换电路的输入端；
所述电流电压转换电路的输出端接所述采样保持电路的输入端；
所述采样保持电路的输出端接所述基准电流采样信号放大电路的第一输入端，所述采样保持电路的第一逻辑信号输入端接所述预判电路的逻辑信号输出端，所述采样保持电路的第二逻辑信号输入端与所述预判电路的逻辑信号输入端共接于所述逻辑控制电路的逻辑信号输出端，所述采样保持电路的使能输入端与所述预判电路的使能输入端共接于所述逻辑控制电路的使能输出端；
所述预判电路的输入端接外部电源，所述预判电路的输出端接锂电池的正极，所述预判电路的基准电压输入端输入基准电压；
所述基准电流采样信号放大电路的第二输入端接外部电源以产生基准电压，所述基准电流采样信号放大电路的输出端接所述恒流恒压切换电路的第一输入端；
所述基准电压采样信号放大电路的第一输入端接外部电源以产生基准电压，所述基准电压采样信号放大电路的第二输入端接所述锂电池的正极，所述基准电压采样信号放大电路的输出端接所述恒压恒流切换电路的第二输入端；
所述恒流恒压切换电路的输出端接所述PWM比较器的正输入端，所述PWM比较器的负输入端接所述补偿电路；
所述PWM比较器的输出单接所述逻辑控制电路的输入端，所述逻辑控制电路的输出端接所述开关电路的受控端；
在所述开关电路导通时，所述电流采样电路采样流入所述电感L的采样电流信号，所述电流转电压电路将所述采样电流信号转换成采样电压信号发送给所述采样保持电路；
在所述开关电路的导通时段的0.5倍时刻，所述逻辑控制电路触发所述预判电路向所述采样保持电路发送一个上升沿信号，使所述采样保持电路对所述采样电压信号进行采样和保持并输出一个电流信号给所述基准电流采样信号放大电路；
所述基准电流采样信号放大电路将所述电流信号转换为电压信号与所述基准电压进行比较后产生误差电压，所述误差电压经所述恒流恒压切换电路和PWM比较器传递至所述逻辑控制电路，所述逻辑控制电路根据所述误差电压调整所述开关电路的导通时间的占空比，以控制所述开关电路输出恒定的充电电流给所述锂电池的充电。
2.如权利要求1所述的无需电流采样电阻的开关型锂电池充电电路，其特征在于，所述预判电路包括第一逻辑器、非门NOT1、非门NOT2、或非门NOR1、第一放大器、第二放大器、第三放大器、PMOS管Q1～Q5、NMOS管Q6～Q11、电阻R1～R6和电容C1；
所述第一逻辑器的信号输入端接外部电源，所述第一逻辑器的时钟信号端为所述预判电路的逻辑信号输入端，所述第一逻辑器的信号输出端接非门NOT1的输入端，所述第一逻辑器的使能端接或非门NOR1的输出端；
非门NOT1的输出端、PMOS管Q1的栅极和NMOS管Q6的栅极共接；
PMOS管Q1的源极、PMOS管Q2的漏极和NMOS管Q7的漏极共接，PMOS管Q1的漏极与NMOS管Q6的漏极共接后分别与电容C1的正极和第一放大器的正向输入端连接，电容C1的负极接模拟地；
NMOS管Q6的源极接NMOS管Q8的漏极；
PMOS管Q2的栅极、PMOS管Q3的栅极、PMOS管Q3的漏极和NMOS管Q9的漏极共接，PMOS管Q2的源极和PMOS管Q3的源极共接于外部电源；
NMOS管Q7的栅极、NMOS管Q8的栅极、NMOS管Q10的栅极和PMOS管Q4的漏极共接，NMOS管Q7的源极、NMOS管Q8的源极和NMOS管Q10的源极均接模拟地；
NMOS管Q9的栅极接第二放大器的输出端，NMOS管Q9的源极与第二放大器的反向输入端和电阻R1的一端共接，电阻R1的另一端接模拟地；
PMOS管Q4的栅极、PMOS管Q5的栅极、PMOS管Q5的漏极和NMOS管Q11的漏极共接，PMOS管Q4的源极和PMOS管Q5的源极共接于外部电源；
NMOS管Q11的栅极接第三放大器的输出端，NMOS管Q11的源极、第三放大器的反相输入端和电阻R2的一端共接，电阻R2的另一端接模拟地；
或非门NOR1的第一输入端接非门NOT2的输出端，或非门NOR1的第二输入端与第一放大器的输出端共接构成所述预判电路的逻辑信号输出端，非门NOT2的输入端为所述预判电路的使能输入端；
第一放大器的反向输入端为所述预判电路的基准电压输入端；
第二放大器的正向输入端与电阻R3的一端和电阻R4的一端共接，电阻R3的另一端为所述预判电路的输入端，电阻R4的另一端接地，其中，电阻R3和电阻R4的阻值相等；
第三放大器的正向输入端与电阻R5的一端和电阻R6的一端共接，电阻R5的另一端为所述预判电路的输出端，电阻R6的另一端接地，其中，电阻R6的阻值为电阻R5的阻值的三倍；
在所述开关电路的导通时段的0.5倍时刻之后到所述开关电路导通之前，所述预判电路的输出端输出电流使电容C1放电，电容C1的初始电压等于所述基准电压；
在所述开关电路的导通开始时刻到所述开关电路的导通时段的0.5倍时刻之前，所述预判电路的输入端输入电流给电容C1充电；
当电容C1充电后，其电容电压重新等于所述基准电压时，所述预判电路判定此时为所述开关电路的导通时段的0.5倍时刻，其逻辑信号输出端向所述采样保持电路发送一个上升沿信号。
3.如权利要求1所述的无需电流采样电阻的开关型锂电池充电电路，其特征在于，所述采样保持电路包括第二逻辑器、非门NOT3～NOT8、与门AND1、反相施密特触发器ST1、反相施密特触发器ST2、或非门NOR2、与非门NAND1、电阻R7、电阻R8、电容C2～C5、PMOS管Q12、PMOS管Q13、NMOS管Q14～Q16、开关S1和开关S2；
第二逻辑器的信号输入端接外部电源，第二逻辑器的信号输出端、非门NOT3的输入端、PMOS管Q12的栅极、NMOS管Q14的栅极和与门AND1的第一输入端共接，第二逻辑器的时钟信号端为所述采样保持电路的第一逻辑信号输入端，第二逻辑器的使能端接或非门NOR2的输出端，非门NOT3的输出端构成所述采样保持电路的采样控制端；
PMOS管Q12的源极接外部电源，PMOS管Q12的漏极、反相施密特触发器ST1的输入端、电阻R7的一端和电容C2的正极共接；
NMOS管14的漏极接电阻R7的另一端，NMOS管14的源极与电容C2的负极共接于模拟地；
与门AND1的第二输入端接非门NOT4的输出端，与门AND1的输出端接非门NOT5的输入端，非门NOT5的输出端构成所述采样保持电路的保持控制端，非门NOT4的输入端接反相施密特触发器ST1的输出端；
或非门NOR2的第一输入端接非门NOT6的输出端，或非门NOR2的第二输入端接非门NOT7的输出端，非门NOT7的输入端为所述采样保持电路的使能输入端；
非门NOT6的输入端接与非门NAND1的输出端，与非门NAND1的第一输入端接非门NOT8的输出端，与非门NAND`的第二输入端、PMOS管Q13的栅极和NMOS管Q15的栅极共接构成所述采样保持电路的第二逻辑信号输入端；
非门NOT8的输入端接施密特触发器ST2的输出端，施密特触发器ST2的输入端、电容C3的正极、电阻R8的一端和PMOS管Q13的漏极共接，PMOS管Q13的源极接外部电源；
NMOS管Q15的漏极接电阻R8的另一端，NMOS管Q15的源极与电容C3的负极共接于模拟地；
开关S1的一端为所述采样保持电路的输入端，开关S1的另一端、电容C4的正极和开关S2的一端共接；
开关S2的另一端、电容C5的正极和NMOS管Q16的栅极共接，NMOS管Q16的漏极为所述采样保持电路的输出端，电容C4的负极、电容C5的负极和NMOS管Q16的源极共接于模拟地；
在所述开关电路的导通开始时刻，所述采样保持电路的接收到所述预判电路的上升沿信号，所述采样控制端触发开关S1闭合，此时开关S2断开，采样保持电路的输入端输入所述电流转电压电路输出的采样电压信号给电容C4充电；
在所述开关电路的导通时段的0.5倍时刻，所述采样控制端触发开关S1断开，此时电容C4存储有所述0.5倍时刻所对应的采样电流信号；
在所述开关电路的导通时段的0.5倍时刻之后到所述开关电路导通之前，所述保持控制端触发开关S2闭合，使电容C4给电容C5充电，当电容C4的电压与电容C5的电压相等时，所述保持控制端触发开关S2断开，使电容C5存储所述0.5倍时刻所对应的采样电流信号，所述采样电流信号经NMOS管Q16输出至所述基准电流采样信号放大电路。
4.如权利要求3所述的无需电流采样电阻的开关型锂电池充电电路，其特征在于，所述基准电流采样信号放大电路包括由第一等效电流源、NMOS管Q17、NMOS管Q18、PMOS管Q19和PMOS管Q20组成的基准电流产生单元；
所述第一等效电流源的输入端与PMOS管Q19的源极和PMOS管Q20的源极共接构成所述基准电流采样信号放大电路的输入端，所述第一等效电流源的输出端与NMOS管Q17的漏极、NMOS管Q17的栅极和NMOS管Q18的栅极共接，NMOS管Q17的源极和NMOS管Q18的源极共接于模拟地；
PMOS管Q19的栅极、PMOS管Q20的栅极，PMOS管Q19的漏极和NMOS管Q18的漏极共接，PMOS管Q20的漏极为所述基准电流采样信号放大电路的第一输入端和输出端；
所述第一等效电流源产生一个基准电流流过PMOS管Q20，该基准电流和所述采样保持电路输出的采样电流信号通过PMOS管Q20和NMOS管Q16之间的等效电阻形成误差电压并输出至所述恒流恒压切换电路。
5.如权利要求1所述的无需电流采样电阻的开关型锂电池充电电路，其特征在于，所述基准电流采样信号放大电路包括误差放大器和基准电压产生单元；所述基准电压产生单元包括第二等效电流源、NMOS管Q21、NMOS管Q22、电阻R9和电阻R10；
所述误差放大器的正向输入端与电阻R9的一端共接构成所述基准电流采样信号放大电路的第一输入端，所述误差放大器的反向输入端与电阻R10的一端和NMOS管Q21的漏极共接，所述误差放大器的输出端为所述基准电流采样信号放大电路的输出端；
所述第二等效电流源的输入端与电阻R9的另一端和电阻R10的另一端共接构成所述基准电流采样信号放大电路的第二输入端，所述第二等效电流源的输出端与NMOS管Q21的漏极、NMOS管Q21的栅极和NMOS管Q22的栅极共接，NMOS管Q21的源极和NMOS管Q22的源极共接于模拟地；
所述第二等效电流源产生一个基准电流流过电阻R10，使电阻R10上产生基准电压输出至所述误差放大器的反向输入端，所述采样保持电路输出的采样电流信号经过电阻R9转换成电压信号，所述误差放大器对所述电压信号和所述基准电压之间的差值进行放大，从而产生误差电压并输出给所述恒流恒压切换电路。
6.如权利要求1或4或5任一项所述的无需电流采样电阻的开关型锂电池充电电路，其特征在于，所述电流转电压电路包括NMOS管Q23，NMOS管Q23的漏极与栅极连接后构成所述电流转电压电路的输入端和输出端，NMOS管Q23的源极接模拟地；
NMOS管Q23的漏极输入所述采样电流信号并转换为采样电压信号通过其栅极输出至所述采样保持电路。
7.如权利要求1所述的无需电流采样电阻的开关型锂电池充电电路，其特征在于，所述开关电路包括PMOS管Q24和二极管D1；
PMOS管Q24的栅极为所述开关电路的受控端，PMOS管Q24的漏极为所述开关电路的输入端，PMOS管Q24的源极与二极管D1的负极共接构成所述开关电路的输出端，二极管D1的正极接地。
8.如权利要求7所述的无需电流采样电阻的开关型锂电池充电电路，其特征在于，所述开关电路还包括NMOS管Q25；
NMOS管Q25的栅极为所述开关电路的另一个受控端，NMOS管Q25的漏极接所述PMOS管Q24的源极，NMOS管Q25的源极接地。
9.如权利要求1所述的无需电流采样电阻的开关型锂电池充电电路，其特征在于，所述开关型锂电池充电电路还包括电阻R11、电阻R12和电容C6；
电阻R11的一端、电容C6的正极、电感L的另一端共接于锂电池的正极，电阻R11的另一端、电阻R12的一端与所述基准电压采样信号放大电路的第二输入端共接，电阻R12的另一端、电容C6的负极和锂电池的负极共接于地。
10.一种无需电流采样电阻的开关型锂电池充电芯片，其特征在于，所述开关型锂电池充电芯片包括如权利要求1～9任一项所述的开关型锂电池充电电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610395747.0A CN107465217B (zh) | 2016-06-03 | 2016-06-03 | 一种无需电流采样电阻的开关型锂电池充电电路及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610395747.0A CN107465217B (zh) | 2016-06-03 | 2016-06-03 | 一种无需电流采样电阻的开关型锂电池充电电路及芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107465217A true CN107465217A (zh) | 2017-12-12 |
| CN107465217B CN107465217B (zh) | 2023-03-21 |
Family
ID=60544967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610395747.0A Active CN107465217B (zh) | 2016-06-03 | 2016-06-03 | 一种无需电流采样电阻的开关型锂电池充电电路及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107465217B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111224446A (zh) * | 2020-02-26 | 2020-06-02 | 湖南品腾电子科技有限公司 | 锂电池充电电路 |
| CN113922683A (zh) * | 2021-09-26 | 2022-01-11 | 西北工业大学 | 一种基于数字整流器的单级无线充电电路 |
| CN113933671A (zh) * | 2021-09-01 | 2022-01-14 | 郑州嘉晨电器有限公司 | 一种mos器件温度检测装置 |
| CN114869453A (zh) * | 2021-04-23 | 2022-08-09 | 上海魅丽纬叶医疗科技有限公司 | 一种陡脉冲电场消融控制系统 |
| CN115882700A (zh) * | 2023-03-08 | 2023-03-31 | 合肥乘翎微电子有限公司 | 一种宽转换比的直流-直流转换器的控制电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013113236A1 (zh) * | 2012-02-03 | 2013-08-08 | 无锡华润上华半导体有限公司 | 一种二次电池的充电装置 |
| CN103378617A (zh) * | 2012-04-18 | 2013-10-30 | 钰泰科技（上海）有限公司 | 一种锂电充电电路 |
| CN103401420A (zh) * | 2013-07-03 | 2013-11-20 | 西安电子科技大学 | 应用于dc-dc转换器中的自适应导通时间产生电路 |
| CN103457320A (zh) * | 2013-08-22 | 2013-12-18 | 电子科技大学 | 一种锂离子电池开关充电电路 |
-
2016
- 2016-06-03 CN CN201610395747.0A patent/CN107465217B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013113236A1 (zh) * | 2012-02-03 | 2013-08-08 | 无锡华润上华半导体有限公司 | 一种二次电池的充电装置 |
| CN103378617A (zh) * | 2012-04-18 | 2013-10-30 | 钰泰科技（上海）有限公司 | 一种锂电充电电路 |
| CN103401420A (zh) * | 2013-07-03 | 2013-11-20 | 西安电子科技大学 | 应用于dc-dc转换器中的自适应导通时间产生电路 |
| CN103457320A (zh) * | 2013-08-22 | 2013-12-18 | 电子科技大学 | 一种锂离子电池开关充电电路 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111224446A (zh) * | 2020-02-26 | 2020-06-02 | 湖南品腾电子科技有限公司 | 锂电池充电电路 |
| CN111224446B (zh) * | 2020-02-26 | 2021-07-09 | 湖南品腾电子科技有限公司 | 锂电池充电电路 |
| CN114869453A (zh) * | 2021-04-23 | 2022-08-09 | 上海魅丽纬叶医疗科技有限公司 | 一种陡脉冲电场消融控制系统 |
| CN113933671A (zh) * | 2021-09-01 | 2022-01-14 | 郑州嘉晨电器有限公司 | 一种mos器件温度检测装置 |
| CN113922683A (zh) * | 2021-09-26 | 2022-01-11 | 西北工业大学 | 一种基于数字整流器的单级无线充电电路 |
| CN113922683B (zh) * | 2021-09-26 | 2023-10-03 | 西北工业大学 | 一种基于数字整流器的单级无线充电电路 |
| CN115882700A (zh) * | 2023-03-08 | 2023-03-31 | 合肥乘翎微电子有限公司 | 一种宽转换比的直流-直流转换器的控制电路 |
| CN115882700B (zh) * | 2023-03-08 | 2023-04-28 | 合肥乘翎微电子有限公司 | 一种宽转换比的直流-直流转换器的控制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107465217B (zh) | 2023-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107465217A (zh) | 一种无需电流采样电阻的开关型锂电池充电电路及芯片 | |
| CN101702528B (zh) | 电池充电控制装置 | |
| US11342774B2 (en) | Power conversion circuit, and charging apparatus and system | |
| CN105356742B (zh) | 一种高效率电荷泵 | |
| CN104410114B (zh) | 一种移动电源 | |
| CN102879726A (zh) | 一种igbt模块性能检测装置及方法 | |
| CN105186635B (zh) | 快速充电电路 | |
| CN102340169A (zh) | 双电池供电电路 | |
| CN104617616B (zh) | 一种移动电源测试充放电控制电路及移动电源测试装置 | |
| CN206710549U (zh) | 用于uis测试的多工位直流参数测试装置 | |
| CN106611984A (zh) | 一种电池管理方法及系统 | |
| CN101888097A (zh) | 微功耗大容量锂离子动力电池组管理装置 | |
| US11811254B2 (en) | Power conversion circuit, and charging apparatus and system | |
| CN107483045A (zh) | 一种电平位移电路及显示装置 | |
| CN205791682U (zh) | 一种无需电流采样电阻的开关型锂电池充电电路及芯片 | |
| CN209948731U (zh) | 蓝牙耳机充电系统 | |
| CN101236235A (zh) | 蓄电池组单节电池的电压采样装置及方法 | |
| CN109905101A (zh) | 双极性脉冲发生装置 | |
| CN104022490B (zh) | 一种锂电池保护系统及其过流检测电路 | |
| CN106160460A (zh) | 快速充电的电荷泵电路 | |
| CN206727650U (zh) | 一种直流输出防反灌反接装置 | |
| CN103457320B (zh) | 一种锂离子电池开关充电电路 | |
| CN115102257A (zh) | 一种适用于多节电池组应用系统的电源建立方法 | |
| CN101309014B (zh) | 锂电池充电器控制集成电路及其极性切换开关控制电路 | |
| CN208078666U (zh) | 一种输入上电防冲击预充电电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 518000 1701, building 1, Shenzhen new generation industrial park, 136 Zhongkang Road, Meidu community, Meilin street, Futian District, Shenzhen City, Guangdong Province Applicant after: Fuman microelectronics Group Co.,Ltd. Address before: Unit b7-b8, 9 / F, Yanxiang science and technology building, 31 Gaoxin Zhongsi Road, Nanshan District, Shenzhen, Guangdong 518000 Applicant before: FINE MADE MICROELECTRONICS GROUP CO.,LTD. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 518000, Building 101, Fuman Microelectronics Group Co., Ltd., Intersection of Renmin East Road and Shouhe Road, Jinsha Community, Kengzi Street, Pingshan District, Shenzhen City, Guangdong Province Patentee after: Fuman microelectronics Group Co.,Ltd. Country or region after: China Address before: 518000 1701, building 1, Shenzhen new generation industrial park, 136 Zhongkang Road, Meidu community, Meilin street, Futian District, Shenzhen City, Guangdong Province Patentee before: Fuman microelectronics Group Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |