[go: up one dir, main page]

CN106775108A - 一种In‑Cell触控阵列基板及其制作方法 - Google Patents

一种In‑Cell触控阵列基板及其制作方法 Download PDF

Info

Publication number
CN106775108A
CN106775108A CN201611262899.XA CN201611262899A CN106775108A CN 106775108 A CN106775108 A CN 106775108A CN 201611262899 A CN201611262899 A CN 201611262899A CN 106775108 A CN106775108 A CN 106775108A
Authority
CN
China
Prior art keywords
layer
pixel electrode
electrode layer
tft
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611262899.XA
Other languages
English (en)
Inventor
唐丽娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201611262899.XA priority Critical patent/CN106775108A/zh
Publication of CN106775108A publication Critical patent/CN106775108A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种In‑Cell触控阵列基板及其制作方法，该In‑Cell触控阵列基板从下往上依次包括衬底基板、TFT结构层、平坦层、公共电极层、第二层间绝缘层、触控电极层、像素电极绝缘层及像素电极层；其中，TFT漏极上方设有像素电极层过孔，像素电极层覆盖该像素电极层过孔，像素电极绝缘层上设有像素电极层凹槽，像素电极层设于像素电极层凹槽与像素电极层过孔上，且在像素电极层过孔以外的像素电极层的表面，与位于像素电极层凹槽之外的像素电极绝缘层的表面处于同一层面。本发明解决了现有技术中，由于公共电极与像素电极层之间的距离增大，导致公共电极与像素电极层之间形成的储存电容值减小，以致出现信号串扰及漏电等问题。

Description

一种In-Cell触控阵列基板及其制作方法
【技术领域】
本发明涉及液晶显示领域，特别涉及一种In-Cell触控阵列基板及其制作方法。
【背景技术】
液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板(TFT-LCD)及背光模组。液晶显示面板的工作原理是在两片平行的衬底基板当中放置液晶分子，两片衬底基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
如图14所示，在In-cell touch技术中，耦合电容的大小会影响触控灵敏度，即触控电极层8与公共电极层6(Com ITO)之间的距离(图中d1)的越厚，其耦合电容越小，触控灵敏度越好。在现有的In-cell touch技术中，为了达到很好的触控灵敏度，往往都将d1加大，但是与此同时，像素电极层10(Pixel ITO)与公共电极层6之间的距离d2也会随着增加，其储存电容就会减小，而储存电容的大小会影响器件信号传输，储存电容越小，Cross Talk现象(即信号串扰，信号及电漏到不应该显示的区域)越严重，并且储存电容小，漏电流随着电压的变化就会增大，亮度变化增大，及Flicker现象也会更严重。
【发明内容】
本发明的目的在于提供一种In-Cell触控阵列基板及其制作方法，以解决现有技术中，因为将触控电极层与公共电极之间的第二层间绝缘层增大后，使得公共电极与像素电极层之间的距离增大，进而导致公共电极与像素电极层之间形成的储存电容的电容值减小，以致出现信号串扰及漏电等问题。
本发明的技术方案如下：
一种In-Cell触控阵列基板，所述阵列基板包括衬底基板、设于所述衬底基板上的TFT结构层、设于所述TFT结构层上的平坦层、设于一部分所述平坦层上的公共电极层、设于所述公共电极层与所述平坦层上的第二层间绝缘层、设于所述第二层间绝缘层上的触控电极层、设于所述触控电极层与所述第二层间绝缘层上的像素电极绝缘层，以及设于一部分所述像素电极绝缘层上的像素电极层；
其中，所述TFT结构层的TFT漏极上方对应的所述平坦层、所述第二层间绝缘层与所述像素电极绝缘层上设有像素电极层过孔，所述像素电极层覆盖所述像素电极层过孔并通过其与所述TFT漏极接触，所述像素电极绝缘层的预设位置区域上设有像素电极层凹槽，所述像素电极层设于所述像素电极层凹槽与所述像素电极层过孔上，且在所述像素电极层过孔以外的所述像素电极层的表面，与位于所述像素电极层凹槽之外的所述像素电极绝缘层的表面处于同一层面。
优选地，所述衬底基板上还设有遮光层，所述衬底基板与所述遮光层上设有遮光绝缘层，所述TFT结构层设于所述遮光绝缘层上。
优选地，所述TFT结构层包括：
设于所述遮光绝缘层上的TFT源极接触部、TFT漏极接触部及位于所述TFT源极接触部与所述TFT漏极接触部之间的半导体有源层；
设于所述TFT源极接触部、所述TFT漏极接触部与所述半导体有源层上的栅极绝缘层；
设于所述栅极绝缘层上的栅极，所述栅极位于所述半导体有源层上方对应的栅极绝缘层上；
设于所述栅极与所述栅极绝缘层上的第一层间绝缘层，所述TFT源极接触部与所述TFT漏极接触部上方对应的所述第一层间绝缘层与所述栅极绝缘层位置，分别设有TFT源极过孔与TFT漏极过孔，所述TFT源极过孔上设有与所述TFT源极接触部接触的TFT源极，所述TFT漏极过孔上设有与所述TFT漏极接触部接触的TFT漏极；
其中，所述平坦层覆盖所述TFT源极与所述TFT漏极。
优选地，所述TFT源极接触部及所述TFT漏极接触部与所述半导体有源层之间分别设有增强导电作用的掺杂层。
优选地，所述遮光层的制作材料为金属材料。
一种如上述任一项所述的In-Cell触控阵列基板的制作方法，包括以下步骤：
在衬底基板上形成遮光层及覆盖所述遮光层与所述衬底基板的遮光绝缘层：
在所述遮光层与所述遮光绝缘层上形成TFT结构层；
在所述TFT结构层上依次形成平坦层、公共电极层、第二间层绝缘层、触控电极层与像素电极绝缘层；
在所述TFT漏极上方对应的所述像素电极绝缘层形成像素电极绝缘层过孔，且所述像素电极绝缘层过孔底部的所述像素电极绝缘层覆盖所述TFT漏极，所述像素电极绝缘层过孔的侧面从外到内依次为所述像素电极绝缘层、所述第二间层绝缘层与所述平坦层；
在所述像素电极绝缘层的预设位置区域上形成像素电极层凹槽，同时使所述TFT漏极裸露于所述像素电极绝缘层过孔，所述像素电极层凹槽设于所述触控电极层上方对应之外的所述像素电极绝缘层上；
在所述像素电极层凹槽与所述像素电极绝缘层过孔上形成像素电极层，同时形成像素电极层过孔，并使在所述像素电极层过孔以外的所述像素电极层的表面，与位于所述像素电极层凹槽之外的所述像素电极绝缘层的表面处于同一层面。
优选地，在所述TFT结构层上依次形成平坦层、公共电极层、第二间层绝缘层、触控电极层与像素电极绝缘层，具体包括：
在所述TFT结构层上形成平坦层，所述平坦层覆盖所述TFT结构层；
在所述平坦层上形成公共电极层，所述公共电极层覆盖所述TFT漏极上方对应之外的一部分所述平坦层；
在所述TFT漏极上方对应的所述平坦层上形成平坦层过孔，所述平坦层过孔与所述TFT漏极相通；
在所述平坦层、所述平坦层过孔及所述公共电极层上形成第二间层绝缘层，并在所述TFT漏极上方对应之外的所述第二间层绝缘层上形成触控电极层；
在所述TFT漏极上方对应的所述第二间层绝缘层上形成第二间层绝缘层过孔，所述第二间层绝缘层过孔与所述TFT漏极相通；
在所述触控电极层、所述第二间层绝缘层及所述第二间层绝缘层过孔上形成像素电极绝缘层，所述像素电极绝缘层填满所述第二间层绝缘层过孔。
优选地，在所述像素电极绝缘层形成所述像素电极绝缘层过孔的过程中，采用掩膜板对正性光阻进行曝光显影。
优选地，在所述像素电极绝缘层的预设位置区域上形成所述像素电极层凹槽的过程中，采用掩膜板对负性光阻进行曝光显影。
优选地，在所述像素电极绝缘层的预设位置区域上形成像素电极层凹槽，同时使所述TFT漏极裸露于所述像素电极层过孔的步骤为：采用掩膜板对正性光阻进行曝光显影，且其掩膜板与形成所述像素电极绝缘层过孔的过程中采用的掩膜板相同。
本发明的有益效果：
本发明的一种In-Cell触控阵列基板及其制作方法，解决了现有技术中，因为将触控电极层与公共电极之间的第二层间绝缘层增大后，使得公共电极与像素电极层之间的距离增大，进而导致公共电极与像素电极层之间形成的储存电容的电容值减小，以致出现信号串扰及漏电等问题。
【附图说明】
图1为本发明实施例的In-Cell触控阵列基板在形成遮光层与遮光绝缘层时的剖面结构示意图；
图2为本发明实施例的In-Cell触控阵列基板在形成TFT结构层时的剖面结构示意图；
图3为本发明实施例的In-Cell触控阵列基板在形成平坦层时的剖面结构示意图；
图4为本发明实施例的In-Cell触控阵列基板在形成公共电极时的剖面结构示意图；
图5为本发明实施例的In-Cell触控阵列基板在形成平坦层过孔时的剖面结构示意图；
图6为本发明实施例的In-Cell触控阵列基板在形成第二间层绝缘层时的剖面结构示意图；
图7为本发明实施例的In-Cell触控阵列基板在形成触控电极层时的剖面结构示意图；
图8为本发明实施例的In-Cell触控阵列基板在形成第二间层绝缘层过孔时的剖面结构示意图；
图9为本发明实施例的In-Cell触控阵列基板在形成像素电极绝缘层时的剖面结构示意图；
图10为本发明实施例的In-Cell触控阵列基板在形成像素电极绝缘层过孔时的剖面结构示意图；
图11为本发明实施例的In-Cell触控阵列基板在形成像素电极层凹槽时的剖面结构示意图；
图12为本发明实施例的In-Cell触控阵列基板在形成像素电极层且像素电极层覆盖整个像素电极绝缘层及像素电极绝缘层过孔时的剖面结构示意图；
图13为本发明实施例的In-Cell触控阵列基板整体结构示意图或In-Cell触控阵列基板的在像素电极层凹槽及像素电极绝缘层过孔上形成像素电极层时的剖面结构示意图；
图14为本发明实施例的In-Cell触控阵列基板的触控电极层、像素电极层和公共电极层之间的距离关系示意图；
图15为本发明实施例的In-Cell触控阵列基板的制作方法流程图；
图16为本发明实施例的In-Cell触控阵列基板在TFT结构层上形成平坦层、公共电极层、第二间层绝缘层、触控电极层与像素电极绝缘层的流程图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。
实施例一
请参考图13，图13为本实施例的In-Cell触控阵列基板100整体结构示意图。
从图13可以看到，本发明的一种In-Cell触控阵列基板100，其包括衬底基板1、设于所述衬底基板1上的TFT结构层4、设于所述TFT结构层4上的平坦层5、设于一部分所述平坦层5上的公共电极层6、设于所述公共电极层6与所述平坦层5上的第二层间绝缘层7、设于所述第二层间绝缘层7上的触控电极层8、设于所述触控电极层8与所述第二层间绝缘层7上的像素电极绝缘层9，以及设于一部分所述像素电极绝缘层9上的像素电极层10；
其中，所述TFT结构层4的TFT漏极49上方对应的所述平坦层5、所述第二层间绝缘层7与所述像素电极绝缘层9上设有像素电极层过孔93，所述像素电极层10覆盖所述像素电极层过孔93并通过其与所述TFT漏极49接触，所述像素电极绝缘层9的预设位置区域上设有像素电极层凹槽92，所述像素电极层凹槽92位于像素电极层过孔93之外，所述像素电极层10设于所述像素电极层凹槽92与所述像素电极层过孔93上，且在所述像素电极层过孔93以外的所述像素电极层10的表面，与位于所述像素电极层凹槽92之外的所述像素电极绝缘层9的表面处于同一层面。
在本实施例中，优选所述衬底基板1上还设有遮光层2，所述衬底基板1与所述遮光层2上设有遮光绝缘层3，所述TFT结构层4设于所述遮光绝缘层3上。
在本实施例中，所述TFT结构层4包括：
设于所述遮光绝缘层3上的TFT源极接触部41、TFT漏极接触部42及位于所述TFT源极接触部41与所述TFT漏极接触部42之间的半导体有源层43；
设于所述TFT源极接触部41、所述TFT漏极接触部42与所述半导体有源层43上的栅极绝缘层45；
设于所述栅极绝缘层45上的栅极46，所述栅极46位于所述半导体有源层43上方对应的栅极绝缘层45上；
设于所述栅极46与所述栅极绝缘层45上的第一层间绝缘层47，所述TFT源极接触部41与所述TFT漏极接触部42上方对应的所述第一层间绝缘层47与所述栅极绝缘层45位置，分别设有TFT源极48过孔与TFT漏极49过孔，所述TFT源极48过孔上设有与所述TFT源极接触部41接触的TFT源极48，所述TFT漏极49过孔上设有与所述TFT漏极接触部42接触的TFT漏极49；
其中，所述平坦层5覆盖所述TFT源极48与所述TFT漏极49。
在本实施例中，优选所述TFT源极接触部41及所述TFT漏极接触部42与所述半导体有源层43之间分别设有增强导电作用的掺杂层44。
在本实施例中，优选所述遮光层2的制作材料为金属材料。
本发明的一种In-Cell触控阵列基板100，通过在像素电极绝缘层9的预设位置上设置像素电极层凹槽92，将像素电极层10设于像素电极层凹槽92内，减小了像素电极层10与公共电极层6之间的距离，解决了现有技术中，因为将触控电极层8与公共电极层6之间的第二层间绝缘层7增大后，使得公共电极层6与像素电极层10之间的距离增大，进而导致公共电极层6与像素电极层10之间形成的储存电容的电容值减小，以致出现信号串扰及漏电等问题。
实施例二
请参考图15，图15为本发明实施例的In-Cell触控阵列基板100的制作方法流程图。从图15可以看到，本发明的一种In-Cell触控阵列基板100的制作方法，包括以下步骤：
步骤S101：在衬底基板1上形成遮光层2及覆盖所述遮光层2与所述衬底基板1的遮光绝缘层3。如图1所示，图1为本实施例的In-Cell触控阵列基板100在形成遮光层2与遮光绝缘层3时的剖面结构示意图。
步骤S102：在所述遮光层2与所述遮光绝缘层3上形成TFT结构层4。如图2所示，图2为本实施例的In-Cell触控阵列基板100在形成TFT结构层4时的剖面结构示意图。
步骤S103：在所述TFT结构层4上依次形成平坦层5、公共电极层6、第二间层绝缘层7、触控电极层8与像素电极绝缘层9。如图9所示，图9为本发明例的In-Cell触控阵列基板100在形成像素电极绝缘层9时的剖面结构示意图。
步骤S104：在所述TFT漏极49上方对应的所述像素电极绝缘层9形成像素电极绝缘层过孔91，且所述像素电极绝缘层过孔91底部的所述像素电极绝缘层9覆盖所述TFT漏极49，所述像素电极绝缘层过孔91的侧面从外到内依次为所述像素电极绝缘层9、所述第二间层绝缘层7与所述平坦层5。如图10所示，图10为本实施例的In-Cell触控阵列基板100在形成像素电极绝缘层过孔91时的剖面结构示意图。
步骤S105：在所述像素电极绝缘层9的预设位置区域上形成像素电极层凹槽92，同时使所述TFT漏极49裸露于所述像素电极绝缘层过孔91，所述像素电极层凹槽92设于所述触控电极层8上方对应之外的所述像素电极绝缘层9上。如图11所示，图11为本实施例的In-Cell触控阵列基板100在形成像素电极层凹槽92时的剖面结构示意图。
步骤S106：在所述像素电极层凹槽92与所述像素电极绝缘层过孔91上形成像素电极层10，同时形成像素电极层过孔93，使在所述像素电极层过孔93以外的所述像素电极层10的表面，与位于所述像素电极层凹槽92之外的所述像素电极绝缘层9的表面处于同一层面。如图12和13所示，图12为本实施例的In-Cell触控阵列基板100在形成像素电极层10且像素电极层10覆盖整个像素电极绝缘层9及像素电极绝缘层过孔91时的剖面结构示意图，图13为本实施例的In-Cell触控阵列基板100的在像素电极层凹槽92及像素电极绝缘层过孔91上形成像素电极层10时的剖面结构示意图。
如图16所示，图16为本发明实施例的In-Cell触控阵列基板100在TFT结构层4上形成平坦层5、公共电极层6、第二间层绝缘层7、触控电极层8与像素电极绝缘层9的流程图。
在本实施例中，在所述TFT结构层4上依次形成平坦层5、公共电极层6、第二间层绝缘层7、触控电极层8与像素电极绝缘层9，具体包括以下步骤：
步骤S201：在所述TFT结构层4上形成平坦层5，所述平坦层5覆盖所述TFT结构层4；
步骤S202：在所述平坦层5上形成公共电极层6，所述公共电极层6覆盖所述TFT漏极49上方对应之外的一部分所述平坦层5；
步骤S203：在所述TFT漏极49上方对应的所述平坦层5上形成平坦层过孔51，所述平坦层过孔51与所述TFT漏极49相通；
步骤S204：在所述平坦层5、所述平坦层过孔51及所述公共电极层6上形成第二间层绝缘层7，并在所述TFT漏极49上方对应之外的所述第二间层绝缘层7上形成触控电极层8；
步骤S205：在所述TFT漏极49上方对应的所述第二间层绝缘层7上形成第二间层绝缘层过孔71，所述第二间层绝缘层过孔71与所述TFT漏极49相通；
步骤S206：在所述触控电极层8、所述第二间层绝缘层7及所述第二间层绝缘层过孔71上形成像素电极绝缘层9，所述像素电极绝缘层9填满所述第二间层绝缘层过孔71。
在本实施例中，在像素电极绝缘层9形成像素电极绝缘层过孔91的过程中，采用掩膜板对正性光阻进行曝光显影。
在本实施例中，在所述像素电极绝缘层9的预设位置区域上形成所述像素电极层凹槽92的过程中，采用掩膜板对负性光阻进行曝光显影。
在本实施例中，在所述像素电极绝缘层9的预设位置区域上形成像素电极层凹槽92，同时使所述TFT漏极49裸露于所述像素电极层过孔93的步骤为：采用掩膜板对正性光阻进行曝光显影，且其掩膜板与形成所述像素电极绝缘层过孔91的过程中采用的掩膜板相同。
本发明的一种In-Cell触控阵列基板100的制作方法，通过在像素电极绝缘层9的预设位置上设置像素电极层凹槽92，将像素电极层10设于像素电极层凹槽92内，减小了像素电极层10与公共电极层6之间的距离，解决了现有技术中，因为将触控电极层8与公共电极层6之间的第二层间绝缘层7增大后，使得公共电极层6与像素电极层10之间的距离增大，进而导致公共电极层6与像素电极层10之间形成的储存电容的电容值减小，以致出现信号串扰及漏电等问题。另外，由于在所述像素电极绝缘层9的预设位置区域上形成像素电极层凹槽92，采用掩膜板对正性光阻进行曝光显影，其掩膜板与形成所述像素电极绝缘层过孔91的过程中采用的掩膜板相同，避免了重新布置掩膜板的工序，节省了制作工序和人力物力消耗。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种In-Cell触控阵列基板，其特征在于，所述阵列基板包括衬底基板、设于所述衬底基板上的TFT结构层、设于所述TFT结构层上的平坦层、设于一部分所述平坦层上的公共电极层、设于所述公共电极层与所述平坦层上的第二层间绝缘层、设于所述第二层间绝缘层上的触控电极层、设于所述触控电极层与所述第二层间绝缘层上的像素电极绝缘层，以及设于一部分所述像素电极绝缘层上的像素电极层；
其中，所述TFT结构层的TFT漏极上方对应的所述平坦层、所述第二层间绝缘层与所述像素电极绝缘层上设有像素电极层过孔，所述像素电极层覆盖所述像素电极层过孔并通过其与所述TFT漏极接触，所述像素电极绝缘层的预设位置区域上设有像素电极层凹槽，所述像素电极层设于所述像素电极层凹槽与所述像素电极层过孔上，且在所述像素电极层过孔以外的所述像素电极层的表面，与位于所述像素电极层凹槽之外的所述像素电极绝缘层的表面处于同一层面。
2.根据权利要求1所述的In-Cell触控阵列基板，其特征在于，所述衬底基板上还设有遮光层，所述衬底基板与所述遮光层上设有遮光绝缘层，所述TFT结构层设于所述遮光绝缘层上。
3.根据权利要求2所述的In-Cell触控阵列基板，其特征在于，所述TFT结构层包括：
设于所述遮光绝缘层上的TFT源极接触部、TFT漏极接触部及位于所述TFT源极接触部与所述TFT漏极接触部之间的半导体有源层；
设于所述TFT源极接触部、所述TFT漏极接触部与所述半导体有源层上的栅极绝缘层；
设于所述栅极绝缘层上的栅极，所述栅极位于所述半导体有源层上方对应的栅极绝缘层上；
设于所述栅极与所述栅极绝缘层上的第一层间绝缘层，所述TFT源极接触部与所述TFT漏极接触部上方对应的所述第一层间绝缘层与所述栅极绝缘层位置，分别设有TFT源极过孔与TFT漏极过孔，所述TFT源极过孔上设有与所述TFT源极接触部接触的TFT源极，所述TFT漏极过孔上设有与所述TFT漏极接触部接触的TFT漏极；
其中，所述平坦层覆盖所述TFT源极与所述TFT漏极。
4.根据权利要求3所述的In-Cell触控阵列基板，其特征在于，所述TFT源极接触部及所述TFT漏极接触部与所述半导体有源层之间分别设有增强导电作用的掺杂层。
5.根据权利要求2所述的In-Cell触控阵列基板，其特征在于，所述遮光层的制作材料为金属材料。
6.一种如权利要求1～5任一项所述的In-Cell触控阵列基板的制作方法，其特征在于，包括以下步骤：
在衬底基板上形成遮光层及覆盖所述遮光层与所述衬底基板的遮光绝缘层：
在所述遮光层与所述遮光绝缘层上形成TFT结构层；
在所述TFT结构层上依次形成平坦层、公共电极层、第二间层绝缘层、触控电极层与像素电极绝缘层；
在所述TFT漏极上方对应的所述像素电极绝缘层形成像素电极绝缘层过孔，且所述像素电极绝缘层过孔底部的所述像素电极绝缘层覆盖所述TFT漏极，所述像素电极绝缘层过孔的侧面从外到内依次为所述像素电极绝缘层、所述第二间层绝缘层与所述平坦层；
在所述像素电极绝缘层的预设位置区域上形成像素电极层凹槽，同时使所述TFT漏极裸露于所述像素电极绝缘层过孔，所述像素电极层凹槽设于所述触控电极层上方对应之外的所述像素电极绝缘层上；
在所述像素电极层凹槽与所述像素电极绝缘层过孔上形成像素电极层，同时形成像素电极层过孔，并使在所述像素电极层过孔以外的所述像素电极层的表面，与位于所述像素电极层凹槽之外的所述像素电极绝缘层的表面处于同一层面。
7.根据权利要求6所述的制作方法，其特征在于，在所述TFT结构层上依次形成平坦层、公共电极层、第二间层绝缘层、触控电极层与像素电极绝缘层，具体包括：
在所述TFT结构层上形成平坦层，所述平坦层覆盖所述TFT结构层；
在所述平坦层上形成公共电极层，所述公共电极层覆盖所述TFT漏极上方对应之外的一部分所述平坦层；
在所述TFT漏极上方对应的所述平坦层上形成平坦层过孔，所述平坦层过孔与所述TFT漏极相通；
在所述平坦层、所述平坦层过孔及所述公共电极层上形成第二间层绝缘层，并在所述TFT漏极上方对应之外的所述第二间层绝缘层上形成触控电极层；
在所述TFT漏极上方对应的所述第二间层绝缘层上形成第二间层绝缘层过孔，所述第二间层绝缘层过孔与所述TFT漏极相通；
在所述触控电极层、所述第二间层绝缘层及所述第二间层绝缘层过孔上形成像素电极绝缘层，所述像素电极绝缘层填满所述第二间层绝缘层过孔。
8.根据权利要求6所述的制作方法，其特征在于，在所述像素电极绝缘层形成所述像素电极绝缘层过孔的过程中，采用掩膜板对正性光阻进行曝光显影。
9.根据权利要求6所述的制作方法，其特征在于，在所述像素电极绝缘层的预设位置区域上形成所述像素电极层凹槽的过程中，采用掩膜板对负性光阻进行曝光显影。
10.根据权利要求6所述的制作方法，其特征在于，在所述像素电极绝缘层的预设位置区域上形成像素电极层凹槽，同时使所述TFT漏极裸露于所述像素电极层过孔的步骤为：采用掩膜板对正性光阻进行曝光显影，且其掩膜板与形成所述像素电极绝缘层过孔的过程中采用的掩膜板相同。
CN201611262899.XA 2016-12-30 2016-12-30 一种In‑Cell触控阵列基板及其制作方法 Pending CN106775108A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611262899.XA CN106775108A (zh) 2016-12-30 2016-12-30 一种In‑Cell触控阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611262899.XA CN106775108A (zh) 2016-12-30 2016-12-30 一种In‑Cell触控阵列基板及其制作方法

Publications (1)

Publication Number Publication Date
CN106775108A true CN106775108A (zh) 2017-05-31

Family

ID=58954129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611262899.XA Pending CN106775108A (zh) 2016-12-30 2016-12-30 一种In‑Cell触控阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN106775108A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107144999A (zh) * 2017-06-30 2017-09-08 武汉华星光电技术有限公司 内嵌式触摸屏
CN108062915A (zh) * 2018-01-11 2018-05-22 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示面板、触控显示装置
CN109656073A (zh) * 2019-01-03 2019-04-19 昆山龙腾光电有限公司 阵列基板及其制造方法和显示装置
CN111309193A (zh) * 2020-01-21 2020-06-19 鄂尔多斯市源盛光电有限责任公司 显示装置、触控显示面板、触控基板及其制造方法
CN112051937A (zh) * 2020-08-26 2020-12-08 福建华佳彩有限公司 一种In-cell触控基板及制作方法
CN114156288A (zh) * 2021-11-30 2022-03-08 武汉华星光电技术有限公司 阵列基板及显示面板
CN115831974A (zh) * 2022-10-18 2023-03-21 武汉华星光电技术有限公司 阵列基板和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101556417A (zh) * 2008-04-11 2009-10-14 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板结构及其制造方法
CN103151305A (zh) * 2013-02-28 2013-06-12 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、制备方法以及显示装置
CN105467644A (zh) * 2015-12-07 2016-04-06 武汉华星光电技术有限公司 In Cell触控显示面板
CN105470282A (zh) * 2015-11-20 2016-04-06 Tcl集团股份有限公司 一种无像素bank的TFT-OLED及制备方法
CN105514119A (zh) * 2016-01-04 2016-04-20 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101556417A (zh) * 2008-04-11 2009-10-14 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板结构及其制造方法
CN103151305A (zh) * 2013-02-28 2013-06-12 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、制备方法以及显示装置
CN105470282A (zh) * 2015-11-20 2016-04-06 Tcl集团股份有限公司 一种无像素bank的TFT-OLED及制备方法
CN105467644A (zh) * 2015-12-07 2016-04-06 武汉华星光电技术有限公司 In Cell触控显示面板
CN105514119A (zh) * 2016-01-04 2016-04-20 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107144999B (zh) * 2017-06-30 2019-12-17 武汉华星光电技术有限公司 内嵌式触摸屏
CN107144999A (zh) * 2017-06-30 2017-09-08 武汉华星光电技术有限公司 内嵌式触摸屏
US11385732B2 (en) 2018-01-11 2022-07-12 Ordos Yuansheng Optoelectronics Co., Ltd. Array substrate, manufacturing method thereof, touch display panel and touch display device
CN108062915A (zh) * 2018-01-11 2018-05-22 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示面板、触控显示装置
CN108062915B (zh) * 2018-01-11 2019-10-22 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示面板、触控显示装置
CN109656073A (zh) * 2019-01-03 2019-04-19 昆山龙腾光电有限公司 阵列基板及其制造方法和显示装置
CN111309193A (zh) * 2020-01-21 2020-06-19 鄂尔多斯市源盛光电有限责任公司 显示装置、触控显示面板、触控基板及其制造方法
CN111309193B (zh) * 2020-01-21 2023-09-29 鄂尔多斯市源盛光电有限责任公司 显示装置、触控显示面板、触控基板及其制造方法
CN112051937A (zh) * 2020-08-26 2020-12-08 福建华佳彩有限公司 一种In-cell触控基板及制作方法
WO2023097728A1 (zh) * 2021-11-30 2023-06-08 武汉华星光电技术有限公司 阵列基板及显示面板
CN114156288A (zh) * 2021-11-30 2022-03-08 武汉华星光电技术有限公司 阵列基板及显示面板
US12300701B2 (en) 2021-11-30 2025-05-13 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and display panel
CN115831974A (zh) * 2022-10-18 2023-03-21 武汉华星光电技术有限公司 阵列基板和显示面板

Similar Documents

Publication Publication Date Title
CN106775108A (zh) 一种In‑Cell触控阵列基板及其制作方法
US12230641B2 (en) Display panel, manufacturing method thereof, and display device
CN104465675B (zh) 薄膜晶体管阵列基板、液晶面板以及液晶显示器
CN105527767B (zh) 一种阵列基板以及液晶显示器
CN107680976B (zh) 一种阵列基板、显示面板及电子设备
CN107024813A (zh) 阵列基板、液晶显示面板及显示装置
CN104698713B (zh) 一种液晶显示面板及液晶显示装置
CN108010449B (zh) 一种显示面板及其制作方法、显示装置
CN103474436B (zh) 一种阵列基板及其制作方法、显示装置
US20160246427A1 (en) Array substrate and display device
US20180074378A1 (en) Liquid Crystal Display Panel and Array Substrate Thereof
CN106653770A (zh) 一种显示面板及其阵列基板
CN102544110B (zh) 具有寄生电容补正结构的薄膜晶体管及用该薄膜晶体管的液晶显示器
CN107329339A (zh) 阵列基板及曲面液晶显示器
CN102629606A (zh) 阵列基板及其制备方法和显示装置
WO2018040468A1 (zh) 显示器及其显示面板
CN106019679A (zh) 阵列基板及制作方法、显示面板及显示装置
CN106773222A (zh) 内嵌式触控面板
CN107991796A (zh) 阵列基板及其修复方法和液晶显示装置
CN104076565A (zh) 阵列基板及显示装置
CN106842663A (zh) 一种阵列基板及制造方法、触控显示面板和触控显示装置
CN105117069A (zh) 一种阵列基板、触控显示面板及触控显示装置
CN103336393A (zh) 一种像素结构、阵列基板及显示装置
CN205427804U (zh) 一种触控显示面板和触控显示装置
CN102629037B (zh) 阵列基板、液晶面板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170531

WD01 Invention patent application deemed withdrawn after publication