[go: up one dir, main page]

CN105355663B - 一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法 - Google Patents

一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN105355663B
CN105355663B CN201510866302.1A CN201510866302A CN105355663B CN 105355663 B CN105355663 B CN 105355663B CN 201510866302 A CN201510866302 A CN 201510866302A CN 105355663 B CN105355663 B CN 105355663B
Authority
CN
China
Prior art keywords
zinc oxide
layer
hydrogen
film transistor
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510866302.1A
Other languages
English (en)
Other versions
CN105355663A (zh
Inventor
廖蕾
阿布来提·阿布力孜
刘传胜
郭太良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan University WHU
Original Assignee
Wuhan University WHU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan University WHU filed Critical Wuhan University WHU
Priority to CN201510866302.1A priority Critical patent/CN105355663B/zh
Publication of CN105355663A publication Critical patent/CN105355663A/zh
Application granted granted Critical
Publication of CN105355663B publication Critical patent/CN105355663B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法。本发明的薄膜晶体管以氢等离子体钝化处理的氧化锌超薄层和纯氧化锌厚层为双沟道层，其制备方法为：以生长有一层二氧化硅的硅片为基底，对纯氧化锌靶材进行射频磁控溅射，同时通过掩膜板沉积在基底上形成的纯氧化锌超薄层；对纯氧化锌超薄层进行原位氢等离子体处理，然后继续沉积纯氧化锌厚层；再采用直流溅射掩膜板沉积制备Al电极得到氢钝化氧化锌基双沟道层薄膜晶体管。本发明通过氢钝化氧化锌超薄层来提高载流子浓度，纯氧化锌厚层来调节器件的阈值电压。本发明的薄膜晶体管具有电子迁移率较高、亚阈值摆幅低、电学稳定性好，开关比高等优点；其制备工艺简单，成本低。

Description

一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法
技术领域
本发明属于纳米材料与纳米器件领域，具体涉及一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法。
背景技术
随着电子器件领域的发展与信息时代的到来，显示屏、柔性电子纸正加速向平板化、节能化的方向发展，而且随着透明显示、柔性显示的需求，未来整个显示产业将继续保持高速增长。作为平板显示的核心元件——薄膜晶体管，其性能的好坏直接决定了显示效果的优劣。薄膜晶体管是一种场效应半导体器件，包括衬底、半导体沟道层、绝缘层、栅极和源漏电极等几个重要组成部分，其中半导体沟道层对器件性能至关重要。
目前，对于商用的薄膜晶体管的半导体沟道层主要采用氢化非晶硅和多晶硅材料。非晶硅的特点是均匀性好，适用于大面积制备，但是其迁移率很低，一般小于1cm2/V·s，明显阻碍了薄膜晶体管性能的进一步提升。多晶硅薄膜晶体管的迁移率有所提高，但其制备温度高。特别是，大面积显示器等领域的应用，传统硅基材料的薄膜晶体管背板已经无法满足驱动现代显示器件的要求。此外，非晶硅和多晶硅薄膜晶体管都对光敏感，稳定性差，光照条件下器件性能会发生很大变化。因此，在平板显示中需要提高薄膜晶体管的性能与稳定性，而且需要降低制备成本与简化制备工艺。
为了进一步提高薄膜晶体管的电学性能与稳定性，以及大规模应用在平板显示器与提高显示器的像素、亮度等问题，近年来纳米材料与透明电子器件领域一波浪潮的兴起。透明电子学将发展成一个效率更高、价格更便宜的新兴电子行业，它的应用范围相当广泛，包括平板显示器、手机显示屏、柔性电子纸等多方面领域。氧化锌材料具有很多优点：易于制备，利用磁控溅射法、金属有机化学气相沉积法、溶胶凝胶法等方法都可以制备出性能优良的氧化锌材料；制备或处理温度低，可以控制在500℃以内，以便用于在玻璃衬底上；透明度高，氧化锌是宽禁带材料，禁带宽度约为3.37eV，在可见光范围内是透明的。除此之外，氧化锌的电学性能与迁移率远高于非晶硅；环保、低廉材料，氧化锌是无毒、无害的环保材料，价格低廉，可以有效降低产品的制造成本，然而氧化锌基的半导体材料本性有很多缺陷，所以薄膜晶体管的电学性能及稳定性受到限制而尚需进一步改善。氢钝化处理是提高硅基薄膜晶体管性能常见的工艺方法，但在氧化锌基单沟道层薄膜晶体管制备中却使器件电学性能易恶化且热稳定性变差。因此，合理的设计氢钝化以及双沟道层工艺应用在改善氧化锌基薄膜晶体管，使其既能提高器件的电学性能又能提高稳定性对于氧化锌基薄膜晶体管的进一步扩展商业应用具有重要意义。
发明内容
本发明的目的在于克服现有技术存在的缺点与不足，提供一种工艺简单、载流子迁移率高、稳定性好的氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法。
本发明的目的通过下述技术方案实现：
一种氢钝化氧化锌基双沟道层薄膜晶体管，以氢等离子体钝化处理的氧化锌超薄层和纯氧化锌厚层为薄膜晶体管的双沟道层。所述的氢钝化氧化锌基双沟道层薄膜晶体管的结构及电子显微表征如图1和2所示，包括基底、双沟道层（氢钝化氧化锌超薄层与纯氧化锌厚层）、源漏电极；其中，基底包括衬底、栅极和绝缘层，基底为生长有一层二氧化硅的硅片，硅片既为氢钝化氧化锌基薄膜晶体管的衬底，又为其栅极，而二氧化硅层为绝缘层，其厚度优选为90～110 nm；氢等离子体钝化处理的氧化锌超薄层（厚度优选为3～10 nm）与纯氧化锌厚层（厚度优选为15～30 nm）半导体材料为薄膜晶体管双沟道层；源漏电极材料为铝，Al2O3为保护层，保护层的厚度优选为30～50 nm。
所述的氢钝化氧化锌基双沟道层薄膜晶体管的制备方法是：利用射频磁控溅射方法来沉积氧化锌超薄层，进行合适时间的氢等离子体原位处理，再次沉积纯氧化锌厚层，并以此为半导体器件的双沟道层，经过晶体管制造工艺得到薄膜晶体管。具体包括如下步骤：
（1）以生长有一层二氧化硅的硅片为基底，对纯氧化锌靶材进行射频磁控溅射，同时通过掩膜板沉积在基底上形成纯氧化锌超薄层。
（2）对步骤（1）制备的纯氧化锌超薄层进行原位氢等离子体处理，然后继续沉积纯氧化锌厚层。
（3）在步骤（2）原位氢等离子体处理的氧化锌基超薄层与纯氧化锌厚层上采用直流溅射掩膜板沉积制备Al电极，即得氢钝化氧化锌基双沟道层薄膜晶体管。
（4）用电子束蒸发来沉积Al2O3作为氢钝化氧化锌基双沟道层薄膜晶体管的保护层。
步骤（1）中所述的二氧化硅的厚度优选为90～110 nm。
步骤（1）中所述的射频磁控溅射的条件优选为：溅射载气为氩气，溅射气压为0.5～0.8 Pa，溅射功率为40～100 W，基底温度为100～200℃。
步骤（2）中所述的原位氢等离子体处理所用气体为氢气与氩气的混合气体，氢气的体积百分数优选为10%～30%；原位氢等离子体处理的时间优选为50～200 s。
步骤（3）中所述的直流溅射的条件为：溅射载气为纯氩气，溅射气压为0.8～1.2Pa，功率为10～30 W。
步骤（4）中Al2O3保护层的厚度优选为30～50 nm；沉积Al2O3作为保护层后薄膜晶体管再在250℃大气下退火10分钟。
与现有技术相比，本发明具有以下优点和有益效果：
（1）本发明的氢钝化氧化锌基双沟道层薄膜晶体管的半导体器件，通过氢钝化工艺的氧化锌超薄层，不仅增加了载流子浓度，而且减少了氧空位和界面缺陷态。从而，具有电子迁移率较高、阈值电压小、电学稳定性好，开关比高等优点。
（2）本发明中氢钝化氧化锌基双沟道层薄膜晶体管的工艺简单，成本低，并且可通厚层的纯氧化锌来调节器件的阈值电压，使得器件处于常关状态，降低驱动难度和整体功耗。
附图说明
图1是本发明的氢钝化氧化锌基双沟道层薄膜晶体管的结构示意图；其中，1为硅片，2为SiO2绝缘层，3为氢等离子体钝化处理的氧化锌超薄沟道层，4为纯氧化锌厚沟道层，5为铝电极，6为Al2O3保护层。
图2是氢钝化氧化锌基双沟道层薄膜晶体管的高分辨率透射电子显微镜表征图，ZnO表示氢等离子体钝化处理的氧化锌超薄沟道层。
图3是实施例1与实施例2制备的纯氧化锌及氢钝化氧化锌基单沟道层薄膜晶体管的电学转移特性曲线图，ZnO表示纯氧化锌单沟道层薄膜晶体管，H:60 s、H:120 s、H:180 s表示原位氢等离子体处理不同时间的氢钝化氧化锌基单沟道层薄膜晶体管。
图4是实施例1与实施例3制备的纯氧化锌单沟道层与氢钝化氧化锌基双沟道层薄膜晶体管的电学转移特性曲线图。
图5是实施例1与实施例3制备的纯氧化锌单沟道层与氢钝化氧化锌基双沟道层薄膜晶体管的电学输出特性曲线图。
图6是实施例4制备的纯氧化锌单沟道层薄膜晶体管在大气条件下负偏压稳定性测试的电学转移特性曲线演化图；“←”表示：当施负偏压时，薄膜晶体管的电学转移特性从右边（100 s）偏到左边（3600 s）。
图7是实施例5制备的氢钝化氧化锌基双沟道层薄膜晶体管在大气条件下负偏压稳定性测试的电学转移特性曲线演化图；“←”表示：当施负偏压时，薄膜晶体管的电学转移特性从右边（100 s）偏到左边（3600 s）。
图8是实施例4制备的纯氧化锌单沟道层薄膜晶体管在大气条件下正偏压稳定性测试的电学转移特性曲线演化图；“→”表示：当施正偏压时，薄膜晶体管的电学转移特性从左边（100 s）偏到右边（3600 s）。
图9是实施例5制备的氢钝化氧化锌基双沟道层薄膜晶体管在大气条件下正偏压稳定性测试的电学转移特性曲线演化图；“→”表示：当施正偏压时，薄膜晶体管的电学转移特性从左边（100 s）偏到右边（3600 s）。
图10是实施例4-5制备的单沟道层和双沟道层薄膜晶体管的偏压稳定性测试的电学转移特性曲线演化对比图。
具体实施方式
下面结合实施例对本发明作进一步详细的描述，但本发明的实施方式不限于此。
实施例1
（1）生长有100 nm厚的二氧化硅的重掺杂P型硅片经过丙酮、异丙醇、去离子水声清洗氮气吹干后作为基底。在基底的温度为150℃、溅射气压为0.6 Pa、溅射载气为氩气的条件下，以50W的低功率射频磁控溅射高纯氧化锌陶瓷靶材（氧化锌纯度99.99%以上），利用掩膜板沉积分割成面积大小为530 μm×530 μm的小块薄膜，以减小晶体管制备工艺过程中引入的寄生电容和漏电流，通过溅射时间来控制薄膜的厚度为20 nm。
（2）在25W的低功率、通入纯氩气、溅射气压为1 Pa、基底温度为室温条件下直流溅射掩膜板沉积生成铝电极，获得原始电学性能的纯氧化锌单沟道层薄膜晶体管。
实施例2
（1）生长有100 nm厚的二氧化硅的重掺杂P型硅片经过丙酮、异丙醇、去离子水等超声清洗氮气吹干后作为基底。在基底的温度为150℃、溅射气压为0.6 Pa、溅射载气为氩气的条件下，以50W的低功率射频磁控溅射高纯氧化锌陶瓷靶材（99.99%），利用掩膜板沉积分割成面积大小为530 μm×530 μm的小块薄膜，以减小晶体管制备工艺过程中引入的寄生电容和漏电流，通过溅射时间来控制薄膜的厚度为20 nm。
（2）溅射结束后，关闭挡板，原位分别通入60 s、120 s和180 s的氩气与氢气的混合气体（氢气占气体总体积的25%）进行氢等离子体处理。
（3）在25W的低功率、通入纯氩气、溅射气压为1 Pa、基底温度为室温条件下直流溅射掩膜板沉积生成铝电极，获得电学性能及偏压稳定性得到提升的氢钝化氧化锌基单沟道层薄膜晶体管。
实施例1与实施例2制备的薄膜晶体管的电学转移特性曲线图如图3所示。由图3可知，在原位氢等离子体处理时间为120 s之前，实施例2制备的氢钝化氧化锌基单沟道层薄膜晶体管的漏极电流随原位氢等离子体处理时间的增长而增大，到了180 s时下降，但是阈值电压调控差，器件从增强型变成为耗尽型。这说明氢钝化在氧化锌里有浅施主作用，因此氧化锌氢钝化后明显增大载流子浓度。
实施例3
（1）生长有100 nm厚的二氧化硅的重掺杂P型硅片经过丙酮、异丙醇、去离子水超声清洗氮气吹干后作为基底。在基底的温度为150℃、溅射气压为0.6 Pa、溅射载气为氩气的条件下，以50 W的低功率射频磁控溅射高纯氧化锌陶瓷靶材（99.99%），利用掩膜板沉积分割成面积大小为530 μm×530 μm的小块薄膜，以减小晶体管制备工艺过程中引入的寄生电容和漏电流，通过溅射时间来控制薄膜的厚度为3 nm。
（2）溅射结束后，关闭挡板，原位通入120 s的氩气与氢气的混合气体（氢气占气体总体积的25%）进行等离子体处理，从而得到氢钝化的氧化锌超薄层。
（3）氢处理结束后关闭通入氢气而保留通入原来的氩气，打开挡板，继续溅射20nm的纯氧化锌厚层，所有的溅射结束后，关闭挡板。
（3）在25W的低功率、通入纯氩气、溅射气压为1 Pa、基底温度为室温条件下直流溅射掩膜板沉积生成铝电极，得电学性能和稳定性得到提升的氢钝化氧化锌基双沟道层薄膜晶体管。
实施例1与实施例3制备的薄膜晶体管的电学转移特性曲线图和电学输出特性曲线图如图4和5所示。由图4和5可知，按本发明方法所制备氢钝化氧化锌基双沟道层薄膜晶体管，载流子的场效应迁移率高达40 cm2/V·s、开关电流比高于108、亚阈值摆幅低于200毫伏的高性能薄膜晶体管，展现出了较高的电学性能。这说明氢钝化氧化锌基双沟道层薄膜晶体管的电学性能相对于实施例1中原始薄膜有较大提升。
实施例4
（1）生长有100 nm厚的二氧化硅的重掺杂P型硅片经过丙酮、异丙醇、去离子水超声清洗氮气吹干后作为基底。在基底的温度为150℃、溅射气压为0.6 Pa、溅射载气为氩气的条件下，以50 W的低功率射频磁控溅射高纯氧化锌陶瓷靶材（99.99%），利用掩膜板沉积分割成面积大小为530 μm×530 μm的小块薄膜，以减小晶体管制备工艺过程中引入的寄生电容和漏电流，通过溅射时间来控制薄膜的厚度为20 nm。
（2）在25W的低功率、通入纯氩气、溅射气压为1 Pa、基底温度为室温条件下直流溅射掩膜板沉积生成铝电极。
（3）然后用电子束蒸发在室温下沉积40 nm的Al2O3保护层，250℃大气中退火10分钟，获得原始的有Al2O3保护层的纯氧化锌单沟道层薄膜晶体管。
实施例5
（1）生长有100 nm厚的二氧化硅的P型硅片经过丙酮、异丙醇、去离子水超声清洗氮气吹干后作为基底。在基底的温度为150℃、溅射气压为0.6 Pa、溅射载气为氩气的条件下，以50W的低功率射频磁控溅射高纯氧化锌陶瓷靶材（99.99%），利用掩膜板沉积分割成面积大小为530 μm×530 μm的小块薄膜，以减小晶体管制备工艺过程中引入的寄生电容和漏电流，通过溅射时间来控制薄膜的厚度为3 nm。
（2）溅射结束后，关闭挡板，原位通入120 s的氩气与氢气的混合气体（氢气占气体总体积的25%）进行等离子体处理，从而得到氢钝化的氧化锌超薄层。
（3）氢处理结束后关闭通入氢气而保留通入原来的氩气，打开挡板，继续溅射20nm的纯厚层氧化锌，所有的溅射结束后，关闭挡板。
（4）在25W的低功率、通入纯氩气、溅射气压为1 Pa、基底温度为室温条件下直流溅射掩膜板沉积生成铝电极。
（5）然后用电子束蒸发在室温下沉积40 nm的Al2O3保护层，250℃大气中退火10分钟，获得稳定性得到提升的有Al2O3保护层的氢钝化氧化锌基双沟道薄膜晶体管。按本发明方法所制备氢钝化氧化锌基双沟道层薄膜晶体管，其稳定性良好。
实施例4和5制备的原始的纯氧化锌基薄膜晶体管与氢钝化氧化锌基双沟道层薄膜晶体管在大气条件下偏压稳定性测试的电学转移特性曲线演化图如图6-10所示。由图10可知，原始的纯氧化锌单沟道层薄膜晶体管在负30 V电压偏应力测试中，1小时后的阈值偏移小于-3.8 V；在正30 V电压偏应力测试中，1小时后的阈值偏移小于3.5V。氢钝化氧化锌基双沟道层薄膜晶体管在负30 V电压偏应力测试中，1小时后的阈值偏移小于-1.2 V；在正30 V电压偏应力测试中，1小时后的阈值偏移小于1.1 V；展现出了优良的稳定性和较高的电学性能。这说明本发明氢钝化氧化锌基双沟道层薄膜晶体管稳定性相对于实施例4中原始的纯氧化锌单沟道层薄膜晶体管有较大提升。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (10)

1.一种氢钝化氧化锌基双沟道层薄膜晶体管，其特征在于：以氢等离子体钝化处理的氧化锌超薄层和纯氧化锌厚层为薄膜晶体管的双沟道层；超薄层的厚度为3～10 nm，厚层的厚度为15～30nm。
2.根据权利要求1所述的氢钝化氧化锌基双沟道层薄膜晶体管，其特征在于：包括基底、双沟道层、源漏电极；
其中，基底包括衬底、栅极和绝缘层；基底为生长有一层二氧化硅的硅片，硅片既为衬底又为栅极，二氧化硅层为绝缘层；
双沟道层为氢等离子体钝化处理的氧化锌超薄层和纯氧化锌厚层；
源漏电极材料为铝，Al2O3为保护层。
3.根据权利要求2所述的氢钝化氧化锌基双沟道层薄膜晶体管，其特征在于：二氧化硅层的厚度为90～110nm。
4.根据权利要求2所述的氢钝化氧化锌基双沟道层薄膜晶体管，其特征在于：保护层的厚度为30～50nm。
5.权利要求1所述的氢钝化氧化锌基双沟道层薄膜晶体管的制备方法，其特征在于包括如下步骤：
（1）以生长有一层二氧化硅的硅片为基底，对纯氧化锌靶材进行射频磁控溅射，同时通过掩膜板沉积在基底上形成纯氧化锌超薄层；
（2）对步骤（1）制备的纯氧化锌超薄层进行原位氢等离子体处理，然后继续沉积纯氧化锌厚层；
（3）在步骤（2）原位氢等离子体处理的氧化锌基超薄层与纯氧化锌厚层上采用直流溅射掩膜板沉积制备Al电极，即得氢钝化氧化锌基双沟道层薄膜晶体管。
6.根据权利要求5所述的氢钝化氧化锌基双沟道层薄膜晶体管的制备方法，其特征在于：得到氢钝化氧化锌基双沟道层薄膜晶体管后再用电子束蒸发来沉积Al2O3作为其保护层。
7.根据权利要求5所述的氢钝化氧化锌基双沟道层薄膜晶体管的制备方法，其特征在于：步骤（1）中所述的二氧化硅的厚度为90～110nm；所述的射频磁控溅射的条件为：溅射载气为氩气，溅射气压为0.5～0.8Pa，溅射功率为40～100W，基底温度为100～200℃。
8.根据权利要求5所述的氢钝化氧化锌基双沟道层薄膜晶体管的制备方法，其特征在于：步骤（2）中所述的原位氢等离子体处理所用气体为氢气与氩气的混合气体，氢气的体积百分数为10%～30%；原位氢等离子体处理的时间为50s～200s。
9.根据权利要求5所述的氢钝化氧化锌基双沟道层薄膜晶体管的制备方法，其特征在于：步骤（3）中所述的直流溅射的条件为：溅射载气为氩气，溅射气压为0.8～1.2 Pa，功率为10～30 W。
10.根据权利要求6所述的氢钝化氧化锌基双沟道层薄膜晶体管的制备方法，其特征在于：Al2O3保护层的厚度为30～50nm。
CN201510866302.1A 2015-11-30 2015-11-30 一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法 Expired - Fee Related CN105355663B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510866302.1A CN105355663B (zh) 2015-11-30 2015-11-30 一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510866302.1A CN105355663B (zh) 2015-11-30 2015-11-30 一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN105355663A CN105355663A (zh) 2016-02-24
CN105355663B true CN105355663B (zh) 2018-05-15

Family

ID=55331595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510866302.1A Expired - Fee Related CN105355663B (zh) 2015-11-30 2015-11-30 一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN105355663B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192783A (zh) * 2018-07-24 2019-01-11 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法
CN112002762B (zh) * 2020-07-30 2023-03-14 郑州大学 一种梯度沟道掺氮氧化锌薄膜晶体管及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
CN102265405B (zh) * 2008-12-24 2015-09-23 3M创新有限公司 金属氧化物半导体薄膜晶体管中的稳定性增强
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device

Also Published As

Publication number Publication date
CN105355663A (zh) 2016-02-24

Similar Documents

Publication Publication Date Title
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
CN102157563A (zh) 金属氧化物薄膜晶体管制备方法
CN101872787A (zh) 金属氧化物薄膜晶体管及其制备方法
CN102157562B (zh) 底栅金属氧化物薄膜晶体管的制备方法
CN106531782A (zh) 一种金属氧化物薄膜晶体管及其制备方法
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN103928350B (zh) 一种双沟道层薄膜晶体管的制备方法
CN108735821B (zh) 一种镨铟锌氧化物薄膜晶体管及其制备方法
CN105355663B (zh) 一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法
CN102623510A (zh) 基于氧化钽绝缘层的薄膜晶体管及其制备方法
CN107221563A (zh) 一种底栅自对准结构金属氧化物薄膜晶体管及其制备方法
CN107452810B (zh) 一种金属氧化物薄膜晶体管及其制备方法
CN103545377A (zh) 一种氧化物薄膜晶体管及其制造方法
CN106298880B (zh) 氧化物薄膜及制备方法、晶体管及制备方法、显示背板
CN104900707A (zh) 双有源层结构氧化锌基薄膜晶体管及其制备方法
CN104766891A (zh) 一种薄膜晶体管的源漏电极及制备方法、薄膜晶体管及制备方法
CN107403832A (zh) 一种高性能薄膜晶体管及其用途
CN110310894B (zh) 一种在低温环境中制备铟铝锌氧化物薄膜晶体管的方法
CN107785439A (zh) 一种室温脉冲直流溅射波形优化的薄膜晶体管及其制备方法
CN101984506B (zh) 二次光刻制备薄膜晶体管的方法
CN207217551U (zh) 一种氧化物薄膜晶体管纯铜复合结构源漏电极
CN112002762B (zh) 一种梯度沟道掺氮氧化锌薄膜晶体管及其制备方法
CN107731930A (zh) 一种氧化锡基半导体薄膜晶体管及其制备方法
CN103996791A (zh) 一种柔性聚吡咯有机薄膜晶体管及其制备方法
CN207517697U (zh) 一种高性能薄膜晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180515

Termination date: 20181130