[go: up one dir, main page]

CN105097942A - 薄膜晶体管及其制作方法、氧化物背板和显示装置 - Google Patents

薄膜晶体管及其制作方法、氧化物背板和显示装置 Download PDF

Info

Publication number
CN105097942A
CN105097942A CN201510324773.XA CN201510324773A CN105097942A CN 105097942 A CN105097942 A CN 105097942A CN 201510324773 A CN201510324773 A CN 201510324773A CN 105097942 A CN105097942 A CN 105097942A
Authority
CN
China
Prior art keywords
layer
electrode
conductive material
film transistor
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510324773.XA
Other languages
English (en)
Inventor
成军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510324773.XA priority Critical patent/CN105097942A/zh
Publication of CN105097942A publication Critical patent/CN105097942A/zh
Priority to PCT/CN2016/078539 priority patent/WO2016197679A1/zh
Priority to US15/547,863 priority patent/US10164028B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种薄膜晶体管及其制作方法、氧化物背板和显示装置，该薄膜晶体管包括：氧化物有源层以及与所述氧化物有源层相连的源漏电极；所述源漏电极包括主体部分和导接部分，所述主体部分与所述有源层相互隔离，并通过所述导接部分与所述有源层电连接；所述导接部分的电阻率大于所述主体部分的电阻率。本发明提供的薄膜晶体管，由于主体部分不与氧化物有源层接触，可以采用导电性较高的金属作为源漏电极，而不会对氧化物有源层的电学性能产生较大影响。

Description

薄膜晶体管及其制作方法、氧化物背板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、氧化物背板和显示装置。
背景技术
薄膜晶体管液晶显示器(ThinFilmTransistorLiquidCrystalDisplay，TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。TFT-LCD的主体结构是对盒设置的阵列基板和彩膜基板，以及填充在阵列基板和彩膜基板之间的液晶分子层。现有技术中，根据沟道材料的不同，TFT主要有氧化物半导体TFT(简称氧化物TFT)和非晶硅TFT两种。氧化物TFT因其具有更大的开关电流比，即打开时电流更大，充电时间更短；关断时，漏电流更小，不容易漏电，使其更适合制作高分辨率(高清晰度)、高刷新率(动态画面更流畅)的高端显示产品。
参见图1，为一种典型的氧化物薄膜晶体管的结构示意图，包括：基底1、形成在基底1上的栅极2、形成在栅极2之上的栅绝缘层3、形成在栅绝缘层3之上的有源层4、形成在有源层4和栅绝缘层3之上的源漏电极6a和6b，以及刻蚀阻挡层5、形成在源电极6a和漏电极6b之上的钝化层7、形成在钝化层7之上的像素电极8，该像素电极8通过钝化层7中的过孔与漏电极6b相连。这样的结构存在的一个问题在于，为了提高氧化物薄膜晶体管的响应速度，需要使用导电率较高的金属作为源漏电极，而电阻率较高的金属中导电粒子的扩散能力强，容易扩散到氧化物有源层4中影响氧化物有源层4的电学性能。这样的氧化物薄膜晶体管用于显示产品中时，会影响相应的显示产品的显示性能。
发明内容
本发明的目的在于提供一种新的薄膜晶体管结构，能够允许源漏电极具有较高的导电性且对氧化物有源层的电学性能的影响较小。
第一方面，本发明提供了一种薄膜晶体管，包括：
氧化物有源层以及与所述氧化物有源层相连的源漏电极；所述源漏电极各自包括主体部分和导接部分，所述主体部分与所述氧化物有源层相互隔离，并通过所述导接部分与所述氧化物有源层电连接；所述导接部分的电阻率大于所述主体部分的电阻率。
进一步的，所述主体部分包括层叠在一起的第一电极层和第二电极层，所述第一电极层的电阻率大于所述第二电极层的电阻率；所述导接部分和所述主体部分中的第一电极层为通过同一工艺形成的整体结构。
进一步的，所述第二电极层覆盖在所述第一电极层的上表面上；所述主体部分还包括第三电极层，所述第三电极层覆盖在所述第二电极层的上表面上，用于防护所述第二电极层。
进一步的，，所述第一电极层以及所述导接部分的材质为Ti；
和/或，所述第二电极层的材质为Cu；
和/或，所述第三电极层的材质为Mo或MoNb。
进一步的，所述第一电极层覆盖在所述第二电极层的上表面上。
进一步的，所述氧化物有源层形成在所述源漏电极之上，覆盖所述源漏电极的导接部分的各一部分。
第二方面，本发明还提供了一种薄膜晶体管的制作方法，包括：
形成氧化物有源层和与所述氧化物有源层相连的源漏电极；其中，所述源漏电极包括主体部分和导接部分，所述主体部分与所述氧化物有源层相互隔离，并通过所述导接部分与所述氧化物有源层电连接；所述导接部分的电阻率大于所述主体部分的电阻率。
进一步的，所述形成所述源漏电极的步骤包括：
利用第一导电材料并通过同一工艺形成连接为整体结构的第一电极层和导接部分；利用第二导电材料形成第二电极层；其中，所述第二电极层和第一电极层层叠在一起构成所述主体部分，所述第一导电材料的电阻率大于所述第二导电材料的电阻率。
进一步的，所述利用第一导电材料并通过同一工艺形成连接为整体结构的第一电极层和导接部分，利用第二导电材料形成第二电极层，包括：
沉积第一导电材料层，在沉积的第一导电材料层之上沉积第二导电材料层；
对第二导电材料层刻蚀形成第二电极层，之后对第一导电材料层进行刻蚀形成第一电极层和导接部分；
在对第二导电材料层刻蚀形成主体部分的第二电极层之前，所述方法还包括：
在第二导电材料层之上沉积第三导电材料层；以及对所述第三导电材料层进行刻蚀形成用于防护所述第二电极层的第三电极层；所述第三电极层与所述第一电极层和所述第二电极层层叠在一起构成所述主体部分。
进一步的，所述第一导电材料为Ti，所述第二导电材料为Cu，所述第三导电材料为Mo或者MoNb；
对第一导电材料层刻蚀形成第一电极层和导接部分、对第二导电材料层刻蚀形成第二电极层和对第三导电材料层刻蚀形成第三电极层的步骤包括：
在所述第三导电材料层上涂覆光刻胶；
对所述光刻胶进行一次半曝光工艺形成光刻胶完全去除区域、对应于主体部分的光刻胶完全保留区域、对应于导接部分的光刻胶半保留区域；
采用湿法工艺进行刻蚀，刻蚀掉光刻胶完全去除区域的第二导电材料层和第三导电材料层；
采用干法工艺进行刻蚀，刻蚀掉光刻胶半保留区域的光刻胶以及第二导电材料层和第三导电材料层、光刻胶完全去除区域的第一导电材料层。
进一步的，所述利用第一导电材料并通过同一工艺形成连接为整体结构的第一电极层和导接部分，利用第二导电材料形成第二电极层包括：
沉积第二导电材料层，并刻蚀形成第二电极层；
在所形成的第二电极层之上形成第一导电材料层，并刻蚀得到第一电极层和导接部分。
进一步的，所述形成氧化物有源层包括：
在形成所述源漏电极之后形成所述氧化物有源层。
第三方面，本发明还提供了一种氧化物背板，包括基底以及形成在基底上的薄膜晶体管阵列，所述薄膜晶体管阵列中的薄膜晶体管为上述任一项所述的薄膜晶体管。
第四方面，本发明还提供了一种显示装置，其特征在于，包括上述的氧化物背板。
本发明提供的薄膜晶体管中，源漏电极包括主体部分和导接部分，所述主体部分与所述氧化物有源层相互隔离，并通过所述导接部分与所述氧化物有源层电连接；所述导接部分的电阻率大于所述主体部分的电阻率，由于主体部分不与氧化物有源层接触，可以采用导电性较高的金属作为源漏电极，而不会对氧化物有源层的电学性能产生较大影响。
附图说明
图1为现有技术中一种薄膜晶体管的结构示意图；
图2为本发明实施例一提供的一种薄膜晶体管的结构示意图；
图3为本发明实施例二提供的一种薄膜晶体管的结构示意图；
图4为本发明实施例三提供的一种薄膜晶体管的结构示意图；
图5为本发明实施例四提供的一种薄膜晶体管的结构示意图；
图6-9为制作图3中的源漏电极的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他的实施例，都属于本发明保护的范围。
实施例一
本发明实施例一提供的薄膜晶体管的结构可以参考图2，包括：基底1、形成在基底1上的栅极2、形成在栅极2之上的栅绝缘层3、形成在栅绝缘层3之上的源电极6a和漏电极6b、形成在源漏电极(即源电极6a和漏电极6b)之上的氧化物有源层4、形成在源电极6a和漏电极6b以及氧化物有源层4之上的钝化层7、形成在钝化层7之上的像素电极8，该像素电极8通过钝化层7中的过孔与漏电极6b相连；
如图2所示，该源电极6a在水平方向上可分为两个部分主体部分M和导接部分C；其中主体部分M不与氧化物有源层4直接接触，而是通过导接部分C与氧化物有源层4电连接；该主体部分M包括第一电极层61a、形成在第一电极层61a之上的第二电极层62a；这里的导接部分C和第一电极层61a同层设置，为通过同一工艺形成的整体结构。
同样的，该漏电极6b在水平方向上也可分为两个部分主体部分M和导接部分C；其中主体部分M不与氧化物有源层4直接接触，而是通过导接部分C与氧化物有源层4电连接；该主体部分M包括第一电极层61b、形成在第一电极层61b之上的第二电极层62b；这里的导接部分C和第一电极层61b同层设置，为通过同一工艺形成的整体结构。
本发明实施例一中，氧化物有源层4形成在源电极6a和漏电极6b中的导接部分的上方。
本发明实施例一中，由于源漏电极6a和6b的主体部分M不与氧化物有源层4直接接触，则可以采用导电率较高的材料制作该主体部分M，而采用导电率较低的材料制作导接部分C，这样既能够使得源漏电极整体具有较高的导电率，也能够避免主机部分M中的导电粒子进入到氧化物有源层影响氧化物有源层的电学性能。
同时，本发明实施例中，导接部分C和第一电极层61a同层设置，为通过同一工艺形成的整体结构。这样做的好处一方面是能够保证主体部分与导接部分能够很好的连接，避免电连接失效，另一方面，由于通过同一工艺形成第一电极层和导接部分，能够很好降低薄膜晶体管的制作难度。当然在实际应用中，导接部分C和第一电极层61a也不必同层设置，更不必设置为通过同一工艺形成的整体结构，比如单独制作导接部分C，并使导接部分C连接在第二电极层与氧化物有源层之间，也能够达到解决本发明所要解决的基本问题，相应的技术方案也应该落入本发明的保护范围。不难理解的是，当导接部分C单独制作时，这里的主体部分整体可以采用导电率较高的材料制作，而无需采用制作为包含第一电极层和第二电极层的复合层。
同时，本发明实施例一中，由于氧化物有源层4形成在源电极6a和漏电极6b中的导接部分的上方，则在制作这样的薄膜晶体管的过程中，会首先制作源电极6a和漏电极6b，之后制作氧化物有源层4，这样在刻蚀形成源电极6a和漏电极6b的过程中无需对氧化物有源层进行遮挡，也就无需设置刻蚀阻挡层。这样不但降低了制作工艺的复杂程度，也降低了薄膜晶体管的厚度，有利于相应的产品的轻薄化。当然在实际应用中，也可以不按照实施例一的方式，而是按照现有技术中的方式，首先制作氧化物有源层，之后在氧化物有源层之上制作源漏电极，此时可以首先形成导接部分与氧化物有源层接触，之后在导接部分之上形成主体部分，由于氧化物有源层位于所述导接部分的下方，主体部分位于所述导接部分的上方，此时该主体部分的面积可以与导接部分一致。
在具体实施时，这里的第二电极层62a和62b可以采用铜制作。而这里的第一电极层61a和61b以及导接部分C的材质则可以采用Ti等金属制作。
实施例二
参见图3，与实施例一不同的是，本发明实施例二提供的薄膜晶体管中，源电极6a和漏电极6b的主体部分均包含三层电极层。源电极6a的主体部分中还包括形成在第二电极层62a之上的第三电极层63a，漏电极6b的主体部分中还包含形成在第二电极层62b之上的第三电极层63b。其中第三电极层63a和63b利用适于防止所述第二电极层62a和62b被腐蚀的材料制作，用于防护第二电极层。此时漏电极6b中的第三电极层63b与像素电极8接触，而第二电极层62b不直接与像素电极8接触。
除了解决本发明所要解决的基本问题之外，本发明实施例二的设置能够避免制作钝化层和像素电极的过程对第二电极层62b造成腐蚀，并能避免后续的使用过程中，像素电极与第二电极层62b发生反应，腐蚀第二电极层62b。
在具体实施时，这里的第三电极层63a和63b具体可以采用Mo或者MoNb制作。
实施例三
参见图4，与实施例一不同的是，本发明实施例三提供的薄膜晶体管中，第二电极层62a和62b直接形成在钝化层3上，第一电极层61a和61b覆盖在第二电极层62a和62b的上方。像素电极8直接通过第一电极层61b连接漏电极6b。
除了解决本发明所要解决的基本问题之外，本发明实施例三的设置也能够避免制作钝化层和像素电极的过程对第二电极层62b造成腐蚀，并能避免后续的使用过程中，像素电极与第二电极层62b发生反应，腐蚀第二电极层62b。同时与实施例二的方案相比，还减少了一层电极层。
实施例四
参见图5，与实施例二不同的是，本发明实施例四提供的薄膜晶体管为顶栅形薄膜晶体管，包括：基底1、形成在基底1之上的源漏电极6a和6b、形成在源漏电极6a和6b以及基底1之上的氧化物有源层4、形成在源漏电极6a和6b以及氧化物有源层4之上的栅绝缘层3、形成在栅绝缘层3之上的栅极2、形成在栅极2之上的钝化层7、形成在钝化层7之上的像素电极8，栅绝缘层3和钝化层7形成有过孔，像素电极8通过栅绝缘层3和钝化层7中的过孔连接漏电极6b。
本发明实施例四提供的薄膜晶体管同样可以解决本发明所要解决的基本问题。结合实施例一和四可以看出，薄膜晶体管具体为顶栅型还是底栅型不会影响本发明的实施，相应的技术方案均应落入本发明的保护范围。
另一方面，本发明还提供了一种薄膜晶体管的制作方法，可用于制作上述实施例一到四中的任一项薄膜晶体管，该方法包括：
形成氧化物有源层和与所述氧化物有源层相连的源漏电极；其中，所述源漏电极包括主体部分和导接部分，所述主体部分与所述有源层相互隔离，并通过所述导接部分与所述有源层电连接；所述导接部分的电阻率大于所述主体部分的电阻率。
本发明提供的薄膜晶体管的制作方法所制作的薄膜晶体管中，源漏电极包括主体部分和导接部分，所述主体部分与所述有源层相互隔离，并通过所述导接部分与所述有源层电连接；所述导接部分的电阻率大于所述主体部分的电阻率，由于主体部分不与氧化物有源层接触，可以采用导电性较高的金属作为源漏电极，而不会对有源层的电学性能产生较大影响。
具体的，当所制作的薄膜晶体管为上述实施例一到四中的任一项薄膜晶体管时，上述的方法中，形成所述源漏电极的步骤包括：
利用第一导电材料并通过同一工艺形成连接为整体结构的第一电极层和导接部分；利用第二导电材料形成第二电极层；其中，所述第二电极层和第一电极层层叠在一起构成所述主体部分，所述第一导电材料的电阻率大于所述第二导电材料的电阻率。
进一步的，当所制作的薄膜晶体管为实施例一、二和四中的薄膜晶体管时，利用第一导电材料并通过同一工艺形成连接为整体结构的第一电极层和导接部分，利用第二导电材料形成第二电极层，可以包括：
沉积第一导电材料层，在沉积的第一导电材料层之上沉积第二导电材料层；
对第二导电材料层刻蚀形成第二电极层，之后对第一导电材料层进行刻蚀形成第一电极层和导接部分。
再进一步的，当所制作的薄膜晶体管为实施例二和四中的薄膜晶体管时，
在对第二导电材料层刻蚀形成主体部分的第二电极层之前，所述方法还可以包括：
在第二导电材料层之上沉积第三导电材料层；以及对所述第三导电材料层进行刻蚀形成用于防护所述第二电极层的第三电极层；所述第三电极层与所述第一电极层和所述第二电极层层叠在一起构成所述主体部分。
更进一步的，这里的所述第一导电材料可以为Ti，所述第二导电材料可以为Cu，所述第三导电材料可以为Mo或者MoNb；此时，
对第一导电材料层刻蚀形成第一电极层和导接部分、对第二导电材料层刻蚀形成第二电极层和第三导电材料层刻蚀形成第三电极层的步骤可以参见图6-8(假设制作的为图3中的薄膜晶体管)，包括：
参见图6，在所述第三导电材料层(图中表示为63)上涂覆光刻胶9；
参见图7，对所述光刻胶9进行一次半曝光工艺形成光刻胶完全去除区域、对应于主体部分的光刻胶完全保留区域、对应于导接部分的光刻胶半保留区域；
参见图8，采用湿法工艺进行刻蚀，刻蚀掉光刻胶完全去除区域的第二导电材料层(图中表示为62)和第三导电材料层。
具体来说，可以选用能够对第三导电材料以及第二导电材料进行腐蚀但不能腐蚀第一导电材料的刻蚀液进行刻蚀，刻蚀掉完全去除区域的第二导电材料层和第三导电材料层，而保留该区域的第一导电材料层(图中表示为61)。
参见图9，采用干法工艺进行刻蚀，刻蚀掉光刻胶半保留区域的光刻胶以及第二导电材料和第三导电材料、完全光刻胶去除区域的第一导电材料；由于光刻胶完全去除区域没有被遮挡，则光刻胶完全去除区域的第一导电材料会被完全刻蚀，而光刻胶半保留区域的光刻胶的厚度较小，光刻胶被刻蚀完全之后会继续刻蚀下方的第二导电材料层和第三导电材料层，从而使得该区域的第二导电材料层和第三导电材料层被刻蚀掉；对于光刻胶完全保留区域，由于光刻胶的厚度较大，在刻蚀过程中，该第二导电材料层和第三导电材料层均不会被刻蚀，最终形成第二电极层和第三电极层。
这样，仅适用于一次曝光工艺就形成了包含三个层结构的源漏电极，降低了制作工艺的复杂度。
另外，当上述的方法用于制作如实施例三中的薄膜晶体管时，利用第一导电材料并通过同一工艺形成连接为整体结构的第一电极层和导接部分，利用第二导电材料形成第二电极层，可以包括：
沉积第二导电材料层，并刻蚀形成第二电极层；
在所形成的第二电极层之上形成第一导电材料层，并刻蚀得到第一电极层和导接部分。
在具体实施时，本发明提供的制作方法中，可以在形成所述源漏电极之后形成所述氧化物有源层。这样在刻蚀形成源电极和漏电极的过程中无需对氧化物有源层进行遮挡，也就不必制作刻蚀阻挡层。这样不但降低了制作工艺的复杂程度，也降低了薄膜晶体管的厚度，有利于相应的产品的轻薄化。
第三方面，本发明还提供了氧化物背板，其特征在于，包括基底以及形成在基底上的薄膜晶体管阵列，所述薄膜晶体管阵列中的薄膜晶体管上述任一项所述的薄膜晶体管。
第四方面，本发明还提供了一种显示装置，包括上述的氧化物背板。该显示装置可以具体为平板电脑、手机、IPAD、电子纸等具有显示功能的装置。
以上所述，仅为本发明的具体实施方式，但是，本发明的保护范围不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替代，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种薄膜晶体管，其特征在于，包括：
氧化物有源层以及与所述氧化物有源层相连的源漏电极；所述源漏电极各自包括主体部分和导接部分，所述主体部分与所述氧化物有源层相互隔离，并通过所述导接部分与所述氧化物有源层电连接；所述导接部分的电阻率大于所述主体部分的电阻率。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述主体部分包括层叠在一起的第一电极层和第二电极层，所述第一电极层的电阻率大于所述第二电极层的电阻率；所述导接部分和所述主体部分中的第一电极层为通过同一工艺形成的整体结构。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述第二电极层覆盖在所述第一电极层的上表面上；所述主体部分还包括第三电极层，所述第三电极层覆盖在所述第二电极层的上表面上，用于防护所述第二电极层。
4.如权利要求3所述的薄膜晶体管，其特征在于，所述第一电极层以及所述导接部分的材质为Ti；
和/或，所述第二电极层的材质为Cu；
和/或，所述第三电极层的材质为Mo或MoNb。
5.如权利要求2所述的薄膜晶体管，其特征在于，所述第一电极层覆盖在所述第二电极层的上表面上。
6.如权利要求1-5任一项所述的薄膜晶体管，其特征在于，所述氧化物有源层形成在所述源漏电极之上，覆盖所述源漏电极的导接部分的各一部分。
7.一种薄膜晶体管的制作方法，其特征在于，包括：
形成氧化物有源层和与所述氧化物有源层相连的源漏电极；其中，所述源漏电极包括主体部分和导接部分，所述主体部分与所述氧化物有源层相互隔离，并通过所述导接部分与所述氧化物有源层电连接；所述导接部分的电阻率大于所述主体部分的电阻率。
8.权利要求7所述的方法，其特征在于，所述形成所述源漏电极的步骤包括：
利用第一导电材料并通过同一工艺形成连接为整体结构的第一电极层和导接部分；利用第二导电材料形成第二电极层；其中，所述第二电极层和第一电极层层叠在一起构成所述主体部分，所述第一导电材料的电阻率大于所述第二导电材料的电阻率。
9.如权利要求8所述的方法，其特征在于，所述利用第一导电材料并通过同一工艺形成连接为整体结构的第一电极层和导接部分，利用第二导电材料形成第二电极层，包括：
沉积第一导电材料层，在沉积的第一导电材料层之上沉积第二导电材料层；
对第二导电材料层刻蚀形成第二电极层，之后对第一导电材料层进行刻蚀形成第一电极层和导接部分；
在对第二导电材料层刻蚀形成主体部分的第二电极层之前，所述方法还包括：
在第二导电材料层之上沉积第三导电材料层；以及对所述第三导电材料层进行刻蚀形成用于防护所述第二电极层的第三电极层；所述第三电极层与所述第一电极层和所述第二电极层层叠在一起构成所述主体部分。
10.如权利要求9所述的方法，其特征在于，所述第一导电材料为Ti，所述第二导电材料为Cu，所述第三导电材料为Mo或者MoNb；
对第一导电材料层刻蚀形成第一电极层和导接部分、对第二导电材料层刻蚀形成第二电极层和对第三导电材料层刻蚀形成第三电极层的步骤包括：
在所述第三导电材料层上涂覆光刻胶；
对所述光刻胶进行一次半曝光工艺形成光刻胶完全去除区域、对应于主体部分的光刻胶完全保留区域、对应于导接部分的光刻胶半保留区域；
采用湿法工艺进行刻蚀，刻蚀掉光刻胶完全去除区域的第二导电材料层和第三导电材料层；
采用干法工艺进行刻蚀，刻蚀掉光刻胶半保留区域的光刻胶以及第二导电材料层和第三导电材料层、光刻胶完全去除区域的第一导电材料层。
11.如权利要求8所述的方法，其特征在于，所述利用第一导电材料并通过同一工艺形成连接为整体结构的第一电极层和导接部分，利用第二导电材料形成第二电极层包括：
沉积第二导电材料层，并刻蚀形成第二电极层；
在所形成的第二电极层之上形成第一导电材料层，并刻蚀得到第一电极层和导接部分。
12.如权利要求7-11任一项所述的方法，其特征在于，所述形成氧化物有源层包括：
在形成所述源漏电极之后形成所述氧化物有源层。
13.一种氧化物背板，其特征在于，包括基底以及形成在基底上的薄膜晶体管阵列，所述薄膜晶体管阵列中的薄膜晶体管为如权利要求1-6任一项所述的薄膜晶体管。
14.一种显示装置，其特征在于，包括如权利要求13所述的氧化物背板。
CN201510324773.XA 2015-06-12 2015-06-12 薄膜晶体管及其制作方法、氧化物背板和显示装置 Pending CN105097942A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510324773.XA CN105097942A (zh) 2015-06-12 2015-06-12 薄膜晶体管及其制作方法、氧化物背板和显示装置
PCT/CN2016/078539 WO2016197679A1 (zh) 2015-06-12 2016-04-06 薄膜晶体管及其制作方法、氧化物背板和显示装置
US15/547,863 US10164028B2 (en) 2015-06-12 2016-04-06 Thin film transistor, manufacturing method therefor, oxide back plate and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510324773.XA CN105097942A (zh) 2015-06-12 2015-06-12 薄膜晶体管及其制作方法、氧化物背板和显示装置

Publications (1)

Publication Number Publication Date
CN105097942A true CN105097942A (zh) 2015-11-25

Family

ID=54577974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510324773.XA Pending CN105097942A (zh) 2015-06-12 2015-06-12 薄膜晶体管及其制作方法、氧化物背板和显示装置

Country Status (3)

Country Link
US (1) US10164028B2 (zh)
CN (1) CN105097942A (zh)
WO (1) WO2016197679A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016197679A1 (zh) * 2015-06-12 2016-12-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、氧化物背板和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115735276A (zh) * 2021-06-29 2023-03-03 京东方科技集团股份有限公司 显示基板、显示装置和显示基板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110163311A1 (en) * 2005-09-29 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
TW201205809A (en) * 2010-03-08 2012-02-01 Semiconductor Energy Lab Semiconductor device
CN102870221A (zh) * 2010-06-08 2013-01-09 夏普株式会社 薄膜晶体管基板、具有它的液晶显示装置和薄膜晶体管基板的制造方法
CN103928491A (zh) * 2013-01-15 2014-07-16 三星显示有限公司 显示基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101569766B1 (ko) 2009-01-29 2015-11-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI624878B (zh) * 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN104299913B (zh) * 2014-07-29 2017-09-05 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
CN104659106A (zh) * 2015-02-25 2015-05-27 友达光电股份有限公司 一种薄膜晶体管及其制造方法
CN105097942A (zh) * 2015-06-12 2015-11-25 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、氧化物背板和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110163311A1 (en) * 2005-09-29 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
TW201205809A (en) * 2010-03-08 2012-02-01 Semiconductor Energy Lab Semiconductor device
CN102870221A (zh) * 2010-06-08 2013-01-09 夏普株式会社 薄膜晶体管基板、具有它的液晶显示装置和薄膜晶体管基板的制造方法
CN103928491A (zh) * 2013-01-15 2014-07-16 三星显示有限公司 显示基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016197679A1 (zh) * 2015-06-12 2016-12-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、氧化物背板和显示装置
US10164028B2 (en) 2015-06-12 2018-12-25 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method therefor, oxide back plate and display apparatus

Also Published As

Publication number Publication date
WO2016197679A1 (zh) 2016-12-15
US20180019312A1 (en) 2018-01-18
US10164028B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
CN107331669B (zh) Tft驱动背板的制作方法
CN103745955B (zh) 显示装置、阵列基板及其制造方法
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN104269414A (zh) 一种阵列基板及其制作方法、显示装置
CN106783737B (zh) 阵列基板及其制造方法、显示面板、显示装置
US20170285430A1 (en) Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device
US9490271B2 (en) Array substrate having jump wire connecting first and second wirings
CN103456745B (zh) 一种阵列基板及其制备方法、显示装置
CN104752344A (zh) 薄膜晶体管阵列基板及其制作方法
CN105448824B (zh) 阵列基板及其制作方法、显示装置
CN103545319A (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN110416316A (zh) 薄膜晶体管及其制作方法、显示基板及显示装置
CN105514120A (zh) 一种双栅tft阵列基板及其制造方法和显示装置
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN104090401A (zh) 阵列基板及其制备方法、显示装置
CN107331709A (zh) 薄膜晶体管及其制作方法、显示基板及显示装置
CN105070765B (zh) 薄膜晶体管、阵列基板、显示装置及制造方法
CN104392991B (zh) 一种阵列基板及其制备方法、显示装置
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN103474439B (zh) 一种显示装置、阵列基板及其制作方法
CN103413834B (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN106373967A (zh) 阵列基板及其制备方法、显示装置
CN203688950U (zh) 一种阵列基板及显示装置
CN111129033B (zh) 阵列基板及其制备方法
CN203503657U (zh) 阵列基板以及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151125

RJ01 Rejection of invention patent application after publication