[go: up one dir, main page]

CN104303300B - 非易失性电阻存储单元 - Google Patents

非易失性电阻存储单元 Download PDF

Info

Publication number
CN104303300B
CN104303300B CN201280072903.XA CN201280072903A CN104303300B CN 104303300 B CN104303300 B CN 104303300B CN 201280072903 A CN201280072903 A CN 201280072903A CN 104303300 B CN104303300 B CN 104303300B
Authority
CN
China
Prior art keywords
memory cell
memristor
electrode
memristor material
resistive memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280072903.XA
Other languages
English (en)
Other versions
CN104303300A (zh
Inventor
汉斯·塞-扬·肖
贾尼斯·H·尼克尔
R·斯坦利·威廉姆斯
鲁在星
朴金元
崔恩晶
朱文石
文智元
李昌久
孙英顺
金正太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Enterprise Development LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Enterprise Development LP filed Critical Hewlett Packard Enterprise Development LP
Publication of CN104303300A publication Critical patent/CN104303300A/zh
Application granted granted Critical
Publication of CN104303300B publication Critical patent/CN104303300B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/206—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of combinations of capacitors and resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开的示例包括非易失性电阻存储单元及其制造方法。非易失性电阻存储单元的示例包括非易失性电阻存储单元的第一部分，其被形成为位于第一电极上的垂直延伸结构，这里该第一部分包括跨该垂直延伸结构的宽度的至少一种忆阻材料。非易失性电阻存储单元还包括非易失性电阻存储单元的第二部分，其被形成为位于该第一部分的至少一个侧壁上的垂直延伸的忆阻材料结构。

Description

非易失性电阻存储单元
背景技术
研发工作致力于设计和制造诸如应用于交叉存储阵列中的非易失性电阻存储单元。此类电子器件可能够显著地提升，包括显著地减小元件大小。然而，此类电子器件的设计和制造会带来许多挑战。
附图说明
图1图示了根据本公开的非易失性电阻存储单元的交叉阵列的示意透视图的示例。
图2图示了根据本公开的非易失性电阻存储单元及相关部件的示意透视图的示例。
图3是根据本公开具有形成在非易失性电阻存储单元的第一部分的侧壁上的开关元件的非易失性电阻存储单元的示意性截面图。
图4是根据本公开的具有形成在非易失性电阻存储单元的侧壁上的间隔物的非易失性电阻存储单元的示意性截面图。
图5是根据本公开形成的非易失性电阻存储单元的块状图。
图6是根据本公开的具有形成在上电极的侧壁上的开关元件的非易失性电阻存储单元的示意性截面图的示例。
图7是根据本公开的具有形成在上电极的侧壁上的开关元件的非易失性电阻存储单元的示意性截面图的另一个示例。
具体实施方式
使用诸如钛氧化物和本文提供的其它材料的开关材料的纳米器件表现出开关特性。这种器件的开关特性已被确定为忆阻器电路元件。应用于纳米开关的忆阻特性的发现，产生了巨大的兴趣并且继续研究努力在各种应用中实施该忆阻特性。大量潜在应用之一是在存储单元中使用这样的开关材料来存储数字数据。由开关材料(例如元件)形成的这样的存储单元的阵列可被构造为交叉结构，来提供高器件密度。然而，存在需要解决的技术问题，以便改进与具有开关元件的存储单元和/或阵列有关的制造和/或可靠性问题。
这些问题之一是在多个ON/OFF循环期间维持开关元件的开关特性，以提供可接受的工作寿命(例如，通过OFF状态和/或总电流的减少，如本文所述的)。保护开关元件和/或与之相关的部件免受不良影响(例如由与非易失性电阻存储单元和/或其阵列的制造相关的工艺导致的损坏和/或污染)可有助于减小这些问题的概率。例如，如果如本文所描述的开关氧化物在制造工艺中早期形成(例如沉积)，则损坏和/或污染可能潜在地由随后在开关氧化物附近的蚀刻导致。因而，在制造工艺中稍后形成(例如沉积)开关元件可减少开关氧化物的损坏和/或污染(例如使钝化)。因此，制造的非易失性电阻存储单元和/或其阵列可具有更好的开关ON/OFF比、减小的OFF状态和/或总电流、更低的初始电阻、更长的耐久性、和/或更长的数据保持以及其它好处。
本公开的示例包括非易失性电阻存储单元及其形成方法。非易失性电阻存储单元的示例包括该非易失性电阻存储单元的第一部分，其被形成为位于第一电极上的垂直延伸结构，其中第一部分包括跨垂直延伸结构的宽度的至少一种忆阻材料。非易失性电阻存储单元还包括第二部分，其被形成为位于第一部分的至少一个侧壁上的垂直延伸忆阻材料结构。忆阻材料可以被定义为具有决定材料的电学性质(例如电阻率)的可控状态变量。忆阻材料可以是过渡和/或稀土金属的氧化物、硫化物、硒化物、氮化物、碳化物、磷化物、砷化物、氯化物、和/或溴化物以及本文提供的其它材料。
图1图示了根据本公开的非易失性电阻存储单元的交叉阵列的示意透视图的示例。图1示出了此类非易失性电阻存储单元(例如忆阻器)的两维阵列100的示例。阵列100包括具有位于上层中的通常平行的导线102(例如位线)的第一组101，和具有位于下层中的通常平行的导线104(例如字线)的第二组103。第一组101中的导线102沿第一方向布置，并且第二组103中的导线104沿与第一方向成一角度(例如正交)的第二方向布置。导线102、104的两层形成两维交叉结构，其中上层中的每一个导线102跨在下层的多个导线104上方。
在本公开的详细说明书中，参照了附图，其中附图形成本公开的一部分并且通过图示的方式示出了本公开的示例可如何付诸于实践。足够详细地描述了这些示例，以使本领域普通技术人员能够实践本公开的示例，应当理解，可使用其它示例，并且在没有脱离本公开的范围的情况下可以对工艺、电气和/或结构做出改变。进一步的，在合适的情况下，此外，如果合适的话，如本文中使用，“例如”和“作为示例”应该被理解为“作为示例但不作为限制”的缩写。
本文中的附图遵循编号规定，其中第一个数字对应于附图编号并且其余数字标识附图中的元件或者部件。不同图之间的相似元件或部件可以通过使用相似的数字来标识。例如，111可以指图1中的元件“11”，并且图2中类似的元件可以标记为211。在本文中的各个附图中所示出的元件可以增加、交换和/或删去，以便提供本公开的若干附加的示例。此外，在附图中提供的元件的比例和相对比例旨在示出本公开的示例并且不应该以限制的意义采用。
如图1中所图示的，非易失性电阻存储单元105可以形成在阵列100中导线相交的每一个位置。非易失性电阻存储单元105可与第一组101中的导线102接合以用作上电极，或者非易失性电阻存储单元105可与介入导电材料(未示出)接合以用作上电极。类似的，非易失性电阻存储单元105可与第二组103中的导线104接合以用作下电极，或非易失性电阻存储单元105可与介入导电材料(未示出)接合以用作下电极。
包含开关元件107的区域介于上导线102与下导线104之间，并且在如本文所述的各个示例中，保护间隔物材料109可以形成在非易失性电阻存储单元105的至少一部分的至少一个侧壁上(例如使非易失性电阻存储单元的该部分钝化，以防止在阵列100的后续加工期间的损坏、污染等)。介于上和下导线102、104之间和/或阵列100的间隔物材料109外部的其它间隔物可以被填满介电材料，以形成层间电介质(ILD)，为图示清楚起见，在图1中没有明确示出层间电介质(ILD)。如本文所述，间隔物材料109与ILD的介电材料不同之处在于，间隔物材料109可被选择为不与非易失性电阻存储单元的开关元件起化学反应，或在各种不同示例中，可用作开关元件。
图2图示了根据本公开的非易失性电阻存储单元及相关部件的示意透视图的示例。图2所示的存储单元及相关组件210的示例包括下部接触结构和上部接触结构，其中下部接触结构可具有导线212(例如字线)和下电极214，上部接触结构包括上电极220和导线222(例如位线)。下电极214和上电极220之间是包含非易失性电阻存储单元224(例如忆阻器)的材料(例如包括忆阻材料)的至少一部分的区域，该区域在某些示例中可以包括开关元件。如本文进一步所述的，开关元件由具有依赖于状态变量(例如电阻率)变化的电学特性的忆阻材料形成，其中该状态变量可被可控地修改，以允许器件(例如忆阻器)在低电阻值下切换至ON状态，在高电阻值下切换至OFF状态，或介于ON和OFF状态之间的中间状态。
下电极214和上电极220中的每一个可具有纳米级的宽度。正如在下文中使用的，术语“纳米级”表明物体具有小于一微米的一个或多个尺寸规格。在某些示例中，纳米级可表明物体具有小于100纳米(nm)的一个或多个尺寸规格。例如，下和上电极214、220可具有5nm到500nm范围的宽度。同样地，包含存储单元224的材料的至少一部分的区域可具有从几纳米到数十纳米的高度。
下面作为示例但不作为限制呈现导线212(例如字线)、下电极214、上电极220、和/或导线222(例如位线)的结构、功能和/或排列。即，在某些示例中，下和上电极214、220可提供足够的电导率和/或低电阻率，并且字线212和位线222可以不是必须的，或者字线212和位线222可提供足够的电导率和/或低电阻率，并且下和上电极214、220可以不是必须的，或者获得相同或类似功能的其它修改等。
同样地，在图2示出的示例中，字线212、位线222以及下和上电极214、220是导电性的但是可以由不同材料形成。在某些示例中，字线212和位线222可提供高电导率和/或低电阻率，并且同样地，字线212和位线222可以通过用于以纳米级形成例如钨(W)、铜(Cu)和/或铝(Al)导线以及其它合适的导电材料等适当的加工而形成。下和上电极214、220可以由例如为防止其材料与开关元件材料起化学反应所选择的导电材料形成。同样地，导电材料可以例如是诸如铂(Pt)、金(Au)、铜(Cu)、钽(Ta)、钨(W)等的金属，诸如氮化钛(TiN)、氮化钨(WN)等的金属化合物，和/或掺杂的或未掺杂的半导体材料，其它合适的导电材料等。
在图2所示的示例中，上电极220以与下电极214成一角度延伸。该角度可以例如是大约90度，但是可以基于设计选择以其它角度相交。因为下和上电极214、220在不同平面上，并且包含存储单元224的一部分的材料的区域可被放置在电极之间的重叠区域处，因此在各种示例中，可提供结构支撑。因此，在各种示例中，下和上电极214、220周围和/或之间的空间和包含用于存储单元224及相关部件的一部分的材料(例如包括忆阻材料)的区域外部可被填充有介电材料，以形成ILD226。ILD 226可提供结构支撑和/或使下和上电极214、220电绝缘。IDL 226还可将用于存储单元224及相关部件的一部分的材料与相邻存储单元(例如开关元件)及相关部件的材料屏蔽(例如隔离)。
如本文进一步描述的，在各种示例中，存储单元及相关部件210可具有间隔物材料228。间隔物材料228可与ILD226的材料不同，区别在于间隔物材料228可被选择为不与存储单元的开关元件起化学反应，以保护开关元件在后续加工(例如ILD的形成)期间免受损坏、污染等，以引导氧空位的流动，和/或，在各种不同示例中，用作开关元件。在各种示例中，间隔物材料228可被形成在用于存储单元224的一部分的材料的至少一个(例如一个或多个)侧壁上。在某些示例中(例如如图2中所示)，间隔物材料228可被形成为围绕侧壁(例如在至少下和上电极214、220之间以高度延伸)。同样地，间隔物材料可将用于存储单元224的一部分的材料与例如ILD226和/或其它部件屏蔽(例如隔离)(例如在它们的处理和/或形成期间和之后)。
为了便于理解本公开要解决的问题，参照图2描述非易失性电阻存储单元及相关部件210(例如忆阻器)的部件和工作原理。如图2中所示，在各种示例中，介于下和上电极214、220之间的存储单元224的一部分可包含用于开关元件的忆阻材料。开关元件能够运载一种移动离子掺杂剂，使得该掺杂剂可以被可控地传输穿过开关元件并再分配来改变开关元件或开关元件与电极的界面的电学性质。通过从电压源(未示出)施加电压到下和/或上电极214、220，随着掺杂剂分配改变电学性质的这种能力允许开关元件被放置在不同的开关状态。
在各种示例中，介于下和上电极214、220之间的存储单元224的一部分可包括有源区，有源区具有两个子区域：初级有源区和掺杂源区。该初级有源区可包括用于忆阻开关元件的材料。在各种示例中，用于开关元件的忆阻材料可以是电子电阻式的(例如，半导体的或具有弱的离子传导能力的名义上绝缘的)。
许多不同材料可被用作开关元件的忆阻材料。呈现合适的开关性能的材料包括过渡和稀土金属的氧化物、硫化物、硒化物、氮化物、碳化物、磷化物、砷化物、氯化物和溴化物。合适的开关材料还包括诸如Si和Ge的元素半导体、包括其二元、三元和四元化合物，以及诸如III-V和II-VI化合物半导体的化合物半导体。该III-V半导体包括例如：BN、BP、BSb、AlP、AlSb、GaAs、GaP、GaN、InN、InP、InAs、和InSb，以及三元和四元化合物。II-VI化合物半导体包括例如CdSe、CdS、CdTe、ZnSe、ZnS、ZnO和三元化合物。合适的材料包括GeO、SiGe、GeSb、SiGeSb、GeSbTe和GaInZnO以及其它化合物等。II-VI化合物材料还可包括相变材料。此外，PCRAM和STT-RAM技术可被包括为忆阻材料。该材料还可以包括诸如具有在a-Si矩阵中的Ag丝状的a-Si:Ag的丝状结构。这些可能的开关材料的清单通过举例的方式呈现但不限制本公开的范围。
掺杂源区中的掺杂剂种类可被用于改变开关元件的材料的电学性质。如本公开使用的，还可考虑忆阻材料掺杂剂的掺杂剂种类。哪一种或哪一些掺杂剂种类与开关元件的材料组合取决于使用的开关材料的具体类型。同样地，掺杂剂种类可以是例如充当电子施主或受主的阳离子、阴离子、空位和/或杂质。例如，在过渡金属氧化物(TMOs)(例如TiO2、TaOx等)的情况下，作为状态变量的掺杂剂种类可以是带电的氧空位(Vo2+)或离子。对于氮化物(例如BN、GaN、InN等)，作为状态变量的掺杂剂种类可以是带电的氮空位和/或硫化物离子。对于化合物半导体，作为状态变量的掺杂剂可以是n型或p型杂质。
掺杂源区可包含用作掺杂剂的源/汇的掺杂源材料，掺杂剂可被驱入初级有源区中的开关材料中或从其驱出，以改变开关元件的总电阻。掺杂源材料通常可以与开关材料相同但具有更高的掺杂浓度。例如，如果开关材料是TiO2，则掺杂源材料可以是TiO2-x，其中x是显著小于1的数字，诸如从0.01到0.1。在这种情况下，TiO2-x材料可用作可进入并穿过初级有源区中的TiO2开关材料的带电氧空位(Vo2+)或离子的源/汇。因此，可以通过控制初级有源区中掺杂剂的浓度和分布，在ON状态和OFF状态之间切换图2所示的非易失性电阻存储单元210。
使用掺杂剂(例如带电的氧空位或离子)的开关材料可具有从电压源施加给上和下电极的DC开关电压，以产生跨开关元件的电场。如果电场足够强并且极性合适，其可驱动氧空位朝着电极漂移通过开关元件，因而将器件转到ON状态。如果电场的极性相反，氧空位可以以相反的方向漂移跨过开关元件并远离电极，因而将器件转到OFF状态。这样，开关是可逆的并且可以重复。归因于相对大的电场导致的掺杂剂漂移，在开关电压被移除之后，氧空位的位置可以在开关元件中保持稳定。因而，开关可以是非易失性的，并且开关元件可以被用于非易失性电阻存储单元。
如本文描述的利用忆阻材料的示例，但是不作为限制，在非易失性电阻存储单元(例如忆阻器)中，开关氧化物(例如，诸如TiO2的TMO)可以非常缺乏氧空位，并且可以形成为与低价氧化物(例如Ti4O7)接触，该低价氧化物由于例如不成对的Ti电子与不成对的O电子的不充分配对而富有氧空位。当低价氧化物中的带电氧空位或离子在施加的电场影响下迁移进开关氧化物时(例如建立穿过开关氧化物的传导通道)，切换可发生。
应当理解，在下面所有示例中，位于上和下电极之间的最小电阻的路径穿过位于它们之间的开关元件，而没有穿过横越侧壁间隔物和/或ILD的路径。这样的例外情况是侧壁间隔物的材料有意地被选择为电阻小于构成另外地放置在开关元件的位置中的元件的材料(例如低电阻率)。在那种情况下，侧壁间隔物是实际的开关元件，而位于电极之间的一堆材料包含用作较高电阻阻挡塞元件(例如绝缘体)的材料，阻挡元件可使电通路穿过充当开关元件的侧壁间隔物。
在某些示例中，下电极和上电极可夹在开关氧化物和/或低价氧化物之间，以形成非易失性电阻存储单元。为了形成非易失性电阻存储单元的可寻址阵列，上和下电极例如可以被图案化(例如通过适当的蚀刻技术)成线，上电极组通常垂直对准下电极组，如图1中所示。
在形成这样的存储单元和/或阵列期间，介于下电极和上电极之间的氧化物开关元件可以被沉积为基本上平行于下面的衬底并且平行于构成下和上电极的前体的层。在图案化时，开关氧化物和低价氧化物二者可以被沉积到衬底上并且一起处理，例如，图案化(例如通过适当的蚀刻技术)成垂直直立的“电阻器柱”来桥接两个电极。这个处理可给开关氧化物带来损坏和/或污染，特别是在图案化的电阻器的侧壁上。例如，蚀刻引起的损坏，诸如悬挂的化学键和/或金属化反应产物或蚀刻残余等，可导致在电极之间建立不取决于氧化物(例如TMO)切换的目标信号的电通路。因此，有利于减少对开关氧化物和/或相关部件的这种损坏和/或污染。在本文呈现的各种不同示例中，可以通过在数个特殊处理部分已被执行(例如其它部件的沉积和/或蚀刻)之后形成(例如沉积)开关元件(例如TMO)的至少一部分，来减少(例如钝化)这种损坏和/或污染。
图3是根据本公开的具有形成在其第一部分的侧壁上的开关元件的非易失性电阻存储单元的示意性截面图的示例。图3中图示的非易失性电阻存储单元(例如忆阻器)及相关部件330示出了形成于其上的导线332(例如字线)和下电极334或在某些示例中其前体(例如导线层和下电极材料层)的示意性截面图。如图示的，导线332和下电极334在图3的平面中基本上左右延伸。在某些示例中，导线332及其前体可以由包括钨(W)的材料形成，不过其它材料可被使用(例如铝(Al)和/或铜(Cu)等)，下电极334及其前体可以由包括氮化钛(TiN)的材料形成，不过其它材料可被使用(例如氮化钽(TaN)和/或铂(Pt)等)。
作为如本文描述的利用忆阻材料的示例，但不作为限制，如本文所述，低价氧化物层可被形成(例如沉积)在下电极的前体层的暴露表面上。在各种不同示例中，绝缘层可以形成(例如沉积)在低价氧化物层的暴露表面上，并且第二电极的前体层可被形成(例如沉积)在绝缘层的暴露表面上。在某些示例中，第二电极的前体层可被形成用作随后蚀刻处理的硬膜。例如，合适的图案化和蚀刻技术可被用于在下电极334上形成非易失性电阻存储单元的垂直延伸的第一部分335，其中第一部分335具有低价氧化物337、绝缘体339、和/或沿第一部分335的宽度延伸的第二电极341的至少一部分。在某些示例中，用作硬膜343的第二电极前体的至少部分可以通过蚀刻技术移除，形成非易失性电阻存储单元的垂直延伸的第一部分335。
开关材料344(例如开关元件)可作为非易失性电阻存储单元的第二部分被形成(例如沉积)在非易失性电阻存储单元的垂直延伸的第一部分335的至少一个侧壁上。开关材料344的沉积可以通过旋涂、覆涂、化学气相沉积(CVD)、等离子增强型化学气相沉积(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)、和/或等离子增强型原子层沉积(PEALD)等其它技术实施。例如，开关材料344可被沉积(例如经由ALD沉积为基本均匀的厚度)到纳米级厚度(例如高达5nm厚度)，以形成作为开关元件的垂直延伸结构。在某些示例中，开关材料344可被形成为围绕非易失性电阻存储单元的垂直延伸的第一部分335的侧壁(例如如图2中所示)。
开关元件344的纳米级厚度可限定低价氧化物337和第二电极341的部分之间的电流通路345的大小。当第一电极334和第二电极341之间的电流通路345被引导(例如通过绝缘体339)穿过垂直延伸的开关元件344时，有效结面积可被减小到结的厚度的横截面面积，因而减少OFF状态电流和总电流水平。在某些示例中，可以通过覆盖垂直延伸的开关元件344的绝缘层(未示出)而保护(例如钝化)垂直延伸的开关元件344免于进一步处理。在某些示例中，垂直延伸的开关元件344和/或绝缘层可被形成为沿着非易失性电阻存储单元的第一部分335的侧壁的侧壁间隔物结构(例如通过各向异性的垂直反应离子蚀刻)。
在各种不同示例中，ILD 347材料可形成(例如沉积)在刚描述的非易失性电阻存储单元的一部分(例如335和344)上。沟槽346可形成在ILD347中(例如通过适当的图案化和/或蚀刻技术，诸如光刻和/或湿法或干法蚀刻技术等)，其长轴基本上正交于导线332和/或下电极334，并且形成为具有至少暴露第二电极341的部分的一部分表面的深度。
在各种不同示例中，第二电极的另一部分348可以形成(例如沉积)在沟槽346中，以和第二电极的先前形成的一部分341接触。第二电极的两部分341、348可以由相同或不同材料形成。在各种不同示例中，第二电极348的材料可以被沉积(例如通过ALD沉积为基本均匀的厚度)，以形成沟槽346中的腔349。腔349可被填充适当的材料(例如通过适当的沉积技术)，以形成导线(例如位线)。可以有如同刚描述的多个非易失性电阻存储单元(例如忆阻器)及相关部件330，形成为阵列，如关于图1和图2呈现的。
非易失性电阻存储单元(例如忆阻器)及相关部件330可以由各种不同材料形成，如本文通过举例但不作为限制描述的。例如，当出现时，低价氧化物(例如图3-4和图6-7中所示)可由至少一个TMO形成。开关元件(例如图3-4和图6-7中所示)可以由比低价氧化物更高电阻率(例如氧缺位较少)的至少一个TMO形成。即，低价氧化物材料可具有比开关元件材料多的带电氧空位或离子。例如，开关材料可以是TiO2、TaOx等，并且低价氧化物材料可以是TiO2-x(例如Ti2O3)、TaOx-y等。
绝缘体(例如如图3中所示)例如可以由SiO2和/或Si3N4等合适的绝缘材料形成。ILD例如可以由硅氧化物(例如SiO2)、硅氮化物、和/或硅碳氮化物等形成。在某些示例中，上导线(例如位线)(例如如图3-4和图6-7中所示)可以由与下导线(例如字线)相同的材料(例如钨(W))或不同的材料(例如铜(Cu)、和/或铝(Al)等其它合适的导电材料)形成。在某些示例中，第二电极的一部分(例如如图3-4和图6-7中所示)可由与第一电极相同的材料(例如TiN)或不同的材料(例如氮化钽(TaN)和/或铂(Pt)等其它合适的导电材料)形成。
图4是根据本公开的具有形成在其侧壁上的间隔物的非易失性电阻存储单元的示意性截面图的示例。图4中图示的非易失性电阻存储单元(例如忆阻器)及相关部件450示出了形成于其上的导线432(例如字线)和下电极434或在某些示例中其前体(例如导线和下电极材料层)的示意性截面图，基本上如关于图3所描述。
作为如本文描述的利用忆阻材料的示例，但是不作为限制，低价氧化物层，如本文所述，可被形成(例如沉积)在下电极的前体层的暴露表面上。在各种不同示例中，开关材料层可以形成(例如沉积)在低价氧化物层的暴露表面上，并且第二电极的前体层可被形成(例如沉积)在开关材料层的暴露表面上。在某些示例中，第二电极的前体层可被形成用作随后蚀刻处理的硬膜。例如，合适的图案化和蚀刻技术可被用于在下电极434上形成非易失性电阻存储单元的垂直延伸的第一部分435，这里第一部分435具有低价氧化物437、开关元件451、和/或沿第一部分435的宽度延伸的第二电极的至少一部分441。在某些示例中，用作硬膜443的第二电极前体的至少部分可以通过蚀刻技术移除，形成非易失性电阻存储单元的垂直延伸的第一部分435。
在某些示例中，通过覆盖非易失性电阻存储单元的垂直延伸的第一部分435(包括开关元件451)的间隔物层453，可以保护(例如钝化)非易失性电阻存储单元的垂直延伸的第一部分435免于进一步处理。在某些示例中，间隔物层453可形成为沿非易失性电阻存储单元的第一部分435的侧壁的侧壁间隔物结构(例如通过各向异性的垂直反应离子蚀刻)。在某些示例中，间隔物层453可以形成为围绕非易失性电阻存储单元的垂直延伸的第一部分435的侧壁(例如如图2中所示)。
如本文所述，非易失性电阻存储单元(例如忆阻器)及相关部件450可以由各种不同材料形成，如本文通过举例但不限制的方式描述的。例如，当出现时，低价氧化物(例如如图3-4和图6-7中所示)可由至少一种TMO形成。开关元件(例如如图3-4和图6-7中所示)可以由比低价氧化物电阻率高(例如氧缺位较少)的至少一种TMO形成。即，低价氧化物材料可具有比开关元件材料多的带电氧空位或离子。例如，开关材料可以是TiO2、TaOx等，并且低价氧化物材料可以是TiO2-x(例如Ti2O3)、TaOx-y等。图4中示出的间隔物层453可由不比开关元件材料电阻率更高(例如氧缺位不少)的材料形成。例如，间隔物层453和开关元件451二者均可由TiO2形成，或当开关元件451由TiO2形成时，间隔物层453可由Ta2O5形成，等这样的组合。
在各种不同示例中，图4示出了ILD 447材料可形成(例如沉积)在刚描述的非易失性电阻存储单元的一部分(例如435和453)上。沟槽446可形成在ILD 447中(例如通过适当的图案化和/或蚀刻技术等)，其长轴基本上正交于导线432和/或下电极434，并且形成为具有至少暴露第二电极441的部分的一部分表面的深度。
在各种不同示例中，第二电极的另一部分448可以形成(例如沉积)在沟槽446中，以与先前形成的第二电极的一部分441接触。在各种不同示例中，第二电极448的材料可以被沉积(例如通过ALD沉积为基本均匀的厚度)，形成沟槽446中的腔449。腔449可被填充适当的材料(例如通过适当的沉积技术)，以形成导线(例如位线)。可以有如同刚描述的多个非易失性电阻存储单元(例如忆阻器)及相关部件450，形成为阵列，如关于图1和2呈现的。
图5是根据本公开形成的非易失性电阻存储单元的块状图。如块555中所示并且与图3和图4中图示的示例一致，非易失性电阻存储单元可包括非易失性电阻存储单元的第一部分(例如335、435)，其被形成为位于第一电极(例如334、434)上的垂直延伸结构，这里第一部分包括跨垂直延伸结构的宽度的至少一种忆阻材料(例如337或437和451)。如块557中所示，非易失性电阻存储单元还包括第二部分(例如344、453)，其被形成为位于第一部分的至少一个侧壁上的垂直延伸的忆阻材料结构。
如本文所述的，除了可能性以外，忆阻材料可以由至少一种TMO(例如Ti和/或Ta的各种氧化物等)形成。例如，如本文进一步描述的，第二部分可围绕第一部分的侧壁，以钝化第一部分(例如防止随后的处理)。在各种示例中，第一部分(例如335)可包括第一忆阻材料(例如337)，并且第二部分(例如344)可包括作为开关元件的第二忆阻材料，这里第二忆阻材料的电阻率高于第一忆阻材料。在各种示例中，第一部分(例如335)可包括介于第一忆阻材料(例如337)和第二电极(例如341)之间的绝缘体(例如339)。可替换地，在各种示例中，第一部分(例如435)可包括第一忆阻材料(例如437)和第二忆阻材料(例如451)，这里第二忆阻材料是开关元件并且电阻率高于第一忆阻材料，并且在各种示例中，第二部分(例如453)可包括不比第二忆阻材料低的电阻率的第三忆阻材料。
图6是根据本公开的具有形成在上电极的侧壁上的开关元件的非易失性电阻存储单元的示意性截面图的示例。图示在图6中的非易失性电阻存储单元(例如忆阻器)及相关部件660示出了形成于其上的导线632(例如字线)和下电极634或在某些示例中其前体(例如导线和下电极材料层)的示意性截面图，如本文所述。
作为如本文描述的利用忆阻材料的示例，但是不作为限制，低价氧化物层，如本文所述，可被形成(例如沉积)在下电极的前体层的暴露表面上。在各种不同示例中，用于随后蚀刻处理的硬膜可以形成(例如沉积)在低价氧化物层的暴露表面上。例如，合适的图案化和蚀刻技术可被用于在下电极634上形成非易失性电阻存储单元的垂直延伸的第一部分635，这里第一部分635具有跨第一部分635的宽度延伸的低价氧化物637。在某些示例中，硬膜643可以通过蚀刻技术移除，形成非易失性电阻存储单元的垂直延伸的第一部分635，以暴露低价氧化物637的表面的至少一部分。
在某些示例中，通过覆盖非易失性电阻存储单元的垂直延伸的第一部分635的间隔物层661，可以保护(例如钝化)非易失性电阻存储单元的垂直延伸的第一部分635免于进一步处理。在某些示例中，间隔物层661可形成为沿非易失性电阻存储单元的第一部分635的侧壁的侧壁间隔物结构(例如通过各向异性的垂直反应离子蚀刻)。在某些示例中，间隔物层661可以形成为围绕非易失性电阻存储单元的垂直延伸的第一部分635的侧壁(例如如图2中所示)。例如，间隔物层661可由基本上不与低价氧化物637和/或ILD 647材料(例如各种氮化物，诸如硅氮化物和/或硅碳氮化物等)起化学反应的材料形成。在各种示例中，ILD647材料可以形成(例如沉积)在刚才描述的非易失性电阻存储单元的第一部分(例如635)上。
沟槽可形成在ILD 647中(例如通过适当的图案化和/或蚀刻技术)，其长轴基本上正交于导线632和/或下电极634，并且形成为具有至少暴露低价氧化物637的表面的一部分的深度。在各种示例中，沟槽可被形成为具有两个部分。例如，沟槽可具有暴露低价氧化物637的表面的至少一部分的下部662。在某些示例中，沟槽的下部662可被形成为具有圆锥形的横截面，其具有暴露低价氧化物637的表面的至少一部分的截尾端和在截尾端之上的特定高度处与沟槽的上部665连接的较宽远端。同样地，下部662的侧壁可被形成为成角度地与上部665连接，上部665宽于沟槽的下部662的截尾端，并且在某些示例中，宽于沟槽的下部662的较宽远端。在某些示例中，上部665可具有形成为基本垂直于导线632和/或下电极634的侧壁。
非易失性电阻存储单元的第二部分可作为开关材料663(例如开关元件)在沟槽的下部662的至少一个侧壁上，被形成为(例如通过ALD被沉积为基本均匀的厚度)垂直延伸的结构(例如与低价氧化物637的暴露表面的至少一部分接触，并且延伸到截尾端之上的特定高度)，以与例如沟槽的上部665连接。在某些示例中，开关材料663(例如开关元件)可被形成为覆盖沟槽的下部662的两个侧壁到特定高度，以及低价氧化物637的基本整个暴露上表面。同样地，在各种示例中，第一腔664可以形成在沟槽的下部662中的开关元件663内。
在例如用于形成非易失性电阻存储单元的垂直延伸的第一部分635的合适图案化和/或蚀刻技术，形成ILD 647，和/或用于形成沟槽的上部665和/或下部662的合适图案化和/或蚀刻技术之后，形成开关元件663，可减少由这些处理(例如对开关元件663)产生的损坏和/或污染(例如钝化)。
在某些示例中，第二电极材料(例如如本文所述)的至少一部分可被形成(例如沉积)在第一腔664中，以形成第一腔664中的通孔。在某些示例中，第二电极材料可形成第一腔664中的通孔，基本到截尾端之上的特定高度，以与例如沟槽的上部665连接。因此，开关元件663形成在第一腔664内的通孔的侧壁(例如第二或上电极)上。
在某些示例中，第二电极材料667的至少一部分可被形成(例如经由ALD沉积为基本均匀的厚度)在沟槽的上部665中。第二电极材料667(如本文所述)可以与用来形成第一腔664中的通孔的第二电极材料相同或不同。当使用时，第二电极材料667可覆盖沟槽的上部665的侧壁和底部，以与用于形成第一腔664中的通孔的第二电极材料连接。第二电极材料667可被形成(例如沉积)在沟槽的上部665中，以形成第二腔668。
在各种示例中，导电材料(例如如本文描述的)可被形成(例如沉积)在第二腔668中(例如以形成上导电材料或位线)。在某些示例中，导电材料可在各种示例中直接地形成在沟槽的上部665中(例如没有第二电极材料667)，以与用于形成第一腔664中的通孔的第二电极材料连接。存在多个非易失性电阻存储单元(例如忆阻器)及相关部件660，如刚描述的形成为阵列，如关于图1和2呈现的。
图7是根据本公开的具有形成在上电极的侧壁上的开关元件的非易失性电阻存储单元的示意性截面图的另一个示例。图7中图示的非易失性电阻存储单元(例如忆阻器)及相关部件770示出了形成在其上的导线732(例如字线)和下电极734或在某些示例中其前体(例如导线和下电极材料层)的示意性截面图，如本文所描述的。
合适的图案化和/或蚀刻技术可被用来在下电极734上形成非易失性电阻存储单元的垂直延伸的第一部分735，基本上如本文如关于图6所描述的。在各种示例中，ILD 747材料可形成(例如沉积)在非易失性电阻存储单元(例如忆阻器)的第一部分上，基本上如本文所述的。
沟槽762可形成在ILD 747中(例如通过适当的图案化和/或蚀刻技术)，其长轴基本上正交于导线732和/或下电极734，并且形成为具有至少暴露低价氧化物737的表面的一部分的深度。在各种示例中，沟槽可被形成为具有暴露低价氧化物737的表面的至少一部分的下部。在某些示例中，沟槽的下部可被形成为具有圆锥形横截面，圆锥形横截面具有暴露低价氧化物737的表面的至少一部分的截尾端和过渡到沟槽的上部的较宽远端(例如在截尾端之上的特定高度处)。同样地，沟槽762下部的侧壁可被形成为成角度地与沟槽762的上部连接，上部宽于沟槽下部的截尾端。在某些示例中，沟槽762的上部可具有被形成为基本垂直于导线732和/或下电极734的侧壁。
非易失性电阻存储单元的第二部分可作为开关材料771(例如开关元件)在沟槽762的下部的至少一个侧壁上被形成为(例如通过ALD沉积为基本均匀的厚度)垂直延伸的结构(例如与低价氧化物737的暴露表面的至少一部分接触)。在各种示例中，开关材料771可延伸到针对特定应用所选择的任何高度(例如到沟槽762和/或ILD 747的上部)。在某些示例中，开关材料771(例如开关元件)可被形成为覆盖沟槽762的两个侧壁到选择的高度，同时覆盖低价氧化物737的基本整个暴露上表面。同样地，在各种示例中，第一腔(未示出)可以形成在沟槽762中的开关元件771中。
在例如用于形成非易失性电阻存储单元的垂直延伸的第一部分735的合适图案化和/或蚀刻技术，形成ILD 747，和/或用于形成沟槽762的一部分的合适图案化和/或蚀刻技术之后，形成开关元件771，可减少由这些处理(例如对开关元件771)产生的损坏和/或污染(例如钝化)。
在某些示例中，第二电极材料(例如如本文所述)可被形成(例如通过ALD沉积为基本均匀的厚度)在第一腔中，以形成第一腔中的第二电极773。在某些示例中，第二电极773可被形成在第一腔中，基本上到沟槽762中的开关元件771的选择高度。因此，开关元件771形成在第一腔中的第二或上电极的侧壁上。
第二电极材料773可覆盖沟槽762的侧壁和底部，以形成第二腔775。在各种示例中，导电材料(例如如本文描述的)可被形成(例如沉积)在第二腔775中(例如形成上导电材料或位线)。存在如刚描述的多个非易失性电阻存储单元(例如忆阻器)及相关部件770，形成为阵列，如关于图1和2呈现的。
因此，与图6和7中图示的示例一致，非易失性电阻存储单元可包括被形成为第一电极(例如634、734)上的垂直延伸的第一忆阻材料结构的非易失性电阻存储单元的第一部分(例如635、735)。非易失性电阻存储单元还包括形成在沟槽(例如662、762)的至少一个侧壁上的非易失性电阻存储单元的第二部分(例如663、771)，作为垂直延伸的第二忆阻材料结构，以接触垂直延伸的第一忆阻材料结构(例如637、737)，这里第二忆阻材料是开关元件。
在某些示例中，垂直延伸的第一忆阻材料结构(例如635、735)基本上由低价氧化物形成，如本文描述的。在各种示例中，非易失性电阻存储单元的第二部分(例如663、771)可覆盖沟槽(例如662、762)的侧壁和垂直延伸的第一忆阻材料结构(例如637、737)的暴露的上表面，以形成第一腔(例如564)。在各种示例中，第二电极的至少一部分可被形成为第一腔564中的通孔。在各种示例中，第二电极材料的至少一部分可覆盖第一腔的表面，以形成第二腔(例如568、675)。
同样地，与图3至7一致，用于形成非易失性电阻存储单元的方法可包括在第一电极(例如334、434、634、734)上将非易失性电阻存储单元的第一部分的前体形成为垂直延伸结构(例如335、435、635、735)，这里第一部分包括跨垂直延伸结构的宽度的至少一种忆阻材料(例如337、437、451、637、737)和位于该至少一种忆阻材料之上的硬膜材料(例如343、443、643、743)，这里蚀刻非易失性电阻存储单元的第一部分的前体可被用于形成非易失性电阻存储单元的图案化的第一部分(例如335、435、635、735)。非易失性电阻存储单元的图案化的第一部分(例如335、435、635、735)可以通过形成围绕该图案化的第一部分的侧壁(例如344、453、661、761)的间隔物材料而被钝化。除非明确表述，否则本文描述的方法示例不限于特定的次序或顺序。此外，描述的方法示例或其元件中的一些可同时，或基本上相同的时间点发生或执行。
在各种示例中，形成围绕侧壁的间隔物材料(例如344、453、661、761)包括形成从第一电极(例如334、434、634、734)垂直延伸(例如344、453)到至少一种忆阻材料(例如337、451、637、737)的上部的高度或图案化的第一部分(例如335、435、635、735)的硬膜材料(例如341、441、643、743)的剩余部分的上部的高度。即，根据针对特定应用所选择的，围绕侧壁的间隔物材料(例如344、453、661、761)可从第一电极延伸到上部忆阻材料(例如低价氧化物或开关元件)的上部或硬膜材料的剩余部分的上部。在各种示例中，形成垂直延伸的忆阻材料(例如344、453)包括形成不比图案化的第一部分(例如335、435、635、735)的至少一种忆阻材料的最小电阻率更小的电阻率的忆阻材料。
在各种示例中，沟槽(例如346、446、662、665、762)可被形成在ILD材料(例如347、447、647、737)中，以暴露该至少一种忆阻材料(例如637、737)的上部的表面的至少一部分或该硬膜材料(例如341、441)的剩余部分的上部的表面的至少一部分，并且在各种示例中，非易失性电阻存储单元的第二部分可被形成为开关元件(例如663、771)，以覆盖该暴露的表面和沟槽的侧壁，来形成第一腔(例如564)。在各种示例中，第二电极的至少一部分可被形成为第一腔(例如564)中的通孔。在各种示例中，第二电极(例如773)的至少一部分可被形成为覆盖第一腔的表面，以形成第二腔(例如568)。
本公开的示例可包括非易失性电阻存储单元(例如忆阻器)设备、系统和方法，其包括便于制造和/或运行非易失性电阻存储单元(例如忆阻器)、设备和系统的可执行指令和/或逻辑。处理资源可包括能够访问存储在存储器中的数据以执行如本文所描述的信息、动作、功能等的一个或多个处理器。正如本文使用的，“逻辑”是可替换的或附加的处理资源，以执行本文描述的信息、动作、功能等，其包括硬件(例如晶体管逻辑、专用集成电路(ASIC)等的各种形式)，与存储在存储器中并可由处理器执行的计算机可执行指令(例如软件、固件等)不同。
应当理解，本文呈现的说明书以图示的方式和非限制的方式做出。尽管非易失性电阻存储单元(例如忆阻器)、设备、系统、方法、计算设备和指令的特殊示例已被图示和描述本文，但是在没有脱离本公开的精神和范围的情况下，其它等效元件排列、指令、和/或器件逻辑可以替代本文呈现的特殊示例。

Claims (12)

1.一种非易失性电阻存储单元，包括：
所述非易失性电阻存储单元的第一部分，被形成为位于第一电极上的垂直延伸结构，其中所述第一部分包括跨所述垂直延伸结构的宽度的第一忆阻材料；
所述非易失性电阻存储单元的第二部分，被形成为位于所述第一部分的至少一个侧壁上的垂直延伸的忆阻材料结构，所述第二部分包括作为开关元件的第二忆阻材料，其中所述第一忆阻材料为低价氧化物，并且所述第二忆阻材料的电阻率高于所述第一忆阻材料；以及
位于所述第一忆阻材料与第二电极之间的绝缘体。
2.根据权利要求1所述的存储单元，其中所述第一忆阻材料由至少一种过渡金属氧化物形成。
3.根据权利要求1所述的存储单元，其中所述第一部分包括所述第一忆阻材料和所述第二忆阻材料，其中所述第二忆阻材料是开关元件并且电阻率高于所述第一忆阻材料，并且所述第二部分包括电阻率不小于所述第二忆阻材料的第三忆阻材料。
4.一种非易失性电阻存储单元，包括：
所述非易失性电阻存储单元的第一部分，被形成为位于第一电极上的垂直延伸的第一忆阻材料结构；
所述非易失性电阻存储单元的第二部分，被形成为位于沟槽的至少一个侧壁上的垂直延伸的第二忆阻材料结构，以接触所述垂直延伸的第一忆阻材料结构的被暴露的上表面，其中所述第二忆阻材料是开关元件，其中所述第一忆阻材料为低价氧化物，并且所述第二忆阻材料的电阻率高于所述第一忆阻材料；以及
间隔物层，被形成为围绕所述第一部分的侧壁。
5.根据权利要求4所述的存储单元，其中所述第二部分覆盖所述垂直延伸的第一忆阻材料结构的被暴露的上表面和所述沟槽的侧壁，以形成第一腔。
6.根据权利要求5所述的存储单元，包括被形成为所述第一腔中的通孔的第二电极。
7.根据权利要求5所述的存储单元，包括覆盖所述第一腔的表面以形成第二腔的第二电极。
8.一种用于形成非易失性电阻存储单元的方法，包括：
在第一电极上将所述非易失性电阻存储单元的第一部分的前体形成为垂直延伸结构，其中所述第一部分包括跨所述垂直延伸结构的宽度的至少一种忆阻材料和位于所述至少一种忆阻材料之上的硬膜材料；
蚀刻所述非易失性电阻存储单元的第一部分的所述前体，以形成所述非易失性电阻存储单元的经图案化的第一部分；
通过形成围绕所述经图案化的第一部分的侧壁的间隔物材料，钝化所述非易失性电阻存储单元的所述经图案化的第一部分；以及
在层间介电材料中形成沟槽，以暴露所述至少一种忆阻材料的上部表面的至少一部分或所述硬膜材料的剩余部分的上部表面的至少一部分，并且形成所述非易失性电阻存储单元的、作为开关元件的第二部分，以覆盖被暴露的表面和所述沟槽的侧壁，以形成第一腔。
9.根据权利要求8所述的方法，其中形成围绕侧壁的间隔物材料包括：形成从所述第一电极垂直延伸到所述至少一种忆阻材料的上部的高度或所述经图案化的第一部分的所述硬膜材料的所述剩余部分的上部的高度的忆阻材料。
10.根据权利要求9所述的方法，其中形成垂直延伸的忆阻材料包括：形成不比所述经图案化的第一部分的至少一种忆阻材料的最小电阻率更小的电阻率的忆阻材料。
11.根据权利要求8所述的方法，包括形成作为所述第一腔中的通孔的第二电极。
12.根据权利要求8所述的方法，包括形成覆盖所述第一腔的表面以形成第二腔的第二电极。
CN201280072903.XA 2012-07-31 2012-07-31 非易失性电阻存储单元 Expired - Fee Related CN104303300B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/048941 WO2014021833A1 (en) 2012-07-31 2012-07-31 Non-volatile resistive memory cells

Publications (2)

Publication Number Publication Date
CN104303300A CN104303300A (zh) 2015-01-21
CN104303300B true CN104303300B (zh) 2017-08-15

Family

ID=50028352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280072903.XA Expired - Fee Related CN104303300B (zh) 2012-07-31 2012-07-31 非易失性电阻存储单元

Country Status (5)

Country Link
US (1) US10008666B2 (zh)
EP (1) EP2880689A4 (zh)
KR (1) KR20150041609A (zh)
CN (1) CN104303300B (zh)
WO (1) WO2014021833A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026476B2 (en) * 2014-11-25 2018-07-17 Hewlett-Packard Development Company, L.P. Bi-polar memristor
KR102664403B1 (ko) * 2019-02-18 2024-05-09 삼성전자주식회사 반도체 장치 및 이를 제조하는 방법
US11682471B2 (en) * 2020-05-28 2023-06-20 International Business Machines Corporation Dual damascene crossbar array for disabling a defective resistive switching device in the array
US11621225B2 (en) * 2020-09-06 2023-04-04 Nanya Technology Corporation Electrical fuse matrix
CN115117236B (zh) * 2021-03-17 2024-12-27 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法
CN119654059B (zh) * 2025-02-14 2025-08-05 清华大学 一种二维材料忆阻器的纳米电极制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080094873A1 (en) * 2006-10-23 2008-04-24 Macronix International Co., Ltd. Method and Apparatus for Non-Volatile Multi-Bit Memory
US20080246014A1 (en) * 2007-04-03 2008-10-09 Macronix International Co., Ltd. Memory Structure with Reduced-Size Memory Element Between Memory Material Portions
CN101840994A (zh) * 2009-03-16 2010-09-22 中芯国际集成电路制造(上海)有限公司 相变随机存取存储器及制造方法
US20120001145A1 (en) * 2008-12-31 2012-01-05 Michele Magistretti Avoiding degradation of chalcogenide material during definition of multilayer stack structure

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864503B2 (en) * 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7390691B2 (en) 2005-10-28 2008-06-24 Intel Corporation Increasing phase change memory column landing margin
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
KR100764343B1 (ko) * 2006-09-22 2007-10-08 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
KR100855855B1 (ko) 2006-10-04 2008-09-01 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
KR100801084B1 (ko) 2007-01-08 2008-02-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 제조 방법
JP2008257789A (ja) 2007-04-04 2008-10-23 Sharp Corp ビット線クロストークの少ないクロスポイント型ｒｒａｍメモリアレイ
KR100852206B1 (ko) 2007-04-04 2008-08-13 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법.
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8124950B2 (en) * 2008-08-26 2012-02-28 International Business Machines Corporation Concentric phase change memory element
US8105884B2 (en) 2008-10-06 2012-01-31 Samsung Electronics Co., Ltd. Cross point memory arrays, methods of manufacturing the same, masters for imprint processes, and methods of manufacturing masters
WO2010048127A2 (en) 2008-10-20 2010-04-29 The Regents Of The University Of Michigan A silicon based nanoscale crossbar memory
JP2010212541A (ja) 2009-03-12 2010-09-24 Panasonic Corp 不揮発性記憶装置およびその製造方法
US8441839B2 (en) 2010-06-03 2013-05-14 Panasonic Corporation Cross point variable resistance nonvolatile memory device
KR20120012049A (ko) 2010-07-30 2012-02-09 서울대학교산학협력단 최소화된 상부전극의 컨택을 갖는 저항성 메모리 소자 및 그 제조방법
US20120080725A1 (en) * 2010-09-30 2012-04-05 Seagate Technology Llc Vertical transistor memory array
WO2012073503A1 (ja) * 2010-12-03 2012-06-07 パナソニック株式会社 不揮発性記憶素子ならびに不揮発性記憶装置及びそれらの製造方法
US8921155B2 (en) * 2011-04-12 2014-12-30 Freescale Semiconductor, Inc. Resistive random access memory (RAM) cell and method for forming
US8536561B2 (en) * 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080094873A1 (en) * 2006-10-23 2008-04-24 Macronix International Co., Ltd. Method and Apparatus for Non-Volatile Multi-Bit Memory
US20080246014A1 (en) * 2007-04-03 2008-10-09 Macronix International Co., Ltd. Memory Structure with Reduced-Size Memory Element Between Memory Material Portions
US20120001145A1 (en) * 2008-12-31 2012-01-05 Michele Magistretti Avoiding degradation of chalcogenide material during definition of multilayer stack structure
CN101840994A (zh) * 2009-03-16 2010-09-22 中芯国际集成电路制造(上海)有限公司 相变随机存取存储器及制造方法

Also Published As

Publication number Publication date
KR20150041609A (ko) 2015-04-16
EP2880689A1 (en) 2015-06-10
US10008666B2 (en) 2018-06-26
WO2014021833A1 (en) 2014-02-06
CN104303300A (zh) 2015-01-21
EP2880689A4 (en) 2016-04-06
US20150076438A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
KR102286996B1 (ko) 메모리 디바이스 내의 하단 전극 구조물
US11456333B2 (en) Three-dimensional NAND memory device containing two terminal selector and methods of using and making thereof
US9006793B2 (en) Non-volatile memory cell, non-volatile memory cell array, and method of manufacturing the same
US8394670B2 (en) Vertical diodes for non-volatile memory device
US8404553B2 (en) Disturb-resistant non-volatile memory device and method
US9040948B2 (en) Nanoscale switching device
US9331124B2 (en) Variable resistance memory device and method of manufacturing the same
US10096654B2 (en) Three-dimensional resistive random access memory containing self-aligned memory elements
CN104303300B (zh) 非易失性电阻存储单元
US12102019B2 (en) Data storage structure for improving memory cell reliability
US12446228B2 (en) Memory device and method for fabricating the same
US20130009128A1 (en) Nanoscale switching device
CN103682093A (zh) 电阻式存储单元、电阻式存储阵列及其形成方法
TWI820481B (zh) 記憶體裝置及其操作方法及其形成方法
US8796102B1 (en) Device structure for a RRAM and method
TWI789603B (zh) 積體晶片及用於形成其的方法
US8791010B1 (en) Silver interconnects for stacked non-volatile memory device and method
TW202416388A (zh) 半導體裝置
US20120309188A1 (en) Method to improve adhesion for a silver filled oxide via for a non-volatile memory device
CN121152206A (zh) 具有绝缘图案的半导体装置
US9070859B1 (en) Low temperature deposition method for polycrystalline silicon material for a non-volatile memory device
CN116249356A (zh) 集成晶片及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161011

Address after: Texas, USA

Applicant after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT L.P.

Address before: Texas, USA

Applicant before: HEWLETT-PACKARD DEVELOPMENT Co.,L.P.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170815

CF01 Termination of patent right due to non-payment of annual fee