[go: up one dir, main page]

CN104300007A - 薄膜晶体管及其制作方法、阵列基板、显示装置 - Google Patents

薄膜晶体管及其制作方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN104300007A
CN104300007A CN201410585136.3A CN201410585136A CN104300007A CN 104300007 A CN104300007 A CN 104300007A CN 201410585136 A CN201410585136 A CN 201410585136A CN 104300007 A CN104300007 A CN 104300007A
Authority
CN
China
Prior art keywords
active layer
film transistor
drain electrode
thin
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410585136.3A
Other languages
English (en)
Inventor
闫梁臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410585136.3A priority Critical patent/CN104300007A/zh
Publication of CN104300007A publication Critical patent/CN104300007A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种薄膜晶体管及其制作方法、阵列基板、显示装置，该薄膜晶体管的制作方法包括在基板上形成栅极的图形、栅极绝缘层的图形、有源层的图形和源漏极的图形，其中，在所述基板上形成有源层的图形包括：在所述基板上形成第一有源层的图形和第二有源层的图形，所述第二有源层的图形位于所述第一有源层的图形与所述源漏极的图形之间，且所述第二有源层的载流子迁移率小于所述第一有源层的载流子迁移率。本发明通过将有源层分为第一有源层和第二有源层，并使靠近源漏极的第二有源层的载流子迁移率小于第一有源层，从而能够有效抑制由于制作有源层的材料具有过大的迁移率对TFT关态电流和阈值电压的影响。

Description

薄膜晶体管及其制作方法、阵列基板、显示装置
技术领域
本发明涉及显示领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板、显示装置。
背景技术
目前，常用的平板显示面板包括LCD(Liquid Crystal Display：液晶显示面板)和OLED(Organic Light-Emitting Diode:有机发光二极管)显示面板，不管是LCD还是OLED显示面板，都包括阵列基板，阵列基板中包括多个呈阵列排布的薄膜晶体管(Thin Film Transistor：简称TFT)构成的像素电路，每一像素电路对应一个子像素单元，薄膜晶体管作为显示面板像素的控制开关，直接关系到高性能平板显示面板的发展方向。
目前，阵列基板中的薄膜晶体管包括栅极、源漏极以及形成在源漏极与栅极之间的有源层，为提高显示面板的性能，需要尽量提高有源层的载流子迁移率，氮氧化锌(ZnON)材料具有很高的迁移率以及良好的TFT特性，是潜在的下一代TFT优良材料，然而，在使用氮氧化锌材料制作有源层时，由于该材料具有过大的迁移率，容易导致TFT关态电流(Ioff)过大和阈值电压(Vth)向负偏移大，造成TFT特性的严重劣化。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是提供一种薄膜晶体管及其制作方法、阵列基板、显示装置，能够抑制由于制作有源层的材料具有过大的迁移率对TFT关态电流和阈值电压的影响。
(二)技术方案
为解决上述技术问题，本发明的技术方案提供了一种薄膜晶体管的制作方法，包括在基板上形成栅极的图形、栅极绝缘层的图形、有源层的图形和源漏极的图形，其中，在所述基板上形成有源层的图形包括：
在所述基板上形成第一有源层的图形和第二有源层的图形，所述第二有源层的图形位于所述第一有源层的图形与所述源漏极的图形之间，且所述第二有源层的载流子迁移率小于所述第一有源层的载流子迁移率。
进一步地，在所述基板上形成第一有源层的图形和第二有源层的图形包括：
在所述基板上形成金属氧化物半导体薄膜；
对所述金属氧化物半导体薄膜进行图形化处理；
对所述图形化处理后的金属氧化物半导体薄膜进行金属离子的浅层注入，所述金属氧化物半导体薄膜中注入金属离子的上层部分形成第二有源层，所述金属氧化物半导体薄膜中未注入金属离子的下层部分形成第一有源层。
进一步地，所述金属氧化物半导体薄膜的材料包括氮氧化锌，所述金属离子为镓离子、铝离子、锡离子、铪离子中的一种或多种。
进一步地，所述有源层的图形形成步骤位于所述栅极的图形、栅极绝缘层的图形形成步骤之后，所述源漏极的图形形成步骤位于所述有源层的图形形成步骤之后。
进一步地，在形成所述有源层的图形之后，形成所述源漏极的图形之前还包括：形成刻蚀阻挡层；
在形成所述源漏极的图形之后还包括：形成保护层。
为解决上述技术问题，本发明还提供了一种薄膜晶体管，包括基板以及所述基板上形成的栅极的图形、栅极绝缘层的图形、有源层的图形和源漏极的图形，其中，所述有源层的图形包括第一有源层的图形和第二有源层的图形，所述第二有源层的图形位于所述第一有源层的图形与所述源漏极的图形之间，且所述第二有源层的载流子迁移率小于所述第一有源层的载流子迁移率。
进一步地，所述第一有源层为未注入金属离子的金属氧化物半导体材料，所述第二有源层为注入金属离子的金属氧化物半导体材料。
进一步地，所述金属氧化物半导体薄膜的材料包括氮氧化锌，所述金属离子为镓离子、铝离子、锡离子、铪离子中的一种或多种。
进一步地，所述栅极、栅极绝缘层位于所述基板与所述有源层之间，所述有源层位于所述源漏极与所述栅极绝缘层之间。
进一步地，还包括刻蚀阻挡层和保护层，所述刻蚀阻挡层位于所述源漏极中源极与漏极之间间隙对应的有源层上方，所述保护层位于所述源漏极上方。
为解决上述技术问题，本发明还提供了一种阵列基板，其特征在于，包括上述任一的薄膜晶体管。
为解决上述技术问题，本发明还提供了一种显示装置，包括上述的阵列基板。
(三)有益效果
本发明通过将有源层分为第一有源层和第二有源层，并使靠近源漏极的第二有源层的载流子迁移率小于第一有源层，从而能够有效抑制由于制作有源层的材料具有过大的迁移率对TFT关态电流(Ioff)和阈值电压(Vth)的影响。
附图说明
图1是本发明实施方式提供的一种薄膜晶体管的制作方法的流程图；
图2是本发明实施方式提供的另一种薄膜晶体管的制作方法的流程图；
图3-11是本发明实施方式提供的制作阵列基板的示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明实施方式提供了一种薄膜晶体管的制作方法，该薄膜晶体管的制作方法包括在基板上形成栅极的图形、栅极绝缘层的图形、有源层的图形和源漏极的图形，其中，在所述基板上形成有源层的图形包括：
在所述基板上形成第一有源层的图形和第二有源层的图形，所述第二有源层的图形位于所述第一有源层的图形与所述源漏极的图形之间，且所述第二有源层的载流子迁移率小于所述第一有源层的载流子迁移率。
本发明实施方式中，在基板上形成第一有源层和第二有源层的图形的方法包括多种，例如，可先通过第一种材料在基板上制作第一有源层，再使用载流子迁移率小于第一种材料的第二种材料制作第二有源层，优选地，还可通过金属离子的浅层注入的方式制作第一有源层和第二有源层，参见图1，该方法包括：
S11：在所述基板上形成金属氧化物半导体薄膜；
S12：对所述金属氧化物半导体薄膜进行图形化处理；
S13：对所述图形化处理后的金属氧化物半导体薄膜进行金属离子的浅层注入，所述金属氧化物半导体薄膜中注入金属离子的上层部分形成第二有源层，所述金属氧化物半导体薄膜中未注入金属离子的下层部分形成第一有源层。
优选地，所述金属氧化物半导体薄膜的材料包括氮氧化锌，所述金属离子为镓离子、铝离子、锡离子、铪离子中的一种或多种。
本发明实施方式提供的薄膜晶体管的制作方法，通过将有源层分为第一有源层和第二有源层，并使靠近源漏极的第二有源层的载流子迁移率小于第一有源层，从而能够有效抑制由于制作有源层的材料具有过大的迁移率对TFT关态电流(Ioff)和阈值电压(Vth)的影响。
参见图2，图2是本发明实施方式提供的一种薄膜晶体管的制作方法的流程图，包括：
S21：在基板上形成栅极的图形、栅极绝缘层的图形，具体地，参见图3，首先进行栅极材料的沉积，在基板1上形成一层金属薄膜，随后进行栅极光罩工艺，接下来进行栅极刻蚀工艺，最后通过剥离工艺去除光刻胶，完成栅极2的制作，而后制作栅极绝缘层的图形，具体地，参见图4，可采用PECVD工艺完成栅极绝缘层3的制作；
S22：在所述基板上形成金属氧化物半导体薄膜，具体地，参见图5，在栅极绝缘层3上可采用磁控溅射设备制备霍尔迁移率达到100cm2/Vs以上的氮氧化锌(ZnON)薄膜；
S23：对所述金属氧化物半导体薄膜进行图形化处理，具体地，参见图6，可采用过光罩和刻蚀工艺实现图形化，形成有源层110的图形；
S24：对所述图形化处理后的金属氧化物半导体薄膜进行金属离子的浅层注入，所述金属氧化物半导体薄膜中注入金属离子的上层部分形成第二有源层，所述金属氧化物半导体薄膜中未注入金属离子的下层部分形成第一有源层，具体地，参见图7，可采用镓(Ga)离子对有源层进行浅层注入，即对有源层的背沟道一侧进行Ga离子注入，使有源层110背沟道富含少量的Ga原子，形成第二有源层112，通过Ga原子可以抑制氮氧化锌薄膜的载流子浓度，从而防止TFT关态电流的升高和阈值电压的偏负；而位于下层的氮氧化锌并没有注入Ga离子，从而可作为主要电子传输层可以保持高迁移率的特性，形成第一有源层111，尽可能降低由于工艺调整造成的迁移率损失，通过上述的浅层离子注入，可使制备的ZnON TFT的迁移率达到50～100cm2/Vs；
S25：形成刻蚀阻挡层，具体地，参见图8，首先沉积一层刻蚀阻挡层的薄膜材料，并通过光罩(Photo)和刻蚀(Etch)以及剥离(Strip)工艺进行图案化处理，完成刻蚀阻挡层4(ESL层)的制作；
S26：形成源漏极的图形，具体地，参见图9，首先沉积用于制作S/D电极的薄膜材料，随后进行S/D Photo工艺，接下来进行S/D Etch,工艺，最后进行strip工艺，完成源漏电极5的制作；
S27：形成保护层，具体地，参见图10，首先沉积钝化层保护薄膜，随后进行光罩、刻蚀、剥离工艺，在源漏极6中的漏极上方形成过孔61，完成保护层6的制作，而后再制作像素电极7，参见图11，像素电极7通过上述的过孔61与漏极相接触，最终完成迁移率可以达到50～100cm2/Vs的TFT的制作。
本发明实施方式提供的薄膜晶体管的制作方法，通过对金属氧化物半导体薄膜进行金属离子的浅层注入，使金属氧化物半导体薄膜的上层部分富含金属离子，有效抑制半导体薄膜的载流子浓度，降低载流子迁移率，形成第二有源层，而下层部分未注入金属离子，仍然保持金属氧化物半导体薄膜自身较高的载流子浓度，形成第一有源层，从而能够解决由于制作有源层的材料具有过大的迁移率对TFT关态电流(Ioff)和阈值电压(Vth)的影响。
本发明实施方式还提供了一种薄膜晶体管，包括基板以及所述基板上形成的栅极的图形、栅极绝缘层的图形、有源层的图形和源漏极的图形，其中，所述有源层的图形包括第一有源层的图形和第二有源层的图形，所述第二有源层的图形位于所述第一有源层的图形与所述源漏极的图形之间，且所述第二有源层的载流子迁移率小于所述第一有源层的载流子迁移率。
优选地，所述第一有源层为未注入金属离子的金属氧化物半导体材料，所述第二有源层为注入金属离子的金属氧化物半导体材料。
其中，所述金属氧化物半导体薄膜的材料包括氮氧化锌，所述金属离子为镓离子、铝离子、锡离子、铪离子中的一种或多种。
优选地，所述栅极、栅极绝缘层位于所述基板与所述有源层之间，所述有源层位于所述源漏极与所述栅极绝缘层之间。
优选地，还包括刻蚀阻挡层和保护层，所述刻蚀阻挡层位于所述源漏极中源极与漏极之间间隙对应的有源层上方，所述保护层位于所述源漏极上方。
本发明实施方式提供的薄膜晶体管，通过将有源层分为第一有源层和第二有源层，并使靠近源漏极的第二有源层的载流子迁移率小于第一有源层，从而能够有效抑制由于制作有源层的材料具有过大的迁移率对TFT关态电流(Ioff)和阈值电压(Vth)的影响。
本发明还提供了一种显示装置，包括上述的阵列基板。本发明实施方式提供的显示装置可以是笔记本电脑显示屏、液晶显示器、液晶电视、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (12)

1.一种薄膜晶体管的制作方法，包括在基板上形成栅极的图形、栅极绝缘层的图形、有源层的图形和源漏极的图形，其特征在于，在所述基板上形成有源层的图形包括：
在所述基板上形成第一有源层的图形和第二有源层的图形，所述第二有源层的图形位于所述第一有源层的图形与所述源漏极的图形之间，且所述第二有源层的载流子迁移率小于所述第一有源层的载流子迁移率。
2.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，在所述基板上形成第一有源层的图形和第二有源层的图形包括：
在所述基板上形成金属氧化物半导体薄膜；
对所述金属氧化物半导体薄膜进行图形化处理；
对所述图形化处理后的金属氧化物半导体薄膜进行金属离子的浅层注入，所述金属氧化物半导体薄膜中注入金属离子的上层部分形成第二有源层，所述金属氧化物半导体薄膜中未注入金属离子的下层部分形成第一有源层。
3.根据权利要求2所述的薄膜晶体管的制作方法，其特征在于，所述金属氧化物半导体薄膜的材料包括氮氧化锌，所述金属离子为镓离子、铝离子、锡离子、铪离子中的一种或多种。
4.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述有源层的图形形成步骤位于所述栅极的图形、栅极绝缘层的图形形成步骤之后，所述源漏极的图形形成步骤位于所述有源层的图形形成步骤之后。
5.根据权利要求4所述的薄膜晶体管的制作方法，其特征在于，在形成所述有源层的图形之后，形成所述源漏极的图形之前还包括：形成刻蚀阻挡层；
在形成所述源漏极的图形之后还包括：形成保护层。
6.一种薄膜晶体管，包括基板以及所述基板上形成的栅极的图形、栅极绝缘层的图形、有源层的图形和源漏极的图形，其特征在于，所述有源层的图形包括第一有源层的图形和第二有源层的图形，所述第二有源层的图形位于所述第一有源层的图形与所述源漏极的图形之间，且所述第二有源层的载流子迁移率小于所述第一有源层的载流子迁移率。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述第一有源层为未注入金属离子的金属氧化物半导体材料，所述第二有源层为注入金属离子的金属氧化物半导体材料。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述金属氧化物半导体薄膜的材料包括氮氧化锌，所述金属离子为镓离子、铝离子、锡离子、铪离子中的一种或多种。
9.根据权利要求6所述的薄膜晶体管，其特征在于，所述栅极、栅极绝缘层位于所述基板与所述有源层之间，所述有源层位于所述源漏极与所述栅极绝缘层之间。
10.根据权利要求9所述的薄膜晶体管，其特征在于，还包括刻蚀阻挡层和保护层，所述刻蚀阻挡层位于所述源漏极中源极与漏极之间间隙对应的有源层上方，所述保护层位于所述源漏极上方。
11.一种阵列基板，其特征在于，包括如权利要求6-10任一所述的薄膜晶体管。
12.一种显示装置，其特征在于，包括如权利要求11所述的阵列基板。
CN201410585136.3A 2014-10-27 2014-10-27 薄膜晶体管及其制作方法、阵列基板、显示装置 Pending CN104300007A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410585136.3A CN104300007A (zh) 2014-10-27 2014-10-27 薄膜晶体管及其制作方法、阵列基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410585136.3A CN104300007A (zh) 2014-10-27 2014-10-27 薄膜晶体管及其制作方法、阵列基板、显示装置

Publications (1)

Publication Number Publication Date
CN104300007A true CN104300007A (zh) 2015-01-21

Family

ID=52319667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410585136.3A Pending CN104300007A (zh) 2014-10-27 2014-10-27 薄膜晶体管及其制作方法、阵列基板、显示装置

Country Status (1)

Country Link
CN (1) CN104300007A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106205524A (zh) * 2016-07-13 2016-12-07 昆山龙腾光电有限公司 一种液晶显示面板的栅极驱动方法、系统及装置
CN107316897B (zh) * 2017-06-28 2020-02-14 上海天马有机发光显示技术有限公司 显示基板、显示装置及显示基板的制作方法
CN112864231A (zh) * 2021-01-28 2021-05-28 合肥维信诺科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
CN115295564A (zh) * 2022-09-27 2022-11-04 广州华星光电半导体显示技术有限公司 阵列基板和显示面板
WO2023092562A1 (zh) * 2021-11-29 2023-06-01 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及其制备方法
WO2023184236A1 (zh) * 2022-03-30 2023-10-05 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及显示装置
WO2025001595A1 (zh) * 2023-06-29 2025-01-02 京东方科技集团股份有限公司 显示基板和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100026169A1 (en) * 2008-08-04 2010-02-04 Jong-Han Jeong Thin film transistor, method of manufacturing the same and flat panel display device having the same
US20110136301A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103500764A (zh) * 2013-10-21 2014-01-08 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
CN103730510A (zh) * 2013-12-24 2014-04-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103824779A (zh) * 2014-02-18 2014-05-28 北京京东方显示技术有限公司 一种薄膜晶体管及其制作方法、tft阵列基板、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100026169A1 (en) * 2008-08-04 2010-02-04 Jong-Han Jeong Thin film transistor, method of manufacturing the same and flat panel display device having the same
US20110136301A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103500764A (zh) * 2013-10-21 2014-01-08 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
CN103730510A (zh) * 2013-12-24 2014-04-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103824779A (zh) * 2014-02-18 2014-05-28 北京京东方显示技术有限公司 一种薄膜晶体管及其制作方法、tft阵列基板、显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106205524A (zh) * 2016-07-13 2016-12-07 昆山龙腾光电有限公司 一种液晶显示面板的栅极驱动方法、系统及装置
CN107316897B (zh) * 2017-06-28 2020-02-14 上海天马有机发光显示技术有限公司 显示基板、显示装置及显示基板的制作方法
CN112864231A (zh) * 2021-01-28 2021-05-28 合肥维信诺科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
WO2023092562A1 (zh) * 2021-11-29 2023-06-01 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及其制备方法
US12464778B2 (en) 2021-11-29 2025-11-04 Beijing Boe Technology Development Co., Ltd. Metal-oxide thin-film transistor, array base plate and fabricating method thereof
WO2023184236A1 (zh) * 2022-03-30 2023-10-05 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及显示装置
CN115295564A (zh) * 2022-09-27 2022-11-04 广州华星光电半导体显示技术有限公司 阵列基板和显示面板
WO2025001595A1 (zh) * 2023-06-29 2025-01-02 京东方科技集团股份有限公司 显示基板和显示面板

Similar Documents

Publication Publication Date Title
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
US10153304B2 (en) Thin film transistors, arrays substrates, and manufacturing methods
CN104300007A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US10192957B2 (en) Thin-film transistor array substrate
US9947691B2 (en) Array substrate, manufacturing method thereof and display panel
CN103022149B (zh) 薄膜晶体管、阵列基板及制造方法和显示器件
CN106129122B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN204391121U (zh) 一种显示装置、阵列基板及薄膜晶体管
US9716119B2 (en) Manufacturing method of dual gate TFT substrate and structure thereof
CN103219391A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN104241298A (zh) Tft背板结构及其制作方法
CN103500710B (zh) 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
CN103928343B (zh) 薄膜晶体管及有机发光二极管显示器制备方法
CN105932067A (zh) 一种顶栅型薄膜晶体管、制备方法、阵列基板及显示面板
CN107482055B (zh) 薄膜晶体管、薄膜晶体管制备方法和阵列基板
KR101689886B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN106971944A (zh) 金属氧化物薄膜晶体管的制备方法及其结构
CN104916546B (zh) 阵列基板的制作方法及阵列基板和显示装置
WO2020172918A1 (zh) 一种显示面板及其制作方法
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
US10644237B2 (en) Array substrate for OLED display device
CN104022079A (zh) 薄膜晶体管基板的制造方法
CN104241299A (zh) 氧化物半导体tft基板的制作方法及结构
CN104157609B (zh) Tft基板的制作方法及其结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150121