[go: up one dir, main page]

CN104167446B - 一种薄膜晶体管、阵列基板和显示装置 - Google Patents

一种薄膜晶体管、阵列基板和显示装置 Download PDF

Info

Publication number
CN104167446B
CN104167446B CN201410334219.5A CN201410334219A CN104167446B CN 104167446 B CN104167446 B CN 104167446B CN 201410334219 A CN201410334219 A CN 201410334219A CN 104167446 B CN104167446 B CN 104167446B
Authority
CN
China
Prior art keywords
active layer
layer
thin film
film transistor
reduction portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410334219.5A
Other languages
English (en)
Other versions
CN104167446A (zh
Inventor
王美丽
辛龙宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410334219.5A priority Critical patent/CN104167446B/zh
Publication of CN104167446A publication Critical patent/CN104167446A/zh
Priority to US14/555,804 priority patent/US9620648B2/en
Application granted granted Critical
Publication of CN104167446B publication Critical patent/CN104167446B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/57—Physical imperfections the imperfections being on the surface of the semiconductor body, e.g. the body having a roughened surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种薄膜晶体管、阵列基板和显示装置。该薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极，栅绝缘层设置在栅极和有源层之间，源极和漏极分别对应设置在有源层的两端，有源层采用金属氮氧化物材料形成，还包括能导电的氧空位削减层，氧空位削减层设置在有源层与源极之间，和/或氧空位削减层设置在有源层与漏极之间，用于对有源层中的氧空位进行削减。该薄膜晶体管通过设置氧空位削减层，使有源层中氧空位的数量大大减少，从而提高了载流子的传输速率，同时还降低了薄膜晶体管的亚阈值摆幅，进而大大提升了薄膜晶体管的导通性能。

Description

一种薄膜晶体管、阵列基板和显示装置
技术领域
本发明涉及显示技术领域，具体地，涉及一种薄膜晶体管、阵列基板和显示装置。
背景技术
薄膜晶体管(TFT)由于其良好的开关特性，目前已广泛应用于平板显示装置。
通常，薄膜晶体管包括栅极、有源层、源极和漏极，源极和漏极分设于有源层的两端且分别与有源层接触。当栅极电压高于其阈值电压时，源极和漏极通过有源层导通，载流子从源极流向漏极或者从漏极流向源极。
薄膜晶体管的有源层通常采用金属氮氧化物材料形成，金属氮氧化物材料如氮氧化锌镓、氮氧化锌铟、氮氧化锌铝、氮氧化锌(ZnON)等。当薄膜晶体管处于导通状态时，金属氮氧化物中的氧空位会形成载流子传输的陷阱态，从而降低载流子传输的速率并提高薄膜晶体管的亚阈值摆幅，亚阈值摆幅的增大会严重影响薄膜晶体管的导通性能。
此外，有源层与源极和漏极之间的接触电阻通常会比较大，这也会影响载流子的传输，最终导致薄膜晶体管的亚阈值摆幅较大，从而严重影响薄膜晶体管的导通性能。
发明内容
本发明针对现有技术中存在的上述技术问题，提供一种薄膜晶体管、阵列基板和显示装置。该薄膜晶体管通过设置氧空位削减层，使有源层中氧空位的数量大大减少，从而提高了载流子的传输速率，同时还降低了薄膜晶体管的亚阈值摆幅，进而大大提升了薄膜晶体管的导通性能。
本发明提供一种薄膜晶体管，包括栅极、栅绝缘层、有源层、源极和漏极，所述栅绝缘层设置在所述栅极和所述有源层之间，所述源极和所述漏极分别对应设置在所述有源层的两端，所述有源层采用金属氮氧化物材料形成，还包括能导电的氧空位削减层，所述氧空位削减层设置在所述有源层与所述源极之间，和/或所述氧空位削减层设置在所述有源层与所述漏极之间，用于对所述有源层中的氧空位进行削减。
优选地，所述氧空位削减层包括第一削减部或第二削减部，或者，所述氧空位削减层包括第一削减部和第二削减部，所述第一削减部和所述第二削减部相分离；
所述第一削减部对应设置于所述源极和所述有源层之间，且所述第一削减部与所述源极和所述有源层接触，所述第二削减部对应设置于所述漏极和所述有源层之间，且所述第二削减部与所述漏极和所述有源层接触。
优选地，所述氧空位削减层采用金属氮化物材料，所述金属氮化物材料包括MoxN(1-x)或NdMoN，其中，0.1＜x＜1。
优选地，对应设置于所述源极和所述有源层之间的所述第一削减部在所述栅绝缘层上的投影与所述源极在所述栅绝缘层上的投影重合；对应设置于所述漏极和所述有源层之间的所述第二削减部在所述栅绝缘层上的投影与所述漏极在所述栅绝缘层上的投影重合。
优选地，所述源极和所述有源层之间对应设置有所述第一削减部，所述漏极和所述有源层之间对应设置有所述第二削减部，所述第一削减部和所述第二削减部与所述源极和所述漏极同时形成。
优选地，所述薄膜晶体管为底栅型结构。
优选地，所述薄膜晶体管为顶栅型结构。
优选地，还包括刻蚀阻挡层，所述刻蚀阻挡层设置在所述有源层与所述源极和所述漏极之间，所述氧空位削减层位于所述刻蚀阻挡层的远离所述有源层的一侧；所述刻蚀阻挡层在对应设置有所述第一削减部的区域开设有第一过孔，所述第一削减部通过所述第一过孔与所述有源层接触；所述刻蚀阻挡层在对应设置有所述第二削减部的区域开设有第二过孔，所述第二削减部通过所述第二过孔与所述有源层接触。
本发明还提供一种阵列基板，包括上述薄膜晶体管。
本发明还提供一种显示装置，包括上述阵列基板。
本发明的有益效果：本发明所提供的薄膜晶体管，通过设置氧空位削减层，使有源层中氧空位的数量大大减少，从而提高了载流子的传输速率，同时还降低了薄膜晶体管的亚阈值摆幅，进而大大提升了薄膜晶体管的导通性能。另外，氧空位削减层能够通过改善自身的功函数使源极和/或漏极与有源层之间的接触特性得到改善，即能够使源极和/或漏极与有源层之间的接触电阻大大减小，进而进一步提高载流子的传输速率。
本发明所提供的阵列基板，通过采用上述薄膜晶体管，使该阵列基板的性能得到了进一步提升。本发明所提供的显示装置，通过采用上述阵列基板，进一步提升了该显示装置的性能。
附图说明
图1为本发明实施例1中薄膜晶体管的结构剖视图；
图2为本发明实施例2中一种薄膜晶体管的结构剖视图；
图3为本发明实施例2中又一种薄膜晶体管的结构剖视图；
图4为本发明实施例3中薄膜晶体管的结构剖视图；
图5为本发明实施例4中薄膜晶体管的结构剖视图。
其中的附图标记说明：
1.栅极；2.栅绝缘层；3.有源层；4.源极；5.漏极；61.第一削减部；62.第二削减部；7.刻蚀阻挡层；8.第一过孔；9.第二过孔。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明所提供的一种薄膜晶体管、阵列基板和显示装置作进一步详细描述。
实施例1：
本实施例提供一种薄膜晶体管，如图1所示，包括栅极1、栅绝缘层2、有源层3、源极4和漏极5，栅绝缘层2设置在栅极1和有源层3之间，源极4和漏极5分别对应设置在有源层3的两端，有源层3采用金属氮氧化物材料形成，还包括能导电的氧空位削减层，氧空位削减层设置在有源层3与源极4之间，和氧空位削减层设置在有源层3与漏极5之间，用于对有源层3中的氧空位进行削减。
其中，金属氮氧化物材料如氮氧化锌镓、氮氧化锌铟、氮氧化锌铝、氮氧化锌(ZnON)等。
本实施例中，氧空位削减层包括第一削减部61和第二削减部62，第一削减部61和第二削减部62相分离，第一削减部61对应设置于源极4和有源层3之间，且第一削减部61与源极4和有源层3接触，和，第二削减部62对应设置于漏极5和有源层3之间，且第二削减部62与漏极5和有源层3接触。
本实施例中，氧空位削减层采用金属氮化物材料。
金属氮化物材料的氧空位削减层的设置能使该层中的氮原子渗透到有源层3中，氮原子的加入会减少氧空位的数量，从而有利于薄膜晶体管导通时载流子的传输，进而提高了载流子的传输速率，同时还降低了薄膜晶体管的亚阈值摆幅，能够大大提升薄膜晶体管的导通性能。另外，金属氮化物材料的氧空位削减层的功函数能够通过调节氮的含量来控制，使氧空位削减层与有源层3的接触特性更好，从而使源极4和漏极5与有源层3之间的接触电阻大大减小，同样有利于薄膜晶体管导通时载流子的传输。
需要说明的是，氧空位削减层也可以采用其他的材料，只要该层能导电，且能够对有源层3中的氧空位进行削减即可。
本实施例中，对应设置于源极4和有源层3之间的第一削减部61在栅绝缘层2上的投影与源极4在栅绝缘层2上的投影重合；对应设置于漏极5和有源层3之间的第二削减部62在栅绝缘层2上的投影与漏极5在栅绝缘层2上的投影重合。如此设置，能进一步提升源极4和漏极5与有源层3之间的接触特性，提高载流子的传输速率并降低薄膜晶体管的亚阈值摆幅，从而大大提升薄膜晶体管的导通性能。
其中，氧空位削减层采用MoxN(1-x)或NdMoN材料，其中，0.1＜x＜1。该材料的氧空位削减层通常通过化学气相沉积形成，在沉积时，该材料中的氮原子有一部分会渗透到有源层3中，另外，在薄膜晶体管导通时，氧空位削减层中还会有氮原子渗透到有源层3中，从而能大大减少有源层3中氧空位的数量，有利于薄膜晶体管导通时载流子的传输。
本实施例中，第一削减部61和第二削减部62与源极4和漏极5同时形成。即先沉积形成第一削减部61和第二削减部62的膜层，再沉积形成源极4和漏极5的膜层，然后通过一次曝光、显影和刻蚀工艺同时形成包括第一削减部61、第二削减部62、源极4和漏极5的图形。如此不会增加额外的制备工艺，制作简便。
本实施例中，薄膜晶体管为底栅型结构。例如：图1中所示，栅极1位于有源层3的下方，源极4和漏极5位于有源层3的上方。
实施例2：
本实施例提供一种薄膜晶体管，与实施例1不同的是，本实施例中氧空位削减层只包括第一削减部61(如图2)，或者，本实施例中只设置有第二削减部62(如图3)。
相应地，在图2中的薄膜晶体管制备时，先通过一次构图工艺形成包括第一削减部61的图形，再通过一次构图工艺形成包括源极4和漏极5的图形。在图3中的薄膜晶体管制备时，先通过一次构图工艺形成包括第二削减部62的图形，再通过一次构图工艺形成包括源极4和漏极5的图形。
本实施例中薄膜晶体管的其他结构及材料与实施例1中相同，此处不再赘述。
相比于实施例1，本实施例中的第一削减部61或第二削减部62的设置同样能够减少有源层3中氧空位的数量，提高载流子的传输速率，降低薄膜晶体管的亚阈值摆幅，从而大大提升薄膜晶体管的导通性能；只是在减少有源层3中的氧空位数量方面稍逊于实施例1。另外，本实施例中的氧空位削减层只能改善源极4与有源层3之间的接触特性或者漏极5与有源层3之间的接触特性。
实施例3：
本实施例提供一种薄膜晶体管，与实施例1-2不同的是，如图4所示，薄膜晶体管还包括刻蚀阻挡层7，刻蚀阻挡层7设置在有源层3与源极4和漏极5之间，氧空位削减层位于刻蚀阻挡层7的远离有源层3的一侧；刻蚀阻挡层7在对应设置有第一削减部61的区域开设有第一过孔8，第一削减部61通过第一过孔8与有源层3接触；刻蚀阻挡层7在对应设置有第二削减部62的区域开设有第二过孔9，第二削减部62通过第二过孔9与有源层3接触。
本实施例中薄膜晶体管的其他结构与实施例1-2中的任意一个相同，此处不再赘述。
实施例4：
本实施例提供一种薄膜晶体管，与实施例1-3不同的是，本实施例中的薄膜晶体管为顶栅型结构。
如图5所示为一种顶栅型的薄膜晶体管，栅极1位于源极4和漏极5的上方，源极4和漏极5位于有源层3的上方。
需要说明的是，顶栅型结构的薄膜晶体管不只包括上述一种结构，只要是栅极1位于有源层3的上方都属于顶栅型结构，此处不再一一例举。
本实施例中薄膜晶体管的其他结构与实施例1-3中任意一个相同，此处不再赘述。
实施例1-4的有益效果：实施例1-4中所提供的薄膜晶体管，通过设置氧空位削减层，使有源层中氧空位的数量大大减少，从而提高了载流子的传输速率，同时还降低了薄膜晶体管的亚阈值摆幅，进而大大提升了薄膜晶体管的导通性能。另外，氧空位削减层能够通过改善自身的功函数使源极和/或漏极与有源层之间的接触特性得到改善，即能够使源极和/或漏极与有源层之间的接触电阻大大减小，进而进一步提高载流子的传输速率。
实施例5：
本实施例提供一种阵列基板，包括实施例1-4任意一个中的薄膜晶体管。
通过采用实施例1-4任意一个中的薄膜晶体管，使该阵列基板的性能得到了进一步提升。
实施例6：
本实施例提供一种显示装置，包括实施例5中的阵列基板。所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
通过采用实施例5中的阵列基板，进一步提升了该显示装置的性能。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种薄膜晶体管，包括栅极、栅绝缘层、有源层、源极和漏极，所述栅绝缘层设置在所述栅极和所述有源层之间，所述源极和所述漏极分别对应设置在所述有源层的两端，所述有源层采用金属氮氧化物材料形成，其特征在于，还包括能导电的氧空位削减层，所述氧空位削减层设置在所述有源层与所述源极之间，和/或所述氧空位削减层设置在所述有源层与所述漏极之间，用于使其中的氮原子渗透到所述有源层中，以对所述有源层中的氧空位进行削减；所述氧空位削减层采用金属氮化物材料。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述氧空位削减层包括第一削减部或第二削减部，或者，所述氧空位削减层包括第一削减部和第二削减部，所述第一削减部和所述第二削减部相分离；
所述第一削减部对应设置于所述源极和所述有源层之间，且所述第一削减部与所述源极和所述有源层接触，所述第二削减部对应设置于所述漏极和所述有源层之间，且所述第二削减部与所述漏极和所述有源层接触。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述金属氮化物材料包括MoxN(1-x)或NdMoN，其中，0.1＜x＜1。
4.根据权利要求3所述的薄膜晶体管，其特征在于，对应设置于所述源极和所述有源层之间的所述第一削减部在所述栅绝缘层上的投影与所述源极在所述栅绝缘层上的投影重合；对应设置于所述漏极和所述有源层之间的所述第二削减部在所述栅绝缘层上的投影与所述漏极在所述栅绝缘层上的投影重合。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述源极和所述有源层之间对应设置有所述第一削减部，所述漏极和所述有源层之间对应设置有所述第二削减部，所述第一削减部和所述第二削减部与所述源极和所述漏极同时形成。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管为底栅型结构。
7.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管为顶栅型结构。
8.根据权利要求2-5任意一项所述的薄膜晶体管，其特征在于，还包括刻蚀阻挡层，所述刻蚀阻挡层设置在所述有源层与所述源极和所述漏极之间，所述氧空位削减层位于所述刻蚀阻挡层的远离所述有源层的一侧；所述刻蚀阻挡层在对应设置有所述第一削减部的区域开设有第一过孔，所述第一削减部通过所述第一过孔与所述有源层接触；所述刻蚀阻挡层在对应设置有所述第二削减部的区域开设有第二过孔，所述第二削减部通过所述第二过孔与所述有源层接触。
9.一种阵列基板，其特征在于，包括权利要求1-8任意一项所述的薄膜晶体管。
10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。
CN201410334219.5A 2014-07-14 2014-07-14 一种薄膜晶体管、阵列基板和显示装置 Expired - Fee Related CN104167446B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410334219.5A CN104167446B (zh) 2014-07-14 2014-07-14 一种薄膜晶体管、阵列基板和显示装置
US14/555,804 US9620648B2 (en) 2014-07-14 2014-11-28 Thin film transistor, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410334219.5A CN104167446B (zh) 2014-07-14 2014-07-14 一种薄膜晶体管、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN104167446A CN104167446A (zh) 2014-11-26
CN104167446B true CN104167446B (zh) 2017-09-29

Family

ID=51911188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410334219.5A Expired - Fee Related CN104167446B (zh) 2014-07-14 2014-07-14 一种薄膜晶体管、阵列基板和显示装置

Country Status (2)

Country Link
US (1) US9620648B2 (zh)
CN (1) CN104167446B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779299A (zh) * 2015-04-16 2015-07-15 京东方科技集团股份有限公司 金属氧化物薄膜晶体管及制备方法、显示基板和显示装置
CN109659235B (zh) * 2018-12-14 2021-12-03 武汉华星光电半导体显示技术有限公司 Tft的制备方法、tft、阵列基板及显示装置
CN110600553A (zh) * 2019-08-09 2019-12-20 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
CN110729358B (zh) * 2019-10-24 2022-11-04 Tcl华星光电技术有限公司 薄膜晶体管及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101663762A (zh) * 2007-04-25 2010-03-03 佳能株式会社 氧氮化物半导体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
US8809852B2 (en) * 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
KR101963226B1 (ko) * 2012-02-29 2019-04-01 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP5951442B2 (ja) * 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101663762A (zh) * 2007-04-25 2010-03-03 佳能株式会社 氧氮化物半导体

Also Published As

Publication number Publication date
US9620648B2 (en) 2017-04-11
CN104167446A (zh) 2014-11-26
US20160013319A1 (en) 2016-01-14

Similar Documents

Publication Publication Date Title
CN107004721B (zh) 薄膜晶体管阵列基板
CN103928470B (zh) 一种氧化物半导体tft阵列基板及其制造方法
CN103403873B (zh) 偏移电极tft结构
CN106298957B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US10153304B2 (en) Thin film transistors, arrays substrates, and manufacturing methods
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN104900654B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
US10008516B2 (en) LTPS TFT array substrate, its manufacturing method, and display device
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
JP2007081362A (ja) 透明薄膜トランジスタ及びその製造方法
CN104022044B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN104241392A (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN105006487A (zh) 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
CN106098560A (zh) 顶栅型薄膜晶体管的制作方法
CN104167446B (zh) 一种薄膜晶体管、阵列基板和显示装置
CN107170784A (zh) 一种oled阵列基板及其制备方法和oled显示装置
CN102683193B (zh) 晶体管的制作方法、晶体管、阵列基板以及显示装置
CN104167448B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104167447B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN104143574B (zh) 主动元件
CN112864231A (zh) 薄膜晶体管及其制备方法、阵列基板和显示面板
CN103715268B (zh) 氧化物薄膜晶体管及显示装置
CN104752517A (zh) 一种薄膜晶体管及其制备方法和应用
CN104167449B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN109616444B (zh) Tft基板的制作方法及tft基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170929

CF01 Termination of patent right due to non-payment of annual fee