MXPA01007943A

MXPA01007943A - Aparato y metodo para implementar comunicaciones digitales sobre una linea de energia.

Info

Publication number: MXPA01007943A
Application number: MXPA01007943A
Authority: MX
Inventors: Timothy M Croushore
Original assignee: Electric Power Res Inst
Priority date: 1999-02-04
Filing date: 2000-02-03
Publication date: 2002-04-10
Also published as: CA2362103A1; WO2000046923A9; WO2000046923A1; AU3221600A; US6278357B1

Abstract

Un aparato para establecer comunicacion digital bidireccional sobre una red de linea de energia que incluye un circuito (305T) de lanzamiento de senales para imponer una senal de comunicacion digital sobre una senal de energia portada por una red de linea de energia. El circuito de lanzamiento de senales se configura para colocar un impulso de la senal de comunicacion digital en una ubicacion de fase de cada semiciclo de la senal de energia. Un receptor (306) conduce la senal de energia de comunicacion digital a un segundo punto en la red de linea de energia. Un procesador (604) de senal se conecta al receptor para recuperar la senal de comunicacion digital desde la senal de energia de comunicacion digital.

Description

APARATO Y MÉTODO PARA IMPLEMENTAR COMUNICACIONES DIGITALES SOBRE UNA LINEA DE ENERGÍA.

Esta solicitud reclama prioridad a la solicitud de patente provisional titulada "Digital Distribution Powerline Communication System", Número de Serie 60/118,647, presentada el 4 de febrero de 1999.

BREVE DESCRIPCIÓN DE LA INVENCIÓN Esta invención se refiere generalmente a la utilización de lineas de energia de central eléctrica. Más particularmente, esta invención se refiere a una técnica para transmitir y recibir información digital dentro de una red de linea de energia de central eléctrica.

ANTECEDENTES DE LA INVENCIÓN Las redes de linea de energia interconectan prácticamente cada casa y negocio en los Estados Unidos. Puede ser altamente deseable utilizar esta infraestructura establecida para suministrar información digital. Un sistema para pasar información digital sobre las redes de linea de energia puede explotarse en un gran número de formas, incluyendo: lectura métrica remota, control de carga, verificaciones de estado en conmutadores y equipo eléctrico relacionado, telemetría, y similares.

Intentos de la técnica anterior para implementar comunicaciones digitales sobre redes de linea de energia han cumplido con éxito limitado. Un problema con los sistemas de la técnica anterior es que tienen velocidades de datos relativamente bajas. En muchos sistemas, este problema es atribuible al hecho de que la información digital sólo puede colocarse en ubicaciones limitadas sobre una señal de energia portadora. Otro problema con los sistemas de la técnica anterior, es que solamente pueden enviar información en una dirección. Por ejemplo, algunos sistemas sólo pueden empujar información "corriente arriba" desde una ubicación de distribución hasta una ubicación de subestación, pero no pueden pasar la información "corriente abajo" desde una ubicación de subestación hasta una ubicación de distribución. De este modo, no es posible la comunicación bidireccional. Otro problema con los sistemas de la técnica anterior es que requieren la instalación de equipo especializado suplemental en la red de linea de energia. Ejemplos de tal equipo incluyen repetidores de señal y reactores de bloqueo de condensador. En vista de lo anterior, puede ser altamente deseable proporcionar un sistema mejorado para implementar comunicaciones digitales en una red de linea de energia.

BREVE DESCRIPCIÓN DE LA INVENCIÓN El aparato de la invención establece comunicación digital bidireccional sobre una red de linea de energia. El aparato incluye un circuito de lanzamiento de señales para imponer una señal de comunicación digital sobre una señal de energia portada por una red de linea de energia y para formar con esto una señal de energia de comunicación digital en un primer punto en la red de linea de energia. El circuito de lanzamiento de señales se configura para colocar un impulso de la señal de comunicación digital en alguna ubicación de fase de cada semiciclo de la señal de energia. Un receptor lee la señal de energia de comunicación digital en un segundo punto en la red de linea de energia. Un procesador de señal se conecta al receptor para recuperar la señal de comunicación digital de la señal de energia de comunicación digital. El método de la invención incluye la etapa de imponer una señal de comunicación digital sobre una señal de energia portada por una red de linea de energia y para formar con esto una señal de energia de comunicación digital en un primer punto en la red de linea de energia. La etapa de imposición incluye la etapa de colocar selectivamente un impulso de la señal de comunicación digital en cualquier ubicación de fase de cada - semiciclo de la señal de energia. En un segundo punto en la red de linea de energia, la señal de comunicación digital se recupera de la señal de energia de comunicación digital. La invención opera exitosamente en cableado de sistema de distribución existente, sin requerir la instalación de repetidores de señal o dispositivos de acoplamiento o bloqueo reactivos. La invención proporciona un sistema de comunicación bidireccional que relativamente es de bajo costo a partir de una instalación y perspectiva de mantenimiento. El equipo de comunicación y protocolo asociado con la invención están bajo el control de costo y operación completa del personal de la central eléctrica. La invención evita la necesidad de proporcionar tecnologías de banda ancha para las aplicaciones de ancho de banda bajas, tales como lectura métrica automática, automatización de distribución y seguridad local. Este sistema de comunicación bidireccional proporciona una trayectoria altamente funcional, segura y confiable a un cliente de la central eléctrica.

BREVE DESCRIPCIÓN DE LOS DIBUJOS Para un mejor entendimiento de la invención, debe hacerse referencia a la siguiente descripción detallada tomada junto con los dibujos anexos en los cuales: La FIGURA 1 es un esquema de la respuesta de frecuencia del sistema de - distribución medida como corriente recuperada en una corriente de fase de subestación que monitorea el transformador de corriente relativo a la corriente inyectada en un transformador de distribución de nodos remotos . La FIGURA 2 es un esquema de la función de distribución cumulativa del ruido no síncrono medido en una corriente de fase de sistema de distribución que monitorea el transformador de corriente. La FIGURA 3 ilustra un circuito de lanzamiento de señales en la forma de un transmisor de subestación que inyecta una señal en una fase de una red de linea de energia de acuerdo con una modalidad de la invención. La Figura 4 es una ilustración de una señal de comunicación digital en la forma de formas de onda de bits de datos generados en el lado secundario de un transformador de corriente de señalización de acuerdo con una modalidad de la invención. La FIGURA 5 ilustra una forma de onda de voltaje de fase del sistema de distribución con una amplitud que se ha modulado de acuerdo con una modalidad de la invención. La FIGURA 6 ilustra al receptor de subestación y al equipo de transmisor que puede utilizarse de acuerdo con una modalidad de la invención. La FIGURA 7 es un diagrama de bloque de un transmisor de subestación formado de acuerdo con una modalidad de la invención. La FIGURA 8 ilustra un alojamiento para un transmisor de subestación de la invención. La FIGURA 9 ilustra un marco de mensaje de salida que puede utilizarse de acuerdo con una modalidad de la invención . La Figura 10 ilustra una estructura de marco básico que puede utilizarse de acuerdo con una modalidad de la invención . La FIGURA 11 es un diagrama de bloque de un sistema receptor de subestación de acuerdo con una modalidad de la invención. La FIGURA 12 ilustra etapas de filtración realizadas por un receptor construido de acuerdo con una modalidad de la invención. La FIGURA 13 ilustra los periodos de control de impulso de corriente de modulación de ancho de impulso utilizados de acuerdo con una modalidad de la invención. La FIGURA 14 es un despliegue de forma de onda del osciloscopio de una señal de impulsión de compuerta en un transmisor de nodos remotos y el impulso de corriente de modulación de ancho de impulso resultante generado por la transmisión de datos. La Figura 15 es un despliegue de forma de onda de osciloscopio de una señal de impulsión de compuerta en un transmisor de nodos remotos y el impulso de corriente de modulación de ancho de impulso resultante generado por la transmisión de datos. La Figura 16 ilustra la subdivisión de un intervalo de tiempo de modulación de ancho de impulso en intervalos de tiempo de factor de servicio más pequeños. La Figura 17 ilustra una señal de comunicación digital impuesta en una señal de energia de acuerdo con una modalidad de la invención. La Figura 18 ilustra una señal de comunicación digital impuesta en una señal de energia de acuerdo con una modalidad de transmisión de datos elevados de la invención. La Figura 19 es una forma de onda de osciloscopio que muestra los impulsos de corriente de datos del transmisor de nodos remotos en el secundario de un transformador de distribución . La FIGURA 20 ilustra la circuiteria del transceptor de nodos remotos que puede utilizarse de acuerdo con una modalidad de la invención. La FIGURA 21 ilustra un procesador de señal digital configurado para realizar el procesamiento de acuerdo con una modalidad de la invención. La FIGURA 22 ilustra un protocolo de comunicación bidireccional que puede utilizarse de acuerdo con una modalidad de la invención. LA FIGURA 23 ilustra una estructura de marco básico para un marco de mensaje de alerta de alarma de nodos remotos utilizado de acuerdo con una modalidad de la invención. La FIGURA 24 ilustra el procesamiento de servicio de alarma del transceptor de nodos remotos de acuerdo con una modalidad de la invención. La FIGURA 25 ilustra el procesamiento de servicio de alarma de subestación de acuerdo con una modalidad de la invención . Números de referencia similares se refieren a partes correspondientes a través de los dibujos.

DESCRIPCIÓN DETALLADA DE LA INVENCIÓN La Figura 1 es una representación general de una respuesta de frecuencia de función de transferencia de corriente de fase para uno de seis sitios remotos probados en una red de linea de energia (también referida en la presente como un sistema de distribución) . La amplitud de respuesta de grafo se normaliza a 60 Hz, indicada como 0 dB de pérdida en el grafo. La respuesta de frecuencia mostrada en la Figura 1 indica un funcionamiento del filtro de paso bajo con una respuesta generalmente plana y no atenuada hasta la primer resonancia del sistema mayor de aproximadamente 250 Hz. La mayoría de los sistemas de distribución tienen una primer frecuencia resonante de aproximadamente 200-500 Hz . Esto es principalmente debido a la resonancia de la inductancia y capacidad del sistema total. La inductancia total se forma por la inductancia del transformador de subestación en paralelo con la inductancia de carga del sistema. La capacidad se forma por la combinación paralela de cualquiera de los condensadores de corrección de factor de energia presentes en el circuito alimentador del sistema de distribución, y la capacidad de linea de distribución. La frecuencia resonante resultante es donde los elementos inductivo y capacitivo totales tienen la misma impedancia, a 250 Hz en el grafo de la Figura 1. La respuesta alcanza en este punto de resonancia típicamente alrededor de 4-7 dB, y después cae a una velocidad de aproximadamente 20-24 dB por octava. Un ejemplo de otras resonancias secundarias del sistema Q más elevado adicionales pueden verse que inician a aproximadamente 1 KHz. Arriba de 1 KHz, la respuesta cae más rápidamente. La técnica de la invención inyecta, propaga y recupera bits de datos en el sistema de distribución de central eléctrica, directamente en el espectro de frecuencia de la corriente de bits de datos de banda base. Utilizando un método recto llamado señalización de ACTIVO-INACTIVO o Modulación, una perturbación del sistema de distribución (alteración) se genera por la transmisión de un bit de datos de una lógica, y la ausencia de una perturbación representa un bit de datos de 0 lógicas. Los bits de datos se generan y se inyectan en el sistema de distribución en una forma que coloca la mayoría de la energia de bits de datos dentro del espectro de frecuencia mostrado en la Figura 1. Al producir las perturbaciones de voltaje del sistema de distribución, para la subestación a la comunicación del sitio de nodos remotos, o perturbaciones de corriente, para el sitio de nodos remotos a la comunicación de subestación, la comunicación de datos exitosa puede lograrse utilizando el mismo espectro de frecuencia ocupado por la frecuencia de energia de 60 Hz del sistema de distribución, armónicos, y ruido. Como se indica en el grafo de la Figura 1, las señales en la banda de frecuencia hasta la primera resonancia del sistema de aproximadamente 250 Hz se propagarán a través del sistema de distribución con poca o ninguna atenuación. Las señales en la banda de frecuencia de 250 Hz a aproximadamente 1 KHz se propagarán a través del sistema con una cantidad moderada de atenuación. Las pruebas de campo indican que las señales de datos (o velocidades de baudios) de hasta algunos kilohertz pueden utilizarse de acuerdo con la invención. Como se discute en lo anterior, las señales con frecuencia de hasta algunos kilohertz experimentan atenuación moderada cuando se propagan a través del sistema de distribución. Aunque esta atenuación es más severa arriba de la primera resonancia del sistema (200-500 Hz) , las señales arriba de está frecuencia aún pueden recuperarse si se procesan adecuadamente. Sin embargo, como en la mayoría de los sistema de comunicación, la calidad de la señal detectada en una ubicación receptora depende del nivel de ruido presente en la entrada del receptor asi como el nivel de señal absoluto. En el sistema de la invención, las comunicaciones de entrada (desde el sitio de nodos remotos a la subestación) se reciben en la subestación al detectar el flujo de corriente en una corriente de fase que monitorea el transformador de corriente. Puesto que la corriente en este transformador de corriente es una combinación de todas las corrientes de carga suministradas en esa fase, es un ambiente inherente de ruido en el cual se detectan las señales de comunicación. Todos los componentes de corriente relacionados con la frecuencia de linea de energia de 60 Hz se llaman componentes síncronos. Esto incluye armónicos, que ocurren en múltiples de frecuencia de 60 Hz. Todos los otros componentes de corriente no se relacionan directamente en tiempo o fase a la frecuencia de linea de energia que se llaman componentes de ruido no síncronos. La forma de onda de corriente, como se detecta en el transformador de corriente de subestación secundario, contiene las lineas espectrales de frecuencia de energia, generalmente después de la conformación de la función de transferencia de corriente mostrada en la Figura 1. Esta forma de onda de corriente contiene lineas espectrales de frecuencia de energia (componentes de frecuencia), separados a intervalos de 60 Hz-60 Hz, 120 Hz, 180 Hz, etc. La amplitud de la frecuencia fundamental de 60 Hz y sus armónicos impares (3,5,7, etc., veces 60 Hz) típicamente son más de 50 db arriba del nivel de ruido minimo. Puesto que estos niveles son significativamente mayores que cualquier señal de datos transmitida, deben removerse en el receptor digital para permitir la recuperación de datos exitosa. El espectro de ruido no síncrono visto en el transformador de corriente de subestación resulta de una combinación de dos efectos. Primero, el ruido generado en los sitios del cliente tiene una conformación espectral de si misma, en segundo lugar, este ruido se propaga a través del sistema de distribución sólo a medida que lo hace la seña de datos transmitida, y se efectúa por la función de transferencia de corriente del sistema de distribución. De este modo, el ruido compuesto observado en el transformador de monitoreo de corriente de fase es el ruido de fuente original combinado con la función de transferencia del sistema. El análisis de los datos de prueba de campo de la corriente de fase reveló las amplitudes relativas típicas del ruido síncrono a no síncrono. El valor de RMS general del ruido no síncrono se registro como 1 a 3 A RMS (referido como el lado de distribución primario de 7200 voltios), incorporado en 500 A RMS de la corriente de 60 Hz (y armónico) . Este rango de ruido se registró durante diferentes momentos del dia, en varios transformadores de monitoreo de corriente de fase diferente. La amplitud de ruido parece descomponerse aproximadamente como 1/f, donde f es la frecuencia. Esto es característico de muchos fenómenos de ruido naturales que se producen por un proceso de punto aleatorio. En este caso, el proceso de punto es la conmutación aleatoria sobre y fuera de las cargas en el sistema, tales como acondicionadores de aire, calentadores, etc. Otras fuentes no síncronas tales como arranques de motor pueden agregarse a este ruido. Una resonancia de sistema primario (200-500 Hz) típicamente existe en el espectro de ruido, como se indica por un pico amplio en el espectro de ruido en esta frecuencia. Como se discute en lo anterior, al modelar está resonancia para que sus efectos puedan cancelarse en el proceso del filtro receptor digital reduce el nivel de ruido no síncrono general, y ayuda a cancelar sus efectos sobre los impulsos transmitidos. Los valores de pico a pico de la amplitud de ruido tan elevados como 10 A también se registraron, excediendo ampliamente el valor de ruido de RMS normal. Este efecto típicamente es provocado por la conmutación de cargas grandes, o arranque de motores. Los efectos exactos de este tipo de ruido sobre las comunicaciones de datos dependen de la magnitud del ruido de impulso, el ancho del ruido de impulso, y el ancho de bits de datos. Para estudiar adicionalmente las características de ruido del sistema de distribución, se generaron esquemas de distribución cumulativos, como una función del ancho de impulso de datos. La función de distribución cumulativa (CDF) es el porcentaje de casos que la energia de ruido, para un ancho de impulso dado, excede un valor de corriente dado. Un esquema de CDF se muestra en la Figura 2, que asume un ancho de impulso de datos de 800 us . Este grafo incluye un esquema del ruido de CT de corriente de fase actual registrado en un sistema de distribución, etiquetado como Farmbrook, y un esquema de ruido Gaussiano ideal. Para detectar correctamente un impulso de datos, el impulso de datos debe ser mayor que el ruido correspondiente la mayor parte del tiempo. La cantidad de tiempo actualmente requerida es una función de la velocidad de error de bits deseada (BER) . Por ejemplo, asumir una BER de 1% es necesaria (es decir, una fuera de un ciento de bits puede recibirse en forma incorrecta) . La Figura 2 se utiliza para determinar la amplitud de impulsos de dato requerida para esta BER en el ejemplo para el circuito de Farmbrook. Para hacer esto, se extiende una linea del punto 1% en el eje y, horizontalmente a través de la intersección con la curva de Farmbrook. Cayendo de este punto al eje x, obsérvese que el ruido para este ancho de impulso es de 4.2 A o menor de 99% del tiempo. De este modo, si un nivel de impulso de 4.2 A en el lado primario de 7200 V (30 x 4.2 = 130 A en el transformador de distribución, DT, lado secundario) se utiliza para la transmisión de datos, el ruido será más grande que el impulso solamente el 1% del tiempo. Este CDF depende directamente del nivel de ruido actual en el sistema, que típicamente varia de 1 a 3 A RMS para el circuito de distribución de Farmbrook. También esquematizada en la Figura 2 está la función de distribución cumulativa del ruido Gaussiano ideal. Nótese que la curva de datos actual comienza a desviarse de la curva ideal a aproximadamente 3 A. Esto indica que existen ráfagas poco frecuentes, pero de alto nivel de ruido. Por ejemplo, el 0.2% del tiempo, la corriente de ruido excedió el 6.5 A. El punto de desviación de la curva ideal es donde la corriente de impulso de incremento no disminuye sustancialmente la velocidad de error. En la Figura 2 puede observarse que la curva de ruido actual se desvia radicalmente de la curva ideal arriba de aproximadamente 5 A. Por esta razón, un nivel de corriente de impulso del transmisor de datos de nodos remotos máximo de 150 A se eligió. Esto se calcula a partir de la corriente lateral primaria del sistema de distribución 5 A, multiplicada por la relación DT de 30, que resulta en la corriente lateral secundaria de DT requerida.

Debido a esta desviación de curva ideal, los datos de serie de tiempo actual se examinaron para encontrar la causa de las ráfagas de ruido infrecuentes pero grandes. A partir de un examen de la serie de tiempo, se observó que aproximadamente una vez ocurre una segunda ráfaga de ruido impulsiva de 6 A o mayores. Puesto que este ruido impulsivo no puede eliminarse, los errores que causa deben tolerarse por cualquier corriente de impulso realista. En los siguientes argumentos, la comunicación de salida se define como transmisión de datos a partir de un transmisor de subestación a cualquier ubicación de nodos remotos en el sistema de distribución. Las comunicaciones de entrada se definen como transmisión de datos a partir de cualquier ubicación de nodos remotos dentro del sistema de distribución al equipo receptor de datos de la subestación. Las comunicaciones de datos pueden conducirse independiente y simultáneamente en cada una de las tres fases de voltaje por cualquier sistema alimentador de distribución existente suministrado por un transformador de subestación. La Figura 3 es un diagrama de bloque que ilustra un componente de la invención que interactúa a un sistema de distribución para la comunicación de datos bidireccional. Los bits de datos de salida transmitidos en una fase de voltaje de distribución individual se inyectan en el sistema 100 de distribución a través de un circuito 305 de lanzamiento de señales (un transmisor de subestación en este caso) , el cual se conecta a un transformador 301 de corriente de inyección de señales. Los bits de datos de salida parecen como perturbaciones de voltaje de baja amplitud en la forma de onda de voltaje de fase del sistema de distribución de 7200 V. Un bit de una lógica de datos produce un cambio de voltaje en el voltaje de fase, y un bit de 0 lógica de datos no produce ningún cambio de voltaje. Puesto que este voltaje de fase se suministra a todos los circuitos alimentadores del sistema de distribución, que operan a partir de un banco 300 de transformador dado, la señal de datos de salida está disponible por lo tanto en todos los transformadores 303 de distribución en esta fase de voltaje. Para un bit de 1 lógica de datos, un voltaje VI de señal de datos de salida se produce por el transmisor 305 de subestación en una sección 309 de generación de impulsos por la duración del bit de datos. El voltaje VI de señal de datos de salida puede lograrse como un evento de "perturbación", que es equivalente a un bit de información, el cual es equivalente a un bit de datos transmitido. La duración del bit o ancho es igual a 1/ (velocidad de baudios). De este modo, para una velocidad de baudios de 1260 baudios, el ancho de bits es 1/1260 o 793.7 us . Para los propósitos de discusión, un bit de una 1 lógica de datos se refiere como la señal de datos, ya que un voltaje transmitido o corriente solamente se genera por un bit de 1 *** * -&*--** lógica. La ausencia de un voltaje de datos o corrientes se interpreta en el receptor de datos como un bit de 0 lógicas. El circuito 307 de rectificación de CA en la Figura • 3 permite que la generación de impulsos de señal de datos se 5 genere en cada semiciclo de la forma de onda de corriente del sistema de distribución de 60 Hz . El voltaje de VI de señal de datos parece cruzar el lado secundario del transformador 301 de corriente de inyección de señales, el cual está en serie con el voltaje Vt suministrado por el transformador 300 flB 10 de subestación. Este método de inyección de señales de datos de salida de este modo es llamado el método de inyección en serie. La señal VI de datos se crea al variar una impedancia de 309 en el lado de CD del rectificador de puente 307. Al cambiar la impedancia conectada al rectificador de puente, un voltaje VI de datos deseado se crea a través del rectificador de puente y el lado secundario de la inyección CT 301 de señales. Este voltaje en el circuito secundario de f señalización de CT 301 se transforma en el circuito primario como impulsado V2. Puesto que el voltaje V2 de datos siempre se sustrae del voltaje del sistema de distribución a través del proceso de inyección en serie, el voltaje del sistema de distribución compuesto resultante suministrado a todas las cargas y dispositivos conectados a este voltaje de fase del sistema de distribución, es Vt-V2, o 7200 Vrms-V2. La amplitud V2 de voltaje de transmisión de datos se inyecta a un nivel muy bajo con respecto al voltaje de fase de distribución de 7200 Vrms normal. La amplitud del voltaje de señalización de datos V2 se mantiene en aproximadamente l/87avo del voltaje de fase de distribución de 7200 Vrms, o el pico 83 V. Esta perturbación de voltaje de fase de distribución de muy bajo nivel es menor que las fluctuaciones de voltaje normales que ocurren, y se permiten en un sistema de distribución de central eléctrica. Este voltaje Vt-V2 de fase modificada de datos, en la Figura 3, se aplica a un transformador 303 de distribución de nodos remotos. Este voltaje aparece en el circuito secundario DT 7200 V/240 V en l/30avo de la amplitud primaria, o un voltaje nominal de 240 Vrms-(V2/30) y se aplica al transceptor 304 de datos de nodos remotos. Los datos se recuperan en el receptor del transceptor 304 de datos de nodos remotos a través de la aplicación de las técnicas de procesamiento de señal digital de la invención, que se discuten a continuación. Los métodos de recuperación de señal especiales asociados con la invención permiten que la transmisión de datos de salida de bajo nivel se extraigan del mismo espectro de frecuencia ocupado por la frecuencia de energia de 60 Hz, sus armónicos y señales de ruido que están presentes inherentemente en el sistema de distribución. La transmisión de señal de datos de entrada se implementa al producir los impulsos It de corriente de carga en el lado secundario del transformador 303 de distribución, como se muestra en la Figura 3. Un impulso de corriente de carga de un bit de datos se mantiene por la duración del bit de datos. Estos impulsos de corriente de carga se combinan con la corriente Iss, de corriente de carga de la subestación normal, y aparecen en el alimentador de sistema de distribución como una corriente total de Iss+It. El transformador 302 de corriente del monitor de corriente de fase, localizado en la subestación mide está corriente de carga total. Ese transformador 302 de corriente de monitoreo proporciona la extracción de corriente de datos de entrada a partir del sistema de distribución y actúa como el punto de bifurcación del receptor de datos de entrada. Un transformador 302 de corriente de monitoreo de corriente de fase es una pieza normal del equipo utilizado en un sistema de distribución central para monitorear la corriente de carga en un circuito alimentador de distribución. De este modo, no se requieren modificaciones al sistema de distribución y ningún equipo adicional o dispositivos que necesiten instalarse en las lineas del sistema de distribución para la recuperación de datos de entrada del receptor de subestación. La corriente Iss+It de carga del circuito de distribución total, que incluye los impulsos de corriente de datos de entrada, se registra en el transformador 302 de corriente de monitor de corriente de fase secundaria como (Iss+I)t/NCt donde NCt es la relación de vueltas del transformador de corriente. Esta [corriente de datos de entrada + carga] total se conecta a una unidad 602 terminadora de transformador de corriente de canal múltiple en el receptor 306 de subestación. La unidad 602 terminadora de transformador de corriente proporciona una corriente a la conversión de voltaje, y suministra la forma de onda de voltaje compuesto resultante a un canal de un convertidor 603 de análogo a digital. El convertidor 603 de análogo a digital muestrea la forma de onda compuesta, que contiene las señales de datos de entrada de bajo nivel, y suministra su salida digital a un procesador 604 (DSP) de señal digital. La Figura 3 ilustra esta conexión de receptor de entrada para una fase de circuito de distribución. Un sistema de distribución actual contendrá múltiples circuitos alimentadores, con tres fases cada uno (fases A, B, y C) . De este modo, un sistema con cuatro circuitos alimentadores, por ejemplo, contendrá transformadores 302 de corriente de monitoreo de corriente de 4 x 3 o 12 fases. Cada transformador de corriente proporciona una bifurcación de datos de entrada a la unidad 602 terminadora del transformador de corriente en el receptor 306 de datos de la subestación. La sección 604 DSP del receptor 306 de datos recibe continuamente entradas de forma de onda digitalizadas de cada canal de análogo a digital (una para cada transformador 302 de corriente de monitoreo de corriente) . El DSP 604 opera para extraer los impulsos de transmisión de datos de entrada de bajo nivel del mismo espectro de frecuencia ocupado por la frecuencia de energia de 60 Hz, sus armónicos, y señales de ruido que están presentes inherentemente en el sistema de distribución. El proceso de recuperación de señal de DSP de la invención se discute a continuación junto con la discusión del Receptor de Datos de Subestación. Aquellos expertos en la técnica reconocerán inmediatamente un número de beneficios asociados con la invención. Primero, la invención proporciona la comunicación bidireccional. Es decir, la comunicación puede establecerse a partir de una ubicación de distribución (por ejemplo 304 en la Figura 3) a una subestación (por ejemplo 305 en la Figura 3) y viceversa. Además, la técnica de la invención logra la transmisión de señal de datos de entrada y de salida y la recuperación sin modificar físicamente las lineas existentes y el equipo en el sistema de distribución. La Figura 4 es una presentación gráfica de un método de rastreo de ondas de una señal de bit de datos para una transmisión de datos de entrada y de salida. El proceso de rastreo de ondas permite la transmisión de datos a través de casi toda la porción de cada semiciclo de 60 Hz de la forma de onda de frecuencia de energia. Esto resulta en la capacidad de lograr producción de datos mucho más efectiva que la lograda previamente por otros sistemas de comunicaciones que operan en el sistema de distribución de central eléctrica. El rastreo de ondas divide la forma de onda de voltaje de 60 Hz en periodos de tiempo de bits de datos individuales que comienzan en cruzamiento cero. La duración de tiempo de cada periodo de bits varia con la velocidad de baudios de datos. Por ejemplo, una velocidad de baudio de 600 baudios divide cada ciclo de 60 Hz en 10 intervalos de tiempo individuales de 1.667 ms cada uno. Correspondientemente, una velocidad de baudios de 1200 baudios divide cada ciclo de 60 Hz en 20 intervalos de tiempo individuales de 833.3 us cada uno. El diagrama de la Figura 4 se muestra por una velocidad de datos de 1200 baudios. Una forma de onda sinusoidal se muestra en la Figura 4 para una referencia de tiempo de transmisión de bits a la frecuencia de energia de 60 Hz. Para la transmisión de datos de salida, esta forma de onda sinusoidal representa la forma de onda de corriente de fase de carga de subestación, identificada como Iss en la Figura 3. Para la transmisión de datos de entrada, esta forma de onda sinusoidal representa el voltaje de fase de distribución presente en todos los transformadores de distribución de nodos remotos en el sistema. Un circuito 609 de bucle de fase bloqueada (Figura 6) proporcionado en el circuito controlador del transmisor de subestación y un bucle 2006 de fase bloqueada (Figura 20) proporcionado en el circuito 2000 de transceptor de nodos remotos proporciona la sincronización de frecuencia de energia de 60 Hz y la ubicación de los puntos de cruzamiento de cero de voltaje de fase para la circuiteria de 5 controlador. Utilizando esta sincronización de forma de onda de 60 Hz, los transmisores de salida y de entrada comienzan una transmisión de mensajes de datos en un punto de cruzamiento cero de 60 Hz y continúan la transmisión de mensajes a través de cada semiciclo de 60 Hz hasta el final ^fe 10 del mensaje. Como se describe previamente, el transmisor de salida de subestación produce un impulso de voltaje, y el transmisor de entrada de nodos remotos produce un impulso de corriente, solamente durante un bit de 1 lógica de datos. Ninguna transmisión de bits ocurre para un bit de 0 lógicas.

La Figura 4 muestra bits de datos 1 y datos 0 alternantes, con inicio de generación de bits en cruzamiento cero y que continúan a través de dos semiciclos de 60 Hz. Para la mejor detección de bits y recuperación en el receptor • de datos, se desea una transmisión de bits de datos de amplitud constante. La metodología de rastreo de ondas desarrollada, que incluye el muestreo de forma de onda y la sincronización de fase bloqueada, permite que el controlador de transmisor determine la amplitud actual del voltaje de fase de 60 Hz o la forma de onda de corriente en cada ubicación de intervalo de tiempo de bits transmitida. Los intervalos de tiempo de bits individuales se etiquetan en la Figura 4 como Tl a T20. Para cada bit transmitido, el controlador determina el voltaje de forma de onda de 60 Hz disponible (de salida) o corriente (de entrada), y ajusta el control de transmisor para producir la amplitud de bits de datos deseada. Esto se describirá con más detalle en las siguientes secciones en la subestación y los transmisores de nodos remotos. A medida que el voltaje sinusoidal, o la amplitud de forma de onda de corriente disminuye hacia cero, manteniendo la amplitud de bits deseada se hace ampliamente dificil debido a que la amplitud de forma de onda de disminución produce la conformación de bits. Los algoritmos del controlador de transmisor desarrollados han aumentado el uso de las porciones de amplitud bajas de la forma de onda para producir los bits de datos deseados. Sin embargo, los intervalos de tiempo de bits cercanos, o que pasan a través del cruzamiento cero pueden ser inútiles, dependiendo del ancho de bits, debido a la falta de voltaje o corriente para producir el bits de datos. Por esta razón, ciertos bits se predefinen como bits "excluidos" para cada velocidad de baudios de datos utilizada, y se ignoran por el sistema de comunicaciones. Esto se discutirá, con más detalle a continuación . La Figura 5 ilustra una forma de onda 620 que representa las perturbaciones de voltaje del sistema de distribución para la transmisión de datos de salida, y una forma de onda 622 para las perturbaciones de corriente de carga de la subestación para la transmisión de datos de • entrada. La forma de onda 620 de amplitud más elevada 5 representa la forma de onda de voltaje de sistema de distribución (7200 V), con las reducciones de voltaje durante la transmisión de 1 bit de datos, mostrada con la forma de onda 624, la cual se exagera para ilustración. La segunda forma de onda 622 sinusoidal representa la corriente de fase ^k 10 del sistema de distribución, con la amplitud de corriente incrementada (impulsos de corriente de carga del transmisor) durante la transmisión de 1 bit de datos. El esquema 624 de onda cuadrada se muestra como una referencia para indicar la ocurrencia de bits de datos en la secuencia de tiempo. 15 La Figura 6 es un diagrama de bloque de la circuiteria de la invención implementada en una ubicación de distribución. Este diagrama indica la ubicación y conexión fisica de los diversos componentes del sistema de comunicaciones a las tres fases de distribución individuales energizadas por un banco 300 del transformador de tres fases de la subestación implementada en una ubicación de subestación de distribución. Dependiendo del tamaño de la subestación y la base del cliente, las subestaciones de central eléctrico actuales pueden suministrar energia a los alimentadores de distribución a través de más de un transformador de tres fases. En estos casos, la instalación del sistema de comunicaciones mostrada en la Figura 6 se duplica para los bancos transformadores de subestación adicionales . La Figura 6 ilustra los transformadores 302A-302C de corriente de monitoreo de corriente de fase y los transformadores 301A-301C de corriente de señalización. Los transformadores 302 de corriente de monitoreo de corriente se conectan a los transformadores 303 de distribución, los cuales se conectan a varios nodos 304 de red de linea de energia. El lanzamiento de señales desde la ubicación de subestación de distribución se controla por una computadora 605 personal de subestación, la cual se conecta a convertidores 601 de fibra óptica. El transmisor 305 T de subestación incluye electrónica de control, y dispositivos de conmutación de energia. La recepción de señal en la ubicación de distribución se controla por un receptor 306, que preferiblemente incluye convertidores 603 de análogo a digital y procesadores 604 de señal digital. Como se indica previamente, la transmisión de datos de salida se controla por la PC 600 de subestación. La actividad de comunicaciones puede requerirse en forma remota e iniciarse desde una oficina central a través de una interconexión WAN proporcionada por un módem 605 de PC, o a través de programación de control automático que corre en la PC 600 de subestación. Para la transmisión de datos a un nodo 304 remoto particular, la PC 600 encamina los comandos de transmisión de datos a través de uno de sus tres puertos 607 de comunicaciones en serie RS232, dependiendo de la fase del sistema de distribución del nodo 304 remoto deseado. Estos comandos se envían a través de un RS232 al convertidor 601 de fibra óptica, que conecta a través de un cable 608 de fibra óptica dúplex al tablero de control del transmisor 305 T de subestación. Este cable 608 de fibra óptica proporciona una interconexión eléctricamente aislada de la subestación al transmisor de energia exterior para las comunicaciones en serie dúplex entre la PC 600 de subestación y el transmisor 305 T de energia exterior. La transmisión de datos iniciada por la PC 600 de subestación y encaminada al controlador de fase apropiado en el transmisor 305 T de subestación se implementa por la unidad de conmutación de energia correspondiente en el transmisor 305 T de subestación. La unidad de conmutación de energia conecta a un transformador 301 de corriente de señalización para la inyección de señales de datos en el conductor de fase de distribución seleccionada . La transmisión de datos de entrada desde un sitio 304 de nodos remotos se produce en respuesta a una petición de salida iniciada por la computadora 600 personal para el monitoreo de estado normal u operaciones de lectura métrica, o funciones de control del dispositivo remoto. Una excepción para esto es una condición de alarma de nodos remotos, que dispara una transmisión de mensaje de alarma espontánea desde el sitio de nodos remotos. Una transmisión de mensajes de nodos remotos se origina en cualquiera de las tres fases de circuito de distribución, mostradas en la Figura 6 en un nodo 304 remoto en el lado secundario de un transformador 303 de distribución. La transmisión de datos de entrada en cualquiera de las tres fases de circuito dentro de un circuito alimentador de distribución dado se recibe en la subestación al monitorear el flujo de corriente a través del transformador 302 de corriente de monitoreo de corriente de fase correspondiente. El flujo de corriente en el lado secundario del transformador 302 de corriente de monitoreo de corriente de fase se conecta a una de las entradas de la unidad 602 terminadora del transformador de corriente de entradas múltiples, parte del equipo 306 de receptor de subestación. Este terminador 602 de transformador de corriente proporciona la terminación de resistencia adecuada para convertir la corriente secundaria del transformador 302 de corriente en un voltaje adecuado para el procesamiento del receptor. Una forma de onda de señal análoga se proporciona por el terminador 602 de transformador de corriente para cada canal receptor de entrada (uno para cada transformador 302 de corriente) . Cada una de estas señales análogas se muestrea en tiempo real por un convertidor 603 de digital a análogo de 16 bits (A-a-D) . Las salidas digitales de los convertidores de A-a-D entonces se encaminan a los procesadores 604 (DSP) de señal digital. Los procesadores DSP realizan procesamientos de señales digitales para lograr la extracción de señales digitales desde las formas de onda del circuito de entrada compuesta. Los datos recuperados por este procesamiento de señal en el receptor 306 de subestación se suministran a la PC 600 de control central para el manejo y almacenaje de datos del sistema subsecuente. Además, como se muestra en las Figuras 3-6, el transmisor de datos de salida produce los impulsos de voltaje que se aplican al lado secundario de un transformador 301 de corriente de inyección de señales. Estos impulsos de voltaje se inyectan en serie con el voltaje de fase de distribución de subestación, suministrada por el transformador 300 de banco de subestación. Esto produce las perturbaciones de voltaje de fase de distribución que se detectan por los transceptores 304 de nodos remotos. Durante los periodos inactivos donde no ocurre transmisión de datos, el circuito secundario del transformador 301 de corriente de inyección de señales esencialmente se pone en corto circuito (sus conexiones secundarias conectadas juntas a través de una resistencia muy baja) por el transmisor 305 T de subestación, provocando que la corriente secundaria del transformador de corriente fluya en un bucle lateral secundario. Este estado inactivo también es equivalente a una transmisión de bits de datos digitales baja, donde eventualmente ningún voltaje se desarrolla a través del transformador 301 de corriente. Bajo está condición en corto circuito, la corriente secundaria del transformador de corriente es una forma de onda de 60 Hz sinusoidal que sigue precisamente la amplitud y conformación de la corriente de carga de fase de subestación que fluye a través del lado primario del transformador de corriente (7200 V) . Durante una transmisión de bits elevados de datos digitales, los valores específicos de la resistencia se sustituyen por el corto circuito de resistencia baja por el transmisor 305 T de subestación. Puesto que el transformador de inyección de señales es un transformador de corriente, la corriente que fluye en el transformador 301 de corriente de señalización secundaria tiende a permanecer esencialmente constante (después del flujo de corriente lateral primario) aún con las condiciones de carga laterales secundarias de variación. Por esta razón, el flujo de corriente lateral secundaria del transformador de corriente retiene su amplitud y conformación durante la condición de inserción de resistencia del transmisor, ya que la resistencia insertada no altera el flujo de corriente. Esto también produce el requerimiento de que la corriente lateral secundaria siempre debe terminarse en un corto circuito o un valor de resistencia que mantendrá el voltaje desarrollado dentro de los limites de operación de seguridad. Un voltaje se desarrolla a través de la resistencia insertada en el transmisor 305T igual a I x R (donde I es la corriente de bucle secundaria y R es la resistencia insertada) y de este modo a través de las terminales laterales secundarias del transformador 301 de corriente de inyección de señales. Los métodos de rastreo de ondas desarrollados discutidos en lo anterior (sincronización de 60 Hz, la asignación de intervalo de bit, rastreo de amplitud de forma de onda) se emplean para producir los bits de datos a través de cada semiciclo de la forma de onda de voltaje de fase. Al monitorear la forma de onda de corriente de fase que varia con el tiempo en el transformador de corriente secundario, y a través de la circuitería 305T de transmisor, un valor de resistencia se calcula para producir una amplitud VI de voltaje de señalización deseada. Esta resistencia se conecta en el bucle de corriente secundaria de transformador de corriente por la electrónica de energia (circuitos de conmutación de energia) en el transmisor 305T. Puesto que la forma de onda de corriente varía sinusoidalmente con el tiempo, un valor de resistencia nuevo y específico se calcula e inserta a intervalos de tiempo específicos durante cada período de tiempo de datos 1 para mantener la amplitud de bits de datos deseada a través de cada semiciclo. Esto se ilustra en la Figura 4. La Figura 7 es un diagrama de bloque de un circuito del lanzamiento de señales de la invención. En particular, la figura ilustra un transmisor de subestación que implementa un proceso de conmutación de energia para producir las perturbaciones de voltaje de fase de sistema de distribución durante la transmisión de datos. Los artículos mostrados en la Figura 7 representan los componentes requeridos para la transmisión de datos en una de las tres fases del voltaje del sistema de distribución. Estos componentes se duplican para las otras dos fases de la transmisión de datos. Los tres equipos de componentes se alojan dentro de la unidad transmisora de tres fases, que se discuten junto con la Figura 8. En la Figura 7, el transformador 301 de corriente de inyección de señales se conecta a las terminales de entrada del transmisor de subestación de la sección 307 de Terminación y Rectificación de CA. La corriente del transformador 301 de corriente de inyección de señales fluye a través del transformador 702 de corriente de monitoreo de corriente de fase para el muestreo de forma de onda de corriente mediante el -convertidor 721 de A-a-D del controlador del transmisor. La corriente después fluye a través de una de varias ramificaciones de circuito dependiendo del estado de operación del transmisor. Por ejemplo, la corriente puede fluir a través del contactor 704 principal cuando el transmisor esté en un estado deshabilitado o inactivo durante varios minutos o más. Este contactor de corriente elevada grande normalmente cerrado proporciona la terminación de transformador 301 de corriente de inyección de señales cuando no se desea ninguna transmisión . La corriente también puede fluir a través de SCR1 y SCR2 706 cuando el transmisor está activo, pero temporalmente inactivo entre las transmisiones de mensajes. Estos dispositivos de SCR de estado sólido de corriente elevada, pueden encenderse rápidamente entre periodos de mensajes, proporcionando la terminación requerida del flujo de corriente del transformador 301 de corriente. Puesto que un SCR es un dispositivo monopolar (permitiendo el flujo de corriente en sólo una dirección) dos dispositivos SCR se utilizan en una configuración anti-paralela para permitir la conducción de corriente en cada semiciclo de la forma de onda de corriente de 60 Hz. La corriente también puede fluir a través del bloque 708 del rectificador de puente y dentro de la sección 308 de la Generación 308 de Impulsos de Transmisión durante la transmisión de bits elevados de datos digitales. El bloque 708 de rectificador de puente incluye módulos DM1 y DM2 de alto voltaje, de corriente elevada de diodos dobles. Estos diodos implementan un rectificador de onda completo a la forma de onda de corriente de 60 Hz, permitiendo que los dispositivos IGBT monopolares se utilicen en cada semiciclo de la forma de onda de CA de 60 Hz, y de este modo permitiendo la generación de bits de datos a través de toda la región de amplitud sincero del ciclo de 60 Hz. La generación 308 de impulsos es comprendida de conmutadores IGBT1-IGBT7 (IGBT) , del transistor bipolar de compuerta aislada de estado sólido de alto voltaje, de corriente elevada, y las resistencias R1-R6 de energia. Durante la transmisión de un bit disminuido de datos digitales, el IGBT1 de cero bits se enciende, desviando el flujo de corriente a través de IGBT de baja resistencia y previniendo que un voltaje de bit de datos se genere. Durante la transmisión de un bit elevado de datos digitales, uno o más IGBTS de la resistencia de ramificación (IGBT 2-IGBT 7 en la Figura 7) se enciende para la duración del bit elevado de datos digitales. Esta configuración de resistencia de ramificación forma un convertidor de energía elevada de D-a-A (digital a análogo) , con resistencias R1-R6 acomodadas en una progresión de valor de resistencia binaria (R2=2xRl, R3=2xR2, etc.). Para cualquier posición de bits, dada dentro de la forma de onda de corriente de 60 Hz, el controlador 700 mide la amplitud de corriente a través del monitor 715 de CT de señal y el convertidor 721 de A-a-D. Este después calcula el valor de resistencia correcto que se inserta en el bucle de corriente de transmisor para producir la amplitud de voltaje de bits de datos deseada. El controlador 700 después enciende los dispositivos IGBT específicos ( IGBT2-IGBT7 ) , a través de la salida 722 de impulsión de IGBT y los impulsores IGBT (DR2-DR7 ) , para paralelizar las resistencias R2-R6 correctas para producir un valor de resistencia neto que sea el más cercano al valor calculado. Este proceso se repite a intervalos de tiempo de incremento múltiples dentro de cada intervalo de bits de datos para volver a calcular el valor de resistencia requerido y mantener una amplitud de bits constante cercana para la duración del intervalo de bits. Cuando la duración de tiempo de bits elevados de datos digitales ha transcurrido, el proceso se repite para el siguiente bit de datos, encendiendo el IGBT1 de cero bits para un bit disminuido de datos digitales, o una combinación de resistencia de IGBTS de resistencia de ramificación (IGBT2-IGBT7 ) para un bit elevado de datos digitales. Cuando se completa la transmisión de mensajes, los dispositivos 706 de SCR anti-paralelos se encienden, para terminar el flujo de corriente de transformador de corriente hasta el inicio del siguiente mensaje transmitido, si el transmisor permanecerá activo. Si el transmisor estará inactivo por varios minutos o más, el contactor 705 principal se cierra hasta la siguiente sesión de mensajes . Como se describe en lo anterior, los valores de resistencia de las resistencias R1-R6 de ramificación individuales en la Figura 7, se seleccionan como una progresión de valor binario de Rl a R6. R2 es dos veces el valor de Rl, R3 es dos veces el valor de R2 , y asi sucesivamente a R6. Esto resulta en un convertidor de digital a análogo de 6 bits de alta energia, con 64 valores de resistencia posibles diferentes producidos al encender la combinación apropiada de dispositivos de IGBT. Ya que el voltaje VI de señalización deseada es igual a la corriente Isec secundaria del transformador 301 de corriente de inyección de señales multiplicada por la resistencia R insertada del transmisor, un rango de valores de resistencia de transmisor requeridos se determina a partir de un rango de variaciones de corriente de carga de subestación actuales (produciendo Isec a partir de Iss) , a partir de las condiciones de carga de subestación esperadas de la más ligera a la más pesada. Los valores de resistencia de ramificación individuales actuales se selecciona para proporcionar el rango requerido de diferentes valores de resistencia, producidos al paralelizar las ramificaciones de resistencia. La invención se ha implementado con valores de resistencia de ramificación y dispositivos semiconductores de energia que pueden operar con una corriente Iss de carga de subestación que varía de aproximadamente 100 Arms a 1500 Arms . Este diseño produce un voltaje de señalización de lado secundario de CT 301 de señalización, VI, hasta 500 V pico, y V2 a través del circuito primario de hasta 83 V pico (Figura 3) . La Figura 7 ilustra un tablero 700 de controlador de transmisor de subestación, que proporciona toda la generación de bits de datos requerida, sincronización, rastreo de ondas, y funciones de monitoreo de estado. Como se describe en lo anterior, el monitor CT 702 de corriente en linea proporciona una señal de corriente a la sección 715 del monitor de CT de señal, que produce una forma de onda de voltaje proporcional a la forma de onda de corriente de CT 301 de señalización. El convertidor 721 de A-a-D de 10 bits muestrea esta forma de onda, contenida en el microcontrolador IC 720 para el monitoreo de forma de onda de corriente y el rastreo de ondas. Un par de conductores se conecta desde las terminales de entrada de transmisor hasta el circuito 716 de detección de sobrevoltaje . Este circuito monitorea la amplitud de voltaje desarrollada por el transmisor de datos, e implementa el cierre de transmisor en el caso de que el voltaje de señal de transmisor exceda los límites preestablecidos. Una salida del detector 716 de sobrevoltaje se conecta al circuito 718 de control de contactor principal, que proporciona la conmutación de energia y sin energía al contactor 705 principal. Un circuito 719 de generación de impulsión de SCR produce las señales de impulsión requeridas a los dispositivos 706 de SCR para asegurar el encendido adecuado de estos dispositivos sobre el rango de temperatura de operación esperado. Un circuito 717 de fallo de impulsión 5 de SCR monitorea la salida del circuito 719 de impulsión de SCR, y produce una señal de corte al circuito 718 de control de contactor principal en el caso de la falla u operación inadecuada de las señales de impulsión de SCR. El circuito 722 de interfase de impulsión de IGBT proporciona las señales de impulsión de IGBT desde un / microcontrolador 720 a los impulsores 714 de IGBT. Los impulsores 714 de IGBT proporcionan señales de impulsión ópticamente aisladas a los dispositivos 710 y 711 de IGBT. El circuito 723 de PLL bucle de fase bloqueada proporciona una señal al microcontrolador 720 que es bloqueado en fase a la fase PT 606 de voltaje de subestación. Esta señal de PLL permite la sincronización requerida y el proceso de rastreo de ondas para la generación de bits de datos que se implementa en el controlador 720. 0 Las comunicaciones en serie desde el tablero 700 de controlador de transmisor a la PC 600 de control maestro de subestación se proporcionan a través de un transceptor 726 de fibra óptica. Un cable 608- de fibra óptica se conecta desde el transceptor 726, desde cada tablero 700 del controlador de 5 transmisor, al RS232 a los convertidores 601 de fibra óptica en la ubicación de la PC 600 de subestación. Un puerto 725 de serie RS232 local también se proporciona en el tablero 700 del controlador para la conexión de dirección de una PC externa para la prueba de tablero. Preferentemente, varias temperaturas de operación del transmisor se monitorean por el microcontrolador 720. Por ejemplo, la temperatura de diodos de puente puede medirse mediante el detector 709 de temperatura (TSl), la temperatura de SCR puede medirse mediante el detector 707 (TS2) de temperatura, la temperatura de IGBT puede medirse mediante el detector 713 (TS3) de temperatura, la temperatura del tablero de controlador mediante el detector 728 de temperatura, y la temperatura del depósito de aceite mediante la sonda 729 de temperatura. Los limites sobre la temperatura se predeterminan por cada detector, y la operación del transmisor se corta por el microcontrolador 720 si cualquiera de estos limites de operación se excede. La memoria 727 proporciona la memoria del microcontrolador para el programa, datos, y almacenamiento del parámetro no volátil. El suministro 724 de energia del controlador proporciona los voltajes de CD de operación a las diversas circuiterias en el tablero 700 del controlador. El suministro de energia separado y la sección 701 de carga de batería proporciona un voltaje del suministro 731 de energía de +15 V de CD al impulsor 719 de SCR. Una batería 733 de reserva preferiblemente proporciona la energia al impulsor 719 de SCR durante las pausas de energia de 120 V de CA momentáneas para prevenir la interrupción de energia de impulsión al 706 de SCR que proporciona la terminación a la inyección de CT 301 de señal. Un circuito 732 de carga de batería de reserva puede utilizarse para mantener una carga a la batería 733 de reserva durante la operación normal. La Figura 8 es un dibujo de diagrama de bloque de un encierre 800 de la unidad de transmisor de subestación de tres fases que puede utilizarse de acuerdo con la invención. La unidad del transmisor se construye en un encierre de depósito típicamente utilizado para un transformador enfriado por aceite de tres fases. Se proporciona una sección en la caja para la electrónica 806 de energia y la sección 700 del controlador, mostrada en la Figura 7. Un depósito 801 de aceite se proporciona adyacente a la sección electrónica, para el enfriamiento de convección de aceite de las resistencias 712 de energía. Las resistencias 712 de energia se montan en la pared 803 del depósito de aceite y se insertan dentro del depósito 801 de aceite. El calor disipado en estas resistencias 712 de energia, producido durante la transmisión de datos, produce el flujo de convección natural en el aceite. Cuando se calienta, el aceite circula fuera a través de las aletas 804 de disipación de calor que se incorporan en el diseño de depósito de aceite y detrás del depósito 801 de aceite de resistencia de energía. La resistencia 712 de ramificación de energia se diseñan como elementos de resistencia de inmersión de aceite con valuaciones de potencia en vatios promedio individuales de varios cientos de vatios a 3 kW, dependiendo del valor de resistencia individual. Los dispositivos electrónicos de energia en las secciones 806 de energia se montan a las placas 805 de aluminio, que proporcionan la absorción de calor, la propagación de calor sobre el área de la placa y la conducción dentro de la pared 803 del depósito de aceite. El calor generado en los dispositivos de energía durante la transmisión de datos se conduce a través de las placas 805 de montaje, a través de la pared 803 de depósito, y se disipa dentro del aceite por las aletas 802 del disipador de calor, que se sueldan en la pared 803 del depósito de aceite. Estas aletas 802 proporcionan el área de superficie necesaria para la conducción de calor suficiente desde los semiconductores de energia al aceite para la disipación al ambiente externo. Ahora que se ha descrito el alojamiento y electrónica asociados con la invención, se dirige la atención a detalles asociados con varios formatos de datos utilizados de acuerdo con la invención. Varios procesos de nivel físico se implementan por la computadora personal del control de sistema de subestación antes de la transmisión de un mensaje de salida por el transmisor de subestación. Éstos procedimientos de preparación de mensaje se consideran procesos de nivel físico ya que se aplican en el nivel de bits de datos. El propósito de estos procesos es configurar un marco de mensajes de salida completo, especificamente acomodado para poderse reconocer por los transceptores de nodos remotos como un mensaje de salida válido. Después de la construcción de un marco de mensajes, cuatro procesos de codificación de bits de datos se implementan, que vuelven a acomodar físicamente ciertas porciones de los bits de mensajes. Estos procesos de codificación se aplican para el propósito de detección de error y corrección, aumentando la inmunidad de mensajes al ruido de ráfaga del sistema de distribución, y la única manipulación de bits para la invención . La Figura 9 ilustra la construcción de un marco de mensajes de salida y de entrada tipico. Mientras la longitud exacta del marco de mensajes puede variar con la velocidad de baudios y las condiciones de comunicación, el marco de mensaje mostrado en la Figura 9 es tipico. El marco de mensajes de salida se divide en secciones separadas llamadas campos. El primer campo es el campo de preámbulo de mensaje, hecho de 8-30 bits de datos dependiendo de la velocidad de baudios. El contenido de -bits especifico del preámbulo se predefine, fija y se conoce por el receptor de datos de nodos remotos. Este preámbulo de mensaje identifica un mensaje válido para el receptor de datos. Después del campo de preámbulo se encuentra un campo de dirección. El campo de dirección de 20 bits proporciona la única dirección del transceptor de nodos remotos individual que se consulta. Un campo de 20 bits permite que 220 ó 1,048,576 diferentes transceptores de nodos remotos se dirijan. Un campo de texto también puede utilizarse. Este campo de 4 bits identifica el tipo de mensaje que se está transmitiendo. Ejemplos de tipos de mensaje incluyen: mensaje de prueba de sistema, mensaje de control de enlace (velocidad de baudios, control de error, etc.), campo de mensaje de HDLC para encaminar a otros dispositivos tales como medidores eléctricos, de agua, y de gas, mensaje de sincronización de unidades de nodos remotos, mensaje de petición de alarma, mensaje de infusión de transceptor múltiple y similares. También se incluye un campo de datos. Este campo de longitud variable contiene los datos actuales que se transmite al receptor de nodos remotos . Para mantener la compatibilidad con el protocolo de HDLC, la estructura de marco de mensaje proporciona la incorporación de un campo compatible con HDLC en el campo de datos de la Figura 9. HDLC es un protocolo síncrono orientado de bits desarrollado por la Organización de Estandarización Internacional [ISO-4335] . HDLC se diseñó para operar sobre un circuito físico sencillo entre dos sistemas. Los tres tipos de estaciones definidos por HDLC son el primario, secundario y combinado. La estación primaria tiene la responsabilidad de controlar la operación del enlace al emitir comandos llamados peticiones a las estaciones secundarias. La estación secundaria opera completamente bajo la dirección de la estación primaria, y emite respuestas a los comandos. Una estación combinada emite tanto comandos como respuestas. El sistema de la invención utiliza la subestación como la estación primaria y los dispositivos de nodos remotos como las estaciones combinadas. Los nodos remotos funcionan principalmente como estaciones secundarias excepto por la transmisión de alarmas. Bajo condiciones de alarma, las estaciones secundarias (nodos remotos) independientemente inician la comunicación a la estación primaria (subestación) . La operación de HDLC consiste del intercambio de marcos de mensajes entre las estaciones. En el caso de un tipo de mensaje de HDLC, un marco compatible con HDLC, mostrado en la Figura 10, es integrado dentro, y toma el lugar del campo de datos mostrado en la Figura 9. La estructura de marco básico de un marco de HDLC se hace de 6 campos como se muestra en la Figura 10. El marco de HDLG incluye un campo de banderas. El campo de banderas es una secuencia única de 8 bits que delimita el inicio y el final de un marco de HDLC. Un campo de dirección también se proporciona. Cada estación secundaria localizada en un sitio de transceptor de nodos remotos se identifica por una dirección. La designación de mensajes deseada puede ser cualquiera de varios dispositivos, incluyendo un medidor de gas o agua eléctrico para la lectura métrica automática, o un dispositivo de sistema de distribución, tal como un disyuntor, conmutador, etc., para el monitoreo y control del estado. Este campo de dirección identifica el dispositivo particular en el sitio de nodos remotos para las comunicaciones. En el caso de un transceptor instalado en un medidor eléctrico, el campo de dirección en el marco de mensajes identifica la unidad de transceptor, y el campo de dirección integrado en el marco de HDLC identifica el medidor eléctrico. En el sistema ejemplar de la Figure 10, el marco de dirección de HDLC contiene 8 bits, permitiendo que 28 ó 256 diferentes dispositivos remotos se diri an . La figura 10 también ilustra un campo de control que puede ser un subconjunto del marco mostrado en la Figura 9. El campo de control puede implementarse en cualquier número de formas. Sin embargo, por medio de ejemplo, el campo de control es una secuencia de 8 bits utilizada para identificar el tipo de datos contenidos en el marco. Puesto que un campo de texto de datos existe en la estructura de marco de la Figura 9, este campo no se requiere y no se transmite. El campo de datos en una estructura de marco de HDLC es variable en longitud. Para ilustración, la Figura 10 ilustra una longitud de campo de 52 bits. Un campo de secuencia de verificación de marco también puede utilizarse. La secuencia de verificación de marco contiene una secuencia de bits que proporciona la detección de datos de transmisión por la estación de recepción. Puesto que un campo del total de control existe en la estructura de marco de la Figura 9, este campo no se requiere y no se transmite. Para la transmisión de datos del sistema de una modalidad de la invención, el control de banderas, y los campos de secuencia de verificación de marco son redundantes, ya que el marco de HDLC es agregado en el campo de datos, y no necesita transmitirse. Un marco de mensajes compatible con HDLC completo puede reconstruirse en el receptor de datos al agregar los campos omitidos al mensaje. En el ejemplo de las Figuras 9 y 10, el marco de mensajes de HDLC reduce a 8 bits de dirección, y 52 bits de datos. Para un tipo de mensaje de HDLC, estos 60 bits comprenden el campo de datos en el marco de mensajes de la Figura 9. Un campo total de control también puede utilizarse. Estos 16 bits se incluyen para propósitos de detección de error. Un total de control es un número calculado del contenido de los campos de Dirección, Texto, y Datos. En el receptor de datos, un total de control correspondiente se calcula a partir de los bits recuperados en los campos de Dirección, Texto y Datos, después de la corrección de error, y se compara con el total de control original . Si los dos totales de control coinciden, los datos recuperados se consideran válidos. Si no coinciden, los datos recuperados se consideran inválidos y el mensaje recibido se asumen por estar en error. Un campo de corrección de error también puede utilizarse. Estos 30 bits se incluyen para propósito de corrección de error de implementación en el receptor de datos. La codificación de corrección de error se aplica, antes de la transmisión de mensajes a los campos de Dirección, Texto, Datos, y Total de control. En el ejemplo de la Figura 9, estos campos contienen 100 bits de datos. Un método posible para aplicar la codificación de corrección de error divide estos 100 bits en 10 bloques de 10 bits cada uno. La codificación de corrección de error convierte estos 10 bits en otros 13 bits, de tal forma que permiten que hasta 2 de los 10 bits originales de datos en cada bloque se corrigen en el proceso de codificación de corrección de error en el receptor de datos. El proceso de codificación de corrección de error convierte los 100 bits originales en 130 bits transmitidos, incluyendo los 30 bits de corrección de error . El total de control de bits de datos y la codificación de corrección de error descritos en lo anterior no se aplica al preámbulo de mensaje. El preámbulo de mensaje se transmite en su forma original . Después de la construcción de un marco de mensaje de salida de acuerdo con el esquema anterior, se aplican dos procesos de conversión de bits distintos a todos los campos de mensajes, excepto el campo de preámbulo de mensaje, antes de la transmisión de mensaje. El preámbulo de mensaje se transmite en su forma original, la cual se construye para incluir los procesos de conversión de bits. Estos procesos de conversión inventivos se describen. Un proceso de conversión es llamado un proceso de combinación y exclusión de bits. Los intervalos de tiempo de bits cercanos, o que pasan a través del cruzamiento cero producirán bits con mucho menos amplitudes, debido a la falta de voltaje o corriente para producir el bit de datos. Intentos por recuperar los bits de datos estrictamente a medida que se transmiten en estas regiones de cruzamiento casi cero pueden producir errores de bits frecuentes. Por esta razón, una de las dos posibles técnicas, única para la invención, se utiliza para disminuir la velocidad de error de bits de mensaje general al dar cuenta únicamente de los bits de datos transmitidos en estas posiciones de bits. Estas dos técnicas se llaman Combinación de Bits, y Exclusión de Bits, y se discuten a continuación junto con el transceptor de nodos remotos y el control de modulación de ancho de impulso. Otro proceso de conversión es llamado antisaturación del transformador de corriente, el cual solamente se puede aplicar para la transmisión de datos de salida. La inyección de CT 301 de señal, al igual que otro transformador de núcleo magnético, puede saturarse si se aplica un voltaje a través de sus devanados primarios o secundarios, en una polaridad (o dirección), por más de una cierta cantidad de tiempo. En operación normal de 60 Hz, la magnetización acumulada en el núcleo transformador durante un semiciclo se remueve automáticamente por la magnetización creada en la polaridad opuesta durante el siguiente semiciclo. Esto se asegura ya que la forma de onda de cada semiciclo es esencialmente la misma que la forma de onda del siguiente semiciclo, no produciendo polaridades de CD netas en el transformador. Sin embargo, la transmisión de bits de salida en el sistema de la invención se implementa al producir voltajes de impulsos monopolares a través de los devanados secundarios de la señal de CT 301. No existe garantía inherente de que el contenido de bits de datos contenidos en los semiciclos positivos desplazarán el contenido de bits de datos en los semiciclos negativos durante una transmisión de- mensajes particular. De este modo, una magnetización positiva o negativa neta puede producirse y permanecer en el núcleo magnético de la señalización de CT 301, eventualmente previniendo la transmisión de datos. Cada voltaje de datos de 1 bit transmitidos por una cantidad de tiempo igual al ancho de bits de datos produce un segundo producto de voltios dado sobre el intervalo de tiempo de bits de datos. Un segundo producto de voltios total máximo existe para cualquier transformador de núcleo magnético particular, arriba del cual el núcleo se saturará. El proceso antisaturación convierte el contenido de mensajes deseado que puede producir magnetización desigual en cada semiciclo en una corriente de bits que intenta equilibrar la magnetización neta en el núcleo de CT 301 de señal. Estos dos procesos de conversión de bits de mensajes se realizan antes de la transferencia del marco de mensajes final al controlador 700 del transmisor de subestación. El protocolo de transmisión de datos de salida se discutirá a continuación junto con la sección de protocolo de comunicación de sistema. Este protocolo de sistema incluye petición transceptora de nodos remotos, manejo de comunicación de entrada y de salida, y manejo de alarma de nodos remotos. La Figura 11 es un diagrama de bloque del sistema de receptor de datos de subestación. Como se describe en lo anterior, la corriente de carga de fase de distribución total, incluyendo los impulsos de corriente de datos generados, se monitorea por el monitor CT 302 de corriente de fase. Uno de éstos CT normalmente se proporciona en el sistema de distribución en la subestación para los conductores de fase A, B, y C en cada circuito alimentador. La Figura 11 muestra doce monitores de CT 302, de corriente de fase, que representan cuatro circuitos de tres fases cada uno. El circuito secundario de cada monitor CT 302 se conecta a la unidad 602 terminadora de CT . Cada entrada del .terminador 602 de CT representa un canal de entrada de receptor de datos, y un circuito terminador de CT separado e idéntico se proporciona para cada canal de entrada del receptor. El circuito 602 terminador incluye un transformador de corriente de entrada que proporciona aislamiento del circuito a tierras entre el monitor CT 302 de corriente de fase y el equipo receptor. Una resistencia de terminación de CT de entrada proporciona corriente a la conversión de voltaje y la escala de voltaje para la forma de onda de corriente monitoreada. El terminador 602 de CT también incluye un filtro de paso bajo para remover cualquier ruido de frecuencia elevada arriba de la banda de frecuencia de la transmisión de datos. El terminador 602 de CT preferiblemente incluye el corte de voltaje transitorio para proteger las entradas del convertidor de A-a-D. Las salidas de- los terminadores 602 de CT se conectan al equipo 700 de la PC del receptor de subestación y dentro de los convertidores 603 de A-a-D de múltiples entradas, localizados en las tarjetas de circuito A/D-DSP enchufadas en la ranuras del bus de PCI en la PC 600 de subestación. Cada entrada de A-a-D proporciona un convertidor de A-a-D separado, filtro alisado, y ganancia programable de software. Puesto que la corriente de carga de fase de subestación varía significativamente (tanto como 6x o más) de mes a mes, la amplitud de la forma de onda de corriente monitoreada, y de este modo la entrada a los convertidores de A-a-D, varia por consiguiente en amplitud. La amplitud de pico a pico de la forma de onda de CA aplicada a las entradas de A-a-D debe mantenerse dentro del rango de operación de A-a-D para evitar el recorte de forma de onda, y de este modo la pérdida de datos. Además, es deseable aumentar la amplitud para aumentar el rango dinámico de la conversión de A-a-D. Este control de nivel se logra bajo el control de software de la PC al monitorear la amplitud de forma de ondas muestreada, y ajustar las etapas de ganancia programable precedente al convertidor 603 de A-a-D. De este modo, la forma de onda aplicada al convertidor de A-a-D para muestrear se mantiene dentro de un rango pequeño de variaciones de amplitud. Los convertidores 603 de A-a-D muestrean la forma de onda entrante, que representa la corriente de carga de fase de subestación, y pasa los .resultados digitalizados a los DSP 604. Las técnicas de procesamiento de señal y los procesos realizados por los DSP se discuten a continuación.

La Figura 11 ilustra un circuito 609 de bucle de fase bloqueada (PLL), que proporciona una señal de salida que es bloqueada en fase a la fase A de voltaje de subestación. Esta señal de fase bloqueada proporciona una sincronización de frecuencia de energia de 60 Hz y la ubicación de los puntos de cruzamiento en cero de voltaje de fase para el DSP 604. Puesto que cada mensaje de datos de entrada se sincroniza y comienza en un punto de cruzamiento cero, el receptor de DSP utiliza esta sincronización de forma de onda de 60 Hz para conducir una búsqueda continua de un mensaje de datos válido sincronizado a los puntos de cruzamiento de cero de 60 Hz. Tres puertos de serie RS232 y RS232 para los convertidores 601 de fibra óptica se proporcionan para la comunicación con cada uno de los tres tableros 700 de controlador de transmisor de subestación. Los cables 608 de fibra óptica dúplex conectan el RS232 a los convertidores 601 de fibra óptica a los tableros 700 del controlador de transmisor de subestación localizados en el transmisor 305T de subestación exterior. Un monitor VGA y un teclado 1101 se proporciona para la PC 600 de subestación para la interconexión del operador local y la prueba del sistema. Se pone atención al procesamiento de señal digital y a la recuperación de datos realizada de acuerdo con la invención. En la Figura 11, las salidas de los terminadores 602 de CT individuales se muestran conectados a las múltiples entradas 603 de A-a-D. Los convertidores 603 de A-a-D hacen un muestreo de las formas de onda de voltaje, que representan las corrientes de carga de fase de subestación y pasan los resultados digitalizados al DSP 604. Cada salida de canal A-a-D hace un muestreo a una velocidad de 12,600 muestras por segundo. Esta velocidad de muestreo es un múltiple de la frecuencia de linea de 60 Hz, y su 3er, 5t0, y 7mo armónicos calculados como 60 Hz x 3 x 5 x 7 x 2 = 12,6000. Esto proporciona un número entero de muestras de A-a-D para cada periodo de estos componentes de frecuencia individuales requeridos por la filtración altamente efectiva de la frecuencia fundamental de 60 Hz y los componentes armónicos individuales en el procesamiento de señal DSP. La Figura 12 es un diagrama de flujo de la rutina de filtro de muestreo y sustracción implementada en el receptor digital. Esta implementación de filtro altamente efectiva es necesaria para remover la frecuencia de energia de 60 Hz y sus frecuencias armónicas de la forma de onda compuesta que contiene la transmisión de datos de entrada. La forma de onda de entrada compuesta se filtra inicialmente (etapa 1202). Preferiblemente, un filtro de paso bajo y conformación de banda se utiliza para remover la frecuencia elevada indeseable y los componentes de ruido. El proceso de filtro digital hace un muestreo de un nuevo ciclo de la forma de onda de 60 Hz utilizando el transformador 302 de corriente y almacena el ciclo previo (etapa 1204). Se asume que este ciclo de referencia no contiene los datos de mensaje de entrada. La señal de REFl almacenada entonces se resta del nuevo ciclo (etapa 1206) . El valor resultante entonces se procesa con el filtro ecualizador adaptable (etapa 1208) . Como se discute a continuación, la función del filtro de ecualizador adaptable es un estimado de la inversión de la función de transferencia de corriente de entrada del sistema de distribución. Una correlación en el ciclo de mensaje entonces se realiza utilizando el preámbulo esperado (etapa 1210) . Utilizando los resultados de la correlación, el muestreo de bits de ajuste fino, y el umbral de detección de bits se establece (etapa 1212) . Una correlación de preámbulo entonces se determina (etapa 1214) . Si no existe una correlación de preámbulo (etapa 1216-no) , entonces el ciclo se cambia a un medio. En otras palabras, si no se detecta algún preámbulo, el DSP 404 cambia a un semiciclo, elevando el primer medio de REF 1 de la memoria, y utiliza el primer ciclo que permanece en la memoria como el ciclo de referencia nuevo. Las etapas 1204-1214 se repiten, examinando solamente un nuevo ciclo hasta que existe una correlación de preámbulo válido (etapa 1216-si) . Cuando existe una correlación de preámbulo, el preámbulo se integra y descarga para medir la energía de bits detectada (etapa 1220) . La detección del umbral variable entonces se aplica para determinar si el bit muestreado es un elevado digital o un bajo digital (etapa 1222) . Si no existen bits de preámbulo válido, el control regresa a la etapa 1204, por otro lado los ciclos REF 1 y REF 2 se mantienen como los ciclos de referencia, y el proceso de filtro de muestreo y sustracción se realiza por el resto del mensaje. El resto del mensaje se filtra por las armónicos de 60 Hz (etapa 1228) y después el mensaje se recupera (etapa 1230). Los procedimientos de recuperación de mensajes son procesos de manipulación de bits de nivel físico, implementados en el receptor de datos para remover, o invertir, los efectos de los procesos correspondientes realizados por la transmisión de mensaje. Una descripción de estos procedimientos se proporcionó en lo anterior junto con la conversión de bits de mensajes de nivel fisico, del transmisor de subestación. El proceso de recuperación realiza la inversión de los procesos de antisaturación del transformador de corriente, combinación o exclusión de bits, corrección de error y total de control. Después de que se reconstruye un mensaje como se describe en lo anterior, se verifica el campo de texto de mensaje por la PC 600 de subestación (o DSP 604 para un mensaje de salida) para -determinar el encaminamiento del mensaje requerido o la acción requerida por la transmisión de mensajes. Los tipos de mensajes se describen en lo anterior en la discusión en Configuración de Marco de Mensaje de Nivel Fisico . El procedimiento ISRF, etapa 1208 de la rutina de diagrama de flujo de la Figura 12, aplica a la inversión de la respuesta de frecuencia del sistema de distribución mostrado en la Figura 1. El objetivo del proceso de filtro ISRF, realizado en el receptor DSP, es cancelar los efectos de la propagación de impulsos de datos a través del sistema de distribución. Este proceso de este modo intenta restaurar la configuración de impulsos de datos transmitidos de regreso a su forma originalmente transmitida. Sin este procedimiento, el impulso de datos recibido puede distorsionarse de mala manera, provocando la interferencia de intersímbolo (un impulso que interfiere con un impulso adyacente) . Puesto que este proceso de ISRF es implementado en el receptor de datos como una rutina DSP, puede ser adaptable, modificando su función de filtro como se requiere para rastrear los cambios de corto plazo o largo plazo en las características de respuesta de frecuencia del sistema de distribución. Ahora se pone atención al procesamiento realizado en un transceptor de nodos remotos. En particular, se pone atención a la técnica de transmisión de datos de modulación de ancho de impulsos (PWM) de acuerdo con la invención. La transmisión de bits de datos de entrada se logra al generar impulsos It de corriente en el lado secundario del transformador 303 de distribución, por el transmisor 304 de nodos remotos, Figura 3. Los impulsos It de corriente se detectan en el lado secundario del transformador 302 de corriente de monitoreo de corriente de fase por el receptor 306 de subestación. Como se describe en lo anterior, la Figura 4 ilustra impulsos de corriente de datos de entrada de amplitud casi constantes, el tiempo sincronizado a la forma de onda de corriente sinusoidal de 60 Hz a través del proceso de rastreo de ondas. Los impulsos de corriente de datos de entrada se producen en el transmisor de nodos remotos utilizando técnicas de la invención. Estas técnicas combinan el proceso de sincronización de rastreo de ondas con los métodos de conformación de impulsos especiales para producir los impulsos de corriente de bits de datos deseados, mientras que disminuye la velocidad de cambio de flujo de corriente en el circuito secundario del transformador de distribución. Mientras los impulsos de corriente de datos de entrada pueden producirse simplemente conmutando una resistencia de carga a través del circuito secundario de 240 V del transformador 303 de distribución por el tiempo de duración deseado, el encendido y apagado abrupto del flujo de corriente puede producir valores elevados de di/dt, o velocidad de cambio de corriente. El cambio de di/dt elevado puede producir un alto nivel de cambio de voltaje en el circuito secundario del transformador de distribución, que es igual a la inductancia de fuga del transformador de distribución, multiplicado por el cambio de corriente de di/dt. Esto resulta en la declaración bien conocida de voltaje a través de un inductor con respecto al cambio de corriente, o V = L x di/dt donde L es la inductancia de fuga del transformador 303 de distribución. Para poder limitar estos transitorios de voltaje producidos en la inductancia de fuga del transformador de distribución, la velocidad de cambio de corriente debe controlarse. Por esta razón, el transmisor de nodos remotos produce los impulsos de corriente de bits de datos conformados utilizando una técnica de control de modulado de ancho de impulso (PWM) . Utilizando esta técnica, los impulsos de corriente que se producen tienen una elevación controlada y caida de tiempo, y de este modo un cambio de corriente de di/dt limitado. Estos impulsos de corriente conformados, con di/dt limitado, disminuyen las inmersiones de voltaje y los picos, y por lo tanto la interferencia a las cargas del transformador de distribución, producidas en el lado secundario del transformador 303 de distribución durante la transmisión de bits de datos. La Figura 13 es un dibujo de un impulso 1240 de corriente de PWM que ilustra los tres periodos de tiempo de conformación de impulsos específicos utilizados por el firmware del controlador en la generación de un impulso elevado de corriente de bits de datos digitales. El primer periodo de tiempo es el periodo de ataque. Durante este periodo, la sección 2002 de conmutación de energia del transmisor de PWM, Figura 20, se enciende durante casi todo el periodo de tiempo de ataque para permitir que la corriente se acumule en la amplitud de impulso de corriente deseada. El segundo periodo de tiempo del periodo de sustentación donde la amplitud de corriente se mantiene a un valor casi constante por la conmutación de PDW controlada en el circuito 2018 de conmutación de PWM de IGBT, Figura 20. Esta metodología se discutirá con mayor detalle a continuación. El tercero y periodo final de tiempo de impulso de corriente es llamado el periodo de decaimiento, donde la corriente se reduce gradualmente a cero en pequeñas etapas por la conmutación de PWM controlada. Esta reducción creciente en el flujo de corriente, y de este modo en el transformador 303 de distribución secundario, minimiza el voltaje de V=L x di/dt producido en la inductancia de fuga del transformador de distribución. Un ejemplo de voltaje de línea secundaria del transformador de distribución se muestra en la Figura 13 con el impulso de corriente generado de PWM. Durante los periodos de tiempo de impulso de corriente, para cada intervalo de tiempo de bits de datos en cada semiciclo, la forma de onda de voltaje sinusoidal -secundario del transformador de distribución puede estar en cualquier valor de cruzamiento cero al valor pico de forma de onda. Puesto que es deseable mantener una amplitud de impulso de corriente de bits de datos específicos para cada bit elevado de datos digitales, los algoritmos de control de PWM especiales se desarrollaron para disminuir las variaciones de amplitud de impulso de corriente en cada posición de intervalo de tiempo de bits de datos asignada a través de ambos semiciclos de la forma de onda de Hz. Los algoritmos de control desarrollados para el transmisor de nodos remotos incluyen técnicas que permiten periodos de tiempo de ataque variable y periodos de tiempo de sustentación variable para diferentes posiciones de bits en el semiciclo de 60 Hz . Además, los algoritmos de control de PWM incluyen cálculos específicos de las etapas de decaimiento crecientes para el periodo de tiempo de decaimiento, permitiendo una longitud de periodo de decaimiento variable dependiendo de la posición de tiempo de los bits. Estas técnicas se describen con más detalle a continuación, junto con el control de PWM. Las Figuras 14 y 15 despliegan dos esquemas de forma de onda de osciloscopio de las señales de generación de impulso de PWM. La Figura 14 se muestra para una velocidad de datos de 630 baudios, y la Figura 15 se muestra para una velocidad de datos de 1260 baudios. El ancho de bits de datos total mostrado en la Figura 14 para 630 baudios es 1.587 ms, y el ancho de bits de datos total mostrado en la Figura 15 para 1260 baudios es 794 us . La forma de onda superior en cada despliegue muestra la señal de impulsión de compuerta aplicada por el controlador 2009 de DSP, Figura 20, a través de los impulsores 2012 de IGBT al circuito 2018 de conmutación de PWM de IGBT. La forma de onda inferior en cada despliegue muestra un impulso de corriente de 1 bit de datos actual generado por este proceso de control de PWM. En cada despliegue, el periodo de tiempo de ataque puede verse claramente durante el tiempo cuando el impulso de corriente sube a la amplitud 150 A deseada (véase Figura 13) . Esto se indica por la constante +15 V aplicada al impulsor de compuerta, mostrado en la señal superior. Puede verse un periodo de tiempo de sustentación de amplitud de corriente (véase Figura 13) en el despliegue superior en la Figura 14, a 630 baudios, durante el cual la amplitud de impulso de corriente permanece constante a 150 A, mientas que el voltaje de linea está cambiando sinusoidalmente . Controlar el factor de servicio (DF) de las señales de impulsión de PWM al circuito 2018 de conmutación de PWM de IGBT produce este flujo de corriente de amplitud constante en el transmisor de nodos remotos del transformador 303 de distribución. Cada bit de datos se divide en incrementos de tiempo más pequeños llamados intervalos de PWM. La frecuencia de intervalo de PWM es 22,050 Hz o 45.35 us de duración para cada intervalo de PWM. Para una velocidad de baudios de datos de 630, o un ancho de bits de datos de 1.587 ms, cada bit de datos se subdivide en 1.587 ms/45.35 us o 35 intervalos de tiempo de PWM. Un factor de servicio, DF, o relación de tiempo ACTIVO del tiempo de ciclo total para los conmutadores 2018 de ramificación de IGBT, se calcula por cada intervalo de tiempo de PWM requerido para sustentar la amplitud de impulso de corriente de bit de datos al nivel deseado. Puesto que la amplitud de voltaje secundario del transformador 303 de distribución está variando sinusoidalmente con el tiempo, los incrementos de DF requeridos (para disminuir el voltaje de linea) o decrementos (para incrementar el voltaje de linea) para cada intervalo de PWM durante la generación de bits elevados de datos digitales. Al variar el DF de PWM durante cada bit de datos, la amplitud de corriente de bits puede mantenerse, o regularse, a través de todo el ancho de bits de datos. Esta metodología de PWM se describe con más detalle a continuación . En la Figura 15, a 1260 baudios, no existe periodo de tiempo de sustentación, ya que el ancho de bits de datos es demasiado corto para permitir un periodo de tiempo de sustentación, mientras que aún permite un periodo de tiempo de decaimiento. En este caso, el periodo de tiempo de decaimiento se da a una prioridad más alta para mantener una baja de amplitud de corriente creciente, y de este modo la conformación de impulsos de di/dt controlada. El periodo de tiempo de decaimiento puede observarse en ambos despliegues, donde la amplitud de impulso de corriente es bajada a cero. Durante el periodo de tiempo de decaimiento, el DF de los intervalos de PWM disminuye exitosamente, reduciendo gradualmente el flujo de corriente en el transmisor. Esto puede observarse en la Figura 14, en la señal de impulsión de compuerta de IGBT superior. Durante el tiempo de decaimiento, los últimos 7 impulsos de PWM ACTIVOS/INACTIVOS, los intervalos de impulsos de PWM pequeños pueden observarse que se estrechan progresivamente. Esto indica un tiempo ACTIVO más corto para cada intervalo de PWM sucesivo. Si un bit elevado de datos digitales es seguido por un bit disminuido de datos digitales, la corriente se disminuye a cero amperios por la metodología de periodo de decremento de PWM descrito en lo anterior. Si un bit elevado de datos digitales es seguido por otro bit elevado de datos digitales, el periodo de tiempo de sustentación es continuado en el siguiente bit, manteniendo la amplitud de impulso de corriente deseada utilizando el control de DF de PWM descrito en lo anterior. Al final del segundo bit elevado de datos digitales, si sigue un bit disminuido digital, la corriente entonces se disminuye durante un periodo de tiempo de decaimiento normal. Ahora se pone atención a las técnicas de control de PWM que pueden utilizarse de acuerdo con la invención. La invención utiliza técnicas únicas para generar la conformación de impulsos de corriente deseada y amplitudes en los diversos intervalos de tiempo en cada semiciclo de 60 Hz . Estos algoritmos producen las señales de impulsión de IGBT, que incorporan el DF de PWM, la duración de tiempo de ataque, y el control de periodo de decaimiento descritos en lo anterior. Existe un conjunto diferente de condiciones en cada posición de bit ya que la amplitud de la forma de onda de voltaje sinusoidal cambia con el tiempo. El controlador de DSP calcula el tiempo de ataque requerido, el DF del intervalo de PWM de periodo de tiempo de sustentación, y reglas aplicables para implementar la baja de corriente de periodo de tiempo de decaimiento. Cada una de estas técnicas, única y específica para el transmisor de PWM, también depende de la amplitud de impulso de corriente predeterminada y deseada . Como se describe en lo anterior, los periodos de tiempo de bits de datos se subdividen en intervalos de PWM de 1/22,050 ó 45.35 us cada uno. Ya que es necesario variar el DF, o la relación de tiempo ACTIVO a INACTIVO de cada intervalo de PWM, el intervalo de PWM se subdivide además en 112 intervalos de tiempo. La Figura 16 ilustra la subdivisión de un intervalo de tiempo -de PWM en 112 intervalos de tiempo de DF más pequeños. Cada intervalo de tiempo de DF es 45.35 us/112 ó 404.9 ns . Este tiempo de DF, 404.9 ns, representa un múltiple del periodo de tiempo de ciclo de reloj en el transceptor 2009 de DSP de nodos remotos, resultando en el periodo de PWM que se subdivide en 112 intervalos de tiempo. Para propósitos de claridad, más o menos cada 10 del total de 112 intervalos de tiempo de tiempo de DF se muestran en la Figura 16. Un impulso de PWM sencillo se muestra en este dibujo, con un factor de servicio, periodo ACTIVO contra el periodo de PWM total, igual a 40 del total de 112 intervalos de tiempo de DF. Esto resulta en un DF de 40/112 ó 35.7% para este impulso de PWM individual. Como se describe en lo anterior, un bit de datos se hace de varios intervalos de PWM (35 de los mismos para 630 baudios), cada uno con su propio DF calculado. Al variar cada DF de intervalo de PWM individual, la amplitud de corriente de bit de datos se mantiene a un nivel deseado durante un periodo de tiempo de sustentación de bit de datos, o disminuidos durante el periodo de tiempo de decaimiento de bits. Para desarrollar los algoritmos de control de PWM de periodo de tiempo de ataque, sustentación y decaimiento, se estableció un punto de referencia base en una amplitud de impulso de corriente de 150 A. Esta es la amplitud de impulso de corriente de operación esperada más elevada en el transmisor de nodos remotos. Después de desarrollar los métodos de control de PWM exitosamente y las ecuaciones para los periodos de ataque, sustentación y decaimiento de 150 A, esta base de información se utilizó para desarrollar ecuaciones que definen los algoritmos de control de PWM requeridos durante estos periodos de tiempo para cualquier otro nivel de corriente de operación inferior deseado. Utilizando la circuitería del transmisor de PWM actual, los tiempos de ataque requeridos para la corriente, que fluyen desde el transformador 303 de distribución en el circuito de transmisor para acumular 150 A se midió en cada punto en la forma de onda de voltaje sinusoidal de 60 Hz. Estas pruebas se realizaron con una o ambas ramificaciones de IGBT en el conmutador 2018 de PWM de IGBT, Figura 20, encendido en tiempo completo (100% de DF) . Como se describirá a continuación, para los conmutadores 2018 de PWM de IGBT, la determinación de la cual IGBT se enciende para la acumulación de corriente de tiempo de ataque que depende de la posición de bit en la forma de onda de voltaje. Los intervalos de tiempo de ataque medidos (microsegundos) requeridos en cada posición de forma de onda de voltaje para alcanzar 150 A se registraron en térmicos de la cantidad de intervalos de PWM requeridos . Por ejemplo, un intervalo de tiempo de ataque requerido de 544.2 us representa 544.2 us/45.35 us o 12 intervalos de tiempo de PWM. Estos números de intervalo de tiempo de PWM registrados se refieren en ecuaciones de algoritmo de PWM como una variable "N" . En estas ecuaciones y el código de operación de PWM, un bit de datos se construye de varias declaraciones de intervalo de PWM sucesivas. Cada declaración de intervalo se representa como NpDDD donde N es el número de intervalos de PWM sucesivos, dentro de un bit de datos, con cada intervalo de PWM siendo ACTIVADO por una cantidad de intervalos de tiempo (DF) de factor de servicio de DDD. La letra "p" en la declaración simplemente es un separador entre las dos partes de la declaración. Con referencia a la Figura 16, un DDD de 040 puede relacionarse al impulso mostrado en este dibujo, ACTIVADO para el 40 del total de 112 intervalos de tiempo de DF disponibles. La declaración de intervalo de PWM para este impulso es lp040. Si una declaración de intervalo de PWM fue 12pll2, esto puede representar un periodo de tiempo de 12 intervalos de PWM (N=12), o 12 x 45.35 us = 544.2 us, con cada intervalo de PWM teniendo un DF de 112/112 ó 100%. En este caso, el IGBT es ACTIVADO continuamente, ninguna moderación de PWM para la duración de tiempo de 544.2 us . Similarmente, una declaración de intervalo de PWM de lp60 representa un intervalo de tiempo de PWM (N=l), o 45.35 us, con un DF de 60/112 ó 53.57%. En este caso, el IGBT es activado para 60/112 x 45.35 us, o 24.3 us, fuera del total de 45.35 us del intervalo de tiempo de PWM. De este modo, un bit de datos se construye de varias declaraciones de intervalo de PWM sucesivas, con cada declaración de intervalo definiendo el control de PWM necesario para construir una parte del bit de datos. Para cada periodo de tiempo de bit de datos, la suma de todos los valores de N en cada intervalo de tiempo de PWM es igual al número N total en el ancho de bit de datos. Para una velocidad de baudios de 1225 baudios, el ancho de bits es 1/1225 ó 816.33 us, que se hace de 816.33/45.35 = 18 intervalos de tiempo de PWM. En este ejemplo, el N total = 18. Estos 18 intervalos de tiempo de PWM se dividen en varias declaraciones de intervalo como aquellas listadas en lo anterior para definir los bits de datos. Por ejemplo, un bit de datos típico puede definirse como: lp60, lp80, 7pll2, lp90, lp80, lp70, lp60, lp50, lp40, lp30, lp20, lplO. Este bit de datos es comprendido de 12 declaraciones de intervalo de PWM, cada una conteniendo un número N de intervalo de PWM, y una cantidad de DDD de intervalo de tiempo de factor de servicio (NpDDD) . La suma de todos los valores de N, 1+1+7+1+1+1+1+1+1+1+1+1 = 18, que es el número total de intervalos de tiempo de PWM para este bit (1225 baudios). Después de la medición y registro del tiempo de ataque requerido, las ecuaciones que se desarrollaron se utilizan en los algoritmos de control de PWM para calcular 1) el tiempo de ataque requerido para las diferentes amplitudes de corriente de impulso de datos, 2) el DF de factor de servicio (DDD) requerido para el periodo de tiempo de sustentación, y 3) el proceso de baja de corriente de periodo de tiempo de decaimiento. El controlador de DSP en el transceptor de nodos remotos utiliza estas ecuaciones para implementar los algoritmos de impulsión de PWM para la construcción de un bit de datos. Las ecuaciones de control de PWM de la invención son como sigue: 1. Tiempo de ataque para los niveles de impulso de corriente menor que 150 A: Anuev0=Avie-j 0 X ( I nuevo / viej o ) Donde AnuTvo es el tiempo de ataque calculado en el nuevo nivel de corriente; Avieno es el tiempo de ataque de 150 A, definido en cada nivel de voltaje en la forma de onda sinusoidal de 240 V expresado en términos de N, la cantidad de periodos de PWM; Inuevo es la nueva amplitud de impulso de corriente de bits de datos deseada; Iviejo es la corriente definida previamente, 150 Amperios . 2. El factor de servicio de PWM para cada intervalo de PWM dentro de un bit de datos: D F = [ ( IpuisoX bobina ) / Viinea ] / DDD = D F X 1 12 Donde DF es el factor - de servicio de PWM requerido en Vnnea de voltaje de línea dada para sustentar una Iimpuiso de corriente de impulso deseada; un número de 0 a 1; Rbobma es la resistencia paralelizada de las bobinas de ramificación de IGBT; DDD es la cantidad de los intervalos de tiempo del factor de servicio requeridos, de 0 a 112. 3. Bajada de amplitud de corriente de periodo de tiempo de decaimiento; el tamaño de la reducción creciente, por declaración de intervalo, en la cantidad DDD de intervalo de tiempo de DF (véase Figura 16), para implementar el decaimiento de amplitud de corriente; Donde ?DDD es la reducción en el número de DDD de intervalo de tiempo de factor de servicio; DDDprev es la cantidad de DDD en la declaración de intervalo de NpDDD inmediatamente precedente a la declaración de intervalo del primer periodo de decaimiento; Ndisp es el número total de declaraciones de intervalo de PWM restantes en el bit de datos disponible para el periodo de decaimiento de impulsos de corriente. Como se explica a continuación, la cantidad deseada total de los intervalos de PWM de periodo de decaimiento individual, N, es 7 u 8, dependiendo de la posición de bit en la forma de onda de voltaje. Un ejemplo utilizando 8 como los intervalos de PWM disponibles puede ser como sigue: ?DDD=90/ (8+l)=10.

En este ejemplo, 90 es el número de intervalo de tiempo de DF (90/112 u 80.4% DF) para el último intervalo de PWM inmediatamente precedente de la primera declaración de intervalo de decaimiento calculado (el último intervalo de sustentación, por ejemplo). El valor de reducción creciente, DDD, del intervalo de tiempo de factor de servicio es 10. De este modo, las 8 declaraciones de intervalo de periodo de decaimiento restantes pueden tener un número N de cantidad de intervalo de PWM que reduce por 10 para cada una de las 8 declaraciones de intervalo de tiempo de PWM restantes. Por ejemplo: lp80, lp70, lp60, lp50, lp40, lp30, lp20, lplO. Esto logra un decaimiento de amplitud de corriente de 8 etapas, con cada etapa teniendo una duración de un periodo de PWM, o 45.35 us. Se desarrollaron ciertas reglas de algoritmo de PWN adicionales para ajustar la duración de los intervalos de tiempo de ataque, sustentación y decaimiento. Estos tres intervalos de tiempo, como se muestra en la Figura 13, no pueden permanecer fijos en duración para cada bit de datos, debido a la variación de amplitud sinusoidal en el voltaje secundario de DT 303. Puesto que el objetivo dominante para un bit de datos es alcanzar una amplitud de impulso de corriente deseada, el tiempo de ataque debe darse como prioridad sobre los otros dos intervalos de tiempo. Esta es la razón para desarrollar y registrar el número de intervalos de tiempo de ataque requeridos (en términos de intervalos de PWM, N) , para alcanzar 150 A, contra la posición de forma de onda de voltaje, y después desarrollar el número 1 de ecuación anterior, el tiempo de ataque requerido contra los niveles de corriente. Esto produce una duración de tiempo de ataque variante para diferentes posiciones de bits en la forma de onda de voltaje - tiempos de ataque más grandes para las posiciones de bits en amplitudes de voltaje más bajas, tiempos de ataque más cortos para las posiciones de bits en amplitudes de voltaje más altas. Puesto que un bit de datos debe ser una duración de tiempo fijo, para una velocidad de baudios de datos dada, el tiempo de ataque total (variante) + periodos de sustentación + tiempo de decaimiento deben ser los mismos para cada bit. Esto obviamente requiere que los tiempos de sustentación y decaimiento se reduzcan, o incrementen por consiguiente para mantener el tiempo de bit totales fijo. Procedimientos incorporados en los algoritmos de control de PWM para este propósito incluyen lo siguiente. Un tiempo de ataque requerido se calcula, utilizando la tabla registrada de los tiempos de ataque para un nivel de corriente de 150 A; el tiempo de ataque actual entonces se calcula para otros niveles de corriente más bajos que 150 A, si fuera necesario. Calcular: ((El tiempo de bit disponible total) -(El tiempo de ataque Requerido, calculado en la etapa 1) = Tiempo restante disponible para el período de decaimiento (siguiente prioridad más alta) , y el periodo de sustentación (prioridad más baja, si existe tiempo disponible) . Si el tiempo está disponible para el periodo de decaimiento determinado en la etapa 2 anterior, las declaraciones de intervalos del periodo de decaimiento de PWM se generan como se describe en la discusión anterior. Las declaraciones de período de decaimiento individuales, N=l cada una en longitud, se ensamblan, hasta un total de 7 u 8 declaraciones de periodo de decaimiento. Esto es el número máximo de las declaraciones de decaimiento deseadas requeridas para un proceso de decaimiento de impulso de corriente de PWM suficiente. Esto se discutirá con más detalle a continuación, para la conmutación de ramificación de IGBT. Si el número total de intervalos de PWM de periodo de decaimiento disponible, calculado en la etapa 2 anterior, es menor que 7 u 8 intervalos deseados, entonces el algoritmo utiliza el número restante de intervalos de PWM, aunque pequeños, para generar el mejor período de decaimiento posible en el tiempo disponible restante. En este caso, no existen intervalos de tiempo de periodos de sustentación disponibles, y la generación de bits está completa. Si el número total de intervalos de PWM de período de decaimiento disponibles, calculados en la etapa 2 anterior, excede 7 u 8 intervalos deseados, entonces el algoritmo utiliza las 7 u 8 etapas de intervalo completas para generar el control de periodo de decaimiento. Después, los intervalos de tiempo de PWM restantes, (tiempo de bits total) - (tiempo de ataque) - (tiempo de decaimiento), se utilizan para generar el período de tiempo de sustentación, utilizando el número 3 de la ecuación anterior para determinar el DF para cada intervalo de tiempo de PWM restante . A medida que el voltaje sinusoidal (para el transmisor de nodos remotos de PWM) , o corriente (para el transmisor de subestación) , la amplitud de forma de onda alcanza cero, al mantener la amplitud de bits deseada se hace ampliamente dificil debido a la disminución de amplitud de forma de onda (sistema de distribución) que produce el voltaje o corriente de bits. Los algoritmos del controlador del transmisor, discutidos en lo anterior, aumentan el uso de porciones de amplitud bajas de la forma de onda para producir los bits de datos deseados. Sin embargo, los intervalos de tiempo de bits cercanos, o que pasan a través del cruzamiento cero serán mucho más bajos en amplitud debido a la falta de corriente o voltaje para producir los bits de datos. Intentos por recuperar los bits de datos estrictamente a medida que se transmiten en estas regiones de cruzamientos casi cero pueden producir errores de bits frecuentes. Por esta razón, una de dos posibles técnicas, única para la invención, se utiliza para disminuir la velocidad de error de bits de mensaje general al tener en cuenta únicamente los bits de datos transmitidos en estas posiciones de bits. Estas dos técnicas se llaman Combinación de Bits, y Exclusión de Bits. La Figura 17 y 18 son despliegues de forma de onda gráficos de bits elevados de datos digitales adyacentes, superpuestos sobre un ciclo completo de una forma de onda sinusoidal de 60 Hz, para velocidades de baudios de 960 y 1200 baudios. Estos despliegues ilustran las designaciones de intervalos de tiempo de posición de bits individuales, y su relación con el voltaje de 60 Hz o la forma de onda de corriente disponible en los transmisores de entrada y de salida para la generación de bits. Los impulsos en forma de trapezoides mostrados en estos diagramas son los bits de datos generados por el transmisor de nodos remotos. Sin embargo, esta discusión de combinación y exclusión de bits también aplica al proceso de conversión de bits del transmisor de subestación. Para 960 baudios como se muestra en la Figura 17, existen 8 posiciones de bits de datos para cada semiciclo de 60 Hz, y 10 posiciones de bits en cada semiciclo de 60 Hz para 1200 baudios. Los lados inclinados de estos impulsos representan el ataque de bits de datos y los períodos de decaimiento descritos en lo anterior. La tercer linea gráfica en cada dibujo, vista como etapas de incremento para cada bit de datos, representa el nivel producido en el receptor de 7! datos al integrar la energía sobre la duración de un bit de datos para cualquier posición de bit dada en cada semiciclo. Como se ve en estos dibujos, los bits de datos cercanos al cruzamiento cero de 60 Hz son menores en amplitud, y requieren toda la duración de bits para un período de ataque (ningún período de subestación superior plano) . Esto resulta en una energía de bits integrada disponible más baja, como se muestra en los dibujos para cada posición de bits. El receptor de datos digital determina si el bit de datos recuperado es una lógica 0 ó 1, basada en el nivel de energía de bits integrados, y un umbral de nivel. Los bits de datos 1 cercanos al cruzamiento cero por lo tanto pueden detectarse falsamente como bits de datos cero, debido a esta energía recuperada más baja. Dos métodos se desarrollaron específicamente de acuerdo con la invención para explicar los bits de datos de cruzamiento cercano a cero. El primer método es llamado exclusión de bits. En esta técnica, ciertos bits se predefinen como bits "excluidos" para cada velocidad de baudios de datos utilizada, y se ignoran por el sistema de comunicaciones. Puesto que el sistema de ADPLC utiliza sincronización de forma de onda de 60 Hz y rastreo de ondas, estas posiciones de bits de cruzamiento casi cero se identifican automáticamente por una velocidad de baudios dada y se ignoran por el transmisor de entrada y de salida y los controladores del receptor. Ningún bit de datos se asigna, transmite, o detecta en esas posiciones de bits. En la Figura 17, los bits en las posiciones 1, 8, 9 y 16 pueden excluirse debido a su amplitud baja. En la Figura 18, los bits excluidos pueden estar en posiciones 1, 10, 11 y 20. La exclusión de bits representa el más drástico de los dos métodos, ya que los errores de bits en esas posiciones se evitan al ignorar estos bits. El costo obvio de este método es la reducción correspondiente en la velocidad de transferencia de bits del sistema. El segundo método es llamado la combinación de bits. En lugar de borrar los bits de amplitud más bajos de la operación del sistema, se combinan con otros bits de amplitud baja adyacentes, y tratados como un solo bit. La Figura 17, los dos bits adyacentes al cruzamiento cero, bits 8 y 9, se combinan en un bit, permitiendo que el receptor digital incluya la energia contenida en ambas posiciones de bit. El bit 16, en el siguiente cruzamiento cero, puede combinarse con el bit 17, y continuar de esta forma para los ciclos subsiguientes. En la Figura 18, los bits combinados están en posiciones 10 y 11, 20 y 21, etc. En cada dibujo, el bit 1 puede combinarse con el último bit en el ciclo precedente. Mientras la energía para cada uno de los dos bits de amplitud baja combinada es más pequeña que los otros bits, la energía combinada para ambas posiciones de bits puede compararse a la energia por los bits "normales". Utilizando esta técnica, estos bits de amplitud baja no se pierden, lo cual aumenta la velocidad de transferencia de bits del sistema. La Figura 19 es un despliegue de osciloscopio de varios impulsos de corriente de PWM generados por un transmisor de PWM de nodos remotos. Para claridad, los bits de datos generados son bits de datos digitales bajos y digitales alternativos. Los bits cerca del cruzamiento cero pueden observarse por ser más bajos en amplitud que los bits en puntos de amplitud más altos en el ciclo 60 Hz. La Figura 20 es un diagrama de bloque de un transceptor de nodos remotos, que ilustra tres secciones de circuito funcionales: (1) suministros de energia, PLL, extracción 2000 de señal de receptor; (2) procesamiento y control 2001 de señal; y (3) conmutación 2002 de energia del transmisor de PWM. Los suministros de energía, el PLL, el circuito 2000 de señal del receptor incluye un bloque 2004 de acondicionamiento de energia, que se conecta a un lado secundario de 240 V del transformador 303 de distribución. El bloque 2004 de acondicionamiento de energía contiene un fusible para la interrupción de energía del transceptor en el caso de una condición de sobrecorriente en el transmisor de energía, un MOV para la protección de voltaje transiente y la filtración de línea para el rechazo del ruido de frecuencia elevado. La salida de esta sección 2004 permanece en el voltaje de línea 240 Vrms completo, y conecta al atenuador de receptor/filtro 2005, la sincronización de PLL 2006, y los suministros 2007 de energía del transceptor. El atenuador de receptor y el filtro 2005 de coraza representa la entrada a la circuitería de nodos remotos. El voltaje de sistema de distribución en el transformador 303 de distribución secundario contiene ambas señales de datos de nivel bajo y el voltaje de nivel elevado (240 V) para el servicio de energía de carga del cliente. Por lo tanto, la atenuación significante debe aplicarse al componente de frecuencia de línea de energía fundamental de 60 Hz y por lo menos parte de estos armónicos impares para reducir la forma de onda de voltaje compuesta a un nivel que pueda aplicarse al convertidor 2008 de A-a-D del receptor. Puesto que los datos transmitidos desde el transmisor de subestación es una amplitud muy baja (l/120avo) comparada con el voltaje de operación del sistema de distribución, también es deseable presentar como atenuación pequeña a las frecuencias de datos como sea posible. Por esta razón, un filtro de coraza de R/C se incluye en el atenuador, que representa una respuesta de frecuencia de paso elevado para reducir la atenuación de circuito en frecuencias más altas que contiene la mayoría de la información de datos total. El atenuador/sección 2005 de filtro atenúa la forma de onda compuesta del voltaje de línea de 240 Vrms de 60 Hz a un nivel de aproximadamente 2 Vp-p antes de pasar la señal sobre el convertidor A-a-D para el muestreo de forma de onda. El circuito 2006 de bucle de fase de bloqueo (PLL) proporciona una señal de salida que es bloqueada en fase a la forma de onda de voltaje de distribución en el transformador 303 de distribución. Esta señal de fase bloqueada proporciona la sincronización de frecuencia de energia de 60 Hz y la ubicación de los puntos de cruzamiento cero de voltaje de fase para el receptor de DSP. Puesto que cada mensaje de datos de salida es sincronizado y comienza en un punto de cruzamiento de voltaje de distribución, el receptor de DCP utiliza esta sincronización de forma de onda de 60 Hz como un punto de referencia para conducir una búsqueda para un mensaje de datos válido. El circuito 2007 de suministro de energia contiene dos suministros de energía lineales de CA-a-CD separados que se aislan entre si. Un suministro de energía de A 3.3 V de CD proporciona energía de operación al procesamiento de señal y a la electrónica 2001 de control. El suministro de energía de +5 V de CD proporciona energía de operación al circuito 2006 de PLL. Un suministro de energia separado y aislado de +15 V proporciona energia de operación a los impulsores 2012 de IGBT. El procesamiento de señal de receptor de datos y el bloque 2001 de control recibe la salida del atenuador de receptor/filtro 2005 y lo aplica al convertidor 2008 de A-a-D. Este convertidor de 16 bits de A-a-D realiza muestreo de forma de onda en tiempo real continuo en la forma de onda de voltaje de distribución compuesta. Esta forma de onda de voltaje, que incluye datos, es muestreada por un convertidor 2008 de A-a-D a 12,600 muestras por segundo. Esta velocidad de muestreo es un múltiple de la frecuencia en línea de 60 Hz, y sus 3a, 5a y 7a, armónicos, calculados como 60 Hz x 3 x 5 x 7 x 2 = 12,600. Esto proporciona un número entero de muestras de A-a-D para cada período de sus componentes de frecuencia individuales, requeridos para la filtración de combinación altamente efectiva de la frecuencia fundamental de 60 Hz, y los componentes armónicos individuales en el procesamiento de señal DSP. Las técnicas de recuperación de datos realizadas en el receptor de nodos remotos a través del procesamiento de señal digital que son esencialmente las mismas que las técnicas descritas en lo anterior junto con la Figura 12 para el receptor 306 de datos de subestación. En otras palabras, la operación funcional del receptor 306 de subestación y la porción del receptor del procesamiento de señal de nodos remotos y la sección 2001 de control son esencialmente las mismas. Esta operación, mientras se muestra en la Figura 12, se aprecia más completamente con referencia a la Figura 21. La Figura 21 ilustra un procesador de señal digital (es decir, el DSP 604 en la Figura 6 o el DSP 2009 en la Figura 20) configurado para realizar el procesamiento de acuerdo con una modalidad de la invención. Cada bloque mostrado en la Figura 21 puede considerarse un bloque de código de computadora ejecutado por el procesador de señal digital. De este modo, la referencia a un módulo o rutina inferior implica un conjunto de código de computadora utilizado para realizar una función específica. La entrada al procesador de señal digital es una señal digital desde un convertidor de análogo a digital (es decir, el convertidor 604 de análogo a digital en la Figura 6 o el convertidor 2008 de análogo a digital en la Figura 20) . La señal digital se aplica inicialmente a un procedimiento 2120 de filtro de entrada, que aplica un filtro de conformación de banda y de paso bajo para remover la frecuencia elevada indeseada y los componentes de ruido. La salida del filtro 2120 se pasa a un módulo 2122 de filtro de peine, que remueve el 60 Hz no requerido y los componentes armónicos de la forma de onda de entrada compuesta. La operación del filtro de peine se describe junto con la discusión de la Figura 12. La salida del módulo 2122 de filtro de peine es una señal comprendida de la corriente de bits de datos y los componentes de ruido no síncronos. A partir de este punto, la operación del procesador de señal digital es dividida en tres ramificaciones paralelas separadas: una ramificación 2124 de procesamiento de bits de datos primaria, una ramificación 2126 del proceso de formación de filtro adaptable, y una ramificación 2128 de bits de datos pre-ecualizada . La ramificación 2124 de procesamiento de bits de datos primarios incluye un módulo 2130 de filtro de ecualizador adaptable, que aplica un ecualizador de filtro adaptable formado a la corriente de bits de datos . La función del filtro es la inversión de la función de transferencia de corriente de entrada, o la función de transferencia de voltaje de salida del sistema de distribución. Idealmente, la conformación de los bits de datos en la salida del filtro 2130 de ecualizador es igual a la conformación original de los bits como transmitidos por la subestación o los transmisores de nodos remotos. Como se muestra en la Figura 21, el módulo 2130 de filtro de ecualizador adaptable se aplica a los datos antes de realizar la correlación del preámbulo de mensaje con el preámbulo esperado en la ramificación 2126 de proceso de formación de filtro adaptable. Esta ecualización de filtro optimiza la conformación de los bits de datos, mientras disminuye los componentes de señal no requeridos debido a los efectos del sistema de distribución, que a su vez disminuye la diferencia entre las salidas de función de correlación actual e ideal. Aplicar el ecualizador formado a los datos antes de la correlación mejora la detección de mensajes válidos al hacer los preámbulos de mensajes válidos que coincidan más cercanamente con la señal de preámbulo esperada. La salida del filtro 2130 de ecualizador adaptable se aplica a una rutina 2132 de correlación cruzada. Una función de correlación cruzada se realiza en el primer ciclo (preámbulo) del mensaje de datos utilizando el preámbulo de mensaje de datos transmitido (ideal) . El resultado de esta función incrementará significativamente en magnitud cuando se presente un preámbulo de datos, y la ubicación del pico de magnitud proporciona la alineación de tiempo con el preámbulo transmitido. La ocurrencia de un pico en la salida de correlación determina la presencia de un preámbulo potencialmente válido. La posición de tiempo exacto del pico de correlación con respecto a los puntos de cruzamiento cero conocidos en la forma de onda de voltaje del bus de 60 Hz establece una porción de tiempo critico a la cual se hace referencia todo el procesamiento de bit subsiguiente. El rastreo, con respecto a la señal de PLL que hace referencia al voltaje del bus, y los cambios de bits de datos de enlace provocados por los cambios de factor de energía se manejan por las características inherentes del proceso de correlación. Si los bits' de preámbulo de salida cambian dentro de la forma de onda de voltaje de bus debido a un cambio de factor de energía, el pico de correlación experimenta un cambio correspondiente, que establece un nuevo punto de referencia de recuperación de bits. De este modo, el receptor de procesador de señal digital es capaz de arrastrar la posición del preámbulo de mensaje de datos. La rutina 2134 de filtro de pos-ecualización opera como un filtro de paso bajo para remover los componentes de frecuencia elevados no requeridos antes de la recuperación de bits. A manera de ejemplo, esta recuperación de bits de datos puede incluir un proceso de integrado y volcado para producir una salida correspondiente a la energia contenida en cada bit de datos muestreado. El módulo 2136 de codificación de bits también puede realizar la detección de umbral de bits al utilizar un umbral de bits preestablecido para distinguir entre las lógicas uno y las lógicas cero. El nodulo 2136 de codificación de bits preferiblemente remueve los bits excluidos de la corriente de bits. El nodulo 2136 también puede incluir la circuitería de corrección de error. Una modalidad del módulo 2136 incluye un componente de detección de error total de control para calcular el total de control del mensaje recibido y compararlo con el total de control recibido y detectar con esto los errores. Finalmente, el circuito de codificación de bits preferiblemente realiza la codificación de mensaje de datos para verificar el mensaje recuperado para el contenido y/o instrucciones que se realizan por el receptor. El bloque final de la ramificación 2124 de procesamiento de bits de datos primarios es un mensaje 2138 válido, que es producido por el procesamiento realizado por la ramificación 2124 de procesamiento de bits de datos primaria. La ramificación 2126 de proceso de formación de filtro adaptable incluye una rutina 2140 de formación de filtro adaptable, que ensambla dos patrones alineados adecuadamente de bits de datos que se utilizan para la formación del ecualizador. Un patrón es el primer ciclo de preámbulo del mensaje 2142 de datos recibido. El segundo patrón está compuesto de los bits 2144 de los datos de preámbulo sintético o esperado. Estos dos patrones se ensamblan de manera que los bits de datos recibidos se alinean con los bits en el patrón sintético. Un módulo 2146 de formación de ecualizador compara los dos patrones de bits de la rutina 2140 de formación de filtro adaptable para producir un filtro ecualizador que duplica idealmente la magnitud y la respuesta de frecuencia de fase requerida para restablecer la conformación de los bits de datos recibidos actuales a la conformación de bits del patrón de bits ideal. El filtro resultante entonces se aplica a los bits de datos entrantes en el módulo 2130 de filtro de ecualizador adaptable. La ramificación 2128 de bits de datos pre-ecualizada incluye un procesador 2150 de bits de datos pre-ecualizada para producir bits de datos pre-ecualizados . Estos bits de datos entonces se aplican a un convertidor 2152 de digital a análogo. La salida análoga del convertidor 2152 de digital a análogo permite la visualización de señal en el equipo de monitoreo de señal externo. Esto facilita la evaluación del rendimiento del ecualizador de filtro adaptable al comparar las formas de onda de pre-ecualización y pos-ecualización . Regresando a la Figura 20, las salidas de DSP 2009 se conectan a los fotoaisladores 2010, que proporcionan el aislamiento eléctrico entre el procesamiento de señal y la sección 2001 de control, y la sección 2002 de energia del transmisor de PWM. Este aislamiento se requiere, ya que la sección 2002 de energía del transmisor de PWM se conecta directamente, y hace referencia a, los conductores secundarios de DT (303) de 240 V de CA. El procesamiento de señal y la circuiteria 2001 de control, sin embargo, hacen referencia a un punto eléctrico diferente, previniendo la compartición de una conexión común entre estas dos secciones. Un fotoaislador se proporciona para cada uno de los tres conmutadores de energía de IGBT en el circuito 2018 de conmutación de IGBT. Un circuito 2013 integrado de memoria flash no volátil proporciona el almacenamiento de código de programa de operación para la operación de DSP 2009. El circuito 2014 de entrada métrica eléctrico se utiliza para detectar la rotación del rotor métrico eléctrico, permitiendo que el DSP 2009 mida y registre el consumo de energía eléctrica de la carga métrica. Un circuito 2015 de RS232 proporciona un puerto de comunicaciones en serie al DSP 2009. De esta forma, una PC externa puede comunicarse con el transceptor para probar, controlar o descargar el firmware de operación modificado al DSP 2009. El transformador 2100 (CT) de corriente mide la corriente de impulso de datos transmitida y proporciona una salida al circuito 2102 de entrada de CT proporcional a la amplitud de los impulsos de datos generados. El circuito 2102 de entrada de CT aplica filtración de paso bajo, conversión a escala y protección transiente a la señal de entrada. El convertidor 2008 de análogo a digital recibe una señal de entrada desde el circuito 2102 de entrada de CT . Este convertidor de análogo a digital de 12 bits muestrea el impulso de corriente y proporciona una salida digital que permite que el DSP 2009 monitoree y estabilice las variaciones en la amplitud de corriente pico de impulso de datos debido a las variaciones en inductancia de fuga del transformador de distribución. El detector 2011 de temperatura también proporciona salida al convertidor 2008 de análogo a digital permitiendo que el DSP 2009 monitoree la temperatura ambiente inmediatamente que rodea la circuitería del transceptor. El convertidor 2104 de digital a análogo convierte las señales digitales de DSP 2009 en una salida análoga que puede monitorearse por el equipo de prueba externa para la prueba de circuito. Varias señales del tablero del controlador se combinan en un puerto 2016 de conexión de pasarela externa, que proporciona las señales necesarias para permitir que el controlador de DSP 2009 se comunique con una variedad de dispositivos externos. Una aplicación de interfaz permite que el transceptor se comunique con un módem de CEBus que opera en un sistema de comunicación de linea de energía de 120 V de CA local, localizado en una instalación residencial o comercial. Esto puede permitir que el sistema se comunique con la información de estado y los comandos de control entre la ubicación de oficina central, enlazada a través de la PC de subestación, y los dispositivos de cliente remotos. El puerto 2016 de pasarela externa también permite la interacción a otros dispositivos para la implementación de una variedad de servicios proporcionados por la central eléctrica adicionales. Las salidas de los fotoaisladores 2010 se conectan a los impulsores 2012 de IGBT. Estos impulsores proporcionan interacción de los fotoaisladores 2010 y proporcionan las señales de impulsión de -corriente de impulso elevadas, 0 voltios a +15 voltios, requeridos por los conmutadores 2018 de PWM de IGBT.

La sección 2002 de conmutación de energía del transmisor de PWM implementa la transmisión de impulsos de corriente de datos de energía en el lado secundario del transformador 303 de distribución. Un fusible 2019 (Fl) se ha seleccionado cuidadosamente para permitir que se transmita un mensaje de datos normal, con impulsos de corriente de hasta 150 A. En el caso de un circuito o falla en firmware, que provoca niveles de corriente elevados anormales o contenido de bits anormales, el fusible 2019 interrumpe el flujo de corriente en la sección de transmisor de energía. El condensador 2020 de voltaje elevado (Cl) y los dos inductores 2021 y 2022 (Ll y L2) forman un filtro de L-C de frecuencia de PWM. Este filtro atenúa el componente de frecuencia de conmutación de PWM de 22.050 KHz del impulso de corriente de bits de datos generado en la sección 2018 de conmutación de PWM de IGBT. Esto previene que el flujo de corriente de 22.050 KHz de alta frecuencia se conduzca en el transformador 303 de distribución secundaria, previniendo la interferencia a las cargas del sistema de distribución conectadas al transformador 303 de distribución. Este filtro también proporciona la protección a los componentes del transmisor de energía desde las transientes de línea del sistema de distribución. El rectificador 2023 del puente actúa como un rectificador de onda completo a la forma de onda de voltaje de 60 Hz permitiendo que los dispositivos de IGBT monopolares en el conmutador 2018 de PWM de IGBT se utilicen en cada semiciclo de la forma de onda de 60 Hz de CA, y de este modo permitan la generación de bits de datos a través de todo el ciclo de 60 Hz. La sección 2018 de conmutación de PWM de IGBT contiene tres circuitos de ramificación de IGBT conectados en paralelo. Cada circuito de ramificación consiste de un inductor de núcleo de aire de energía, diodo de energía de recuperación rápida y un semiconductor de energía de IGBT de corriente elevada de alto voltaje. A medida que se enciende cada dispositivo de IGBT, el flujo de corriente incrementa a través del circuito de ramificación, y dentro del transmisor desde el transformador de distribución secundaria, durante el tiempo de ataque de un bit elevado de datos digitales. A medida que la amplitud de corriente deseada es alcanzada en el extremo de tiempo de ataque de bit de datos, la conmutación de IGBT es el ancho de impulsos modulado (PWM) , como se describe en la descripción del control de PWM, mantiene una amplitud de impulsos de corriente (periodo de sustentación), o baja la corriente de bit de datos (período de decaimiento) . La circuitería 2002 de conmutación de energía del transmisor de PWM de la Figura 20 se conecta al lado de la linea del medidor 2003 eléctrico. Este evita el flujo de corriente de bits de datos del transmisor a través del medidor 2003 eléctrico, previniendo cualquier interferencia en la medición de consumo de energía normal por el medidor. La PC de subestación y el transmisor impulsan toda la transmisión de mensaje de entrada sin alarma desde los transceptores de nodos remotos. Bajo condiciones de operación normales, los transceptores de nodos remotos actúan como dispositivos secundarios, completamente bajo la dirección del sistema de subestación primaria. Una excepción para esta operación de respuesta consultada normal ocurre para una condición de alarma de nodos remotos. Cuando se detecta una condición de alarma, el transceptor de nodos remotos independientemente inicia la comunicación de entrada al receptor de subestación, reportando la condición de alarma. La operación del sistema normal consiste de una petición de salida por el sistema de transmisión de subestación a cualquier unidad del transceptor del nodo remoto programado por la PC de subestación para la interrogación. Las transmisiones de petición de salida pueden ocurrir para implementar varios servicios de central eléctrica tales como: lectura remota de los medidores de gas y de agua eléctricos del cliente; monitoreo y control del estado del equipo de la central - fusibles, restablecedores, conmutadores, etc.; automatización del sistema de distribución: y control de carga. En una modalidad, el protocolo del sistema de la invención incluye ensamblaje de campo de mensaje y de trama, petición del transceptor de nodos remotos, manejo de comunicación de salida y de entrada, y manejo de alarma de nodos remotos. Una ilustración de un intercambio de datos de 5 comunicación bidireccional tipico se muestra en la Figura 22. En la primera Consulta del Transmisor de SS etiquetado de línea, un mensaje de Salida se transmite primero, durante el período A de tiempo. Una respuesta de entrada desde el transceptor de nodos remotos dirigido sigue, indicada por el flB 10 periodo B de tiempo. Después de la petición consultada y la respuesta desde un transceptor de nodos remotos, un intervalo C de tiempo de campo de alarma de alta prioridad se designa. Este intervalo C de tiempo se utiliza por cualquier transceptor de nodos remotos para informar a la PC de subestación que existe una condición de alarma de alta prioridad. Ejemplos de alarma de alta prioridad son emergencias médicas, alarma de fuego, alarma de robo, etc. Durante este tiempo, un transceptor remoto puede transmitir una alerta de alarma al receptor de subestación. La longitud del mensaje de alerta de alarma transmitido durante este intervalo de tiempo se mantiene tan corto como sea posible por dos razones: en primer lugar, aumentar el número de tiempos que el transmisor- de nodos remotos puede enviar al menaje de alarma antes de exceder los límites térmicos; en segundo lugar, para disminuir el costo de servicio de comunicación del sistema, ya que un campo de alarma se designa después de cada período de tiempo del campo de salida/de entrada. La Figura 23 muestra un marco de mensaje de alarma tipico que contiene un total de 31 bits. Este marco se hace de varios marcos. El primer campo es el campo de preámbulo de mensaje, hecho de 10 bits de datos. El contenido de bits específico del preámbulo se predefine, se fija y se conoce por el receptor de datos de subestación. Este preámbulo de mensaje identifica un mensaje válido al receptor de datos. El campo de texto de 3 bits identifica el tipo de mensaje de alarma que se está transmitiendo. Ejemplos de tipo de mensajes incluyen; emergencia médica, humo o fuego detectado, invasión u otra situación que requiera la respuesta de la policía, daño por agua o hundimiento, proceso industrial o situación de alarma, y condiciones de alarma especiales que requieren petición de subestación. El campo de dirección métrico proporciona los 12 bits más bajos de la dirección única completa del transceptor de nodos remotos individual que es consultado. Un campo de 12 bits permite que 1212 o 4,096 diferentes transceptores de nodos remotos se dirijan en una fase de circuito de distribución individual. Los 6 bits de campo de corrección de error se incluyen para el propósito de implementar la corrección de error en el receptor de datos. La codificación de corrección de error se aplica a los campos de dirección de texto y métrico antes de la transmisión de mensaje. En el ejemplo de la Figura 23, estos campos contienen 15 bits de datos. Un método posible para aplicar la codificación de corrección de error convierte estos 15 bits en 21 bits. El proceso de codificación de corrección de error de este modo convierte a los 25 bits originales en 31 bits transmitidos, que incluyen los 6 bits de corrección de error. La segunda línea en la Figura 22, etiquetada como alerta de alarma, ilustra el protocolo de mensaje en respuesta a una alerta de alarma de nodos remotos en período C de tiempo. Con la recepción de una alerta de alarma en el período C de tiempo, el transmisor de subestación impulsa un Conocimiento de Alarma durante el periodo D a la unidad de nodos remotos que envía la alarma. En ciertos casos, el periodo D de tiempo también puede utilizarse para impulsar una Petición de Alarma a un transceptor de nodos remotos y pedir más información de alarma detallada. Esto puede representar una forma más compleja de protocolos de alarma que se utilizan con unidades de nodos remotos configuradas para manejo de alarma especial. En este caso, el periodo E de tiempo se designa para proporcionar un intervalo de tiempo para una respuesta de alarma más detallada por un transceptor de nodos remotos y para preservar el formato de protocolo general . Después del período E de tiempo, un intervalo F de tiempo de alerta de alarma de entrada adicional se designa para mantener la secuencia de protocolo adecuada. El mensaje G de conocimiento de alarma de salida entonces se envia al transceptor de nodos remotos desde el transmisor de subestación para reconocer la recepción del nuevo mensaje F por la PC de subestación La tercera linea en la Figura 22, etiquetada como Segunda Petición de Alarma ilustra el caso especial de servicio de alarma desde un transceptor de nodos remotos configurado para el reporte de información de alarma detallado. La Segunda Petición de Alarma ocurre si el mensaje E de alarma de entrada consultado no se recibe adecuadamente por la PC de subestación. En este caso, la PC de subestación envía una segunda Petición de Alarma #2 durante el intervalo G de tiempo y busca un mensaje H de alarma de entrada desde el transceptor de nodos remotos. Si un mensaje de alarma no se recibe por la PC de subestación después de un número predeterminado de peticiones G, ninguna petición de alarma adicional se envia. La suposición es que el transceptor de nodos remotos ha hecho el máximo disponible de intentos para enviar un mensaje de alarma completo. Esto es una limitación térmica del peor caso para que el transmisor de nodos remotos asuma una temperatura ambiente máxima de 65.55°C (150°F) dentro de la caja del transceptor de nodos remotos. Bajo esta condición del peor caso, el transceptor de nodos remotos debe ingresar un período de descenso frío de varios minutos antes de intentar la transmisión adicional. En este tiempo, la carga para el reporte de alarma cambia nuevamente al transceptor de nodos remotos, al requerir que vuelva a iniciar el protocolo de alarma al inicio. Para asegurar que ninguna alarma de sitios de transceptor de nodos remotos se ignore, o eventualmente se pierda, un proceso de nodo de alerta de alarma especial se desarrolló por el transceptor de nodos remotos. Para conservar la integridad del manejo de alarma del sistema, se asumen las condiciones de transmisión de datos del sistema de distribución del peor caso, previniendo la recuperación exitosa de la alerta c de alarma en la subestación. Operar bajo esta rutina de manejo de alarma, el transceptor de nodos remotos continúa enviando su alerta de alarma a la PC de subestación hasta que se reciba un reconocimiento D de alarma de salida válido por el transceptor de nodos remotos. De esta forma, la rutina de servicio de alarma de nodos remotos asegura que la alarma no permanecerá sin procesar. La Figura 24 ilustra la rutina de servicio de alarma del transceptor de nodos remotos descrito en lo anterior. La primera rutina 2280 implementa, y repite, la transmisión de una alerta de alarma hasta que se aclara por un reconocimiento de alarma de salida. La segunda rutina 2290 verifica la recepción de un mensaje de salida, y determina si el mensaje recibido es una petición de alarma o un reconocimiento de alarma. Como se muestra en el primer diagrama de flujo 2280, se toma una decisión si existe una nueva alarma (etapa 2200) . Si es asi, el controlador de nodos remotos se asigna así mismo un intervalo de tiempo de alerta de alarma futuro seleccionado aleatoriamente, tal como F en la Figura 22 (etapa 2202) . La selección de este intervalo de tiempo de alerta a futuro se hace con la consideración de condiciones térmicas en las bobinas de PWM de IGBT del transmisor remoto. El controlador 2009 de DSP toma en cuenta la temperatura ambiente del transmisor remoto, el calor producido en las bobinas por cada transmisión de alerta de alarma corta, y el tiempo requerido para disipar este calor. Si la transmisión de una alerta de alarma puede elevar la temperatura de la bobina arriba del límite permisible máximo, el controlador seleccionará un intervalo de tiempo futuro (tal vez algunos minutos) que permitirán un periodo de descenso de frío suficiente en las bobinas de PWM. Cuando llega el intervalo de tiempo programado (etapa 2204), el proceso verifica para ver si el estado de alarma se ha aclarado (por la segunda rutina) (etapa 2206), y si no es asi, envía la alerta de alarma al receptor de subestación (etapa 2208). La rutina entonces selecciona otro intervalo de alarma y repite el proceso anterior hasta que se recibe un reconocimiento de alarma. La segunda rutina 2290 de alarma verifica la recepción de un mensaje de salida (etapa 2212). Cuando se detecta cualquier mensaje de salida válido, dicho intervalo A de tiempo en la Figura 22, la rutina utiliza esto como un marcador de tiempo de referencia, y vuelve a colocar su identificación de intervalo de tiempo de alarma por consiguiente (etapa 2214) para asegurar la sincronización del transceptor adecuada. La rutina entonces determina si el mensaje recibido es una petición de alarma o un reconocimiento de alarma (etapa 2216) . Si es una petición de alarma, la rutina inicia la transmisión de un mensaje de alarma detallada (etapa 2218), si este tipo de operación de modo de alarma es válido para el transceptor de nodos remotos particular. Si el mensaje es un reconocimiento de alarma (etapas 22, 20), la condición de alarma se aclara, habiendo sido procesado exitosamente por la PC 600 de subestación. Si el mensaje no fue un tipo de alarma, el controlador procesa el mensaje recibido por consiguiente (etapa 2222) . La Figura 25 es -un diagrama de flujo de la rutina del servicio de alarma de la PC 600 de subestación. Con la recepción de una alerta de alarma desde un transceptor (2230) de nodos remotos, la PC de subestación determina si una petición de alarma es aplicable para el transceptor (2232) de nodos remotos particular. Si no es aplicable, un reconocimiento de alarma estándar se envía y la PC toma la acción apropiada para el procesamiento de alarma. Si una petición de alarma se requiere, para una condición de alarma más detallada, la PC 600 transmite una primera petición de alarma en el intervalo T de tiempo en la Figura 22, al sitio de nodos remotos (etapa 2234) . Si una respuesta de mensaje de alarma desde el nodo remoto no se recibe (etapa 2236-no) , la PC de subestación envía una segunda petición de alarma (etapa 2238), el intervalo G de tiempo en la Figura 22, al transceptor remoto. Si ahora se recibe el mensaje de alarma de longitud completa (etapa 2240-si), la PC de subestación reconoce (etapa 2242), y procesa la alarma (etapa 2244) . Si el mensaje de alarma aún no se recibe, la PC de subestación termina cualquier petición adicional y espera otra alerta de alarma de entrada. En este punto, el transceptor de nodos remotos continuará enviando su alerta de alarma como se describe en lo anterior. El sistema de la invención logra las comunicaciones de datos bidireccionales en un sistema de distribución de central eléctrica existente. La metodología distinta y única empleada en este sistema logra la inyección de señales de datos en el sistema de distribución, la propagación de señal a través del sistema, y la estación de señal de datos desde el sistema de distribución sin requerir la instalación de repetidores de señal o acoplamiento reactivo o dispositivos de bloqueo. Esta característica novedosa de la invención se logra a través de la única transmisión de señales y los procesos de recepción tales como: utilización del mismo espectro de frecuencia que se ocupa por la frecuencia de energia de 60 Hz del sistema de central y sus armónicos; el rastreo de forma de onda de 60 Hz sincronizado para permitir la transmisión de datos a través de cada semiciclo de 60 Hz; y la conformación de impulso única y las técnicas de control para la generación de impulsos de datos. Estos procesos resultan en la capacidad de transmitir datos a velocidades de datos mucho más elevadas que las que se logran previamente por otros sistemas de comunicaciones que operan en el sistema de distribución de central eléctrica. La descripción anterior, para propósitos de explicación, utilizó nomenclatura específica para proporcionar un entendimiento completo de la invención. Sin embargo, será aparente para alguien con experiencia en la técnica que detalles específicos no se requieren para poder practicar la invención. En otros ejemplos, los circuitos bien conocidos y dispositivos se muestran en forma de diagrama de bloque para poder evitar la distracción innecesaria de la invención subyacente. De este modo, las descripciones anteriores de modalidades especificas de la presente invención se presentan para propósitos de ilustración y descripción. No pretenden ser exhaustivas o delimitantes de la invención a las formas precisas descritas, obviamente muchas modificaciones y variaciones son posibles en vista de las enseñanzas anteriores. Las modalidades se seleccionaron y describieron para poder explicar mejor los principios de la invención y sus aplicaciones prácticas, para permitir con esto que otros aspectos de la técnica utilicen mejor la invención y varias modalidades con varias modificaciones ya que se adaptan al uso particular contemplado. Se pretende que el alcance de la invención se defina por las reivindicaciones siguientes y sus equivalentes.

Claims

REIVINDICACIONES 1. Un aparato para establecer comunicación digital sobre una red de línea de energía, que comprende: un circuito de lanzamiento de señales para imponer una señal de comunicación digital sobre una señal de energía portada por una red de línea de energía y formar con esto una señal de energía de comunicación digital en un primer punto .en la red de linea de energia, el circuito de lanzamiento de señales se configura para colocar un impulso de la señal de comunicación digital en cualquier ubicación de fase de cada semiciclo de la señal de energia; un receptor para leer la señal de energia de comunicación digital en un segundo punto en la red de linea de energia; y un procesador de señal conectado al receptor para recuperar la señal de comunicación digital desde la señal de energía de comunicación digital.
2. El aparato de la reivindicación 1, en donde el primer punto es una ubicación de subestación de la red de línea de energía.
3. El aparato de la reivindicación 2, en donde el segundo punto es una ubicación de distribución de la red de línea de energía.
4. El aparato de la reivindicación 1, en donde el primer punto es una ubicación de distribución de red de línea de energía.
5. El aparato de la reivindicación 4, en donde el segundo punto es una ubicación de subestación de la red de línea de energía.
6. El aparato de la reivindicación 1, además comprende un segundo receptor en el primer punto y un segundo circuito de lanzamiento de señales en el segundo punto para establecer comunicación digital bidireccional entre el primer punto y el segundo punto.
7. El aparato de la reivindicación 1, en donde el circuito de lanzamiento de señales impone una señal de comunicación digital con una velocidad de datos en exceso de 1000 baudios sobre la señal de energia portada por la red de linea de energia.
8. El aparato de la reivindicación 1, en donde el circuito de lanzamiento de señales incluye un transformador de corriente de inyección de señales.
9. El aparato de la reivindicación 1, en donde el circuito de lanzamiento de señales incluye un bucle de fase bloqueada para establecer la fase relativa entre la señal de comunicación digital y la señal de energía a una fase preseleccionada.
10. El aparato de la reivindicación 1, en donde el circuito de lanzamiento de señales incluye circuitería para responder a variaciones en la señal de energia para mantener la amplitud de la señal de comunicación digital dentro de una banda predefinida.
11. El aparato de la reivindicación 1, en donde el circuito de lanzamiento de señales se configura para producir la señal de comunicación digital en sustancialmente el mismo espectro de frecuencia como la señal de energía y sus armónicos .
12. El aparato de la reivindicación 1, en donde el circuito de lanzamiento de señales se configura para mantener la amplitud de la señal de comunicación digital más baja que las fluctuaciones de estado estable en la señal de energía.
13. El aparato de la reivindicación 1, en donde el procesador de señal incluye un filtro con una función de transferencia que representa la inversión de la respuesta de frecuencia de la red de línea de energía.
14. Un método para establecer comunicación digital sobre una red de linea de energia, el método comprende las etapas de: imponer una señal de comunicación digital sobre una señal de energia portada por una red de linea de energía y formar con esto una señal de energía de comunicación digital en un primer punto en la red de línea de energía, imponer la etapa de imposición que- incluye la etapa de colocar selectivamente un impulso de señal de comunicación digital en cualquier ubicación de fase de cada semiciclo de la señal de energía; y recuperar, en un segundo punto en la red de línea de energía, la señal de comunicación digital desde la señal de energía de comunicación digital.
15. El método de la reivindicación 14, que además comprende las etapas de: realizar la etapa de imposición en el segundo punto; y ejecutar la etapa de recuperación en el punto para establecer la comunicación digital bidireccional entre el primer punto y el segundo punto.
16. El método de la reivindicación 14, en donde la etapa de imposición incluye la etapa de imponer una señal de comunicación digital con una velocidad de datos en exceso de 1000 baudios sobre la señal de energia.
17. El método de la reivindicación 14, que además comprende la etapa de responder a variaciones en la señal de energía para mantener la amplitud de la señal de comunicación digital dentro de una banda predefinida.
18. El método de la reivindicación 14, en donde la etapa de imposición incluye la etapa de producir la señal de comunicación digital en sustancialmente el mismo espectro de frecuencia como la señal de energia y sus armónicos .
19. El método de la reivindicación 14, en donde la etapa de imposición incluye la etapa de mantener la amplitud de la señal de comunicación digital más baja que las fluctuaciones de estado estable en la señal de energía.
20. El método de la reivindicación 14, en donde la etapa de recuperación incluye la etapa de filtrar la señal de energia de comunicación digital con una función de transferencia que represente la inversión de la respuesta de frecuencia de la red de línea de energía.