[go: up one dir, main page]

WO2013108330A1 - 画像復号装置、画像符号化装置、画像復号方法および画像符号化方法 - Google Patents

画像復号装置、画像符号化装置、画像復号方法および画像符号化方法 Download PDF

Info

Publication number
WO2013108330A1
WO2013108330A1 PCT/JP2012/007676 JP2012007676W WO2013108330A1 WO 2013108330 A1 WO2013108330 A1 WO 2013108330A1 JP 2012007676 W JP2012007676 W JP 2012007676W WO 2013108330 A1 WO2013108330 A1 WO 2013108330A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
processing
blocks
image
storage unit
Prior art date
Application number
PCT/JP2012/007676
Other languages
English (en)
French (fr)
Inventor
博史 天野
健 田中
健司 大賀
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US14/241,258 priority Critical patent/US9153037B2/en
Priority to CN201280041360.5A priority patent/CN103765903B/zh
Publication of WO2013108330A1 publication Critical patent/WO2013108330A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/119—Adaptive subdivision aspects, e.g. subdivision of a picture into rectangular or non-rectangular coding blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Definitions

  • the present invention relates to an image decoding apparatus that decodes an image divided and encoded into a plurality of blocks having at least two types of sizes by pipeline processing including a plurality of processes.
  • Patent Document 1 Non-Patent Document 1
  • Non-Patent Document 2 There are techniques described in Patent Document 1, Non-Patent Document 1, and Non-Patent Document 2 as techniques related to an image decoding apparatus that decodes an image.
  • the present invention provides an image decoding apparatus that can reduce useless waiting time.
  • An image decoding apparatus is an image decoding apparatus that decodes an image divided and encoded into a plurality of blocks having at least two types of sizes by pipeline processing including a plurality of processes, A first storage unit having a capacity capable of storing two or more blocks having the largest size among the at least two sizes, and a first process among the plurality of processes is sequentially performed on the plurality of blocks.
  • a first processing unit that sequentially stores the plurality of blocks in the first storage unit by storing the block on which the first processing has been performed in the first storage unit; and the first storage
  • a second processing unit that sequentially extracts the plurality of blocks from the unit and sequentially performs a second process among the plurality of processes on the extracted blocks.
  • This invention reduces unnecessary waiting time in pipeline processing. Therefore, the processing efficiency is improved.
  • FIG. 1 is an explanatory diagram showing pipeline processing.
  • FIG. 2 is an explanatory diagram showing a variable-size block.
  • FIG. 3 is an explanatory diagram showing an operation when pipeline processing is applied to a variable-size block.
  • FIG. 4 is a configuration diagram illustrating the image decoding apparatus according to the first embodiment.
  • FIG. 5 is a configuration diagram showing connections between a plurality of components according to the first embodiment.
  • FIG. 6 is a detailed configuration diagram illustrating a variable length decoding unit, an inverse quantization unit, and an inverse frequency transform unit of the image decoding apparatus according to Embodiment 1.
  • FIG. 7A is a diagram showing a sequence according to the first embodiment.
  • FIG. 7B is a diagram showing a picture according to Embodiment 1.
  • FIG. 7C is a diagram showing an encoded stream according to Embodiment 1.
  • FIG. 8A is a diagram illustrating a first configuration example of the coding unit according to Embodiment 1.
  • FIG. 8B is a diagram illustrating a second configuration example of the coding unit according to Embodiment 1.
  • FIG. 9A is a diagram illustrating a first configuration example of the conversion unit according to Embodiment 1.
  • FIG. 9B is a diagram illustrating a second configuration example of the conversion unit according to Embodiment 1.
  • FIG. 10A is a diagram illustrating a header of the coding unit according to Embodiment 1.
  • FIG. 10B is a diagram illustrating a prediction unit according to Embodiment 1.
  • FIG. 11A is a diagram illustrating a configuration example of a plurality of coding units used for describing the operation according to Embodiment 1.
  • FIG. 11B is a diagram illustrating details of a plurality of encoding units used for describing the operation according to Embodiment 1.
  • FIG. 12 is a flowchart showing the operation of the image decoding apparatus according to Embodiment 1.
  • FIG. 13 is a flowchart illustrating processing in which the image decoding apparatus according to Embodiment 1 decodes an encoding unit.
  • FIG. 14A is a flowchart showing an operation of the variable length decoding unit according to Embodiment 1.
  • FIG. 14B is a flowchart showing an operation of the inverse quantization unit according to Embodiment 1.
  • FIG. 14C is a flowchart illustrating an operation of the inverse frequency conversion unit according to Embodiment 1.
  • FIG. 14D is a flowchart illustrating an operation of the motion compensation unit according to Embodiment 1.
  • FIG. 14E is a flowchart showing the operation of the in-plane prediction unit according to Embodiment 1.
  • FIG. 14F is a flowchart illustrating the operation of the reconfiguration unit according to Embodiment 1.
  • FIG. 14G is a flowchart illustrating the operation of the in-loop filter unit according to Embodiment 1.
  • FIG. 15 is a time chart illustrating the operation of the image decoding apparatus according to Embodiment 1.
  • FIG. 16 is a diagram showing an example of the state of the FIFO unit according to the first embodiment in time series.
  • FIG. 16 is a diagram showing an example of the state of the FIFO unit according to the first embodiment in time series.
  • FIG. 17 is a diagram showing another example of the state of the FIFO unit according to the first embodiment in time series.
  • FIG. 18 is a detailed configuration diagram illustrating a variable length decoding unit, an inverse quantization unit, and an inverse frequency conversion unit of the image decoding apparatus according to Embodiment 2.
  • FIG. 19A is a flowchart showing an operation of the variable length decoding unit according to Embodiment 2.
  • FIG. 19B is a flowchart illustrating an operation of the inverse quantization unit according to Embodiment 2.
  • FIG. 19C is a flowchart showing the operation of the inverse frequency converter according to Embodiment 2.
  • FIG. 19D is a flowchart illustrating the operation of the motion compensation unit according to Embodiment 2.
  • FIG. 19A is a flowchart showing an operation of the variable length decoding unit according to Embodiment 2.
  • FIG. 19B is a flowchart illustrating an operation of the inverse quantization unit according to Embodiment 2.
  • FIG. 22B is a flowchart showing an operation of the image coding apparatus according to Embodiment 3.
  • FIG. 23A is a block diagram showing an image decoding apparatus according to Embodiment 4.
  • FIG. 23B is a flowchart showing an operation of the image decoding apparatus according to Embodiment 4.
  • FIG. 24A is a configuration diagram illustrating an image encoding device according to Embodiment 4.
  • FIG. 24B is a flowchart showing an operation of the image coding apparatus according to Embodiment 4.
  • FIG. 25A is a block diagram showing an image decoding apparatus according to Embodiment 5.
  • FIG. 25B is a flowchart showing the operation of the processing unit of the image decoding apparatus according to Embodiment 5.
  • FIG. 25A is a block diagram showing an image decoding apparatus according to Embodiment 5.
  • FIG. 26A is a configuration diagram illustrating an image encoding device according to Embodiment 5.
  • FIG. 26B is a flowchart showing the operation of the processing unit of the image coding apparatus according to Embodiment 5.
  • FIG. 27 is an overall configuration diagram of a content supply system that implements a content distribution service.
  • FIG. 28 is an overall configuration diagram of a digital broadcasting system.
  • FIG. 29 is a block diagram illustrating a configuration example of a television.
  • FIG. 30 is a block diagram illustrating a configuration example of an information reproducing / recording unit that reads and writes information from and on a recording medium that is an optical disk.
  • FIG. 31 is a diagram showing an example of the structure of a recording medium that is an optical disk.
  • FIG. 32 is a configuration diagram illustrating a configuration example of an integrated circuit that implements image decoding processing.
  • FIG. 33 is a configuration diagram illustrating a configuration example of an integrated circuit that implements image decoding processing and image encoding processing.
  • An image encoding apparatus that encodes a moving image divides each picture constituting the moving image into a plurality of macroblocks (Macroblock, sometimes referred to as MB for short) each formed of 16 ⁇ 16 pixels. Then, the image encoding device encodes each macroblock in the raster scan order. The image encoding device generates an encoded stream by encoding and compressing a moving image. The image decoding device decodes this encoded stream for each macroblock in raster scan order, and reproduces each picture of the original moving image.
  • Macroblock sometimes referred to as MB for short
  • ITU-T H.264 is one of the conventional image encoding methods.
  • H.264 standards see, for example, Non-Patent Document 1).
  • the image decoding apparatus is the H.264 standard.
  • In order to decode an image encoded by the H.264 standard first, an encoded stream is read. Then, the image decoding apparatus performs variable length decoding after decoding various header information. The image decoding apparatus performs inverse frequency conversion by inversely quantizing coefficient information obtained by variable length decoding. Thereby, a difference image is generated.
  • the image decoding apparatus performs in-plane prediction or motion compensation according to the macroblock type obtained by variable length decoding. Thereby, the image decoding apparatus generates a predicted image. Thereafter, the image decoding apparatus performs a reconstruction process by adding the difference image to the predicted image. Then, the image decoding apparatus decodes the decoding target image by performing an in-loop filter process on the reconstructed image.
  • the image decoding apparatus decodes the encoded image by performing the variable length decoding process to the in-loop filter process for each macroblock.
  • a technique for speeding up the decoding process a technique of executing the decoding process by pipeline processing in units of macroblocks is generally used (see, for example, Patent Document 1).
  • pipeline processing in units of macroblocks a series of processing from variable length decoding processing to in-loop filter processing is divided into several stages. Then, the processing of each stage is executed in parallel in synchronization with the data unit of the macroblock.
  • Non-Patent Document 2 it has been proposed to set the data unit more flexibly in the next-generation image encoding method (see Non-Patent Document 2, for example).
  • FIG. 1 shows an example of pipeline processing when the decoding processing is divided into five stages.
  • the processing from the first stage to the fifth stage is sequentially performed on one macroblock. Then, the processes from the first stage to the fifth stage are simultaneously performed on a plurality of different macroblocks.
  • the image decoding apparatus performs variable length decoding on the encoded stream, and outputs encoded information such as a motion vector and coefficient information corresponding to each pixel data.
  • the image decoding apparatus performs inverse quantization and inverse frequency transform on the coefficient information obtained in the first stage, and generates a difference image.
  • the image decoding apparatus simultaneously processes a plurality of different macroblocks at each stage using pipeline processing. Thereby, the image decoding apparatus can implement parallel processing and speed up the decoding processing.
  • the time slot (TS) cycle of the pipeline processing is determined by the processing cycle of the stage having the longest processing cycle. Therefore, if only the processing cycle of a certain stage becomes long, the other stages cannot start the processing of the next macroblock until the processing of the longest stage is completed. Therefore, useless space is generated. In order to operate the pipeline processing efficiently, it is important to configure the processing so as not to use unnecessary vacancies.
  • the image encoding apparatus As described above, the image encoding apparatus according to the H.264 standard encodes an image in units of macroblocks configured by 16 ⁇ 16 pixels. However, 16 ⁇ 16 pixels are not necessarily optimal as a unit of encoding. In general, as the image resolution increases, the correlation between adjacent blocks increases. Therefore, the compression efficiency can be further improved by increasing the encoding unit.
  • Non-patent Document 2 the conventional H.264.
  • the block size corresponding to the H.264 standard is variable.
  • the image encoding apparatus according to this technique can also encode an image with a block larger than the conventional 16 ⁇ 16 pixels, and can appropriately encode an ultra-high-definition image.
  • an encoding unit is defined as an encoding data unit.
  • This encoding unit is a data unit capable of switching between intra prediction for performing intra prediction and inter prediction for performing motion compensation, as in the case of a macroblock in the conventional encoding standard. Is defined as a general block.
  • the size of this encoding unit is any of 4 ⁇ 4 pixels, 8 ⁇ 8 pixels, 16 ⁇ 16 pixels, 32 ⁇ 32 pixels, 64 ⁇ 64 pixels, and 128 ⁇ 128 pixels.
  • the largest coding unit is referred to as a maximum coding unit (LCU).
  • the 64 ⁇ 64 pixel encoding unit includes 4096 pixel data.
  • the 128 ⁇ 128 pixel encoding unit includes 16384 pixel data. That is, the 128 ⁇ 128 pixel encoding unit includes four times as much data as the 64 ⁇ 64 pixel encoding unit.
  • FIG. 2 shows an example of a plurality of encoding units composed of 128 ⁇ 128 pixels and 64 ⁇ 64 pixels.
  • Non-Patent Document 2 further defines a conversion unit (TU: Transform Unit, also called frequency conversion unit).
  • the conversion unit is defined as a block size for frequency conversion. Specifically, the size of this conversion unit is any of 4 ⁇ 4 pixels, 8 ⁇ 8 pixels, 16 ⁇ 16 pixels, 32 ⁇ 32 pixels, and 64 ⁇ 64 pixels.
  • a prediction unit is defined as a data unit for in-plane prediction or inter prediction.
  • the prediction unit is selected from various rectangular sizes of 4x4 pixels or more, such as 128x128 pixels, 64x128 pixels, 128x64 pixels, or 64x64 pixels, within the encoding unit.
  • Non-Patent Document 2 describes a technique for improving encoding efficiency by changing the size of an encoding unit, that is, a macroblock.
  • the pipeline processing shown in Patent Document 1 is applied to such a variable encoding unit, the required processing amount increases in proportion to the number of pixels included in the encoding unit. Similarly, the number of processing cycles increases.
  • FIG. 3 shows an example in which an encoded stream is decoded by pipeline processing of five stages.
  • CU0 is a 128 ⁇ 128 pixel encoding unit
  • CU1 to CU4 are 64 ⁇ 64 pixel encoding units.
  • CU0 is an encoding unit having a pixel number four times that of CU1 to CU4
  • the processing cycle of CU0 is four times that of other encoding units.
  • an image decoding device performs pipeline processing including a plurality of processes on an image that is divided into a plurality of blocks having at least two sizes and encoded.
  • An image decoding apparatus for decoding a first storage unit having a capacity capable of storing two or more blocks of the largest size among the at least two types of sizes, and the plurality of processes for the plurality of blocks The first process is sequentially performed, and the plurality of blocks are sequentially stored in the first storage unit by storing the block on which the first process is performed in the first storage unit.
  • the first processing unit processes the block of the largest size and writes the block to the first storage unit, while the second processing unit transfers another block of the largest size to the first storage unit.
  • the other block can be processed by extracting from the storage unit.
  • the first storage unit can hold three or more blocks depending on their sizes. Therefore, the useless waiting time in which the first processing unit and the second processing unit wait for the end of the processing is reduced, and the processing efficiency is improved.
  • the image decoding apparatus further includes a second storage unit, and the second processing unit determines whether or not the block in which the first process is performed is stored in the first storage unit. And determining whether or not an area for storing the block on which the second process has been performed is free in the second storage unit, and the first process is performed in the first storage unit. At a timing when it is determined that the block has been stored and the area for storing the block on which the second processing has been performed is determined to be free in the second storage unit. The block is extracted from the first storage unit, the second process is performed on the extracted block, and the block on which the second process is performed is stored in the second storage unit. It may be stored.
  • the second processing unit can perform processing at the timing when preparation for processing is completed. Therefore, useless waiting time is reduced.
  • the image decoding device further includes a determination unit that determines the size of each of the plurality of blocks, and the first processing unit is configured according to the size of the block on which the first processing has been performed. An area that the block occupies in the first storage unit may be determined, and the block may be stored in the determined area.
  • the first processing unit can appropriately store a plurality of blocks in the first storage unit according to their sizes. Therefore, the first processing unit can store many blocks in a small capacity.
  • the first storage unit may have a capacity capable of storing three or more blocks having the largest size among the at least two sizes.
  • the first processing unit can store more blocks in the first storage unit. Therefore, the image decoding apparatus can more reliably reduce the waiting time.
  • the plurality of blocks are a plurality of encoding units, a plurality of transform units, or a plurality of prediction units
  • the first processing unit or the second processing unit includes the plurality of encoding units.
  • a variable length decoding process for a unit, an inverse frequency transform process for the plurality of transform units, or a prediction process for the plurality of prediction units may be performed as the first process or the second process.
  • the first processing unit may perform variable length decoding processing as the first processing
  • the second processing unit may perform inverse quantization processing as the second processing.
  • the first processing unit may perform inverse quantization processing as the first processing
  • the second processing unit may perform inverse frequency conversion processing as the second processing.
  • the first processing unit may perform an inverse frequency conversion process as the first process
  • the second processing unit may perform a reconstruction process as the second process.
  • the first processing unit may perform in-plane prediction processing as the first processing
  • the second processing unit may perform reconstruction processing as the second processing.
  • the first processing unit may perform motion compensation processing as the first processing
  • the second processing unit may perform reconstruction processing as the second processing
  • the first processing unit may perform a reconstruction process as the first process
  • the second processing unit may perform an in-loop filter process as the second process.
  • the first processing unit may perform a reference image transfer process as the first process
  • the second processing unit may perform a motion compensation process as the second process.
  • the second processing unit sequentially extracts the plurality of blocks from the first storage unit asynchronously with the first processing unit, and extracts the plurality of blocks.
  • the second process may be performed sequentially.
  • the first processing unit and the second processing unit operate asynchronously and independently. Therefore, the first processing unit and the second processing unit perform each process at an appropriate timing. Therefore, useless waiting time is reduced and processing efficiency is improved.
  • the second processing unit includes the first processing unit in the processing order of the plurality of blocks in parallel with the first processing unit performing the first processing on the first block.
  • the second process may be performed on a second block that is two or more away from this block.
  • the first processing unit can perform processing regardless of the progress of processing in the second processing unit. Therefore, useless waiting time is reduced.
  • the image encoding device divides an image into a plurality of blocks having at least two sizes, and encodes the divided image by pipeline processing including a plurality of processes.
  • An image encoding device comprising: a first storage unit having a capacity capable of storing two or more blocks of the largest size among the at least two types of sizes; and a plurality of processes for the plurality of blocks.
  • first processing is sequentially performed, and the first storage unit sequentially stores the plurality of blocks in the first storage unit by storing the block on which the first processing has been performed.
  • a second processing unit that sequentially extracts the plurality of blocks from the first storage unit and sequentially performs a second process among the plurality of processes on the extracted blocks.
  • Picture mark It may be in the apparatus.
  • expressions such as 128 ⁇ 128 pixels and 64 ⁇ 64 pixels mean sizes of 128 pixels ⁇ 128 pixels and 64 pixels ⁇ 64 pixels, respectively.
  • expressions such as a block, a data unit, and a coding unit mean a grouped area. Each of them may mean an image area. Alternatively, they may each mean a data area in the encoded stream.
  • the image may be a moving image, a still image, a plurality of pictures constituting a moving image, a single picture, a part of a picture, or the like.
  • the image decoding apparatus decodes an encoded stream that is an encoded image.
  • the size of the encoding unit constituting the encoded stream is variable.
  • the image decoding apparatus divides a plurality of processes included in the decoding process into a plurality of stages, and performs a plurality of processes in parallel by a pipeline method.
  • the image decoding apparatus performs a plurality of processes in parallel in a pipeline manner with the size of the encoding unit defined in the encoded stream.
  • An input / output buffer is connected to a plurality of processing units constituting the image decoding apparatus.
  • This input / output buffer includes a FIFO (First In First Out) unit capable of holding data corresponding to at least three maximum encoding units. Note that the maximum encoding unit is the largest encoding unit among a plurality of encoding units constituting the encoded stream.
  • FIFO First In First Out
  • FIG. 4 is a configuration diagram of the image decoding apparatus according to the present embodiment.
  • the image decoding apparatus according to the present embodiment includes a control unit 501, a frame memory 502, a reconstructed image memory 509, a variable length decoding unit 503, an inverse quantization unit 504, an inverse frequency conversion unit 505, a motion compensation unit 506, an in-plane A prediction unit 507, a reconstruction unit 508, and an in-loop filter unit 510 are provided.
  • the control unit 501 controls the entire image decoding apparatus.
  • the frame memory 502 is a memory for storing the decoded image data.
  • the reconstructed image memory 509 is a memory for storing a part of the generated reconstructed image.
  • the variable length decoding unit 503 reads the encoded stream and decodes the variable length code.
  • the inverse quantization unit 504 performs inverse quantization.
  • the inverse frequency conversion unit 505 performs inverse frequency conversion.
  • the motion compensation unit 506 reads a reference image from the frame memory 502, performs motion compensation, and generates a predicted image.
  • the in-plane prediction unit 507 reads a reference image from the reconstructed image memory 509, performs in-plane prediction (also referred to as intra prediction), and generates a predicted image.
  • the reconstruction unit 508 generates a reconstructed image by adding the difference image and the predicted image, and stores a part of the reconstructed image in the reconstructed image memory 509.
  • the in-loop filter unit 510 removes noise from the reconstructed image by in-loop filter processing, and improves the quality of the reconstructed image.
  • the in-loop filter is a filter that is applied before the reconstructed image is stored in the frame memory 502 as a reference image.
  • a deblock filter, a sample adaptive offset filter, and an active loop filter may be used as the in-loop filter.
  • a filter applied at the time of display is called an out-loop filter.
  • FIG. 5 is a configuration diagram showing connections between a plurality of processing units. Constituent elements similar to those in FIG.
  • variable length decoding unit 503 The input of the encoded stream to the variable length decoding unit 503 according to the present embodiment is performed via the FIFO unit 500.
  • variable length decoding unit 503 and the inverse quantization unit 504 are connected via a FIFO unit 511 for storing coefficients.
  • inverse quantization unit 504 and the inverse frequency conversion unit 505 are connected via a FIFO unit 512 for storing the quantized coefficients.
  • the inverse frequency transform unit 505 and the reconstruction unit 508 are connected via a FIFO unit 513 for storing a residual image after the inverse frequency transform process.
  • the frame memory 502 and the motion compensation unit 506 are connected via a FIFO unit 514 for storing a reference image.
  • the motion compensation unit 506 and the reconstruction unit 508 are connected via a FIFO unit 515 for storing a predicted image.
  • the reconstruction unit 508 and the in-plane prediction unit 507 are connected via a FIFO unit 517 for storing a predicted image.
  • the reconstruction unit 508 and the in-loop filter unit 510 are connected via a FIFO unit 518 for storing a reconstructed image.
  • the in-loop filter unit 510 and the frame memory 502 are connected via a FIFO unit 519 for storing a decoded image.
  • Each FIFO unit can hold data for three or more maximum encoding units.
  • FIG. 6 is a diagram illustrating in detail the connection of the variable length decoding unit 503, the inverse quantization unit 504, the inverse frequency conversion unit 505, the FIFO unit 500, the FIFO unit 511, the FIFO unit 512, and the FIFO unit 513.
  • a FIFO management unit 5001 and an activation unit 5011 are added around the variable length decoding unit 503.
  • the FIFO management unit 5001 manages the data held in the FIFO unit 500 and manages the free area of the FIFO unit 511.
  • the activation unit 5011 determines the states of the input FIFO unit 500 and the output FIFO unit 511 connected to the variable length decoding unit 503 from the information managed by the FIFO management unit 5001. Then, the activation unit 5011 activates the variable length decoding unit 503 based on the state of the FIFO unit 500 and the FIFO unit 511. That is, the activation unit 5011 causes the variable length decoding unit 503 to execute variable length decoding processing.
  • a FIFO management unit 5002 and an activation unit 5012 are added to the configuration shown in FIG. 5 around the inverse quantization unit 504.
  • the FIFO management unit 5002 manages the data held in the FIFO unit 511 and manages the free area of the FIFO unit 512.
  • the activation unit 5012 determines the states of the input FIFO unit 511 and the output FIFO unit 512 connected to the inverse quantization unit 504 from the information managed by the FIFO management unit 5002. Then, the activation unit 5012 activates the inverse quantization unit 504 based on the state of the FIFO unit 511 and the FIFO unit 512. That is, the activation unit 5012 causes the inverse quantization unit 504 to execute the inverse quantization process.
  • a FIFO management unit 5003 and an activation unit 5013 are added to the configuration shown in FIG. 5 around the inverse frequency conversion unit 505.
  • the FIFO management unit 5003 manages the data held in the FIFO unit 512 and manages the free area of the FIFO unit 513.
  • the activation unit 5013 determines the states of the input FIFO unit 512 and the output FIFO unit 513 connected to the inverse frequency conversion unit 505 from the information managed by the FIFO management unit 5003. Then, the activation unit 5013 activates the inverse frequency conversion unit 505 based on the state of the FIFO unit 512 and the FIFO unit 513. That is, the activation unit 5013 causes the inverse frequency conversion unit 505 to execute an inverse frequency conversion process.
  • each processing unit shown in FIG. 5 is also provided with a FIFO management unit and an activation unit. Thereby, each processing unit performs processing based on the state of the FIFO unit.
  • Each processing unit may include a FIFO management unit and an activation unit.
  • the operation of the FIFO management unit and the operation of the activation unit may be shown as the operations of the respective processing units including the FIFO management unit and the activation unit.
  • the image decoding device may include a reference image transfer processing unit that performs a reference image transfer process.
  • the reference image transfer processing unit transfers the reference image from the frame memory 502 to the FIFO unit 514.
  • the motion compensation unit 506 performs motion compensation using the reference image transferred by the reference image transfer processing unit.
  • the encoded stream decoded by the image decoding apparatus according to the present embodiment includes an encoding unit, a conversion unit, and a prediction unit.
  • the encoding unit is a data unit set with a size of 128 ⁇ 128 pixels to 8 ⁇ 8 pixels and capable of switching between in-plane prediction and inter prediction.
  • the conversion unit is set to a size of 64 ⁇ 64 pixels to 4 ⁇ 4 pixels inside the encoding unit.
  • the prediction unit is set with a size of 128 ⁇ 128 pixels to 4 ⁇ 4 pixels inside the encoding unit, and has a motion vector for intra prediction mode or inter prediction.
  • FIGS. 7A to 10B the configuration of the encoded stream will be described with reference to FIGS. 7A to 10B.
  • FIG. 7A and 7B show a hierarchical configuration of an encoded stream decoded by the image decoding apparatus according to the present embodiment.
  • a group of a plurality of pictures is called a sequence.
  • each picture is divided into slices, and each slice is further divided into coding units.
  • a picture may not be divided into slices.
  • the maximum encoding unit size is 128 ⁇ 128 pixels. Also, a 128 ⁇ 128 pixel encoding unit and a 64 ⁇ 64 pixel encoding unit are mixed.
  • FIG. 7C is a diagram showing an encoded stream according to the present embodiment.
  • the data shown in FIGS. 7A and 7B are hierarchically encoded, whereby the encoded stream shown in FIG. 7C is obtained.
  • the encoded stream shown in FIG. 7C includes a sequence header that controls a sequence, a picture header that controls a picture, a slice header that controls a slice, and encoded unit layer data (CU layer data).
  • a sequence header is called SPS (Sequence Parameter Set)
  • a picture header is called PPS (Picture Parameter Set).
  • the encoded stream includes a CU division flag and CU data.
  • this CU division flag is “1”, it indicates that the block is divided into four, and when it is “0”, it indicates that the block is not divided into four.
  • the CU partition flag is “0”.
  • the first CU division flag is “1”.
  • This first CU partition flag indicates that a block of 128 ⁇ 128 pixels is divided into four blocks of at least 64 ⁇ 64 pixels. Since each of the four blocks of 64 ⁇ 64 pixels is not divided, the subsequent CU division flag is “0”. In this way, the size of the encoding unit is specified as any of 128 ⁇ 128 pixels to 4 ⁇ 4 pixels by the CU partition flag.
  • FIG. 9A and FIG. 9B each show a configuration example of the conversion unit according to the present embodiment.
  • the CU data of each coding unit further includes a CU header, a TU partition flag, and coefficient information.
  • the CU header will be described later.
  • the TU partition flag indicates the size of the transform unit in the encoding unit, and indicates whether or not the size is hierarchically divided into four as with the CU partition flag.
  • FIG. 9A shows an example in which a 128 ⁇ 128 pixel encoding unit is composed of four 64 ⁇ 64 pixel conversion units.
  • the maximum transform unit is 64 ⁇ 64 pixels, it is necessarily divided into four.
  • each 64 ⁇ 64 pixel block is not divided. Therefore, the TU partition flags are all “0”.
  • FIG. 9B shows an example in which an encoding unit of 128 ⁇ 128 pixels includes three conversion units of 64 ⁇ 64 pixels and four conversion units of 32 ⁇ 32 pixels. In this case, there is a TU partition flag having a value of “1”.
  • 9A and 9B includes luminance data (luminance information) and color difference data (color difference information). That is, coefficient information including both luminance data and color difference data is collected for each conversion unit in the encoded stream.
  • the CU header includes a CU type, and further includes a motion vector or an in-plane prediction mode.
  • the size of the prediction unit is determined by the CU type.
  • FIG. 10B shows prediction units of 128 ⁇ 128 pixels, 64 ⁇ 128 pixels, 128 ⁇ 64 pixels, and 64 ⁇ 64 pixels.
  • the size of the prediction unit can be selected from sizes of 4 ⁇ 4 pixels or more.
  • the prediction unit may be rectangular.
  • a motion vector or an in-plane prediction mode is designated for each prediction unit.
  • FIG. 11A and FIG. 11B show a configuration example of a plurality of encoding units used for explanation of the operation. Eight encoding units (CU0 to CU7) shown in FIG. 11A are used to describe the operation of the image decoding apparatus according to the present embodiment.
  • CU0 and CU5 to CU7 are encoding units each composed of 128 ⁇ 128 pixels.
  • CU1 to CU4 are coding units configured by 64 ⁇ 64 pixels.
  • the size of the conversion unit of CU4 is 32 ⁇ 32 pixels. All the other conversion units have a size of 64 ⁇ 64 pixels.
  • the size of the prediction unit of CU0 is 128 ⁇ 128 pixels
  • the size of the prediction units of CU1 to CU4 is 64 ⁇ 64 pixels
  • the size of the prediction units of CU5 to CU7 is 128 ⁇ 128 pixels.
  • FIG. 12 is a flowchart showing the decoding operation of one sequence included in the encoded stream.
  • the image decoding apparatus first decodes the sequence header (S901).
  • the variable length decoding unit 503 decodes the encoded stream based on the control of the control unit 501.
  • the image decoding apparatus similarly decodes the picture header (S902) and decodes the slice header (S903).
  • the image decoding apparatus decodes the encoding unit (S904).
  • the decoding of the encoding unit will be described in detail later.
  • the image decoding apparatus determines whether or not the decoded coding unit is the last coding unit in the slice (S905). If the decoded coding unit is not the last coding unit of the slice, the image decoding apparatus again decodes the next coding unit (S904).
  • the image decoding apparatus determines whether or not the slice including the decoded encoding unit is the last slice of the picture (S906). If it is not the last slice of the picture, the image decoding apparatus decodes the slice header again (S903).
  • the image decoding apparatus determines whether or not the picture including the decoded encoding unit is the last picture in the sequence (S907). If the picture is not the last picture in the sequence, the image decoding apparatus decodes the picture header again (S902). After decoding all the pictures in the sequence, the image decoding apparatus ends a series of decoding operations.
  • FIG. 13 is a flowchart showing the decoding operation of one encoding unit.
  • variable length decoding unit 503 performs variable length decoding on the processing target encoding unit included in the input encoded stream (S1001).
  • the variable length decoding unit 503 outputs coding information such as a coding unit type, an intra prediction (intra prediction) mode, motion vector information, and a quantization parameter, and corresponds to each pixel data.
  • Output coefficient information The encoded information is output to the control unit 501 and then input to each processing unit.
  • the coefficient information is output to the next inverse quantization unit 504.
  • the inverse quantization unit 504 performs an inverse quantization process (S1002).
  • the inverse frequency transform unit 505 performs inverse frequency transform to generate a difference image (S1003).
  • the control unit 501 determines whether inter prediction or in-plane prediction is used for the processing target encoding unit (S1004).
  • the motion compensation unit 506 is activated by the control unit 501, and the motion compensation unit 506 generates a prediction image with 1/2 pixel accuracy or 1/4 pixel accuracy (S1005).
  • the in-plane prediction unit 507 is activated by the control unit 501, the in-plane prediction unit 507 performs the in-plane prediction process, and the predicted image is obtained.
  • Generate S1006.
  • the reconstruction unit 508 generates a reconstructed image by adding the prediction image output from the motion compensation unit 506 or the in-plane prediction unit 507 and the difference image output from the inverse frequency conversion unit 505 (S1007).
  • the generated reconstructed image is input to the in-loop filter unit 510.
  • the portion used in the in-plane prediction is stored in the reconstructed image memory 509.
  • the in-loop filter unit 510 performs in-loop filter processing for reducing noise on the obtained reconstructed image.
  • the in-loop filter unit 510 stores the result in the frame memory 502 (S1008). This completes the decoding operation of the encoding unit.
  • the plurality of processes shown in FIG. 13 are divided into a plurality of stages by dotted lines.
  • the image decoding apparatus simultaneously performs a plurality of processes on a plurality of encoding units that are different for each stage.
  • parallel processing is realized and performance is improved.
  • Such processing is called pipeline processing.
  • the first stage includes a variable length decoding process (S1001).
  • the second stage includes an inverse quantization process (S1002) and an inverse frequency conversion process (S1003).
  • the third stage includes a motion compensation process (S1005).
  • the fourth stage includes in-plane prediction processing (S1006) and reconstruction processing (S1007).
  • the fifth stage includes in-loop filter processing (S1008).
  • the plurality of processes divided into the plurality of stages are executed in parallel in a pipeline manner with respect to a plurality of encoding units different from one another for each stage.
  • the image decoding apparatus does not need to execute the processes of all stages in synchronization. Then, the image decoding apparatus can execute the processing of each stage asynchronously with the processing of other stages.
  • FIG. 14A is a flowchart showing the operation of the variable length decoding unit 503 shown in FIG. First, after the CU0 header is input to the FIFO unit 500, the variable length decoding unit 503 performs variable length decoding processing on the CU0 header (S1010).
  • variable length decoding unit 503 confirms that the input data necessary for the variable length decoding process of the data of CU0 has been input to the FIFO unit 500 (S1011). Also, the variable length decoding unit 503 confirms that there is a free area in the output destination FIFO unit 511 for outputting the coefficient obtained by the variable length decoding process of the data of CU0 (S1012). After the confirmation, the variable length decoding unit 503 performs variable length decoding processing of the data of CU0 (S1013).
  • variable length decoding unit 503 performs variable length decoding processing on the CU1 header (S1010).
  • variable length decoding unit 503 confirms that the input data necessary for the variable length decoding process of the data of CU1 has been input to the FIFO unit 500 (S1011). Also, the variable length decoding unit 503 confirms that there is a free area in the output destination FIFO unit 511 for outputting the coefficient obtained by the variable length decoding process of the data of CU1 (S1012). After the confirmation, the variable length decoding unit 503 performs variable length decoding processing of the data of CU1 (S1013).
  • variable length decoding unit 503 performs the same operation for subsequent encoding units.
  • the variable length decoding unit 503 ends the variable length decoding process of the last coding unit of the slice.
  • FIG. 14B is a flowchart showing the operation of the inverse quantization unit 504 shown in FIG.
  • the inverse quantization unit 504 confirms that input data necessary for the inverse quantization process of CU0 has been input to the FIFO unit 511 (S1021). Also, the inverse quantization unit 504 confirms that there is a free area in the output destination FIFO unit 512 for outputting the result obtained by the inverse quantization process of CU0 (S1022). After the confirmation, the inverse quantization unit 504 performs the inverse quantization process for CU0 (S1002).
  • the inverse quantization unit 504 confirms that the input data necessary for the inverse quantization process of the CU1 has been input to the FIFO unit 511 (S1021). Further, the inverse quantization unit 504 confirms that there is a free area in the output destination FIFO unit 512 for outputting the result obtained by the inverse quantization processing of the CU1 (S1022). After the confirmation, the inverse quantization unit 504 performs the inverse quantization process for CU1 (S1002).
  • the inverse quantization unit 504 performs the same operation for the subsequent encoding units. Then, when the inverse quantization process of the last coding unit of the slice is completed, the inverse quantization unit 504 ends the slice inverse quantization process (S1023).
  • FIG. 14C is a flowchart showing the operation of the inverse frequency converter 505 shown in FIG.
  • the inverse frequency conversion unit 505 confirms that input data necessary for the inverse frequency conversion process of the CU0 has been input to the FIFO unit 512 (S1031). Further, the inverse frequency transform unit 505 confirms that there is a free area in the output destination FIFO unit 513 for outputting the result obtained by the inverse frequency transform process of CU0 (S1032). After the confirmation, the inverse frequency conversion unit 505 performs an inverse frequency conversion process for CU0 (S1003).
  • the inverse frequency conversion unit 505 confirms that input data necessary for the inverse frequency conversion process of the CU1 has been input to the FIFO unit 512 (S1031). Further, the inverse frequency transform unit 505 confirms that there is a free area in the output destination FIFO unit 513 for outputting the result obtained by the inverse frequency transform process of the CU1 (S1032). After the confirmation, the inverse frequency conversion unit 505 performs the inverse frequency conversion process of CU1 (S1003).
  • the inverse frequency conversion unit 505 performs the same operation for the subsequent encoding units. Then, when the inverse frequency conversion process of the last coding unit of the slice is completed, the inverse frequency conversion unit 505 ends the inverse frequency conversion process of the slice (S1033).
  • FIG. 14D is a flowchart showing the operation of the motion compensation unit 506 shown in FIG.
  • the prediction mode of CU0 to CU7 is inter prediction, as in the example of FIG. 11B.
  • the motion compensation unit 506 confirms that input data necessary for the motion compensation processing of CU0 has been input to the FIFO units 511 and 514 (S1041). Also, the motion compensation unit 506 confirms that there is a free area in the output destination FIFO unit 515 for outputting the result obtained by the motion compensation processing of CU0 (S1042). After confirmation, the motion compensation unit 506 performs motion compensation processing for CU0 (S1004).
  • the motion compensation unit 506 confirms that the input data necessary for the motion compensation processing of CU1 has been input to the FIFO units 511 and 514 (S1041). In addition, the motion compensation unit 506 confirms that there is a free area in the output destination FIFO unit 515 for outputting the result obtained by the motion compensation processing of the CU 1 (S1042). After confirmation, the motion compensation unit 506 performs motion compensation processing for CU0 (S1004).
  • the motion compensation unit 506 performs the same operation for the subsequent encoding units. Then, when the motion compensation process for the last coding unit of the slice is completed, the motion compensation unit 506 ends the motion compensation process for the slice (S1043).
  • FIG. 14E is a flowchart showing the operation of the in-plane prediction unit 507 shown in FIG.
  • the prediction mode of CU0 to CU7 is intra prediction.
  • the in-plane prediction unit 507 confirms that input data necessary for the in-plane prediction process of CU0 has been input to the FIFO unit 511 and the reconstructed image memory 509 (S1051). Further, the in-plane prediction unit 507 confirms that there is a free area in the output destination FIFO unit 517 for outputting a predicted image obtained by the in-plane prediction process of CU0 (S1052). After the confirmation, the in-plane prediction unit 507 performs an in-plane prediction process for CU0 (S1005).
  • the in-plane prediction unit 507 confirms that the input data necessary for the in-plane prediction process of CU1 has been input to the FIFO unit 511 and the reconstructed image memory 509 (S1051). Further, the in-plane prediction unit 507 confirms that there is a free area in the output destination FIFO unit 517 for outputting a predicted image obtained by the in-plane prediction process of the CU1 (S1052). After the confirmation, the in-plane prediction unit 507 performs an in-plane prediction process for CU1 (S1005).
  • the in-plane prediction unit 507 performs the same operation for subsequent encoding units. Then, when the intra prediction process of the last coding unit of the slice is completed, the intra prediction unit 507 ends the intra prediction process of the slice (S1053).
  • FIG. 14F is a flowchart showing the operation of the reconfiguration unit 508 shown in FIG.
  • the reconfiguration unit 508 confirms that input data necessary for the reconfiguration processing of CU0 has been input to the FIFO units 513, 515, and 517 (S1061). Also, the reconstruction unit 508 confirms that there is a free area in the output destination FIFO unit 518 for outputting the reconstructed image obtained by the reconstruction process of the CU0 (S1062). After confirmation, the reconfiguration unit 508 performs reconfiguration processing for CU0 (S1006).
  • the reconfiguration unit 508 confirms that the input data necessary for the reconfiguration process of the CU1 has been input to the FIFO units 513, 515, and 517 (S1061). Also, the reconstruction unit 508 confirms that the output destination FIFO unit 518 has a free area for outputting the reconstructed image obtained by the reconstruction process of the CU 1 (S1062). After confirmation, the reconfiguration unit 508 performs reconfiguration processing for CU1 (S1006).
  • the reconstruction unit 508 performs the same operation for the subsequent encoding units. Then, the reconstruction unit 508 terminates the slice reconstruction process when the reconstruction process for the last coding unit of the slice is terminated (S1063).
  • FIG. 14G is a flowchart showing the operation of the in-loop filter unit 510 shown in FIG.
  • the in-loop filter unit 510 confirms that input data required for the in-loop filter processing of the CU0 has been input to the FIFO unit 518 (S1071). Further, the in-loop filter unit 510 confirms that there is a free area in the output destination FIFO unit 519 for outputting the decoded image obtained by the in-loop filter processing of the CU0 (S1072). After the confirmation, the in-loop filter unit 510 performs an in-loop filter process for CU0 (S1007).
  • the in-loop filter unit 510 confirms that input data necessary for the in-loop filter processing of the CU 1 has been input to the FIFO unit 518 (S1071). Further, the in-loop filter unit 510 confirms that there is a free area in the output destination FIFO unit 519 for outputting the decoded image obtained by the in-loop filter processing of the CU 1 (S1072). After confirmation, the in-loop filter unit 510 performs in-loop filter processing for CU1 (S1007).
  • the in-loop filter unit 510 performs the same operation for subsequent encoding units. Then, when the in-loop filter processing of the last coding unit of the slice is completed, the in-loop filter unit 510 ends the in-loop filter processing of the slice (S1073).
  • variable length decoding unit 503 performs the variable length decoding process described above.
  • the inverse quantization unit 504 performs the above-described inverse quantization process
  • the inverse frequency conversion unit 505 performs the above-described inverse frequency conversion process.
  • the motion compensation unit 506 performs the motion compensation process described above.
  • the in-plane prediction unit 507 performs the above-described in-plane prediction process
  • the reconstruction unit 508 performs the above-described reconstruction process.
  • the in-loop filter unit 510 performs the above-described in-loop filter processing.
  • the image decoding apparatus performs a series of processes using the output result of the previous stage as input data of the next stage. As described above, the image decoding apparatus performs a plurality of processes in parallel on a plurality of different encoding units at a plurality of stages. Then, the image decoding apparatus executes each of the plurality of processes asynchronously with the other processes at a timing when necessary preparation is completed.
  • FIG. 15 is a time chart showing time-series operations of the image decoding apparatus according to the present embodiment.
  • FIG. 15 shows an operation when a plurality of processes are divided into a plurality of stages as shown in FIG. 13 and a plurality of encoding units are configured as shown in FIG. 11A.
  • the encoding unit to be processed is switched independently of the other stages at the timing when necessary preparations are completed. Therefore, as shown in FIG. 3, occurrence of useless waiting time is suppressed.
  • FIG. 16 is a diagram showing the state of the FIFO unit 513 according to the present embodiment in time series.
  • the FIFO unit 513 is a component for storing the residual image obtained by the inverse frequency conversion process.
  • the FIFO unit 513 has a capacity capable of storing data for four maximum encoding units.
  • FIG. 16 shows the state of data stored in the FIFO unit 513 at times A to J.
  • time A corresponds to the time point before the reverse frequency conversion process of CU0 is completed in FIG.
  • Time B corresponds to the time point when the inverse frequency conversion processing of CU0 is completed in FIG.
  • Time C corresponds to the time point when the inverse frequency conversion processing of CU1 is completed in FIG.
  • Time D corresponds to the time point when the inverse frequency conversion processing of CU2 is completed in FIG.
  • time E corresponds to the time point when the reconfiguration process of CU0 is completed before the inverse frequency conversion process of CU3 is completed.
  • time F corresponds to the time point when the inverse frequency conversion process of the CU 3 is completed in FIG.
  • time G corresponds to the time point when the reconfiguration process of CU1 is completed before the inverse frequency conversion process of CU4 is completed.
  • Time H corresponds to the time point when the inverse frequency conversion processing of CU4 is completed in FIG.
  • time I corresponds to the time point when the reconfiguration process of CU2 is completed before the inverse frequency conversion process of CU5 is completed.
  • Time J corresponds to the time point when the inverse frequency conversion processing of CU5 is completed in FIG.
  • WP represents a write pointer and indicates a position to write input data.
  • RP represents a read pointer and indicates a position from which output data is read.
  • the held CU counter value indicates the number of encoding units held by the FIFO unit 513.
  • the reconstruction unit 508 determines whether there is input data for one encoding unit based on whether the retained CU counter value is 1 or more (FIG. 14F). S1061). Further, when performing the inverse frequency conversion process, the inverse frequency transform unit 505 determines whether there is an output area for one encoding unit based on whether the retained CU counter value is 3 or less. (S1032 in FIG. 14C).
  • the processing unit that stores data in a specific FIFO unit increases the retained CU counter value of the FIFO unit. Further, the processing unit that extracts data from the FIFO unit decreases the retained CU counter value of the FIFO unit.
  • the inverse frequency conversion unit 505 increases the holding CU counter value of the FIFO unit 513 after storing the data. Then, the reconfiguration unit 508 decreases the retained CU counter value of the FIFO unit 513 after data extraction.
  • the retained CU counter value of the FIFO unit 513 is 1 or more and 3 or less. Therefore, useless waiting time does not occur.
  • FIG. 17 is a diagram showing another example of the state of the FIFO unit 513 according to the present embodiment in time series.
  • the FIFO unit 513 has a capacity capable of storing data for three maximum encoding units.
  • Other conditions are the same as in the example of FIG.
  • the inverse frequency transform unit 505 when performing the inverse frequency conversion process, has an output area for one encoding unit based on whether or not the retained CU counter value is 2 or less. Is determined (S1032 in FIG. 14C). Therefore, when the retained CU counter value is 3, a waiting time occurs in the inverse frequency conversion process. However, the occurrence of the waiting time is suppressed as compared with the case where the FIFO unit 513 is not provided. In addition, since other variable length decoding processes and inverse quantization processes are performed asynchronously, the processing delay is reduced as a whole.
  • the start and completion timings of a plurality of processes included in the pipeline process are not synchronized. Therefore, useless waiting time is reduced, and pipeline processing is executed efficiently.
  • the image decoding apparatus includes a FIFO unit that can hold data for at least three maximum encoding units as an input / output buffer connected to each of a plurality of processing units.
  • An area for one maximum encoding unit is used for each of the storage process and the extraction process.
  • An area equal to or larger than one maximum encoding unit is used as a buffer for absorbing fluctuations in processing time.
  • the time for waiting for data input and the time for waiting for an empty output buffer in each process decreases. As a result, the processing performance is further improved. In addition, since the circuit operates efficiently, the required power consumption is reduced.
  • an encoding unit is used as a data unit used for encoding and decoding.
  • the data unit used for encoding and decoding may be a macroblock.
  • the data unit used for encoding and decoding may be a block called a super macro block.
  • each process in the pipeline process is shown based on the encoding method shown in Non-Patent Document 2.
  • each process in the pipeline process is not limited to the example of the present embodiment.
  • the size of the maximum encoding unit is 128 ⁇ 128 pixels.
  • the size of the maximum encoding unit may be any size.
  • the size of the encoding unit is 128 ⁇ 128 pixels to 8 ⁇ 8 pixels.
  • the size of the encoding unit may be other sizes.
  • the configuration of the pipeline processing shown in the present embodiment is an example. It is not always necessary to divide a plurality of processes into a plurality of stages as in this embodiment. For example, a plurality of processes may be realized in one stage, and one process may be divided into several stages.
  • variable length code In the present embodiment, a variable length code is used.
  • the encoding method of the variable length code may be any encoding method such as a Huffman code, a run length code, or an arithmetic code.
  • each processing unit may be realized by a circuit using dedicated hardware, or may be realized by a program on a processor.
  • the FIFO unit 500, the FIFO unit 511, the FIFO unit 512, the FIFO unit 513, the FIFO unit 514, the FIFO unit 515, the FIFO unit 517, the FIFO unit 518, the FIFO unit 519, the frame memory 502, and the reconfigured image memory 509 are memories. Not limited to. These may be storage elements that can store data. For example, these may be flip-flops or registers. Furthermore, a part of the memory area of the processor or a part of the cache memory may be used for these.
  • the reconstructed image memory 509 is explicitly shown. However, the memory in each processing unit may be used as the reconstructed image memory 509, or the frame memory 502 may be used as the reconstructed image memory 509.
  • the same configuration as in the present embodiment may be applied in addition to the decoding process.
  • a configuration similar to that of the present embodiment may be applied to an encoding process that is the reverse process of the decoding process. That is, the image encoding apparatus may include a FIFO unit that can hold data for at least three maximum encoding units as an input / output buffer connected to each of the plurality of processing units. Thereby, the pipeline processing is efficiently executed as in the present embodiment.
  • the CU partition flag is present at the head of the divided block.
  • the CU division flag is not necessarily present at such a position, and may be present in the encoded stream.
  • the CU partition flag may exist at the head of the maximum coding unit.
  • the TU partition flag is present at the head of each coefficient information.
  • the TU partition flag is not necessarily present at such a position, and may be present in the encoded stream.
  • the TU partition flag may exist at the head of the encoding unit or the maximum encoding unit.
  • the image decoding apparatus performs a plurality of processes for each encoding unit.
  • the image decoding apparatus may perform a plurality of processes for each available data set different from the encoding unit. That is, the image decoding apparatus may perform a plurality of processes for each conversion unit, may perform a plurality of processes for each prediction unit, or may perform a plurality of processes for each other data set. .
  • all processing is performed for each encoding unit.
  • the inverse frequency conversion process may be performed for each conversion unit, and the motion compensation process may be performed for each prediction unit. That is, the data unit does not necessarily have to be the same in all processes.
  • the image decoding apparatus includes a FIFO unit that can hold data for at least three maximum encoding units as an input / output buffer connected to each of a plurality of processing units.
  • the image decoding apparatus may include a FIFO unit that can hold data for three or more usable maximum data sets.
  • the image decoding apparatus may include a FIFO unit that can hold data for three or more maximum conversion units. Further, the image decoding apparatus may include a FIFO unit that can hold data for three or more maximum prediction units. In addition, the image decoding apparatus may include a FIFO unit that can hold data for three or more maximum data sets.
  • the image decoding apparatus decodes an encoded stream that is an encoded image.
  • the size of the encoding unit constituting the encoded stream is variable.
  • the image decoding apparatus divides a plurality of processes included in the decoding process into a plurality of stages, and performs a plurality of processes in parallel by a pipeline method.
  • the image decoding apparatus performs a plurality of processes in parallel in a pipeline manner with the size of the encoding unit defined in the encoded stream.
  • An input / output buffer is connected to a plurality of processing units constituting the image decoding apparatus.
  • This input / output buffer is composed of a FIFO unit capable of holding data corresponding to at least two maximum encoding units. Further, the data in the FIFO unit is managed based on the encoding unit size.
  • the capacity of the FIFO unit is larger, in each process, the time for waiting for data input and the time for waiting for an empty output buffer are reduced. Further, even when the encoding unit to be processed is smaller than the assumed maximum encoding unit, the time for waiting for the input of data and the time for waiting for an empty output buffer are reduced in each process. Further, compared with the first embodiment, the capacity required for the memory between the plurality of processing units is reduced.
  • FIG. 4 is a configuration diagram of the image decoding apparatus according to the present embodiment. Since the overall configuration of the image decoding apparatus according to the present embodiment is the same as that of Embodiment 1, description thereof is omitted.
  • FIG. 5 is a configuration diagram showing connections between a plurality of processing units. Since the connection configuration is the same as that of the first embodiment, description thereof is omitted.
  • FIG. 18 is a diagram describing in detail the connection of the variable length decoding unit 503, the inverse quantization unit 504, the inverse frequency conversion unit 505, the FIFO unit 500, the FIFO unit 511, the FIFO unit 512, and the FIFO unit 513. The description of the same components as in FIG. 6 is omitted.
  • a size determination unit 5020 is added. The size determination unit 5020 determines the size of the encoding unit based on the header information decoded by the variable length decoding unit 503.
  • the size determined by the size determination unit 5020 is input to the input FIFO unit of each processing unit and the FIFO management unit that manages the output FIFO unit. Then, the FIFO management unit manages the FIFO unit according to the size and activates the processing unit.
  • the size determination unit 5020 may be included in the variable length decoding unit 503.
  • the operation of the size determination unit 5020 may be shown as the operation of the variable length decoding unit 503 including the size determination unit 5020.
  • the image decoding apparatus uses the size of the encoding unit to determine the presence / absence of input data and the presence / absence of an output area.
  • FIG. 19A is a flowchart showing the operation of the variable length decoding unit 503 according to the present embodiment.
  • the variable length decoding unit 503 performs variable length decoding processing of the header of the encoding unit (S2010).
  • variable length decoding unit 503 determines the size of the encoding unit (S2011). Next, the variable length decoding unit 503 confirms that there is input data corresponding to the size of the encoding unit (S2012). Next, the variable length decoding unit 503 confirms that there is an output area corresponding to the size of the encoding unit (S2013). After the confirmation, the variable length decoding unit 503 performs variable length decoding processing on the data of the encoding unit (S2014). Then, the variable length decoding unit 503 repeats the above operation until the last coding unit of the slice (S2015).
  • FIG. 19B is a flowchart showing the operation of the inverse quantization unit 504 according to the present embodiment.
  • the inverse quantization unit 504 acquires the size of the coding unit based on the result determined by the variable length decoding unit 503 (S2020).
  • the inverse quantization unit 504 confirms that there is input data corresponding to the size of the encoding unit (S2021).
  • the inverse quantization unit 504 confirms that there is an output area corresponding to the size of the encoding unit (S2022).
  • the inverse quantization unit 504 performs the inverse quantization process of the encoding unit (S1002).
  • the inverse quantization unit 504 repeats the above operation until the last coding unit of the slice (S2023).
  • FIG. 19C is a flowchart showing the operation of the inverse frequency conversion unit 505 according to the present embodiment.
  • the inverse frequency transform unit 505 acquires the size of the coding unit based on the result determined by the variable length decoding unit 503 (S2030).
  • the inverse frequency transform unit 505 confirms that there is input data corresponding to the size of the encoding unit (S2031).
  • the inverse frequency transform unit 505 confirms that there is an output region corresponding to the size of the encoding unit (S2032).
  • the inverse frequency transform unit 505 performs an inverse frequency transform process of the encoding unit (S1003).
  • the inverse frequency transform unit 505 repeats the above operation until the last coding unit of the slice (S2033).
  • FIG. 19D is a flowchart showing the operation of the motion compensation unit 506 according to the present embodiment.
  • the motion compensation unit 506 acquires the size of the coding unit based on the result determined by the variable length decoding unit 503 (S2040).
  • the motion compensation unit 506 confirms that there is input data corresponding to the size of the encoding unit (S2041).
  • the motion compensation unit 506 confirms that there is an output area corresponding to the size of the encoding unit (S2042).
  • the motion compensation unit 506 performs motion compensation processing for the coding unit (S1004). Then, the motion compensation unit 506 repeats the above operation until the last coding unit of the slice (S2043).
  • FIG. 19E is a flowchart showing the operation of the in-plane prediction unit 507 according to the present embodiment.
  • the in-plane prediction unit 507 acquires the size of the coding unit based on the result determined by the variable length decoding unit 503 (S2050).
  • the in-plane prediction unit 507 confirms that there is input data corresponding to the size of the encoding unit (S2051).
  • the in-plane prediction unit 507 confirms that there is an output area corresponding to the size of the encoding unit (S2052).
  • the in-plane prediction unit 507 performs an in-plane prediction process of the coding unit (S1005). Then, the in-plane prediction unit 507 repeats the above operation until the last coding unit of the slice (S2053).
  • FIG. 19F is a flowchart showing the operation of the reconfiguration unit 508 according to the present embodiment.
  • the reconstruction unit 508 acquires the size of the encoding unit based on the result determined by the variable length decoding unit 503 (S2060).
  • the reconstruction unit 508 confirms that there is input data corresponding to the size of the encoding unit (S2061).
  • the reconstruction unit 508 confirms that there is an output area corresponding to the size of the encoding unit (S2062).
  • the reconstruction unit 508 performs in-plane prediction processing of the coding unit (S1006). Then, the reconstruction unit 508 repeats the above-described operation until the last coding unit of the slice (S2063).
  • FIG. 19G is a flowchart showing the operation of the in-loop filter unit 510 according to the present embodiment.
  • the in-loop filter unit 510 acquires the size of the encoding unit based on the result determined by the variable length decoding unit 503 (S2070).
  • the in-loop filter unit 510 confirms that there is input data corresponding to the size of the encoding unit (S2071).
  • the in-loop filter unit 510 confirms that there is an output area corresponding to the size of the encoding unit (S2072).
  • the in-loop filter unit 510 performs in-loop filter processing of the encoding unit (S1007).
  • the in-loop filter unit 510 repeats the above-described operation up to the last coding unit of the slice (S2073).
  • each process is executed based on the size of the encoding unit.
  • Other operations are the same as those in the first embodiment.
  • FIG. 15 is a time chart showing time-series operations of the image decoding apparatus according to the present embodiment. Also in the present embodiment, pipeline processing is executed as in the first embodiment.
  • FIG. 20 is a diagram showing the state of the FIFO unit 513 according to the present embodiment in time series.
  • the FIFO unit 513 has a capacity capable of storing data for two maximum encoding units.
  • FIG. 20 shows the state of data stored in the FIFO unit 513 at times A to J. Times A to J are the same as the respective times shown in the first embodiment.
  • WP represents a write pointer and indicates a position where input data is written.
  • RP represents a read pointer and indicates a position from which output data is read.
  • the retained CU counter value in FIG. 20 indicates how many minimum encoding units the information is stored in the FIFO unit 513. For example, when CU1, CU2, CU3, and CU4 are the minimum sizes of the encoding units, CU0 corresponds to four minimum encoding units. That is, as shown at time B in FIG. 20, when the processing of CU0 is completed, a value corresponding to four minimum coding units is added to the held CU counter value.
  • the reconfiguration unit 508 acquires the size of the encoding unit to be processed, unlike the first embodiment (S2060 in FIG. 19F). Then, the reconfiguration unit 508 determines whether there is input data in the FIFO unit 513 based on whether the held CU counter value of the FIFO unit 513 is equal to or larger than the value corresponding to the size (FIG. 19F). S2061).
  • the inverse frequency transform unit 505 determines whether or not the FIFO unit 513 has a free area based on whether or not the addition result of the value corresponding to the size of the encoding unit and the retained CU counter value is 8 or less. Is determined (S2032 in FIG. 19C).
  • a processing unit that stores data of an encoding unit in a specific FIFO unit increases the retained CU counter value of the FIFO unit based on the size of the encoding unit. Further, the processing unit that extracts the data of the encoding unit from the FIFO unit decreases the retained CU counter value of the FIFO unit based on the size of the encoding unit.
  • the image decoding apparatus manages data input / output of the FIFO unit based on the size of the encoding unit. Therefore, the image decoding apparatus can execute a plurality of processes in parallel on a plurality of encoding units of various sizes in a pipeline manner. The image decoding apparatus can effectively utilize the area of the FIFO unit that connects the plurality of processing units.
  • the image decoding apparatus performs a plurality of processes in parallel in a pipeline manner with the size of the encoding unit defined in the encoded stream.
  • the image decoding apparatus includes a FIFO unit that can hold data corresponding to at least two maximum encoding units as an input / output buffer connected to each of the plurality of processing units.
  • the image decoding apparatus manages input / output data of the FIFO unit based on the size of the encoding unit.
  • the time for waiting for data input and the time for waiting for an empty output buffer are reduced. Further, even when the encoding unit to be processed is smaller than the assumed maximum encoding unit, the time for waiting for the input of data and the time for waiting for an empty output buffer are reduced in each process.
  • the processing performance is further improved.
  • the circuit since the circuit operates efficiently, the required power consumption is reduced. Further, it is possible to reduce the memory capacity between the plurality of processing units as compared with the first embodiment. As a result, the circuit scale can be reduced.
  • an encoding unit is used as a data unit used for encoding and decoding.
  • the data unit used for encoding and decoding may be a macroblock.
  • the data unit used for encoding and decoding may be a block called a super macro block.
  • each process in the pipeline process is shown based on the encoding method shown in Non-Patent Document 2.
  • each process in the pipeline process is not limited to the example of the present embodiment.
  • the size of the maximum encoding unit is 128 ⁇ 128 pixels.
  • the size of the maximum encoding unit may be any size.
  • the size of the encoding unit is 128 ⁇ 128 pixels to 8 ⁇ 8 pixels.
  • the size of the encoding unit may be other sizes.
  • the configuration of the pipeline processing shown in the present embodiment is an example. It is not always necessary to divide a plurality of processes into a plurality of stages as in this embodiment. For example, a plurality of processes may be realized in one stage, and one process may be divided into several stages.
  • variable length code In the present embodiment, a variable length code is used.
  • the encoding method of the variable length code may be any encoding method such as a Huffman code, a run length code, or an arithmetic code.
  • each processing unit may be realized by a circuit using dedicated hardware, or may be realized by a program on a processor.
  • the FIFO unit 500, the FIFO unit 511, the FIFO unit 512, the FIFO unit 513, the FIFO unit 514, the FIFO unit 515, the FIFO unit 517, the FIFO unit 518, the FIFO unit 519, the frame memory 502, and the reconfigured image memory 509 are memories. Not limited to. These may be storage elements that can store data. For example, these may be flip-flops or registers. Furthermore, a part of the memory area of the processor or a part of the cache memory may be used for these.
  • the reconstructed image memory 509 is explicitly shown. However, the memory in each processing unit may be used as the reconstructed image memory 509, or the frame memory 502 may be used as the reconstructed image memory 509.
  • decoding processing is shown.
  • the same configuration as in the present embodiment may be applied in addition to the decoding process.
  • a configuration similar to that of the present embodiment may be applied to an encoding process that is the reverse process of the decoding process.
  • the image encoding apparatus includes a FIFO unit capable of holding data for at least two maximum encoding units as an input / output buffer connected to each of the plurality of processing units, and the FIFO unit based on the encoding unit size It is only necessary to manage the data. Thereby, the pipeline processing is efficiently executed as in the present embodiment.
  • the CU partition flag is present at the head of the divided block.
  • the CU division flag is not necessarily present at such a position, and may be present in the encoded stream.
  • the CU partition flag may exist at the head of the maximum coding unit.
  • the TU partition flag is present at the head of each coefficient information.
  • the TU partition flag is not necessarily present at such a position, and may be present in the encoded stream.
  • the TU partition flag may exist at the head of the encoding unit or the maximum encoding unit.
  • the image decoding apparatus performs a plurality of processes for each encoding unit.
  • the image decoding apparatus may perform a plurality of processes for each available data set different from the encoding unit. That is, the image decoding apparatus may perform a plurality of processes for each conversion unit, may perform a plurality of processes for each prediction unit, or may perform a plurality of processes for each other data set. .
  • all processing is performed for each encoding unit.
  • the inverse frequency conversion process may be performed for each conversion unit, and the motion compensation process may be performed for each prediction unit. That is, the data unit does not necessarily have to be the same in all processes.
  • the image decoding apparatus includes a FIFO unit that can hold data for at least two maximum encoding units as an input / output buffer connected to each of a plurality of processing units.
  • the image decoding apparatus may include a FIFO unit that can hold data for two or more usable maximum data sets.
  • the image decoding apparatus may include a FIFO unit that can hold data for two or more maximum conversion units. Further, the image decoding apparatus may include a FIFO unit that can hold data for two or more maximum prediction units. Further, the image decoding apparatus may include a FIFO unit that can hold data for two or more maximum data sets.
  • the image decoding apparatus and the image encoding apparatus according to the present embodiment include characteristic constituent elements among the plurality of constituent elements shown in the first embodiment and the second embodiment.
  • FIG. 21A is a block diagram showing an image decoding apparatus according to the present embodiment.
  • the image decoding apparatus 100 illustrated in FIG. 21A decodes an image divided and encoded into a plurality of blocks having at least two types of sizes by pipeline processing including a plurality of processes.
  • the image decoding apparatus 100 includes two processing units 101 and 102 and a storage unit 111.
  • the storage unit 111 has a capacity capable of storing two or more blocks of the largest size among at least two types of sizes.
  • FIG. 21B is a flowchart showing the operation of the image decoding apparatus 100 shown in FIG. 21A.
  • the processing unit 101 sequentially performs a first process among a plurality of processes on a plurality of blocks. Then, the processing unit 101 sequentially stores a plurality of blocks in the storage unit 111 by storing the blocks on which the first process has been performed in the storage unit 111 (S101).
  • the processing unit 102 sequentially extracts a plurality of blocks from the storage unit 111. Then, the processing unit 102 sequentially performs the second process among the plurality of processes on the plurality of extracted blocks (S102).
  • the processing unit 101 processes the block with the largest size and writes the block to the storage unit 111, while the processing unit 102 extracts another block with the largest size from the storage unit 111, and Another block can be processed.
  • the storage unit 111 can hold three or more blocks depending on their sizes. Therefore, the useless waiting time for the processing unit 101 and the processing unit 102 to wait for the end of the processing is reduced, and the processing efficiency is improved.
  • FIG. 22A is a configuration diagram showing an image encoding device according to the present embodiment.
  • the image encoding device 200 illustrated in FIG. 22A divides an image into a plurality of blocks having at least two types of sizes, and encodes the divided image by pipeline processing including a plurality of processes.
  • the image encoding device 200 includes two processing units 201 and 202 and a storage unit 211.
  • the storage unit 211 has a capacity capable of storing two or more blocks of the largest size among at least two types of sizes.
  • FIG. 22B is a flowchart showing the operation of the image coding apparatus 200 shown in FIG. 22A.
  • the processing unit 201 sequentially performs a first process among a plurality of processes on a plurality of blocks. Then, the processing unit 201 sequentially stores a plurality of blocks in the storage unit 211 by storing the blocks on which the first processing has been performed in the storage unit 211 (S201).
  • the processing unit 202 sequentially extracts a plurality of blocks from the storage unit 211. Then, the processing unit 202 sequentially performs the second process on the plurality of extracted blocks (S202).
  • the image encoding device 200 can obtain the same effect as the image decoding device 100.
  • the storage unit 111 and the storage unit 211 may have a capacity capable of storing three or more blocks of the largest size among at least two types of sizes.
  • the plurality of blocks may be a plurality of encoding units, a plurality of transform units, or a plurality of prediction units.
  • the processing unit 101 or the processing unit 102 performs variable length decoding processing for a plurality of encoding units, inverse frequency conversion processing for a plurality of transform units, or prediction processing for a plurality of prediction units as a first process or a second process. This is done as follows. Then, the processing unit 201 or the processing unit 202 performs a variable length coding process for a plurality of coding units, a frequency conversion process for a plurality of transform units, or a prediction process for a plurality of prediction units as a first process or a second process. As a process.
  • the processing unit 101 may perform variable length decoding processing as the first processing, and the processing unit 202 may perform inverse quantization processing as the second processing.
  • the processing unit 201 may perform frequency conversion processing as the first processing, and the processing unit 202 may perform quantization processing as the second processing.
  • the processing unit 201 may perform the quantization process as the first process, and the processing unit 202 may perform the variable length encoding process as the second process.
  • processing unit 101 and the processing unit 201 may perform the inverse quantization process as the first process, and the processing unit 102 and the processing unit 202 may perform the inverse frequency conversion process as the second process.
  • the processing unit 101 and the processing unit 201 may perform the inverse frequency conversion process as the first process, and the processing unit 102 and the processing unit 202 may perform the reconstruction process as the second process.
  • processing unit 101 and the processing unit 201 may perform the in-plane prediction process as the first process, and the processing unit 102 and the processing unit 202 may perform the reconstruction process as the second process.
  • the processing unit 101 and the processing unit 201 may perform the motion compensation process as the first process, and the processing unit 102 and the processing unit 202 may perform the reconstruction process as the second process.
  • the processing unit 101 and the processing unit 201 may perform the reconstruction process as a first process, and the processing unit 102 and the processing unit 202 may perform an in-loop filter process as a second process.
  • processing unit 101 and the processing unit 201 may perform the reference image transfer process as the first process, and the processing unit 102 and the processing unit 202 may perform the motion compensation process as the second process.
  • the processing unit 101 transfers the reference image of the decoding target block and stores it in the storage unit 111.
  • the processing unit 102 extracts the reference image of the decoding target block from the storage unit 111, and executes the motion compensation process of the decoding target block using the extracted reference image.
  • the processing unit 201 transfers the reference image of the encoding target block and stores it in the storage unit 211.
  • the processing unit 202 extracts the reference image of the encoding target block from the storage unit 211, and executes the motion compensation process of the encoding target block using the extracted reference image.
  • processing unit 102 may sequentially extract a plurality of blocks from the storage unit 111 asynchronously with the processing unit 101, and sequentially perform the second process on the extracted plurality of blocks.
  • processing unit 202 may sequentially extract a plurality of blocks from the storage unit 211 asynchronously with the processing unit 201 and sequentially perform the second process on the extracted plurality of blocks.
  • the processing unit 102 performs a second process in which two or more are separated from the first block in the processing order of a plurality of blocks.
  • the second process may be performed on the block.
  • the processing unit 202 includes a second unit that is separated from the first block by two or more in the processing order of a plurality of blocks in parallel with the processing unit 201 performing the first process on the first block. The second process may be performed on the blocks.
  • the processing unit 102 typically extracts a plurality of blocks from the storage unit 111 in the order in which the plurality of blocks are stored in the storage unit 111.
  • the processing unit 202 typically extracts a plurality of blocks from the storage unit 211 in the order in which the plurality of blocks are stored in the storage unit 211.
  • the image decoding apparatus and the image encoding apparatus according to the present embodiment include characteristic constituent elements among the plurality of constituent elements shown in the first embodiment and the second embodiment.
  • new components are added to the configuration of the third embodiment.
  • FIG. 23A is a block diagram showing an image decoding apparatus according to the present embodiment.
  • the image decoding apparatus 300 illustrated in FIG. 23A decodes an image divided and encoded into a plurality of blocks having at least two types of sizes by pipeline processing including a plurality of processes.
  • the image decoding apparatus 300 includes two processing units 301 and 302, a storage unit 311 and a determination unit 320.
  • the storage unit 311 has a capacity capable of storing two or more blocks having the largest size among at least two types of sizes.
  • the determination unit 320 determines the size of each of the plurality of blocks.
  • FIG. 23B is a flowchart showing the operation of the image decoding apparatus 300 shown in FIG. 23A.
  • the determination unit 320 determines the size of the block (S301).
  • the processing unit 301 performs a first process on the block. Then, the processing unit 301 stores the block on which the first process has been performed in the storage unit 311 (S302). At this time, the processing unit 301 determines an area that the block occupies in the storage unit 311 according to the size of the block on which the first process is performed, and stores the block in the determined area. Next, the processing unit 302 extracts a block from the storage unit 311.
  • the process part 302 performs the 2nd process among several processes with respect to the extracted block (S303).
  • the processing unit 301 can appropriately store a plurality of blocks in the storage unit 311 according to their sizes. Therefore, the processing unit 301 can store many blocks in a small capacity.
  • FIG. 24A is a configuration diagram showing an image encoding device according to the present embodiment.
  • the image encoding device 400 illustrated in FIG. 24A divides an image into a plurality of blocks having at least two types of sizes, and encodes the divided image by pipeline processing including a plurality of processes.
  • the image encoding device 400 includes two processing units 401 and 402, a storage unit 411, and a determination unit 420.
  • the storage unit 411 has a capacity capable of storing two or more blocks having the largest size among at least two types of sizes.
  • the determination unit 420 determines the size of each of the plurality of blocks.
  • FIG. 24B is a flowchart showing the operation of the image encoding device 400 shown in FIG. 24A.
  • the determination unit 420 determines the size of the block (S401).
  • the processing unit 401 performs a first process on the block. And the process part 401 stores the block in which the 1st process was performed in the memory
  • the process part 402 performs 2nd process among several processes with respect to the extracted block (S403).
  • the image encoding device 400 can obtain the same effect as the image decoding device 300.
  • the image decoding apparatus and the image encoding apparatus according to the present embodiment include characteristic constituent elements among the plurality of constituent elements shown in the first embodiment and the second embodiment.
  • new components are added to the configuration of the third embodiment.
  • FIG. 25A is a block diagram showing an image decoding apparatus according to the present embodiment.
  • the image decoding apparatus 700 illustrated in FIG. 25A decodes an image divided and encoded into a plurality of blocks having at least two sizes by pipeline processing including a plurality of processes.
  • the image decoding apparatus 700 includes two processing units 701 and 702 and two storage units 711 and 712.
  • the storage unit 711 has a capacity capable of storing two or more blocks of the largest size among at least two types of sizes.
  • the processing units 701 and 702 of the present embodiment operate in the same manner as the processing units 101 and 102 of the third embodiment.
  • the processing unit 702 of this embodiment additionally performs the operation of FIG. 25B when performing the second processing.
  • FIG. 25B is a flowchart showing the operation of the processing unit 702 shown in FIG. 25A.
  • the processing unit 702 determines whether or not the block on which the first processing has been performed is stored in the storage unit 711 and the block on which the second processing has been performed on the storage unit 712 before performing the second processing. It is determined whether or not an area for storing is free (S701).
  • the processing unit 702 determines that the block on which the first process has been performed is stored in the storage unit 711, and an area for storing the block on which the second process has been performed in the storage unit 712 A block is extracted from the storage unit 711 at a timing when it is determined that is free. Then, the processing unit 702 performs the second process on the extracted block, and stores the block on which the second process has been performed in the storage unit 712 (S702).
  • the processing unit 702 can perform processing at the timing when preparation for processing is completed. Therefore, useless waiting time is reduced.
  • FIG. 26A is a configuration diagram showing an image encoding device according to the present embodiment.
  • the image encoding device 800 illustrated in FIG. 26A divides an image into a plurality of blocks having at least two types of sizes, and encodes the divided image by pipeline processing including a plurality of processes.
  • the image encoding apparatus 800 includes two processing units 801 and 802 and two storage units 811 and 812.
  • the storage unit 811 has a capacity capable of storing two or more blocks of the largest size among at least two types of sizes.
  • the processing units 801 and 802 according to the present embodiment operate in the same manner as the processing units 801 and 802 according to the third embodiment.
  • the processing unit 802 according to the present embodiment additionally performs the operation of FIG. 26B when performing the second processing.
  • FIG. 26B is a flowchart showing the operation of the processing unit 802 shown in FIG. 26A.
  • the processing unit 802 determines whether or not the block on which the first processing has been performed is stored in the storage unit 811 and the block on which the second processing has been performed on the storage unit 812 before performing the second processing. It is determined whether or not an area for storing is free (S801).
  • the processing unit 802 determines that the block on which the first process has been performed is stored in the storage unit 811, and the area for storing the block on which the second process has been performed in the storage unit 812 The block is extracted from the storage unit 811 at the timing when it is determined that the is free. Then, the processing unit 802 performs second processing on the extracted block, and stores the block on which the second processing has been performed in the storage unit 812 (S802).
  • the image coding apparatus 800 can obtain the same effect as the image decoding apparatus 700.
  • each component may be configured by dedicated hardware or may be realized by executing a software program suitable for each component.
  • Each component may be realized by a program execution unit such as a CPU or a processor reading and executing a software program recorded on a recording medium such as a hard disk or a semiconductor memory.
  • the software that realizes the image decoding device of each of the above embodiments is a program as follows.
  • this program is an image decoding method for decoding an image divided into a plurality of blocks having at least two sizes and encoded by a pipeline process including a plurality of processes.
  • a first process among the plurality of processes is sequentially performed on the block, and the first storage unit having a capacity capable of storing two or more blocks of the largest size among the at least two sizes is stored in the first storage unit.
  • An image decoding method including a second processing step of sequentially performing a second process among the plurality of processes on the plurality of extracted blocks is executed.
  • this program is an image encoding method for dividing an image into a plurality of blocks having at least two sizes and encoding the divided image by pipeline processing including a plurality of processes.
  • a first storage having a capacity capable of storing at least two blocks of the largest size among the at least two sizes by sequentially performing a first process among the plurality of processes on the plurality of blocks;
  • a second processing step of sequentially performing a second process among the plurality of processes on the plurality of extracted blocks. It may be.
  • Each component may be a circuit. These circuits may constitute one circuit as a whole, or may be separate circuits. Each of these circuits may be a general-purpose circuit or a dedicated circuit.
  • the image decoding device and the image encoding device according to one or more aspects have been described based on the embodiment, but the present invention is not limited to this embodiment. Unless it deviates from the gist of the present invention, various modifications conceived by those skilled in the art have been made in this embodiment, and forms constructed by combining components in different embodiments are also within the scope of one or more aspects. May be included.
  • another processing unit may execute a process executed by a specific processing unit.
  • the order in which the processes are executed may be changed, or a plurality of processes may be executed in parallel.
  • the present invention can be realized not only as an image decoding device or an image encoding device, but also as a method using a processing unit constituting the image decoding device or the image encoding device as a step. For example, these steps are performed by a computer.
  • the present invention can be realized as a program for causing a computer to execute the steps included in these methods.
  • the present invention can be realized as a non-transitory computer-readable recording medium such as a CD-ROM in which the program is recorded.
  • a plurality of components included in the image decoding device or the image encoding device may be realized as an LSI (Large Scale Integration) that is an integrated circuit. These components may be individually made into one chip, or may be made into one chip so as to include a part or all of them. For example, the components other than the memory may be integrated into one chip.
  • LSI Large Scale Integration
  • IC Integrated Circuit
  • system LSI system LSI
  • super LSI super LSI
  • ultra LSI ultra LSI depending on the degree of integration.
  • the method of circuit integration is not limited to LSI, and implementation with a dedicated circuit or a general-purpose processor is also possible.
  • An FPGA Field Programmable Gate Array
  • a reconfigurable processor that can reconfigure the connection and setting of circuit cells inside the LSI may be used.
  • the storage medium may be any medium that can record a program, such as a magnetic disk, an optical disk, a magneto-optical disk, an IC card, and a semiconductor memory.
  • FIG. 27 is a diagram showing an overall configuration of a content supply system ex100 that realizes a content distribution service.
  • the communication service providing area is divided into desired sizes, and base stations ex106 to ex110, which are fixed radio stations, are installed in each cell.
  • devices such as a computer ex111, a PDA (Personal Digital Assistant) ex112, a camera ex113, a mobile phone ex114, and a game machine ex115 are mutually connected via a telephone network ex104 and base stations ex106 to ex110. Connected. Each device is connected to the Internet ex101 via the Internet service provider ex102.
  • PDA Personal Digital Assistant
  • each device may be directly connected to the telephone network ex104 without going through the base stations ex106 to ex110 which are fixed wireless stations.
  • the devices may be directly connected to each other via short-range wireless or the like.
  • the camera ex113 is a device that can shoot a moving image such as a digital video camera
  • the camera ex116 is a device that can shoot a still image and a moving image such as a digital camera.
  • the mobile phone ex114 is a GSM (registered trademark) (Global System for Mobile Communications) system, a CDMA (Code Division Multiple Access) system, a W-CDMA (Wideband-Code Division MultipleL system).
  • GSM Global System for Mobile Communications
  • CDMA Code Division Multiple Access
  • W-CDMA Wideband-Code Division MultipleL system
  • HSPA High Speed Packet Access
  • PHS Personal Handyphone System
  • the camera ex113 and the like are connected to the streaming server ex103 through the base station ex109 and the telephone network ex104, thereby enabling live distribution and the like.
  • live distribution the content (for example, music live video) captured by the user using the camera ex113 is encoded as described in the above embodiments and transmitted to the streaming server ex103.
  • the streaming server ex103 streams the transmitted content data to the requested client.
  • the client include a computer ex111, a PDA ex112, a camera ex113, a mobile phone ex114, a game machine ex115, and the like that can decode the encoded data. Each device that has received the distributed data decodes and reproduces the received data.
  • the encoded processing of the captured data may be performed by the camera ex113, the streaming server ex103 that performs data transmission processing, or may be performed in a shared manner.
  • the distributed processing of the distributed data may be performed by the client, the streaming server ex103, or may be performed in a shared manner.
  • still images and / or moving image data captured by the camera ex116 may be transmitted to the streaming server ex103 via the computer ex111.
  • the encoding process in this case may be performed by any of the camera ex116, the computer ex111, and the streaming server ex103, or may be performed in a shared manner.
  • these encoding processing and decoding processing are generally executed in a computer ex111 and an LSI (Large Scale Integration) ex500 included in each device.
  • the LSI ex500 may be configured as a single chip or a plurality of chips.
  • image encoding software or image decoding software is incorporated into any recording medium (CD-ROM, flexible disk, hard disk, etc.) that can be read by the computer ex111 and the like, and encoding processing or decoding processing is performed using the software. May be performed.
  • moving image data acquired by the camera may be transmitted. The moving image data at this time is data encoded by the LSI ex500 included in the mobile phone ex114.
  • the streaming server ex103 may be a plurality of servers or a plurality of computers, and may process, record, and distribute data in a distributed manner.
  • the encoded data can be received and reproduced by the client.
  • the information transmitted by the user can be received, decrypted and reproduced in real time by the client, and even a user who does not have special rights and facilities can realize personal broadcasting.
  • At least one of the image encoding device and the image decoding device of each of the above embodiments can be incorporated in the digital broadcasting system ex200.
  • a bit stream of video information is transmitted to a communication or satellite ex202 via radio waves.
  • This bit stream is an encoded bit stream encoded by the image encoding method described in the above embodiments.
  • the broadcasting satellite ex202 transmits a radio wave for broadcasting, and the home antenna ex204 capable of receiving the satellite broadcast receives the radio wave.
  • the received bit stream is decoded and reproduced by a device such as the television (receiver) ex300 or the set top box (STB) ex217.
  • the image decoding apparatus described in the above embodiment can be mounted on the playback apparatus ex212 that reads and decodes the bitstream recorded on the recording medium ex214 such as a CD and a DVD that are recording media.
  • the reproduced video signal is displayed on the monitor ex213.
  • the image decoding shown in the above embodiments is also performed on the reader / recorder ex218 that reads and decodes the encoded bitstream recorded on the recording medium ex215 such as DVD and BD, or encodes and writes the video signal on the recording medium ex215.
  • the reproduced video signal is displayed on the monitor ex219, and the video signal can be reproduced in another device and system using the recording medium ex215 in which the encoded bitstream is recorded.
  • an image decoding device may be mounted in a set-top box ex217 connected to a cable ex203 for cable television or an antenna ex204 for satellite / terrestrial broadcasting and displayed on the monitor ex219 of the television. At this time, the image decoding apparatus may be incorporated in the television instead of the set top box.
  • FIG. 29 is a diagram illustrating a television (receiver) ex300 that uses the image decoding method described in each of the above embodiments.
  • the television ex300 includes a tuner ex301 that acquires or outputs a bit stream of video information via the antenna ex204 or the cable ex203 that receives the broadcast, and the encoded data that is demodulated or transmitted to the outside.
  • a modulation / demodulation unit ex302 that modulates and a multiplexing / separation unit ex303 that separates demodulated video data and audio data or multiplexes encoded video data and audio data.
  • the television ex300 decodes each of the audio data and the video data, or encodes each information, an audio signal processing unit ex304, a signal processing unit ex306 including the video signal processing unit ex305, and outputs the decoded audio signal.
  • the television ex300 includes an interface unit ex317 including an operation input unit ex312 that receives an input of a user operation.
  • the television ex300 includes a control unit ex310 that controls each unit in an integrated manner, and a power supply circuit unit ex311 that supplies power to each unit.
  • the interface unit ex317 includes a bridge ex313 connected to an external device such as a reader / recorder ex218, a recording unit ex216 such as an SD card, and an external recording such as a hard disk.
  • a driver ex315 for connecting to a medium, a modem ex316 for connecting to a telephone network, and the like may be included.
  • the recording medium ex216 can record information electrically by using a nonvolatile / volatile semiconductor memory element to be stored.
  • Each part of the television ex300 is connected to each other via a synchronous bus.
  • the television ex300 receives a user operation from the remote controller ex220 or the like, and demultiplexes the video data and audio data demodulated by the modulation / demodulation unit ex302 by the multiplexing / separation unit ex303 based on the control of the control unit ex310 having a CPU or the like. . Furthermore, in the television ex300, the separated audio data is decoded by the audio signal processing unit ex304, and the separated video data is decoded by the video signal processing unit ex305 using the decoding method described in the above embodiments. The decoded audio signal and video signal are output to the outside from the output unit ex309.
  • these signals may be temporarily stored in the buffers ex318, ex319, etc. so that the audio signal and the video signal are reproduced in synchronization.
  • the television ex300 may read the encoded bitstream encoded from the recording media ex215 and ex216 such as a magnetic / optical disk and an SD card, not from a broadcast or the like.
  • the television ex300 encodes an audio signal and a video signal and transmits them to the outside or writes them on a recording medium.
  • the television ex300 receives a user operation from the remote controller ex220 or the like, and encodes an audio signal with the audio signal processing unit ex304 based on the control of the control unit ex310, and converts the video signal with the video signal processing unit ex305.
  • Encoding is performed using the encoding method described in (1).
  • the encoded audio signal and video signal are multiplexed by the multiplexing / demultiplexing unit ex303 and output to the outside. When multiplexing, these signals may be temporarily stored in the buffers ex320 and ex321 so that the audio signal and the video signal are synchronized.
  • buffers ex318 to ex321 may be provided as shown in the figure, or one or more buffers may be shared. Further, in addition to the illustrated example, data may be stored in the buffer as a buffer material that prevents system overflow and underflow, for example, between the modulation / demodulation unit ex302 and the multiplexing / demultiplexing unit ex303.
  • the television ex300 In addition to acquiring audio data and video data from broadcast and recording media, the television ex300 has a configuration for receiving AV input of a microphone and a camera, and even if encoding processing is performed on the data acquired therefrom Good.
  • the television ex300 has been described as a configuration capable of the above-described encoding processing, multiplexing, and external output. However, these processing cannot be performed, and only the above-described reception, decoding processing, and external output are possible. It may be.
  • the decoding process or the encoding process may be performed by either the television ex300 or the reader / recorder ex218,
  • the ex300 and the reader / recorder ex218 may share each other.
  • FIG. 30 shows the configuration of the information reproducing / recording unit ex400 when data is read from or written to the optical disk.
  • the information reproducing / recording unit ex400 includes elements ex401 to ex407 described below.
  • the optical head ex401 writes information by irradiating a laser spot on the recording surface of the recording medium ex215 that is an optical disk, and reads information by detecting reflected light from the recording surface of the recording medium ex215.
  • the modulation recording unit ex402 electrically drives a semiconductor laser built in the optical head ex401 and modulates the laser beam according to the recording data.
  • the reproduction demodulator ex403 amplifies the reproduction signal obtained by electrically detecting the reflected light from the recording surface by the photodetector built in the optical head ex401, separates and demodulates the signal component recorded on the recording medium ex215, and is necessary. To play back information.
  • the buffer ex404 temporarily holds information to be recorded on the recording medium ex215 and information reproduced from the recording medium ex215.
  • the disk motor ex405 rotates the recording medium ex215.
  • the servo control unit ex406 moves the optical head ex401 to a predetermined information track while controlling the rotational drive of the disk motor ex405, and performs a laser spot tracking
  • the system control unit ex407 controls the entire information reproduction / recording unit ex400.
  • the system control unit ex407 uses various types of information held in the buffer ex404, and generates and adds new information as necessary, as well as the modulation recording unit ex402, the reproduction demodulation unit This is realized by recording / reproducing information through the optical head ex401 while operating the ex403 and the servo control unit ex406 in a coordinated manner.
  • the system control unit ex407 includes, for example, a microprocessor, and executes these processes by executing a read / write program.
  • the optical head ex401 has been described as irradiating a laser spot, but it may be configured to perform higher-density recording using near-field light.
  • FIG. 31 shows a schematic diagram of a recording medium ex215 that is an optical disk.
  • Guide grooves grooves
  • address information indicating the absolute position on the disc is recorded in advance on the information track ex230 by changing the shape of the groove.
  • This address information includes information for specifying the position of the recording block ex231 which is a unit for recording data, and the recording block is specified by reproducing the information track ex230 and reading the address information in a recording and reproducing apparatus.
  • the recording medium ex215 includes a data recording area ex233, an inner peripheral area ex232, and an outer peripheral area ex234.
  • the area used for recording the user data is the data recording area ex233, and the inner circumference area ex232 and the outer circumference area ex234 arranged on the inner circumference or outer circumference of the data recording area ex233 are used for specific purposes other than user data recording. Used.
  • the information reproducing / recording unit ex400 reads / writes encoded audio data, video data, or encoded data obtained by multiplexing these data with respect to the data recording area ex233 of the recording medium ex215.
  • an optical disk such as a single-layer DVD or BD has been described as an example.
  • the present invention is not limited to these, and an optical disk having a multilayer structure and capable of recording other than the surface may be used. It also has a structure that performs multidimensional recording / reproduction, such as recording information using light of various different wavelengths at the same location on the disc, and recording different layers of information from various angles. It may be an optical disk.
  • the car ex210 having the antenna ex205 can receive data from the satellite ex202 and the like, and the moving image can be reproduced on a display device such as the car navigation ex211 that the car ex210 has.
  • the configuration of the car navigation ex211 may be, for example, the configuration shown in FIG. 29 with a GPS receiving unit added, and the same may be considered for the computer ex111, the mobile phone ex114, and the like.
  • the mobile phone ex114 and the like can be used in three ways: a transmitting terminal having only an encoder and a receiving terminal having only a decoder. The implementation form of can be considered.
  • the image encoding method or the image decoding method shown in each of the above embodiments can be used in any of the above-described devices or systems, and by doing so, the effects described in the above embodiments can be obtained. Can be obtained.
  • the image decoding apparatus shown in the first embodiment is realized as an LSI that is typically a semiconductor integrated circuit.
  • the realized form is shown in FIG.
  • the frame memory 502 is realized on the DRAM, and other circuits and memories are configured on the LSI.
  • a bit stream buffer for storing the encoded stream may be realized on the DRAM.
  • LSI LSI
  • IC system LSI
  • super LSI ultra LSI depending on the degree of integration
  • the method of circuit integration is not limited to LSI, and implementation with a dedicated circuit or a general-purpose processor is also possible.
  • An FPGA Field Programmable Gate Array
  • a reconfigurable processor that can reconfigure the connection and setting of circuit cells inside the LSI may be used.
  • a drawing device corresponding to various uses can be configured.
  • the present invention can be used as information drawing means in cellular phones, televisions, digital video recorders, digital video cameras, car navigation systems, and the like.
  • a display in addition to a cathode ray tube (CRT), a flat display such as a liquid crystal, a PDP (plasma display panel) and an organic EL, a projection display represented by a projector, and the like can be combined.
  • the LSI in the present embodiment cooperates with a DRAM (Dynamic Random Access Memory) including a bit stream buffer for storing an encoded stream and a frame memory for storing an image, thereby performing an encoding process or a decoding process. May be performed.
  • the LSI in the present embodiment may be linked with other storage devices such as eDRAM (embedded DRAM), SRAM (Static Random Access Memory), or hard disk instead of DRAM.
  • FIG. 33 shows the configuration of an LSI ex500 that is made into one chip.
  • the LSI ex500 includes elements ex502 to ex509 described below, and each element is connected via a bus ex510.
  • the power supply circuit unit ex505 starts up to an operable state by supplying power to each unit when the power supply is in an on state.
  • the LSI ex500 receives an AV signal input from the microphone ex117, the camera ex113, and the like by the AV I / Oex 509.
  • the input AV signal is temporarily stored in an external memory ex511 such as SDRAM.
  • the accumulated data is divided into a plurality of times as appropriate according to the processing amount and processing speed, and sent to the signal processing unit ex507.
  • the signal processing unit ex507 performs encoding of an audio signal and / or encoding of a video signal.
  • the encoding process of the video signal is the encoding process described in the above embodiment.
  • the signal processing unit ex507 further performs processing such as multiplexing the encoded audio data and the encoded video data according to circumstances, and outputs the result from the stream I / Oex 504 to the outside.
  • the output bit stream is transmitted to the base station ex107 or written to the recording medium ex215.
  • the LSI ex500 transmits the encoded data obtained from the base station ex107 by the stream I / Oex 504 or the recording medium ex215 based on the control of the microcomputer (microcomputer) ex502.
  • the encoded data obtained by reading is temporarily stored in the memory ex511 or the like.
  • the accumulated data is appropriately divided into a plurality of times according to the processing amount and the processing speed and sent to the signal processing unit ex507, where the signal processing unit ex507 decodes audio data and / or video data. Decryption is performed.
  • the decoding process of the video signal is the decoding process described in the above embodiments.
  • each signal may be temporarily stored in the memory ex511 or the like so that the decoded audio signal and the decoded video signal can be reproduced in synchronization.
  • the decoded output signal is output from the AVI / Oex 509 to the monitor ex219 or the like through the memory ex511 or the like as appropriate.
  • the memory controller ex503 is used.
  • the memory ex511 has been described as an external configuration of the LSI ex500. However, a configuration included in the LSI ex500 may be used.
  • the LSI ex500 may be made into one chip or a plurality of chips.
  • LSI LSI
  • IC system LSI
  • super LSI ultra LSI depending on the degree of integration
  • the method of circuit integration is not limited to LSI, and implementation with a dedicated circuit or a general-purpose processor is also possible.
  • An FPGA Field Programmable Gate Array
  • a reconfigurable processor that can reconfigure the connection and setting of circuit cells inside the LSI may be used.
  • the present invention can be used for various purposes.
  • it can be used for high-resolution information display devices such as televisions, digital video recorders, car navigation systems, mobile phones, digital cameras, and digital video cameras, or imaging devices, and has high utility value.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

　画像復号装置は、少なくとも２種類のサイズが存在する複数のブロックに分割され符号化された画像を複数の処理を含むパイプライン処理で復号する画像復号装置であって、少なくとも２種類のサイズのうち最も大きいサイズのブロックを２つ以上記憶可能な容量を有する第１の記憶部（１１１）と、複数のブロックに対して複数の処理のうち第１の処理を順次行い、第１の記憶部（１１１）に第１の処理が行われたブロックを格納することにより第１の記憶部（１１１）に複数のブロックを順次格納する第１の処理部（１０１）と、第１の記憶部（１１１）から複数のブロックを順次抽出し、抽出された複数のブロックに対して複数の処理のうち第２の処理を順次行う第２の処理部（１０２）とを備える。

Description

画像復号装置、画像符号化装置、画像復号方法および画像符号化方法
　本発明は、少なくとも２種類のサイズが存在する複数のブロックに分割され符号化された画像を複数の処理を含むパイプライン処理で復号する画像復号装置に関する。
　画像を復号する画像復号装置に関する技術として、特許文献１、非特許文献１および非特許文献２に記載の技術がある。
特開平９－８４００５号公報
Ｔｈｏｍａｓ　Ｗｉｅｇａｎｄ　ｅｔ　ａｌ、"Ｏｖｅｒｖｉｅｗ　ｏｆ　ｔｈｅ　Ｈ．２６４／ＡＶＣ　Ｖｉｄｅｏ　Ｃｏｄｉｎｇ　Ｓｔａｎｄａｒｄ"、ＩＥＥＥ　ＴＲＡＮＳＡＣＴＩＯＮＳ　ＯＮ　ＣＩＲＣＵＩＴＳ　ＡＮＤ　ＳＹＳＴＥＭＳ　ＦＯＲ　ＶＩＤＥＯ　ＴＥＣＨＮＯＬＯＧＹ、ＪＵＬＹ　２００３、ＰＰ．５６０－５７６ 「Ｗｏｒｋｉｎｇ　Ｄｒａｆｔ　３　ｏｆ　Ｈｉｇｈ－Ｅｆｆｉｃｉｅｎｃｙ　Ｖｉｄｅｏ　Ｃｏｄｉｎｇ」、［ｏｎｌｉｎｅ］、Ｊｏｉｎｔ　Ｃｏｌｌａｂｏｒａｔｉｖｅ　Ｔｅａｍ　ｏｎ　Ｖｉｄｅｏ　Ｃｏｄｉｎｇ　（ＪＣＴ－ＶＣ）、２０１１年９月８日、［２０１１年９月２２日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｐｈｅｎｉｘ．ｉｔ－ｓｕｄｐａｒｉｓ．ｅｕ／ｊｃｔ／ｄｏｃ＿ｅｎｄ＿ｕｓｅｒ／ｄｏｃｕｍｅｎｔｓ／６＿Ｔｏｒｉｎｏ／ｗｇ１１／ＪＣＴＶＣ－Ｆ８０３－ｖ３．ｚｉｐ＞
　しかしながら、画像復号装置が、パイプライン処理で画像を復号する際、無駄な待ち時間が発生する可能性がある。
　そこで、本発明は、無駄な待ち時間を低減させることができる画像復号装置を提供する。
　本発明の一態様に係る画像復号装置は、少なくとも２種類のサイズが存在する複数のブロックに分割され符号化された画像を複数の処理を含むパイプライン処理で復号する画像復号装置であって、前記少なくとも２種類のサイズのうち最も大きいサイズのブロックを２つ以上記憶可能な容量を有する第１の記憶部と、前記複数のブロックに対して前記複数の処理のうち第１の処理を順次行い、前記第１の記憶部に前記第１の処理が行われたブロックを格納することにより前記第１の記憶部に前記複数のブロックを順次格納する第１の処理部と、前記第１の記憶部から前記複数のブロックを順次抽出し、抽出された前記複数のブロックに対して前記複数の処理のうち第２の処理を順次行う第２の処理部とを備える。
　なお、これらの包括的または具体的な態様は、システム、方法、集積回路、コンピュータプログラムまたはコンピュータ読み取り可能なＣＤ－ＲＯＭなどの非一時的な記録媒体で実現されてもよく、システム、装置、方法、集積回路、コンピュータプログラムおよび記録媒体の任意な組み合わせで実現されてもよい。
　本発明により、パイプライン処理における無駄な待ち時間が低減する。したがって、処理効率が向上する。
図１は、パイプライン処理を示す説明図である。 図２は、可変サイズのブロックを示す説明図である。 図３は、可変サイズのブロックに対してパイプライン処理が適用された場合の動作を示す説明図である。 図４は、実施の形態１に係る画像復号装置を示す構成図である。 図５は、実施の形態１に係る複数の構成要素の間の接続を示す構成図である。 図６は、実施の形態１に係る画像復号装置の可変長復号部、逆量子化部および逆周波数変換部を示す詳細構成図である。 図７Ａは、実施の形態１に係るシーケンスを示す図である。 図７Ｂは、実施の形態１に係るピクチャを示す図である。 図７Ｃは、実施の形態１に係る符号化ストリームを示す図である。 図８Ａは、実施の形態１に係る符号化ユニットの第１構成例を示す図である。 図８Ｂは、実施の形態１に係る符号化ユニットの第２構成例を示す図である。 図９Ａは、実施の形態１に係る変換ユニットの第１構成例を示す図である。 図９Ｂは、実施の形態１に係る変換ユニットの第２構成例を示す図である。 図１０Ａは、実施の形態１に係る符号化ユニットのヘッダを示す図である。 図１０Ｂは、実施の形態１に係る予測ユニットを示す図である。 図１１Ａは、実施の形態１に係る動作の説明に用いられる複数の符号化ユニットの構成例を示す図である。 図１１Ｂは、実施の形態１に係る動作の説明に用いられる複数の符号化ユニットの詳細を示す図である。 図１２は、実施の形態１に係る画像復号装置の動作を示すフローチャートである。 図１３は、実施の形態１に係る画像復号装置が符号化ユニットを復号する処理を示すフローチャートである。 図１４Ａは、実施の形態１に係る可変長復号部の動作を示すフローチャートである。 図１４Ｂは、実施の形態１に係る逆量子化部の動作を示すフローチャートである。 図１４Ｃは、実施の形態１に係る逆周波数変換部の動作を示すフローチャートである。 図１４Ｄは、実施の形態１に係る動き補償部の動作を示すフローチャートである。 図１４Ｅは、実施の形態１に係る面内予測部の動作を示すフローチャートである。 図１４Ｆは、実施の形態１に係る再構成部の動作を示すフローチャートである。 図１４Ｇは、実施の形態１に係るインループフィルタ部の動作を示すフローチャートである。 図１５は、実施の形態１に係る画像復号装置の動作を示すタイムチャートである。 図１６は、実施の形態１に係るＦＩＦＯ部の状態の例を時系列で示す図である。 図１７は、実施の形態１に係るＦＩＦＯ部の状態の別の例を時系列で示す図である。 図１８は、実施の形態２に係る画像復号装置の可変長復号部、逆量子化部および逆周波数変換部を示す詳細構成図である。 図１９Ａは、実施の形態２に係る可変長復号部の動作を示すフローチャートである。 図１９Ｂは、実施の形態２に係る逆量子化部の動作を示すフローチャートである。 図１９Ｃは、実施の形態２に係る逆周波数変換部の動作を示すフローチャートである。 図１９Ｄは、実施の形態２に係る動き補償部の動作を示すフローチャートである。 図１９Ｅは、実施の形態２に係る面内予測部の動作を示すフローチャートである。 図１９Ｆは、実施の形態２に係る再構成部の動作を示すフローチャートである。 図１９Ｇは、実施の形態２に係るインループフィルタ部の動作を示すフローチャートである。 図２０は、実施の形態２に係るＦＩＦＯ部の状態を時系列で示す図である。 図２１Ａは、実施の形態３に係る画像復号装置を示す構成図である。 図２１Ｂは、実施の形態３に係る画像復号装置の動作を示すフローチャートである。 図２２Ａは、実施の形態３に係る画像符号化装置を示す構成図である。 図２２Ｂは、実施の形態３に係る画像符号化装置の動作を示すフローチャートである。 図２３Ａは、実施の形態４に係る画像復号装置を示す構成図である。 図２３Ｂは、実施の形態４に係る画像復号装置の動作を示すフローチャートである。 図２４Ａは、実施の形態４に係る画像符号化装置を示す構成図である。 図２４Ｂは、実施の形態４に係る画像符号化装置の動作を示すフローチャートである。 図２５Ａは、実施の形態５に係る画像復号装置を示す構成図である。 図２５Ｂは、実施の形態５に係る画像復号装置の処理部の動作を示すフローチャートである。 図２６Ａは、実施の形態５に係る画像符号化装置を示す構成図である。 図２６Ｂは、実施の形態５に係る画像符号化装置の処理部の動作を示すフローチャートである。 図２７は、コンテンツ配信サービスを実現するコンテンツ供給システムの全体構成図である。 図２８は、デジタル放送用システムの全体構成図である。 図２９は、テレビの構成例を示すブロック図である。 図３０は、光ディスクである記録メディアに情報の読み書きを行う情報再生／記録部の構成例を示すブロック図である。 図３１は、光ディスクである記録メディアの構造例を示す図である。 図３２は、画像復号処理を実現する集積回路の構成例を示す構成図である。 図３３は、画像復号処理および画像符号化処理を実現する集積回路の構成例を示す構成図である。
　（本発明の基礎となった知見）
　本発明者は、「背景技術」の欄において記載した、画像を復号する画像復号装置に関して、課題の存在を見出した。以下に詳しく説明する。
　動画像を符号化する画像符号化装置は、動画像を構成する各ピクチャを１６ｘ１６画素でそれぞれが構成される複数のマクロブロック（Ｍａｃｒｏｂｌｏｃｋ、略してＭＢと呼ぶこともある）に分割する。そして、画像符号化装置は、ラスタースキャン順に各マクロブロックを符号化する。画像符号化装置は、動画像を符号化し圧縮することにより、符号化ストリームを生成する。画像復号装置は、この符号化ストリームをラスタースキャン順でマクロブロック毎に復号し、元の動画像の各ピクチャを再生する。
　従来の画像符号化方式の１つとしてＩＴＵ－Ｔ　Ｈ．２６４規格がある（例えば、非特許文献１を参照）。画像復号装置は、Ｈ．２６４規格で符号化された画像を復号するため、まず、符号化ストリームを読み込む。そして、画像復号装置は、各種ヘッダ情報の復号後、可変長復号を行う。画像復号装置は、可変長復号により得られた係数情報を逆量子化して、逆周波数変換する。これにより、差分画像が生成される。
　次に、画像復号装置は、可変長復号により得られたマクロブロックタイプに応じて、面内予測または動き補償を行う。これにより、画像復号装置は、予測画像を生成する。その後、画像復号装置は、予測画像に差分画像を加算することにより、再構成処理を行う。そして、画像復号装置は、再構成画像にインループフィルタ処理を行うことで復号対象画像を復号する。
　このようにして、画像復号装置は、可変長復号処理からインループフィルタ処理までをマクロブロック毎に行うことで、符号化された画像を復号していく。この復号処理を高速化する手法として、マクロブロック単位のパイプライン処理によって復号処理を実行する手法が一般に用いられている（例えば、特許文献１を参照）。マクロブロック単位のパイプライン処理では、可変長復号処理からインループフィルタ処理までの一連の処理がいくつかのステージに分割される。そして、各ステージの処理がマクロブロックのデータ単位で同期して並列に実行される。
　なお、次世代の画像符号化方式において、データ単位をより柔軟に設定することが提案されている（例えば、非特許文献２を参照）。
　しかしながら、複数の処理が同期して実行されるパイプライン処理では、無駄な待ち時間が発生する可能性がある。例えば、パイプライン処理に含まれる複数の処理のうちのひとつの処理だけが長い時間を必要とする場合でも、他の処理は、そのひとつの処理の完了を待たなければならない。この無駄な待ち時間は、処理効率に悪い影響を与える。また、データ単位が可変である次世代の画像符号化規格では、この影響はさらに大きくなる。以下、より具体的に説明する。
　図１は、復号処理を５つのステージに分割した場合のパイプライン処理の例を示す。図１に示す例では、１つのマクロブロックに対して、第１ステージから第５ステージまでの処理が、順次行われる。そして、互いに異なる複数のマクロブロックに対して、第１ステージから第５ステージまでの処理が、同時に行われる。
　第１ステージでは、画像復号装置は、符号化ストリームを可変長復号して、動きベクトルなどの符号化情報、および、各画素データに対応する係数情報を出力する。第２ステージでは、画像復号装置は、第１ステージで得られた係数情報に対して逆量子化および逆周波数変換を行い、差分画像を生成する。
　第３ステージでは、画像復号装置は、可変長復号して得られたマクロブロックタイプに応じて、動き補償を行って予測画像を生成する。第４ステージでは、画像復号装置は、第３ステージで得られた動き補償の予測画像、および、第４ステージで行う面内予測処理の予測画像のいずれかと、第２ステージで得られた差分画像とを用いて、再構成処理を行う。第５ステージでは、画像復号装置は、インループフィルタ処理を行う。
　このように、画像復号装置は、パイプライン処理を用いて、各ステージで異なる複数のマクロブロックを同時に処理する。これにより、画像復号装置は、並列処理を実現し、復号処理を高速化することができる。
　この時、パイプライン処理のタイムスロット（ＴＳ）のサイクルは、最も処理サイクルが長いステージの処理サイクルによって決定される。そのため、あるステージの処理サイクルだけが長くなってしまうと、他のステージは、その最長ステージの処理が完了するまで次のマクロブロックの処理を開始できない状態となる。したがって、無駄な空きが発生してしまう。パイプライン処理を効率的に動作させるには、パイプライン処理を構成する各処理に無駄な空きが発生しないように構成することが重要である。
　Ｈ．２６４規格に係る画像符号化装置は、先ほど述べた通り、１６ｘ１６画素で構成されるマクロブロック単位で画像を符号化する。しかし、符号化の単位として１６ｘ１６画素が、必ずしも最適とは限らない。一般に、画像の解像度が高くなるにつれて、隣接ブロック間の相関が高くなる。そのため、符号化の単位を大きくした方が、より圧縮効率を向上させることができる。
　近年、４Ｋ２Ｋ（３８４０ｘ２１６０画素）等のように、超高精細なディスプレイの開発が行われてきている。したがって、扱う画像の解像度がますます高くなっていくことが予想される。Ｈ．２６４規格に係る画像符号化装置は、このように画像の高解像度化が進むにつれて、これらの高解像度の画像を効率的に符号化することができなくなってきている。
　一方、次世代の画像符号化規格として提案されている技術の中には、このような課題を解決する技術がある（非特許文献２）。この技術では、従来のＨ．２６４規格に対応するブロックのサイズが可変になる。そして、この技術に係る画像符号化装置は、従来の１６ｘ１６画素よりも大きなブロックで画像を符号化することも可能であり、超高精細画像を適切に符号化することができる。
　具体的には、非特許文献２では、符号化のデータ単位として、符号化ユニットが定義されている。この符号化ユニットは、従来の符号化規格におけるマクロブロックと同様に、面内予測を行うイントラ予測と、動き補償を行うインター予測とを切り替えることが可能なデータ単位であり、符号化の最も基本的なブロックとして規定されている。
　この符号化ユニットのサイズは、４ｘ４画素、８ｘ８画素、１６ｘ１６画素、３２ｘ３２画素、６４ｘ６４画素、および、１２８ｘ１２８画素のいずれかである。最も大きな符号化ユニットは、最大符号化ユニット（ＬＣＵ：Ｌａｒｇｅｓｔ　Ｃｏｄｉｎｇ　Ｕｎｉｔ）と呼ばれる。
　６４ｘ６４画素の符号化ユニットには、４０９６画素のデータが含まれる。１２８ｘ１２８画素の符号化ユニットには、１６３８４画素のデータが含まれる。すなわち、１２８ｘ１２８画素の符号化ユニットには、６４ｘ６４画素の符号化ユニットの４倍のデータが含まれる。
　図２は、１２８ｘ１２８画素と６４ｘ６４画素とで構成される複数の符号化ユニットの例を示す。非特許文献２において、さらに、変換ユニット（ＴＵ：Ｔｒａｎｓｆｏｒｍ　Ｕｎｉｔ、周波数変換ユニットとも呼ばれる）が定義されている。変換ユニットは、周波数変換のブロックサイズとして規定されている。具体的には、この変換ユニットのサイズは、４ｘ４画素、８ｘ８画素、１６ｘ１６画素、３２ｘ３２画素、および、６４ｘ６４画素のいずれかである。
　また、さらに、面内予測またはインター予測のデータ単位として、予測ユニット（ＰＵ：Ｐｒｅｄｉｃｔｉｏｎ　Ｕｎｉｔ）が定義されている。予測ユニットは、符号化ユニットの内部において、１２８ｘ１２８画素、６４ｘ１２８画素、１２８ｘ６４画素、または、６４ｘ６４画素など、４ｘ４画素以上の様々な矩形サイズから、選択される。
　以上のように、非特許文献２では、符号化ユニットすなわちマクロブロックのサイズを可変にすることにより符号化効率を向上させる技術が、述べられている。しかしながら、このような可変の符号化ユニットに対して、特許文献１で示されるパイプライン処理が適用された場合、符号化ユニットに含まれる画素数に比例して必要な処理量が増大する。また、処理サイクル数も同様に大きくなる。
　すなわち、符号化ストリーム内に異なるサイズの符号化ユニットが混在している場合、パイプライン処理の各ステージの処理サイクルが、符号化ユニットのサイズによって大きく変動してしまう。そのため、小さい符号化ユニットを処理するステージでは、何も処理できない待ち時間が発生する。そして、パイプラインの処理効率が低下してしまう。つまり、可変のサイズの符号化ユニットは、画像復号装置の処理効率の低下を招く原因となってしまう。
　例えば、図３には、５つのステージのパイプライン処理で符号化ストリームを復号する例が示されている。この例では、図２のように、ＣＵ０が１２８ｘ１２８画素の符号化ユニットであり、次にＣＵ１～ＣＵ４がそれぞれ６４ｘ６４画素の符号化ユニットである。この場合、ＣＵ０が、ＣＵ１～ＣＵ４の４倍の画素数で構成される符号化ユニットであるため、ＣＵ０の処理サイクルが、他の符号化ユニットの処理サイクルの４倍になる。
　そのため、第１ステージのＣＵ１の処理が完了してから、第２ステージのＣＵ０の処理が完了するまで、第１ステージにおいて空き時間が生じている。同様に、第２ステージのＣＵ１の処理が完了してから、第３ステージのＣＵ０の処理が完了するまで、第２ステージにおいて空き時間が生じている。また、第３ステージのＣＵ１の処理が完了してから、第４ステージのＣＵ０の処理が完了するまで、第３ステージにおいて空き時間が生じている。すなわち、それぞれのステージで、処理が行われない空き時間が生じている。
　このように、符号化ユニットのサイズが変動すると、処理する画素データ量が増減する。符号化ストリームがパイプライン処理で復号される場合、画素データ量の大きい符号化ユニットによってパイプライン処理の単位時間が決定される。その結果、画素データ量の少ない符号化ユニットの処理後に空き時間が生じてしまう。したがって、処理効率および処理性能が低下する。
　このような課題を解決するため、本発明の一態様に係る画像復号装置は、少なくとも２種類のサイズが存在する複数のブロックに分割され符号化された画像を複数の処理を含むパイプライン処理で復号する画像復号装置であって、前記少なくとも２種類のサイズのうち最も大きいサイズのブロックを２つ以上記憶可能な容量を有する第１の記憶部と、前記複数のブロックに対して前記複数の処理のうち第１の処理を順次行い、前記第１の記憶部に前記第１の処理が行われたブロックを格納することにより前記第１の記憶部に前記複数のブロックを順次格納する第１の処理部と、前記第１の記憶部から前記複数のブロックを順次抽出し、抽出された前記複数のブロックに対して前記複数の処理のうち第２の処理を順次行う第２の処理部とを備える。
　これにより、第１の処理部が、最も大きいサイズのブロックを処理して、当該ブロックを第１の記憶部に書き込みつつ、第２の処理部が、最も大きいサイズの別のブロックを第１の記憶部から抽出して、当該別のブロックを処理できる。また、第１の記憶部は、３つ以上のブロックをそれらのサイズ次第で保持することができる。したがって、第１の処理部および第２の処理部が互いに処理の終了を待つ無駄な待ち時間が低減し、処理効率が向上する。
　例えば、前記画像復号装置は、さらに、第２の記憶部を備え、前記第２の処理部は、前記第１の記憶部に前記第１の処理が行われたブロックが格納されているか否か、および、前記第２の記憶部に前記第２の処理が行われたブロックを格納するための領域が空いているか否かを判定し、前記第１の記憶部に前記第１の処理が行われた前記ブロックが格納されていると判定され、かつ、前記第２の記憶部に前記第２の処理が行われた前記ブロックを格納するための前記領域が空いていると判定されたタイミングで、前記第１の記憶部から前記ブロックを抽出して、抽出された前記ブロックに対して前記第２の処理を行い、前記第２の記憶部に前記第２の処理が行われた前記ブロックを格納してもよい。
　これにより、第２の処理部は、処理のための準備が完了したタイミングで、処理を行うことができる。したがって、無駄な待ち時間が低減する。
　また、例えば、前記画像復号装置は、さらに、前記複数のブロックのそれぞれのサイズを判定する判定部を備え、前記第１の処理部は、前記第１の処理が行われたブロックのサイズに従って、前記ブロックが前記第１の記憶部において専有する領域を決定し、決定された前記領域に前記ブロックを格納してもよい。
　これにより、第１の処理部は、複数のブロックをそれらのサイズに応じて適切に第１の記憶部に格納できる。したがって、第１の処理部は、少ない容量に、多くのブロックを格納できる。
　また、例えば、前記第１の記憶部は、前記少なくとも２種類のサイズのうち最も大きいサイズのブロックを３つ以上記憶可能な容量を有してもよい。
　これにより、第１の処理部は、第１の記憶部に、より多くのブロックを格納できる。したがって、画像復号装置は、より確実に待ち時間を低減させることができる。
　また、例えば、前記複数のブロックは、複数の符号化ユニット、複数の変換ユニット、または、複数の予測ユニットであり、前記第１の処理部または前記第２の処理部は、前記複数の符号化ユニットに対する可変長復号処理、前記複数の変換ユニットに対する逆周波数変換処理、または、前記複数の予測ユニットに対する予測処理を前記第１の処理または前記第２の処理として行ってもよい。
　これにより、様々なデータ単位が用いられるパイプライン処理において、無駄な待ち時間が低減する。
　また、例えば、前記第１の処理部は、可変長復号処理を前記第１の処理として行い、前記第２の処理部は、逆量子化処理を前記第２の処理として行ってもよい。
　これにより、可変長復号処理と逆量子化処理との間で生じる待ち時間が低減される。したがって、処理効率が向上する。
　また、例えば、前記第１の処理部は、逆量子化処理を前記第１の処理として行い、前記第２の処理部は、逆周波数変換処理を前記第２の処理として行ってもよい。
　これにより、逆量子化処理と逆周波数変換処理との間で生じる待ち時間が低減される。したがって、処理効率が向上する。
　また、例えば、前記第１の処理部は、逆周波数変換処理を前記第１の処理として行い、前記第２の処理部は、再構成処理を前記第２の処理として行ってもよい。
　これにより、逆周波数変換処理と再構成処理との間で生じる待ち時間が低減される。したがって、処理効率が向上する。
　また、例えば、前記第１の処理部は、面内予測処理を前記第１の処理として行い、前記第２の処理部は、再構成処理を前記第２の処理として行ってもよい。
　これにより、面内予測処理と再構成処理との間で生じる待ち時間が低減される。したがって、処理効率が向上する。
　また、例えば、前記第１の処理部は、動き補償処理を前記第１の処理として行い、前記第２の処理部は、再構成処理を前記第２の処理として行ってもよい。
　これにより、動き補償処理と再構成処理との間で生じる待ち時間が低減される。したがって、処理効率が向上する。
　また、例えば、前記第１の処理部は、再構成処理を前記第１の処理として行い、前記第２の処理部は、インループフィルタ処理を前記第２の処理として行ってもよい。
　これにより、再構成処理とインループフィルタ処理との間で生じる待ち時間が低減される。したがって、処理効率が向上する。
　また、例えば、前記第１の処理部は、参照画像転送処理を前記第１の処理として行い、前記第２の処理部は、動き補償処理を前記第２の処理として行ってもよい。
　これにより、参照画像転送処理と動き補償処理との間で生じる待ち時間が低減される。したがって、処理効率が向上する。
　また、例えば、前記第２の処理部は、前記第１の処理部とは非同期に、前記第１の記憶部から前記複数のブロックを順次抽出して、抽出された前記複数のブロックに対して前記第２の処理を順次行ってもよい。
　これにより、第１の処理部と第２の処理部とが非同期で独立して動作する。したがって、第１の処理部と第２の処理部とは、適切なタイミングで各処理を行う。よって、無駄な待ち時間が低減され、処理効率が向上する。
　また、例えば、前記第２の処理部は、前記第１の処理部が第１のブロックに対して前記第１の処理を行うことに並行して、前記複数のブロックの処理順序で前記第１のブロックから２つ以上離れた第２のブロックに対して前記第２の処理を行ってもよい。
　これにより、第１の処理部は、第２の処理部における処理の進行状況によらず、処理を行える。したがって、無駄な待ち時間が低減される。
　また、本発明の一態様に係る画像符号化装置は、画像を少なくとも２種類のサイズが存在する複数のブロックに分割し、分割された前記画像を複数の処理を含むパイプライン処理で符号化する画像符号化装置であって、前記少なくとも２種類のサイズのうち最も大きいサイズのブロックを２つ以上記憶可能な容量を有する第１の記憶部と、前記複数のブロックに対して前記複数の処理のうち第１の処理を順次行い、前記第１の記憶部に前記第１の処理が行われたブロックを格納することにより前記第１の記憶部に前記複数のブロックを順次格納する第１の処理部と、前記第１の記憶部から前記複数のブロックを順次抽出し、抽出された前記複数のブロックに対して前記複数の処理のうち第２の処理を順次行う第２の処理部とを備える画像符号化装置でもよい。
　これにより、画像符号化装置において、画像復号装置と同様の効果が得られる。すなわち、画像符号化装置において、無駄な待ち時間が低減され、処理効率が向上する。
　なお、これらの包括的または具体的な態様は、システム、方法、集積回路、コンピュータプログラムまたはコンピュータ読み取り可能なＣＤ－ＲＯＭなどの非一時的な記録媒体で実現されてもよく、システム、装置、方法、集積回路、コンピュータプログラムまたは記録媒体の任意な組み合わせで実現されてもよい。
　以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
　また、１２８ｘ１２８画素、および、６４ｘ６４画素等の表現は、それぞれ、１２８画素ｘ１２８画素、および、６４画素ｘ６４画素等のサイズを意味する。
　また、以下において、ブロック、データ単位および符号化ユニット（ＣＵ：Ｃｏｄｉｎｇ　Ｕｎｉｔ）等の表現は、それぞれ、まとまった領域を意味する。それらは、それぞれ、画像領域を意味する場合もある。あるいは、それらは、それぞれ、符号化ストリームにおけるデータ領域を意味する場合もある。
　また、画像は、動画像、静止画像、動画像を構成する複数のピクチャ、１つのピクチャ、および、ピクチャの一部等のいずれでもよい。
　（実施の形態１）
　　（１－１．概要）
　まず、本実施の形態に係る画像復号装置の概要について説明する。本実施の形態に係る画像復号装置は、符号化された画像である符号化ストリームを復号する。符号化ストリームを構成する符号化ユニットのサイズは可変である。また、画像復号装置は、復号処理に含まれる複数の処理を複数のステージに分割して、パイプライン方式で並列に複数の処理を行う。
　その際、画像復号装置は、符号化ストリームにおいて定義された符号化ユニットのサイズで、パイプライン方式で並列に複数の処理を行う。画像復号装置を構成する複数の処理部には、入出力バッファが接続される。この入出力バッファは、少なくとも３つの最大符号化ユニットに対応するデータを保持することのできるＦＩＦＯ（Ｆｉｒｓｔ　Ｉｎ　Ｆｉｒｓｔ　Ｏｕｔ）部で構成される。なお、最大符号化ユニットは、符号化ストリームを構成する複数の符号化ユニットのうち最も大きい符号化ユニットである。
　これにより、複数の符号化ユニットが様々なサイズで構成されている場合でも、各処理において、データの入力を待つ時間、および、出力バッファの空きを待つ時間が減少する。したがって、パイプライン処理における空き時間が削減され、効率的にパイプライン処理が行われる。よって、処理性能が向上する。
　そして、ＦＩＦＯ部の容量が大きければ大きいほど、各処理において、データの入力を待つ時間、および、出力バッファの空きを待つ時間が減少する。
　以上が、本実施の形態に係る画像復号装置の概要についての説明である。
　　（１－２．構成）
　次に、本実施の形態に係る画像復号装置の構成について説明する。
　図４は、本実施の形態に係る画像復号装置の構成図である。本実施の形態に係る画像復号装置は、制御部５０１、フレームメモリ５０２、再構成画像メモリ５０９、可変長復号部５０３、逆量子化部５０４、逆周波数変換部５０５、動き補償部５０６、面内予測部５０７、再構成部５０８およびインループフィルタ部５１０を備える。
　制御部５０１は、画像復号装置の全体を制御する。フレームメモリ５０２は、復号された画像データを記憶するためのメモリである。再構成画像メモリ５０９は、生成された再構成画像の一部を記憶するためのメモリである。可変長復号部５０３は、符号化ストリームを読み込み、可変長符号を復号する。逆量子化部５０４は、逆量子化を行う。逆周波数変換部５０５は、逆周波数変換を行う。
　動き補償部５０６は、フレームメモリ５０２から参照画像を読み出して、動き補償を行い、予測画像を生成する。面内予測部５０７は、再構成画像メモリ５０９から参照画像を読み出して、面内予測（イントラ予測ともいう）を行い、予測画像を生成する。再構成部５０８は、差分画像と予測画像とを加算して再構成画像を生成し、その一部を再構成画像メモリ５０９に格納する。インループフィルタ部５１０は、インループフィルタ処理により、再構成画像のノイズを除去し、再構成画像を高画質化する。
　インループフィルタは、再構成画像がフレームメモリ５０２に参照画像として格納される前に適用されるフィルタである。インループフィルタとして、デブロックフィルタ、サンプルアダプティブオフセットフィルタおよびアクティブループフィルタが用いられる場合がある。一方、表示の際に適用されるフィルタは、アウトループフィルタと呼ばれる。
　図５は、複数の処理部の間の接続を示す構成図である。図４と同様の構成要素には同じ符号を割り当て、説明を省略する。
　本実施の形態に係る可変長復号部５０３への符号化ストリームの入力は、ＦＩＦＯ部５００を介して行われる。また、可変長復号部５０３と逆量子化部５０４とは、係数を記憶するためのＦＩＦＯ部５１１を介して接続される。また、逆量子化部５０４と逆周波数変換部５０５とは、量子化後の係数を記憶するためのＦＩＦＯ部５１２を介して接続される。
　また、逆周波数変換部５０５と再構成部５０８とは、逆周波数変換処理後の残差画像を記憶するためのＦＩＦＯ部５１３を介して接続される。また、フレームメモリ５０２と動き補償部５０６とは、参照画像を記憶するためのＦＩＦＯ部５１４を介して接続される。また、動き補償部５０６と再構成部５０８とは、予測画像を記憶するためのＦＩＦＯ部５１５を介して接続される。
　また、再構成部５０８と面内予測部５０７は、予測画像を記憶するためのＦＩＦＯ部５１７を介して接続される。また、再構成部５０８とインループフィルタ部５１０とは、再構成画像を記憶するためのＦＩＦＯ部５１８を介して接続される。また、インループフィルタ部５１０とフレームメモリ５０２は、復号画像を記憶するためのＦＩＦＯ部５１９を介して接続される。各ＦＩＦＯ部は、最大符号化ユニット３個分以上のデータを保持することができる。
　図６は、可変長復号部５０３、逆量子化部５０４、逆周波数変換部５０５、ＦＩＦＯ部５００、ＦＩＦＯ部５１１、ＦＩＦＯ部５１２およびＦＩＦＯ部５１３の接続について、詳細に記載された図である。図５で示された構成に、可変長復号部５０３の周辺において、ＦＩＦＯ管理部５００１および起動部５０１１が加えられている。
　ＦＩＦＯ管理部５００１は、ＦＩＦＯ部５００の保持しているデータの管理と、ＦＩＦＯ部５１１の空き領域の管理を行う。起動部５０１１は、ＦＩＦＯ管理部５００１で管理された情報から、可変長復号部５０３に接続される入力用のＦＩＦＯ部５００、および、出力用のＦＩＦＯ部５１１の状態を判定する。そして、起動部５０１１は、ＦＩＦＯ部５００およびＦＩＦＯ部５１１の状態に基づいて、可変長復号部５０３を起動する。すなわち、起動部５０１１は、可変長復号部５０３に可変長復号処理を実行させる。
　また、図５で示された構成に、逆量子化部５０４の周辺において、ＦＩＦＯ管理部５００２および起動部５０１２が加えられている。ＦＩＦＯ管理部５００２は、ＦＩＦＯ部５１１の保持しているデータの管理と、ＦＩＦＯ部５１２の空き領域の管理を行う。
　起動部５０１２は、ＦＩＦＯ管理部５００２で管理された情報から、逆量子化部５０４に接続される入力用のＦＩＦＯ部５１１、および、出力用のＦＩＦＯ部５１２の状態を判定する。そして、起動部５０１２は、ＦＩＦＯ部５１１およびＦＩＦＯ部５１２の状態に基づいて、逆量子化部５０４を起動する。すなわち、起動部５０１２は、逆量子化部５０４に逆量子化処理を実行させる。
　また、図５で示された構成に、逆周波数変換部５０５の周辺において、ＦＩＦＯ管理部５００３および起動部５０１３が加えられている。ＦＩＦＯ管理部５００３は、ＦＩＦＯ部５１２の保持しているデータの管理と、ＦＩＦＯ部５１３の空き領域の管理を行う。
　起動部５０１３は、ＦＩＦＯ管理部５００３で管理された情報から、逆周波数変換部５０５に接続される入力用のＦＩＦＯ部５１２、および、出力用のＦＩＦＯ部５１３の状態を判定する。そして、起動部５０１３は、ＦＩＦＯ部５１２およびＦＩＦＯ部５１３の状態に基づいて、逆周波数変換部５０５の起動を行う。すなわち、起動部５０１３は、逆周波数変換部５０５に逆周波数変換処理を実行させる。
　図５で示されたその他の各処理部についても、同様に、ＦＩＦＯ管理部および起動部が備え付けられている。これにより、各処理部は、ＦＩＦＯ部の状態に基づいて、処理を行う。なお、各処理部は、ＦＩＦＯ管理部および起動部を含んでいてもよい。以降の説明では、ＦＩＦＯ管理部の動作および起動部の動作が、ＦＩＦＯ管理部および起動部を含む各処理部の動作として示される場合がある。
　なお、画像復号装置は、参照画像転送処理を行う参照画像転送処理部を備えていてもよい。参照画像転送処理部は、フレームメモリ５０２からＦＩＦＯ部５１４へ参照画像を転送する。動き補償部５０６は、参照画像転送処理部によって転送された参照画像を用いて、動き補償を行う。
　以上が、本実施の形態に係る画像復号装置の構成についての説明である。
　　（１－３．動作）
　次に、本実施の形態に係る画像復号装置の動作を説明する。本実施の形態に係る画像復号装置が復号する符号化ストリームは、符号化ユニットと、変換ユニットと、予測ユニットとで構成される。
　符号化ユニットは、１２８ｘ１２８画素～８ｘ８画素のサイズで設定され、面内予測とインター予測とを切り替え可能なデータ単位である。変換ユニットは、符号化ユニットの内部で６４ｘ６４画素～４ｘ４画素のサイズで設定される。予測ユニットは、符号化ユニットの内部で１２８ｘ１２８画素～４ｘ４画素のサイズで設定され、面内予測のモード、または、インター予測の動きベクトルを有する。以下、図７Ａ～図１０Ｂを用いて符号化ストリームの構成について説明する。
　図７Ａおよび図７Ｂは、本実施の形態に係る画像復号装置が復号する符号化ストリームの、階層的な構成を示している。図７Ａに示すように、複数のピクチャをひとまとまりにしたものをシーケンスと呼ぶ。また、図７Ｂに示すように、各ピクチャはスライスに分割され、各スライスはさらに符号化ユニットに分割される。ピクチャはスライスに分割されない場合もある。
　本実施の形態において、最大符号化ユニットのサイズは、１２８ｘ１２８画素である。また、１２８ｘ１２８画素の符号化ユニットと、６４ｘ６４画素の符号化ユニットとが混在している。
　図７Ｃは、本実施の形態に係る符号化ストリームを示す図である。図７Ａおよび図７Ｂに示されたデータが階層的に符号化されることにより、図７Ｃに示された符号化ストリームが得られる。
　図７Ｃに示された符号化ストリームは、シーケンスを制御するシーケンスヘッダ、ピクチャを制御するピクチャヘッダ、スライスを制御するスライスヘッダ、および、符号化ユニットレイヤデータ（ＣＵレイヤデータ）で構成される。Ｈ．２６４規格では、シーケンスヘッダをＳＰＳ（Ｓｅｑｕｅｎｃｅ　Ｐａｒａｍｅｔｅｒ　Ｓｅｔ）、ピクチャヘッダをＰＰＳ（Ｐｉｃｔｕｒｅ　Ｐａｒａｍｅｔｅｒ　Ｓｅｔ）と呼んでいる。
　次に、本実施の形態の説明に使用する符号化ユニットと符号化ストリームの構成について、図８Ａおよび図８Ｂを用いて説明する。符号化ストリームは、ＣＵ分割フラグとＣＵデータで構成される。このＣＵ分割フラグは、「１」の場合、ブロックを４分割することを示し、「０」の場合、ブロックを４分割しないことを示す。図８Ａのように、１２８ｘ１２８画素の符号化ユニットの場合、ブロックは分割されない。すなわち、ＣＵ分割フラグは「０」である。
　図８Ｂに示すように６４ｘ６４画素の４つの符号化ユニットの場合、最初のＣＵ分割フラグは「１」である。この最初のＣＵ分割フラグにより、１２８ｘ１２８画素のブロックが少なくとも６４ｘ６４画素の４つのブロックに分割されることが示される。そして、６４ｘ６４画素の４つのブロックのそれぞれは分割されないため、後続のＣＵ分割フラグは、「０」である。このようにして、符号化ユニットのサイズは、ＣＵ分割フラグによって、１２８ｘ１２８画素から４ｘ４画素までのいずれかに特定される。
　図９Ａおよび図９Ｂは、それぞれ、本実施の形態に係る変換ユニットの構成例を示す。各符号化ユニットのＣＵデータは、さらに、ＣＵヘッダ、ＴＵ分割フラグおよび係数情報で構成される。ＣＵヘッダについては後述する。ＴＵ分割フラグは、符号化ユニットの中で変換ユニットのサイズを示し、ＣＵ分割フラグと同様に、階層的にそのサイズを４分割するか否かを示す。
　図９Ａは、１２８ｘ１２８画素の符号化ユニットが、６４ｘ６４画素の４つの変換ユニットで構成される場合の例を示す。１２８ｘ１２８画素の符号化ユニットの場合、変換ユニットは最大が６４ｘ６４画素であるので、必ず４分割される。図９Ａの場合、それぞれの６４ｘ６４画素のブロックは分割されない。そのため、ＴＵ分割フラグは、全て「０」である。
　図９Ｂは、１２８ｘ１２８画素の符号化ユニットが、６４ｘ６４画素の３つの変換ユニット、および、３２ｘ３２画素の４つの変換ユニットで構成される例を示す。この場合、「１」の値を有するＴＵ分割フラグが存在する。
　図９Ａおよび図９Ｂの各変換ユニットには、輝度データ（輝度情報）および色差データ（色差情報）が含まれている。つまり、符号化ストリームにおいて、輝度データおよび色差データの両方を含む係数情報が変換ユニット毎にまとめられている。
　次に、ＣＵヘッダについて説明する。図１０Ａに示すように、ＣＵヘッダは、ＣＵタイプを含み、さらに、動きベクトルまたは面内予測モードを含む。ＣＵタイプによって、予測ユニットのサイズが決定される。図１０Ｂは、１２８ｘ１２８画素、６４ｘ１２８画素、１２８ｘ６４画素、および、６４ｘ６４画素の予測ユニットを示す。予測ユニットのサイズは、４ｘ４画素以上のサイズから選択可能である。また、予測ユニットの形状は、長方形でもよい。予測ユニット毎に動きベクトルまたは面内予測モードが指定される。
　次に、本実施の形態に係る画像復号装置の動作を具体的に説明する。図１１Ａおよび図１１Ｂは、動作の説明に用いられる複数の符号化ユニットの構成例を示す。図１１Ａに示された８つの符号化ユニット（ＣＵ０～ＣＵ７）が、本実施の形態に係る画像復号装置の動作の説明に用いられる。
　図１１Ｂに示すように、ＣＵ０、ＣＵ５～ＣＵ７は、１２８ｘ１２８画素で構成される符号化ユニットである。ＣＵ１～ＣＵ４は、６４ｘ６４画素で構成される符号化ユニットである。ＣＵ４の変換ユニットのサイズは３２ｘ３２画素である。他の変換ユニットのサイズは全て６４ｘ６４画素である。ＣＵ０の予測ユニットのサイズは、１２８ｘ１２８画素であり、ＣＵ１～ＣＵ４の予測ユニットのサイズは、６４ｘ６４画素であり、ＣＵ５～ＣＵ７の予測ユニットのサイズは、１２８ｘ１２８画素である。
　次に、図１２に示すフローチャートを用いて、図４に示した画像復号装置の動作を説明する。図１２は、符号化ストリームに含まれる１シーケンスの復号動作を示すフローチャートである。図１２に示すように、画像復号装置は、まず、シーケンスヘッダを復号する（Ｓ９０１）。その際、可変長復号部５０３は、制御部５０１の制御に基づいて、符号化ストリームを復号する。次に、画像復号装置は、同様に、ピクチャヘッダを復号し（Ｓ９０２）、スライスヘッダを復号する（Ｓ９０３）。
　次に、画像復号装置は、符号化ユニットを復号する（Ｓ９０４）。符号化ユニットの復号については後で詳しく説明する。画像復号装置は、符号化ユニットの復号後、復号された符号化ユニットがスライス最後の符号化ユニットであるか否かを判定する（Ｓ９０５）。そして、復号された符号化ユニットがスライス最後の符号化ユニットでない場合、再度、画像復号装置は、次の符号化ユニットを復号する（Ｓ９０４）。
　さらに、画像復号装置は、復号された符号化ユニットを含むスライスがピクチャ最後のスライスであるか否かを判定する（Ｓ９０６）。そして、ピクチャ最後のスライスでない場合、画像復号装置は、再度、スライスヘッダを復号する（Ｓ９０３）。
　さらに、画像復号装置は、復号された符号化ユニットを含むピクチャがシーケンス最後のピクチャであるか否かを判定する（Ｓ９０７）。そして、シーケンス最後のピクチャでない場合、画像復号装置は、再度、ピクチャヘッダを復号する（Ｓ９０２）。画像復号装置は、シーケンスの全てのピクチャの復号後、一連の復号動作を終了する。
　次に、図１３に示すフローチャートを用いて、図１２の符号化ユニットの復号（Ｓ９０４）の動作を説明する。図１３は、１つの符号化ユニットの復号動作を示すフローチャートである。
　まず、可変長復号部５０３は、入力された符号化ストリームに含まれる処理対象の符号化ユニットについて、可変長復号を行う（Ｓ１００１）。可変長復号処理（Ｓ１００１）では、可変長復号部５０３は、符号化ユニットタイプ、面内予測（イントラ予測）モード、動きベクトル情報および量子化パラメータなどの符号化情報を出力し、各画素データに対応する係数情報を出力する。符号化情報は、制御部５０１に出力され、その後、各処理部に入力される。係数情報は、次の逆量子化部５０４に出力される。次に、逆量子化部５０４は、逆量子化処理を行う（Ｓ１００２）。その後、逆周波数変換部５０５は、逆周波数変換を行って差分画像を生成する（Ｓ１００３）。
　次に、制御部５０１は、処理対象の符号化ユニットにインター予測が用いられるか、面内予測が用いられるかの判定を行う（Ｓ１００４）。インター予測が用いられる場合、制御部５０１により動き補償部５０６が起動し、動き補償部５０６が１／２画素精度または１／４画素精度等の予測画像を生成する（Ｓ１００５）。一方、インター予測が用いられない場合、すなわち、面内予測が用いられる場合、制御部５０１により面内予測部５０７が起動し、面内予測部５０７が面内予測の処理を行い、予測画像を生成する（Ｓ１００６）。
　再構成部５０８は、動き補償部５０６または面内予測部５０７が出力する予測画像と、逆周波数変換部５０５が出力する差分画像とを加算することにより、再構成画像を生成する（Ｓ１００７）。
　生成された再構成画像は、インループフィルタ部５１０に入力される。同時に、面内予測で用いられる部分は、再構成画像メモリ５０９に格納される。最後に、インループフィルタ部５１０は、得られた再構成画像に対して、ノイズを低減するためのインループフィルタ処理を行う。そして、インループフィルタ部５１０は、フレームメモリ５０２に結果を格納する（Ｓ１００８）。以上で、符号化ユニットの復号動作が終了する。
　ここで、図１３に示された複数の処理は、点線で複数のステージに分割される。画像復号装置は、これらの第１ステージから第５ステージまでの複数のステージにおいて、ステージ毎にそれぞれ異なる複数の符号化ユニットに対して、複数の処理を同時に行う。これにより、並列処理が実現され、性能が向上する。このような処理をパイプライン処理と呼ぶ。
　図１３の例では、第１ステージは、可変長復号処理（Ｓ１００１）を含む。第２ステージは、逆量子化処理（Ｓ１００２）と逆周波数変換処理（Ｓ１００３）とを含む。第３ステージは、動き補償処理（Ｓ１００５）を含む。第４ステージは、面内予測処理（Ｓ１００６）と再構成処理（Ｓ１００７）とを含む。第５ステージは、インループフィルタ処理（Ｓ１００８）を含む。
　これらの複数のステージに分割された複数の処理が、ステージ毎に互いに異なる複数の符号化ユニットに対して、パイプライン方式で並行して実行される。このとき、各処理部に接続されたＦＩＦＯ部に十分な容量があれば、画像復号装置は、全ステージの処理を同期して実行する必要がない。そして、画像復号装置は、各ステージの処理を他のステージの処理とは非同期で実行できる。
　図１４Ａは、図５に示された可変長復号部５０３の動作を示すフローチャートである。まず、可変長復号部５０３は、ＣＵ０のヘッダがＦＩＦＯ部５００に入力された後、ＣＵ０のヘッダの可変長復号処理を行う（Ｓ１０１０）。
　次に、可変長復号部５０３は、ＣＵ０のデータの可変長復号処理に必要な入力データがＦＩＦＯ部５００に入力されたことを確認する（Ｓ１０１１）。また、可変長復号部５０３は、ＣＵ０のデータの可変長復号処理により得られる係数を出力するための空き領域が出力先のＦＩＦＯ部５１１にあることを確認する（Ｓ１０１２）。そして、確認後、可変長復号部５０３は、ＣＵ０のデータの可変長復号処理を行う（Ｓ１０１３）。
　同様に、可変長復号部５０３は、ＣＵ１のヘッダがＦＩＦＯ部５００に入力された後、ＣＵ１のヘッダの可変長復号処理を行う（Ｓ１０１０）。
　次に、可変長復号部５０３は、ＣＵ１のデータの可変長復号処理に必要な入力データがＦＩＦＯ部５００に入力されたことを確認する（Ｓ１０１１）。また、可変長復号部５０３は、ＣＵ１のデータの可変長復号処理により得られる係数を出力するための空き領域が出力先のＦＩＦＯ部５１１にあることを確認する（Ｓ１０１２）。そして、確認後、可変長復号部５０３は、ＣＵ１のデータの可変長復号処理を行う（Ｓ１０１３）。
　可変長復号部５０３は、以降の符号化ユニットについても同様の動作を行う。そして、可変長復号部５０３は、スライスの最後の符号化ユニットの可変長復号処理を終了した場合、スライスの可変長復号処理を終了する（Ｓ１０１４）。
　図１４Ｂは、図５に示された逆量子化部５０４の動作を示すフローチャートである。まず、逆量子化部５０４は、ＣＵ０の逆量子化処理に必要な入力データがＦＩＦＯ部５１１に入力されたことを確認する（Ｓ１０２１）。また、逆量子化部５０４は、ＣＵ０の逆量子化処理により得られる結果を出力するための空き領域が出力先のＦＩＦＯ部５１２にあることを確認する（Ｓ１０２２）。そして、確認後、逆量子化部５０４は、ＣＵ０の逆量子化処理を行う（Ｓ１００２）。
　同様に、逆量子化部５０４は、ＣＵ１の逆量子化処理に必要な入力データがＦＩＦＯ部５１１に入力されたことを確認する（Ｓ１０２１）。また、逆量子化部５０４は、ＣＵ１の逆量子化処理により得られる結果を出力するための空き領域が出力先のＦＩＦＯ部５１２にあることを確認する（Ｓ１０２２）。そして、確認後、逆量子化部５０４は、ＣＵ１の逆量子化処理を行う（Ｓ１００２）。
　逆量子化部５０４は、以降の符号化ユニットについても同様の動作を行う。そして、逆量子化部５０４は、スライスの最後の符号化ユニットの逆量子化処理を終了した場合、スライスの逆量子化処理を終了する（Ｓ１０２３）。
　図１４Ｃは、図５に示された逆周波数変換部５０５の動作を示すフローチャートである。まず、逆周波数変換部５０５は、ＣＵ０の逆周波数変換処理に必要な入力データがＦＩＦＯ部５１２に入力されたことを確認する（Ｓ１０３１）。また、逆周波数変換部５０５は、ＣＵ０の逆周波数変換処理により得られる結果を出力するための空き領域が出力先のＦＩＦＯ部５１３にあることを確認する（Ｓ１０３２）。そして、確認後、逆周波数変換部５０５は、ＣＵ０の逆周波数変換処理を行う（Ｓ１００３）。
　同様に、逆周波数変換部５０５は、ＣＵ１の逆周波数変換処理に必要な入力データがＦＩＦＯ部５１２に入力されたことを確認する（Ｓ１０３１）。また、逆周波数変換部５０５は、ＣＵ１の逆周波数変換処理により得られる結果を出力するための空き領域が出力先のＦＩＦＯ部５１３にあることを確認する（Ｓ１０３２）。そして、確認後、逆周波数変換部５０５は、ＣＵ１の逆周波数変換処理を行う（Ｓ１００３）。
　逆周波数変換部５０５は、以降の符号化ユニットについても同様の動作を行う。そして、逆周波数変換部５０５は、スライスの最後の符号化ユニットの逆周波数変換処理を終了した場合、スライスの逆周波数変換処理を終了する（Ｓ１０３３）。
　図１４Ｄは、図５に示された動き補償部５０６の動作を示すフローチャートである。ここでは、図１１Ｂの例の通り、ＣＵ０～ＣＵ７の予測モードがインター予測であると仮定する。
　まず、動き補償部５０６は、ＣＵ０の動き補償処理に必要な入力データがＦＩＦＯ部５１１、５１４に入力されたことを確認する（Ｓ１０４１）。また、動き補償部５０６は、ＣＵ０の動き補償処理により得られる結果を出力するための空き領域が出力先のＦＩＦＯ部５１５にあることを確認する（Ｓ１０４２）。そして、確認後、動き補償部５０６は、ＣＵ０の動き補償処理を行う（Ｓ１００４）。
　同様に、動き補償部５０６は、ＣＵ１の動き補償処理に必要な入力データがＦＩＦＯ部５１１、５１４に入力されたことを確認する（Ｓ１０４１）。また、動き補償部５０６は、ＣＵ１の動き補償処理により得られる結果を出力するための空き領域が出力先のＦＩＦＯ部５１５にあることを確認する（Ｓ１０４２）。そして、確認後、動き補償部５０６は、ＣＵ０の動き補償処理を行う（Ｓ１００４）。
　動き補償部５０６は、以降の符号化ユニットについても同様の動作を行う。そして、動き補償部５０６は、スライスの最後の符号化ユニットの動き補償処理を終了した場合、スライスの動き補償処理を終了する（Ｓ１０４３）。
　図１４Ｅは、図５に示された面内予測部５０７の動作を示すフローチャートである。ここでは、図１１Ｂの例とは異なり、ＣＵ０～ＣＵ７の予測モードがイントラ予測であると仮定する。
　まず、面内予測部５０７は、ＣＵ０の面内予測処理に必要な入力データがＦＩＦＯ部５１１および再構成画像メモリ５０９に入力されたことを確認する（Ｓ１０５１）。また、面内予測部５０７は、ＣＵ０の面内予測処理により得られる予測画像を出力するための空き領域が出力先のＦＩＦＯ部５１７にあることを確認する（Ｓ１０５２）。そして、確認後、面内予測部５０７は、ＣＵ０の面内予測処理を行う（Ｓ１００５）。
　同様に、面内予測部５０７は、ＣＵ１の面内予測処理に必要な入力データがＦＩＦＯ部５１１および再構成画像メモリ５０９に入力されたことを確認する（Ｓ１０５１）。また、面内予測部５０７は、ＣＵ１の面内予測処理により得られる予測画像を出力するための空き領域が出力先のＦＩＦＯ部５１７にあることを確認する（Ｓ１０５２）。そして、確認後、面内予測部５０７は、ＣＵ１の面内予測処理を行う（Ｓ１００５）。
　面内予測部５０７は、以降の符号化ユニットについても同様の動作を行う。そして、面内予測部５０７は、スライスの最後の符号化ユニットの面内予測処理を終了した場合、スライスの面内予測処理を終了する（Ｓ１０５３）。
　図１４Ｆは、図５に示された再構成部５０８の動作を示すフローチャートである。まず、再構成部５０８は、ＣＵ０の再構成処理に必要な入力データがＦＩＦＯ部５１３、５１５、５１７に入力されたことを確認する（Ｓ１０６１）。また、再構成部５０８は、ＣＵ０の再構成処理により得られる再構成画像を出力するための空き領域が出力先のＦＩＦＯ部５１８にあることを確認する（Ｓ１０６２）。そして、確認後、再構成部５０８は、ＣＵ０の再構成処理を行う（Ｓ１００６）。
　同様に、再構成部５０８は、ＣＵ１の再構成処理に必要な入力データがＦＩＦＯ部５１３、５１５、５１７に入力されたことを確認する（Ｓ１０６１）。また、再構成部５０８は、ＣＵ１の再構成処理により得られる再構成画像を出力するための空き領域が出力先のＦＩＦＯ部５１８にあることを確認する（Ｓ１０６２）。そして、確認後、再構成部５０８は、ＣＵ１の再構成処理を行う（Ｓ１００６）。
　再構成部５０８は、以降の符号化ユニットについても同様の動作を行う。そして、再構成部５０８は、スライスの最後の符号化ユニットの再構成処理を終了した場合、スライスの再構成処理を終了する（Ｓ１０６３）。
　図１４Ｇは、図５に示されたインループフィルタ部５１０の動作を示すフローチャートである。
　まず、インループフィルタ部５１０は、ＣＵ０のインループフィルタ処理に必要な入力データがＦＩＦＯ部５１８に入力されたことを確認する（Ｓ１０７１）。また、インループフィルタ部５１０は、ＣＵ０のインループフィルタ処理により得られる復号画像を出力するための空き領域が出力先のＦＩＦＯ部５１９にあることを確認する（Ｓ１０７２）。そして、確認後、インループフィルタ部５１０は、ＣＵ０のインループフィルタ処理を行う（Ｓ１００７）。
　同様に、インループフィルタ部５１０は、ＣＵ１のインループフィルタ処理に必要な入力データがＦＩＦＯ部５１８に入力されたことを確認する（Ｓ１０７１）。また、インループフィルタ部５１０は、ＣＵ１のインループフィルタ処理により得られる復号画像を出力するための空き領域が出力先のＦＩＦＯ部５１９にあることを確認する（Ｓ１０７２）。そして、確認後、インループフィルタ部５１０は、ＣＵ１のインループフィルタ処理を行う（Ｓ１００７）。
　インループフィルタ部５１０は、以降の符号化ユニットについても同様の動作を行う。そして、インループフィルタ部５１０は、スライスの最後の符号化ユニットのインループフィルタ処理を終了した場合、スライスのインループフィルタ処理を終了する（Ｓ１０７３）。
　図１３の第１ステージにおいて、可変長復号部５０３が上述の可変長復号処理を行う。第２ステージにおいて、逆量子化部５０４が上述の逆量子化処理を行い、逆周波数変換部５０５が上述の逆周波数変換処理を行う。第３ステージにおいて、動き補償部５０６が上述の動き補償処理を行う。第４ステージにおいて、面内予測部５０７が上述の面内予測処理を行い、再構成部５０８が上述の再構成処理を行う。第５ステージにおいて、インループフィルタ部５１０が上述のインループフィルタ処理を行う。
　画像復号装置は、前のステージの出力結果を次のステージの入力データとして用いて、一連の複数の処理を行う。画像復号装置は、上述の通り、複数のステージにおいて、互いに異なる複数の符号化ユニットに対して複数の処理を並行して実行する。そして、画像復号装置は、必要な準備が整ったタイミングで、複数の処理のそれぞれを他の処理とは非同期で実行する。
　図１５は、本実施の形態に係る画像復号装置の時系列の動作を示すタイムチャートである。図１５は、図１３のように複数の処理が複数のステージに分割され、かつ、複数の符号化ユニットが図１１Ａのように構成されている場合の動作を示す。図１５のように、複数のステージのそれぞれにおいて、必要な準備が整ったタイミングで、他のステージとは独立して、処理対象の符号化ユニットが切り替えられる。したがって、図３のように、無駄な待ち時間の発生が抑制される。
　図１６は、本実施の形態に係るＦＩＦＯ部５１３の状態を時系列で示す図である。ＦＩＦＯ部５１３は、逆周波数変換処理により得られた残差画像を記憶するための構成要素である。図１６の例では、ＦＩＦＯ部５１３は、最大符号化ユニット４個分のデータを記憶可能な容量を有する。そして、図１６には、時刻Ａ～Ｊにおいて、ＦＩＦＯ部５１３に記憶されたデータの状態が示されている。
　時刻Ａは、図１５において、ＣＵ０の逆周波数変換処理が完了する前の時点に対応する。時刻Ｂは、図１５において、ＣＵ０の逆周波数変換処理が完了した時点に対応する。時刻Ｃは、図１５において、ＣＵ１の逆周波数変換処理が完了した時点に対応する。時刻Ｄは、図１５において、ＣＵ２の逆周波数変換処理が完了した時点に対応する。時刻Ｅは、図１５において、ＣＵ３の逆周波数変換処理が完了する前にＣＵ０の再構成処理が完了した時点に対応する。
　時刻Ｆは、図１５において、ＣＵ３の逆周波数変換処理が完了した時点に対応する。時刻Ｇは、図１５において、ＣＵ４の逆周波数変換処理が完了する前にＣＵ１の再構成処理が完了した時点に対応する。時刻Ｈは、図１５において、ＣＵ４の逆周波数変換処理が完了した時点に対応する。時刻Ｉは、図１５において、ＣＵ５の逆周波数変換処理が完了する前にＣＵ２の再構成処理が完了した時点に対応する。時刻Ｊは、図１５において、ＣＵ５の逆周波数変換処理が完了した時点に対応する。
　また、ＷＰは、ライトポインタを表し、入力データを書き込む位置を示す。ＲＰは、リードポインタを表し、出力データを読み出す位置を示す。
　保持ＣＵカウンタ値は、ＦＩＦＯ部５１３が保持している符号化ユニットの数を示す。例えば、再構成部５０８は、再構成処理を行う際に、保持ＣＵカウンタ値が１以上か否かに基づいて、符号化ユニット１個分の入力データがあるか否かを判定する（図１４ＦのＳ１０６１）。また、逆周波数変換部５０５は、逆周波数変換処理を行う際に、保持ＣＵカウンタ値が３以下であるか否かに基づいて、符号化ユニット１個分の出力領域があるか否かを判定する（図１４ＣのＳ１０３２）。
　特定のＦＩＦＯ部にデータを格納する処理部が、当該ＦＩＦＯ部の保持ＣＵカウンタ値を増加させる。また、当該ＦＩＦＯ部からデータを抽出する処理部が、当該ＦＩＦＯ部の保持ＣＵカウンタ値を減少させる。例えば、逆周波数変換部５０５が、データの格納後、ＦＩＦＯ部５１３の保持ＣＵカウンタ値を増加させる。そして、再構成部５０８が、データの抽出後、ＦＩＦＯ部５１３の保持ＣＵカウンタ値を減少させる。
　図１６の例では、時刻Ｂ以降、ＦＩＦＯ部５１３の保持ＣＵカウンタ値は、１以上３以下である。したがって、無駄な待ち時間が発生しない。
　図１７は、本実施の形態に係るＦＩＦＯ部５１３の状態の別の例を時系列で示す図である。図１７の例では、ＦＩＦＯ部５１３は、最大符号化ユニット３個分のデータを記憶可能な容量を有する。その他の条件は、図１６の例と同様である。
　図１７の例の場合、逆周波数変換部５０５は、逆周波数変換処理を行う際に、保持ＣＵカウンタ値が２以下であるか否かに基づいて、符号化ユニット１個分の出力領域があるか否かを判定する（図１４ＣのＳ１０３２）。したがって、保持ＣＵカウンタ値が３である場合、逆周波数変換処理において、待ち時間が発生する。しかし、ＦＩＦＯ部５１３が無い場合よりも、待ち時間の発生は抑制される。また、他の可変長復号処理および逆量子化処理等は、非同期で行われるため、処理遅延は全体として低減される。
　本実施の形態では、上述の通り、パイプライン処理に含まれる複数の処理の開始および完了のタイミングが同期していない。そのため、無駄な待ち時間が削減され、効率的にパイプライン処理が実行される。
　以上が、本実施の形態に係る画像復号装置の動作についての説明である。
　　（１－４．効果）
　本実施の形態に係る画像復号装置は、複数の処理部のそれぞれに接続される入出力バッファとして、少なくとも最大符号化ユニット３個分のデータを保持することのできるＦＩＦＯ部を備える。格納処理および抽出処理のそれぞれに、最大符号化ユニット１個分の領域が用いられる。そして、最大符号化ユニット１個分以上の領域が、処理時間の変動を吸収するためのバッファとして用いられる。
　これにより、複数の符号化ユニットが様々なサイズで構成されている場合でも、各処理において、データの入力を待つ時間、および、出力バッファの空きを待つ時間が減少する。したがって、パイプライン処理における空き時間が削減され、効率的にパイプライン処理が行われる。よって、処理性能が向上する。
　また、ＦＩＦＯ部の容量が大きければ大きいほど、各処理において、データの入力を待つ時間、および、出力バッファの空きを待つ時間が減少する。その結果、処理性能がより向上する。また、効率的に回路が動作するため、必要な消費電力が減少する。
　　（１－５．補足）
　なお、本実施の形態では、符号化および復号に用いられるデータ単位として、符号化ユニットが用いられている。しかし、符号化および復号に用いられるデータ単位は、マクロブロックであってもよい。また、符号化および復号に用いられるデータ単位は、スーパーマクロブロックと呼ばれるブロックであってもよい。
　また、本実施の形態では、非特許文献２に示された符号化方式に基づいて、パイプライン処理における各処理が示されている。しかし、パイプライン処理における各処理は、本実施の形態の例に限定されない。
　また、本実施の形態では、最大符号化ユニットのサイズは１２８ｘ１２８画素である。しかし、最大符号化ユニットのサイズは、どのようなサイズであっても構わない。また、本実施の形態では、符号化ユニットのサイズは１２８ｘ１２８画素～８ｘ８画素である。しかし、符号化ユニットのサイズは、これら以外のサイズであってもよい。
　また、本実施の形態に示されたパイプライン処理の構成は一例である。必ずしも本実施の形態のように、複数の処理が複数のステージに分割されなくてもよい。例えば、複数の処理が１つのステージで実現されてもよいし、１つの処理がいくつかのステージに分割されても構わない。
　また、本実施の形態では、可変長符号が用いられている。可変長符号の符号化方式は、ハフマン符号、ランレングス符号または算術符号など、どのような符号化方式であっても構わない。
　また、各処理部の一部あるいは全てが、専用ハードウェアによる回路で実現されてもよいし、プロセッサ上のプログラムで実現されてもよい。
　また、ＦＩＦＯ部５００、ＦＩＦＯ部５１１、ＦＩＦＯ部５１２、ＦＩＦＯ部５１３、ＦＩＦＯ部５１４、ＦＩＦＯ部５１５、ＦＩＦＯ部５１７、ＦＩＦＯ部５１８、ＦＩＦＯ部５１９、フレームメモリ５０２および再構成画像メモリ５０９は、メモリに限られない。これらは、データの記憶が可能な記憶素子であればよい。例えば、これらは、フリップフロップまたはレジスタなどであっても構わない。さらには、プロセッサのメモリ領域の一部、または、キャッシュメモリの一部がこれらに用いられてもよい。
　また、本実施の形態では、再構成画像メモリ５０９が明示的に示されている。しかし、各処理部内のメモリが再構成画像メモリ５０９として用いられてもよいし、フレームメモリ５０２が再構成画像メモリ５０９として用いられてもよい。
　また、本実施の形態では、復号処理の例が示されている。しかし、本実施の形態と同様の構成が、復号処理以外に適用されてもよい。例えば、復号処理の逆の処理である符号化処理に、本実施の形態と同様の構成が適用されてもよい。すなわち、画像符号化装置が、複数の処理部のそれぞれに接続される入出力バッファとして、少なくとも最大符号化ユニット３個分のデータを保持できるＦＩＦＯ部を備えてもよい。これにより、本実施の形態と同様に効率的にパイプライン処理が実行される。
　また、本実施の形態では、ＣＵ分割フラグは、分割ブロックの先頭に存在する。しかし、ＣＵ分割フラグは、必ずしもこのような位置に存在する必要はなく、符号化ストリームに存在すればよい。例えば、ＣＵ分割フラグは、最大符号化ユニットの先頭に存在してもよい。
　また、本実施の形態では、ＴＵ分割フラグは、各係数情報の先頭に存在する。しかし、ＴＵ分割フラグは、必ずしもこのような位置に存在する必要はなく、符号化ストリームに存在すればよい。例えば、ＴＵ分割フラグは、符号化ユニットまたは最大符号化ユニットの先頭に存在してもよい。
　また、本実施の形態では、画像復号装置は、符号化ユニット毎に複数の処理を行う。しかし、画像復号装置は、符号化ユニットとは異なる利用可能なデータセット毎に複数の処理を行ってもよい。すなわち、画像復号装置は、変換ユニット毎に複数の処理を行ってもよいし、予測ユニット毎に複数の処理を行ってもよいし、それ以外のデータセット毎に複数の処理を行ってもよい。
　また、本実施の形態では、全ての処理が、符号化ユニット毎に行われる。しかし、例えば、逆周波数変換処理は変換ユニット毎に行われ、動き補償処理は予測ユニット毎に行われてもよい。すなわち、必ずしも全ての処理において、データ単位が同じである必要はない。
　また、本実施の形態では、画像復号装置は、複数の処理部のそれぞれに接続される入出力バッファとして、少なくとも最大符号化ユニット３個分のデータを保持できるＦＩＦＯ部を備える。しかし、画像復号装置は、利用可能な最大データセット３個分以上のデータを保持できるＦＩＦＯ部を備えていてもよい。
　例えば、画像復号装置は、最大変換ユニット３個分以上のデータを保持できるＦＩＦＯ部を備えてもよい。また、画像復号装置は、最大予測ユニット３個分以上のデータを保持できるＦＩＦＯ部を備えてもよい。また、画像復号装置は、それ以外の最大データセット３個分以上のデータを保持できるＦＩＦＯ部を備えてもよい。
　（実施の形態２）
　　（２－１．概要）
　まず、本実施の形態に係る画像復号装置の概要について説明する。本実施の形態に係る画像復号装置は、符号化された画像である符号化ストリームを復号する。符号化ストリームを構成する符号化ユニットのサイズは可変である。また、画像復号装置は、復号処理に含まれる複数の処理を複数のステージに分割して、パイプライン方式で並列に複数の処理を行う。
　その際、画像復号装置は、符号化ストリームにおいて定義された符号化ユニットのサイズで、複数の処理をパイプライン方式で並列に行う。画像復号装置を構成する複数の処理部には、入出力バッファが接続される。この入出力バッファは、少なくとも２つの最大符号化ユニットに対応するデータを保持することのできるＦＩＦＯ部で構成される。また、符号化ユニットサイズに基づいて、ＦＩＦＯ部のデータが管理される。
　これにより、複数の符号化ユニットが様々なサイズで構成されている場合でも、各処理において、データの入力を待つ時間、および、出力バッファの空きを待つ時間が減少する。したがって、パイプライン処理における空き時間が削減され、効率的にパイプライン処理が行われる。よって、処理性能が向上する。
　そして、ＦＩＦＯ部の容量が大きければ大きいほど、各処理において、データの入力を待つ時間、および、出力バッファの空きを待つ時間が減少する。また、処理対象の符号化ユニットが、想定されている最大符号化ユニットよりも小さい場合も、各処理において、データの入力を待つ時間、および、出力バッファの空きを待つ時間が減少する。また、実施の形態１に比べて、複数の処理部の間のメモリに必要な容量が削減される。
　以上が、本実施の形態に係る画像復号装置の概要についての説明である。
　　（２－２．構成）
　図４は、本実施の形態に係る画像復号装置の構成図である。本実施の形態に係る画像復号装置の全体構成は、実施の形態１と同様であるので、説明を省略する。
　図５は、複数の処理部の間の接続を示す構成図である。接続の構成は、実施の形態１と同様であるので、説明を省略する。
　図１８は、可変長復号部５０３、逆量子化部５０４、逆周波数変換部５０５、ＦＩＦＯ部５００、ＦＩＦＯ部５１１、ＦＩＦＯ部５１２およびＦＩＦＯ部５１３の接続について、詳細に記載された図である。図６と同様の構成要素については説明を省略する。本実施の形態では、サイズ判定部５０２０が追加されている。このサイズ判定部５０２０は、可変長復号部５０３により復号されたヘッダ情報に基づいて、符号化ユニットのサイズを判定する。
　サイズ判定部５０２０で判定されたサイズは、各処理部の入力用のＦＩＦＯ部、および、出力用のＦＩＦＯ部を管理するＦＩＦＯ管理部に入力される。そして、ＦＩＦＯ管理部は、サイズに応じて、ＦＩＦＯ部を管理し、処理部を起動する。
　なお、サイズ判定部５０２０は、可変長復号部５０３に含まれていてもよい。以降の説明では、サイズ判定部５０２０の動作が、サイズ判定部５０２０を含む可変長復号部５０３の動作として示される場合がある。
　以上が、本実施の形態に係る画像復号装置の構成についての説明である。
　　（２－３．動作）
　本実施の形態では、実施の形態１と同様に、図７Ａ～図１０Ｂに示された符号化ストリームの構造が用いられる。また、実施の形態１と同様に、図１１Ａおよび図１１Ｂに示された複数の符号化ユニットの構成が例として用いられる。本実施の形態に係る画像復号装置全体の動作フローは、図１２および図１３に示された実施の形態１の動作フローと同様であるので、説明を省略する。
　本実施の形態に係る画像復号装置は、実施の形態１と異なり、入力データの有無、および、出力領域の有無の判定に、符号化ユニットのサイズを用いる。
　図１９Ａは、本実施の形態に係る可変長復号部５０３の動作を示すフローチャートである。まず、可変長復号部５０３は、符号化ユニットのヘッダの可変長復号処理を行う（Ｓ２０１０）。
　次に、可変長復号部５０３は、符号化ユニットのサイズを判定する（Ｓ２０１１）。次に、可変長復号部５０３は、符号化ユニットのサイズに対応する入力データがあることを確認する（Ｓ２０１２）。次に、可変長復号部５０３は、符号化ユニットのサイズに対応する出力領域があることを確認する（Ｓ２０１３）。そして、確認後、可変長復号部５０３は、符号化ユニットのデータの可変長復号処理を行う（Ｓ２０１４）。そして、可変長復号部５０３は、スライスの最後の符号化ユニットまで、上述の動作を繰り返す（Ｓ２０１５）。
　図１９Ｂは、本実施の形態に係る逆量子化部５０４の動作を示すフローチャートである。まず、逆量子化部５０４は、可変長復号部５０３によって判定された結果に基づいて、符号化ユニットのサイズを取得する（Ｓ２０２０）。
　次に、逆量子化部５０４は、符号化ユニットのサイズに対応する入力データがあることを確認する（Ｓ２０２１）。次に、逆量子化部５０４は、符号化ユニットのサイズに対応する出力領域があることを確認する（Ｓ２０２２）。そして、確認後、逆量子化部５０４は、符号化ユニットの逆量子化処理を行う（Ｓ１００２）。そして、逆量子化部５０４は、スライスの最後の符号化ユニットまで、上述の動作を繰り返す（Ｓ２０２３）。
　図１９Ｃは、本実施の形態に係る逆周波数変換部５０５の動作を示すフローチャートである。まず、逆周波数変換部５０５は、可変長復号部５０３によって判定された結果に基づいて、符号化ユニットのサイズを取得する（Ｓ２０３０）。
　次に、逆周波数変換部５０５は、符号化ユニットのサイズに対応する入力データがあることを確認する（Ｓ２０３１）。次に、逆周波数変換部５０５は、符号化ユニットのサイズに対応する出力領域があることを確認する（Ｓ２０３２）。そして、確認後、逆周波数変換部５０５は、符号化ユニットの逆周波数変換処理を行う（Ｓ１００３）。そして、逆周波数変換部５０５は、スライスの最後の符号化ユニットまで、上述の動作を繰り返す（Ｓ２０３３）。
　図１９Ｄは、本実施の形態に係る動き補償部５０６の動作を示すフローチャートである。まず、動き補償部５０６は、可変長復号部５０３によって判定された結果に基づいて、符号化ユニットのサイズを取得する（Ｓ２０４０）。
　次に、動き補償部５０６は、符号化ユニットのサイズに対応する入力データがあることを確認する（Ｓ２０４１）。次に、動き補償部５０６は、符号化ユニットのサイズに対応する出力領域があることを確認する（Ｓ２０４２）。そして、確認後、動き補償部５０６は、符号化ユニットの動き補償処理を行う（Ｓ１００４）。そして、動き補償部５０６は、スライスの最後の符号化ユニットまで、上述の動作を繰り返す（Ｓ２０４３）。
　図１９Ｅは、本実施の形態に係る面内予測部５０７の動作を示すフローチャートである。まず、面内予測部５０７は、可変長復号部５０３によって判定された結果に基づいて、符号化ユニットのサイズを取得する（Ｓ２０５０）。
　次に、面内予測部５０７は、符号化ユニットのサイズに対応する入力データがあることを確認する（Ｓ２０５１）。次に、面内予測部５０７は、符号化ユニットのサイズに対応する出力領域があることを確認する（Ｓ２０５２）。そして、確認後、面内予測部５０７は、符号化ユニットの面内予測処理を行う（Ｓ１００５）。そして、面内予測部５０７は、スライスの最後の符号化ユニットまで、上述の動作を繰り返す（Ｓ２０５３）。
　図１９Ｆは、本実施の形態に係る再構成部５０８の動作を示すフローチャートである。まず、再構成部５０８は、可変長復号部５０３によって判定された結果に基づいて、符号化ユニットのサイズを取得する（Ｓ２０６０）。
　次に、再構成部５０８は、符号化ユニットのサイズに対応する入力データがあることを確認する（Ｓ２０６１）。次に、再構成部５０８は、符号化ユニットのサイズに対応する出力領域があることを確認する（Ｓ２０６２）。そして、確認後、再構成部５０８は、符号化ユニットの面内予測処理を行う（Ｓ１００６）。そして、再構成部５０８は、スライスの最後の符号化ユニットまで、上述の動作を繰り返す（Ｓ２０６３）。
　図１９Ｇは、本実施の形態に係るインループフィルタ部５１０の動作を示すフローチャートである。まず、インループフィルタ部５１０は、可変長復号部５０３によって判定された結果に基づいて、符号化ユニットのサイズを取得する（Ｓ２０７０）。
　次に、インループフィルタ部５１０は、符号化ユニットのサイズに対応する入力データがあることを確認する（Ｓ２０７１）。次に、インループフィルタ部５１０は、符号化ユニットのサイズに対応する出力領域があることを確認する（Ｓ２０７２）。そして、確認後、インループフィルタ部５１０は、符号化ユニットのインループフィルタ処理を行う（Ｓ１００７）。そして、インループフィルタ部５１０は、スライスの最後の符号化ユニットまで、上述の動作を繰り返す（Ｓ２０７３）。
　上述の通り、本実施の形態では、符号化ユニットのサイズに基づいて、各処理が実行される。その他の動作は、実施の形態１と同様である。
　図１５は、本実施の形態に係る画像復号装置の時系列の動作を示すタイムチャートである。本実施の形態においても、実施の形態１と同様に、パイプライン処理が実行される。
　図２０は、本実施の形態に係るＦＩＦＯ部５１３の状態を時系列で示す図である。図２０の例では、ＦＩＦＯ部５１３は、最大符号化ユニット２個分のデータを記憶可能な容量を有する。そして、図２０には、時刻Ａ～Ｊにおいて、ＦＩＦＯ部５１３に記憶されたデータの状態が示されている。時刻Ａ～Ｊは、それぞれ、実施の形態１で示された各時点と同じである。また、図１６と同様に、ＷＰは、ライトポインタを表し、入力データを書き込む位置を示す。ＲＰは、リードポインタを表し、出力データを読み出す位置を示す。
　また、図２０の保持ＣＵカウンタ値は、ＦＩＦＯ部５１３が最小符号化ユニット何個分に相当する情報を保持しているかを示している。例えば、ＣＵ１、ＣＵ２、ＣＵ３およびＣＵ４が符号化ユニットの最小サイズである場合、ＣＵ０は最小符号化ユニット４個分に相当する。つまり、図２０の時刻Ｂのように、ＣＵ０の処理が完了した時点で、保持ＣＵカウンタ値に最小符号化ユニット４個分の値が追加される。
　例えば、再構成部５０８は、１ＣＵ分の入力データがあるかどうかを判定する前に、実施の形態１とは異なり、処理対象の符号化ユニットのサイズを取得する（図１９ＦのＳ２０６０）。そして、再構成部５０８は、ＦＩＦＯ部５１３の保持ＣＵカウンタ値がサイズに相当する値以上であるか否かに基づいて、ＦＩＦＯ部５１３に入力データがあるか否かを判定する（図１９ＦのＳ２０６１）。
　また、逆周波数変換部５０５は、符号化ユニットのサイズに相当する値と保持ＣＵカウンタ値との加算結果が８以下であるか否かに基づいて、ＦＩＦＯ部５１３に空き領域があるか否かを判定する（図１９ＣのＳ２０３２）。
　実施の形態１と同様に、特定のＦＩＦＯ部に符号化ユニットのデータを格納する処理部が、符号化ユニットのサイズに基づいて、当該ＦＩＦＯ部の保持ＣＵカウンタ値を増加させる。また、当該ＦＩＦＯ部から符号化ユニットのデータを抽出する処理部が、符号化ユニットのサイズに基づいて、当該ＦＩＦＯ部の保持ＣＵカウンタ値を減少させる。
　本実施の形態に係る画像復号装置は、上述の通り、符号化ユニットのサイズに基づいて、ＦＩＦＯ部のデータ入出力を管理する。したがって、画像復号装置は、様々なサイズの複数の符号化ユニットに対して、パイプライン方式で並行して複数の処理を実行できる。そして、画像復号装置は、複数の処理部の間を接続するＦＩＦＯ部の領域を有効に活用できる。
　以上が、本実施の形態に係る画像復号装置の動作についての説明である。
　　（２－４．効果）
　本実施の形態に係る画像復号装置は、符号化ストリームにおいて定義された符号化ユニットのサイズで、複数の処理をパイプライン方式で並列に行う。また、画像復号装置は、複数の処理部のそれぞれに接続される入出力バッファとして、少なくとも最大符号化ユニット２個分のデータを保持できるＦＩＦＯ部を備える。また、画像復号装置は、符号化ユニットのサイズに基づいて、ＦＩＦＯ部の入出力データを管理する。
　これにより、複数の符号化ユニットが様々なサイズで構成されている場合でも、各処理において、データの入力を待つ時間、および、出力バッファの空きを待つ時間が減少する。したがって、パイプライン処理における空き時間が削減され、効率的にパイプライン処理が行われる。よって、処理性能が向上する。
　そして、ＦＩＦＯ部の容量が大きければ大きいほど、各処理において、データの入力を待つ時間、および、出力バッファの空きを待つ時間が減少する。また、処理対象の符号化ユニットが、想定されている最大符号化ユニットよりも小さい場合も、各処理において、データの入力を待つ時間、および、出力バッファの空きを待つ時間が減少する。
　その結果、処理性能がより向上する。また、効率的に回路が動作することにより、必要な消費電力が減少する。また、実施の形態１に比べて、複数の処理部の間のメモリ容量を削減することが可能である。これにより、回路規模を小さくすることが可能になる。
　　（２－５．補足）
　なお、本実施の形態では、符号化および復号に用いられるデータ単位として、符号化ユニットが用いられている。しかし、符号化および復号に用いられるデータ単位は、マクロブロックであってもよい。また、符号化および復号に用いられるデータ単位は、スーパーマクロブロックと呼ばれるブロックであってもよい。
　また、本実施の形態では、非特許文献２に示された符号化方式に基づいて、パイプライン処理における各処理が示されている。しかし、パイプライン処理における各処理は、本実施の形態の例に限定されない。
　また、本実施の形態では、最大符号化ユニットのサイズは１２８ｘ１２８画素である。しかし、最大符号化ユニットのサイズは、どのようなサイズであっても構わない。また、本実施の形態では、符号化ユニットのサイズは１２８ｘ１２８画素～８ｘ８画素である。しかし、符号化ユニットのサイズは、これら以外のサイズであってもよい。
　また、本実施の形態に示されたパイプライン処理の構成は一例である。必ずしも本実施の形態のように、複数の処理が複数のステージに分割されなくてもよい。例えば、複数の処理が１つのステージで実現されてもよいし、１つの処理がいくつかのステージに分割されても構わない。
　また、本実施の形態では、可変長符号が用いられている。可変長符号の符号化方式は、ハフマン符号、ランレングス符号または算術符号など、どのような符号化方式であっても構わない。
　また、各処理部の一部あるいは全てが、専用ハードウェアによる回路で実現されてもよいし、プロセッサ上のプログラムで実現されてもよい。
　また、ＦＩＦＯ部５００、ＦＩＦＯ部５１１、ＦＩＦＯ部５１２、ＦＩＦＯ部５１３、ＦＩＦＯ部５１４、ＦＩＦＯ部５１５、ＦＩＦＯ部５１７、ＦＩＦＯ部５１８、ＦＩＦＯ部５１９、フレームメモリ５０２および再構成画像メモリ５０９は、メモリに限られない。これらは、データの記憶が可能な記憶素子であればよい。例えば、これらは、フリップフロップまたはレジスタなどであっても構わない。さらには、プロセッサのメモリ領域の一部、または、キャッシュメモリの一部がこれらに用いられてもよい。
　また、本実施の形態では、再構成画像メモリ５０９が明示的に示されている。しかし、各処理部内のメモリが再構成画像メモリ５０９として用いられてもよいし、フレームメモリ５０２が再構成画像メモリ５０９として用いられてもよい。
　また、本実施の形態では、復号処理の例が示されている。しかし、本実施の形態と同様の構成が、復号処理以外に適用されてもよい。例えば、復号処理の逆の処理である符号化処理に、本実施の形態と同様の構成が適用されてもよい。
　すなわち、画像符号化装置が、複数の処理部のそれぞれに接続される入出力バッファとして、少なくとも最大符号化ユニット２個分のデータを保持できるＦＩＦＯ部を備え、符号化ユニットサイズに基づいてＦＩＦＯ部のデータの管理を行えればよい。これにより、本実施の形態と同様に効率的にパイプライン処理が実行される。
　また、本実施の形態では、ＣＵ分割フラグは、分割ブロックの先頭に存在する。しかし、ＣＵ分割フラグは、必ずしもこのような位置に存在する必要はなく、符号化ストリームに存在すればよい。例えば、ＣＵ分割フラグは、最大符号化ユニットの先頭に存在してもよい。
　また、本実施の形態では、ＴＵ分割フラグは、各係数情報の先頭に存在する。しかし、ＴＵ分割フラグは、必ずしもこのような位置に存在する必要はなく、符号化ストリームに存在すればよい。例えば、ＴＵ分割フラグは、符号化ユニットまたは最大符号化ユニットの先頭に存在してもよい。
　また、本実施の形態では、画像復号装置は、符号化ユニット毎に複数の処理を行う。しかし、画像復号装置は、符号化ユニットとは異なる利用可能なデータセット毎に複数の処理を行ってもよい。すなわち、画像復号装置は、変換ユニット毎に複数の処理を行ってもよいし、予測ユニット毎に複数の処理を行ってもよいし、それ以外のデータセット毎に複数の処理を行ってもよい。
　また、本実施の形態では、全ての処理が、符号化ユニット毎に行われる。しかし、例えば、逆周波数変換処理は変換ユニット毎に行われ、動き補償処理は予測ユニット毎に行われてもよい。すなわち、必ずしも全ての処理において、データ単位が同じである必要はない。
　また、本実施の形態では、画像復号装置は、複数の処理部のそれぞれに接続される入出力バッファとして、少なくとも最大符号化ユニット２個分のデータを保持できるＦＩＦＯ部を備える。しかし、画像復号装置は、利用可能な最大データセット２個分以上のデータを保持できるＦＩＦＯ部を備えていてもよい。
　例えば、画像復号装置は、最大変換ユニット２個分以上のデータを保持できるＦＩＦＯ部を備えてもよい。また、画像復号装置は、最大予測ユニット２個分以上のデータを保持できるＦＩＦＯ部を備えてもよい。また、画像復号装置は、それ以外の最大データセット２個分以上のデータを保持できるＦＩＦＯ部を備えてもよい。
　（実施の形態３）
　本実施の形態に係る画像復号装置および画像符号化装置は、実施の形態１および実施の形態２で示された複数の構成要素のうち、特徴的な構成要素を備える。
　図２１Ａは、本実施の形態に係る画像復号装置を示す構成図である。図２１Ａに示された画像復号装置１００は、少なくとも２種類のサイズが存在する複数のブロックに分割され符号化された画像を複数の処理を含むパイプライン処理で復号する。そして、画像復号装置１００は、２つの処理部１０１、１０２、および、記憶部１１１を備える。記憶部１１１は、少なくとも２種類のサイズのうち最も大きいサイズのブロックを２つ以上記憶可能な容量を有する。
　図２１Ｂは、図２１Ａに示された画像復号装置１００の動作を示すフローチャートである。まず、処理部１０１は、複数のブロックに対して複数の処理のうち第１の処理を順次行う。そして、処理部１０１は、記憶部１１１に第１の処理が行われたブロックを格納することにより記憶部１１１に複数のブロックを順次格納する（Ｓ１０１）。次に、処理部１０２は、記憶部１１１から複数のブロックを順次抽出する。そして、処理部１０２は、抽出された複数のブロックに対して複数の処理のうち第２の処理を順次行う（Ｓ１０２）。
　これにより、処理部１０１が、最も大きいサイズのブロックを処理して、当該ブロックを記憶部１１１に書き込みつつ、処理部１０２が、最も大きいサイズの別のブロックを記憶部１１１から抽出して、当該別のブロックを処理できる。また、記憶部１１１は、３つ以上のブロックをそれらのサイズ次第で保持することができる。したがって、処理部１０１および処理部１０２が互いに処理の終了を待つ無駄な待ち時間が低減し、処理効率が向上する。
　図２２Ａは、本実施の形態に係る画像符号化装置を示す構成図である。図２２Ａに示された画像符号化装置２００は、画像を少なくとも２種類のサイズが存在する複数のブロックに分割し、分割された画像を複数の処理を含むパイプライン処理で符号化する。そして、画像符号化装置２００は、２つの処理部２０１、２０２、および、記憶部２１１を備える。記憶部２１１は、少なくとも２種類のサイズのうち最も大きいサイズのブロックを２つ以上記憶可能な容量を有する。
　図２２Ｂは、図２２Ａに示された画像符号化装置２００の動作を示すフローチャートである。まず、処理部２０１は、複数のブロックに対して複数の処理のうち第１の処理を順次行う。そして、処理部２０１は、記憶部２１１に第１の処理が行われたブロックを格納することにより記憶部２１１に複数のブロックを順次格納する（Ｓ２０１）。次に、処理部２０２は、記憶部２１１から複数のブロックを順次抽出する。そして、処理部２０２は、抽出された複数のブロックに対して第２の処理を順次行う（Ｓ２０２）。
　これにより、画像符号化装置２００は、画像復号装置１００と同様の効果を得ることができる。
　なお、記憶部１１１および記憶部２１１は、少なくとも２種類のサイズのうち最も大きいサイズのブロックを３つ以上記憶可能な容量を有してもよい。
　また、複数のブロックは、複数の符号化ユニット、複数の変換ユニット、または、複数の予測ユニットでもよい。
　この場合、処理部１０１または処理部１０２は、複数の符号化ユニットに対する可変長復号処理、複数の変換ユニットに対する逆周波数変換処理、または、複数の予測ユニットに対する予測処理を第１の処理または第２の処理として行う。そして、処理部２０１または処理部２０２は、複数の符号化ユニットに対する可変長符号化処理、複数の変換ユニットに対する周波数変換処理、または、複数の予測ユニットに対する予測処理を第１の処理または第２の処理として行う。
　また、処理部１０１は、可変長復号処理を第１の処理として行い、処理部２０２は、逆量子化処理を第２の処理として行ってもよい。また、処理部２０１は、周波数変換処理を第１の処理として行い、処理部２０２は、量子化処理を第２の処理として行ってもよい。また、処理部２０１は、量子化処理を第１の処理として行い、処理部２０２は、可変長符号化処理を第２の処理として行ってもよい。
　また、処理部１０１および処理部２０１は、逆量子化処理を第１の処理として行い、処理部１０２および処理部２０２は、逆周波数変換処理を第２の処理として行ってもよい。また、処理部１０１および処理部２０１は、逆周波数変換処理を第１の処理として行い、処理部１０２および処理部２０２は、再構成処理を第２の処理として行ってもよい。
　また、処理部１０１および処理部２０１は、面内予測処理を第１の処理として行い、処理部１０２および処理部２０２は、再構成処理を第２の処理として行ってもよい。また、処理部１０１および処理部２０１は、動き補償処理を第１の処理として行い、処理部１０２および処理部２０２は、再構成処理を第２の処理として行ってもよい。また、処理部１０１および処理部２０１は、再構成処理を第１の処理として行い、処理部１０２および処理部２０２は、インループフィルタ処理を第２の処理として行ってもよい。
　また、処理部１０１および処理部２０１は、参照画像転送処理を第１の処理として行い、処理部１０２および処理部２０２は、動き補償処理を第２の処理として行ってもよい。
　例えば、処理部１０１は、復号対象ブロックの参照画像を転送して記憶部１１１に格納する。処理部１０２は、記憶部１１１から復号対象ブロックの参照画像を抽出して、抽出された参照画像を用いて、復号対象ブロックの動き補償処理を実行する。同様に、処理部２０１は、符号化対象ブロックの参照画像を転送して記憶部２１１に格納する。処理部２０２は、記憶部２１１から符号化対象ブロックの参照画像を抽出して、抽出された参照画像を用いて、符号化対象ブロックの動き補償処理を実行する。
　また、処理部１０２は、処理部１０１とは非同期に、記憶部１１１から複数のブロックを順次抽出して、抽出された複数のブロックに対して第２の処理を順次行ってもよい。同様に、処理部２０２は、処理部２０１とは非同期に、記憶部２１１から複数のブロックを順次抽出して、抽出された複数のブロックに対して第２の処理を順次行ってもよい。
　また、処理部１０２は、処理部１０１が第１のブロックに対して第１の処理を行うことに並行して、複数のブロックの処理順序で第１のブロックから２つ以上離れた第２のブロックに対して第２の処理を行ってもよい。同様に、処理部２０２は、処理部２０１が第１のブロックに対して第１の処理を行うことに並行して、複数のブロックの処理順序で第１のブロックから２つ以上離れた第２のブロックに対して第２の処理を行ってもよい。
　また、処理部１０２は、典型的には、複数のブロックが記憶部１１１に格納された順序で、記憶部１１１から複数のブロックを順次抽出する。同様に、処理部２０２は、典型的には、複数のブロックが記憶部２１１に格納された順序で、記憶部２１１から複数のブロックを順次抽出する。
　（実施の形態４）
　本実施の形態に係る画像復号装置および画像符号化装置は、実施の形態１および実施の形態２で示された複数の構成要素のうち、特徴的な構成要素を備える。また、本実施の形態では、実施の形態３の構成に新たな構成要素が追加されている。
　図２３Ａは、本実施の形態に係る画像復号装置を示す構成図である。図２３Ａに示された画像復号装置３００は、少なくとも２種類のサイズが存在する複数のブロックに分割され符号化された画像を複数の処理を含むパイプライン処理で復号する。そして、画像復号装置３００は、２つの処理部３０１、３０２、記憶部３１１、および、判定部３２０を備える。記憶部３１１は、少なくとも２種類のサイズのうち最も大きいサイズのブロックを２つ以上記憶可能な容量を有する。判定部３２０は、複数のブロックのそれぞれのサイズを判定する。
　図２３Ｂは、図２３Ａに示された画像復号装置３００の動作を示すフローチャートである。まず、判定部３２０は、ブロックのサイズを判定する（Ｓ３０１）。
　処理部３０１は、ブロックに対して第１の処理を行う。そして、処理部３０１は、記憶部３１１に第１の処理が行われたブロックを格納する（Ｓ３０２）。この時、処理部３０１は、第１の処理が行われたブロックのサイズに従って、ブロックが記憶部３１１において専有する領域を決定し、決定された領域にブロックを格納する。次に、処理部３０２は、記憶部３１１からブロックを抽出する。
　そして、処理部３０２は、抽出されたブロックに対して複数の処理のうち第２の処理を行う（Ｓ３０３）。
　これにより、処理部３０１は、複数のブロックをそれらのサイズに応じて適切に記憶部３１１に格納できる。したがって、処理部３０１は、少ない容量に、多くのブロックを格納できる。
　図２４Ａは、本実施の形態に係る画像符号化装置を示す構成図である。図２４Ａに示された画像符号化装置４００は、画像を少なくとも２種類のサイズが存在する複数のブロックに分割し、分割された画像を複数の処理を含むパイプライン処理で符号化する。そして、画像符号化装置４００は、２つの処理部４０１、４０２、記憶部４１１、および、判定部４２０を備える。記憶部４１１は、少なくとも２種類のサイズのうち最も大きいサイズのブロックを２つ以上記憶可能な容量を有する。判定部４２０は、複数のブロックのそれぞれのサイズを判定する。
　図２４Ｂは、図２４Ａに示された画像符号化装置４００の動作を示すフローチャートである。まず、判定部４２０は、ブロックのサイズを判定する（Ｓ４０１）。
　処理部４０１は、ブロックに対して第１の処理を行う。そして、処理部４０１は、記憶部４１１に第１の処理が行われたブロックを格納する（Ｓ４０２）。この時、処理部４０１は、第１の処理が行われたブロックのサイズに従って、ブロックが記憶部４１１において専有する領域を決定し、決定された領域にブロックを格納する。次に、処理部４０２は、記憶部４１１からブロックを抽出する。
　そして、処理部４０２は、抽出されたブロックに対して複数の処理のうち第２の処理を行う（Ｓ４０３）。
　これにより、画像符号化装置４００は、画像復号装置３００と同様の効果を得ることができる。
　（実施の形態５）
　本実施の形態に係る画像復号装置および画像符号化装置は、実施の形態１および実施の形態２で示された複数の構成要素のうち、特徴的な構成要素を備える。また、本実施の形態では、実施の形態３の構成に新たな構成要素が追加されている。
　図２５Ａは、本実施の形態に係る画像復号装置を示す構成図である。図２５Ａに示された画像復号装置７００は、少なくとも２種類のサイズが存在する複数のブロックに分割され符号化された画像を複数の処理を含むパイプライン処理で復号する。そして、画像復号装置７００は、２つの処理部７０１、７０２、および、２つの記憶部７１１、７１２を備える。記憶部７１１は、少なくとも２種類のサイズのうち最も大きいサイズのブロックを２つ以上記憶可能な容量を有する。
　本実施の形態の処理部７０１、７０２は、実施の形態３の処理部１０１、１０２と同様に動作する。本実施の形態の処理部７０２は、第２の処理を行う際、図２５Ｂの動作を追加で行う。
　図２５Ｂは、図２５Ａに示された処理部７０２の動作を示すフローチャートである。処理部７０２は、第２の処理を行う前に、記憶部７１１に第１の処理が行われたブロックが格納されているか否か、および、記憶部７１２に第２の処理が行われたブロックを格納するための領域が空いているか否かを判定する（Ｓ７０１）。
　そして、処理部７０２は、記憶部７１１に第１の処理が行われたブロックが格納されていると判定され、かつ、記憶部７１２に第２の処理が行われたブロックを格納するための領域が空いていると判定されたタイミングで、記憶部７１１からブロックを抽出する。そして、処理部７０２は、抽出されたブロックに対して第２の処理を行い、記憶部７１２に第２の処理が行われたブロックを格納する（Ｓ７０２）。
　これにより、処理部７０２は、処理のための準備が完了したタイミングで、処理を行うことができる。したがって、無駄な待ち時間が低減する。
　図２６Ａは、本実施の形態に係る画像符号化装置を示す構成図である。図２６Ａに示された画像符号化装置８００は、画像を少なくとも２種類のサイズが存在する複数のブロックに分割し、分割された画像を複数の処理を含むパイプライン処理で符号化する。そして、画像符号化装置８００は、２つの処理部８０１、８０２、および、２つの記憶部８１１、８１２を備える。記憶部８１１は、少なくとも２種類のサイズのうち最も大きいサイズのブロックを２つ以上記憶可能な容量を有する。
　本実施の形態の処理部８０１、８０２は、実施の形態３の処理部８０１、８０２と同様に動作する。本実施の形態の処理部８０２は、第２の処理を行う際、図２６Ｂの動作を追加で行う。
　図２６Ｂは、図２６Ａに示された処理部８０２の動作を示すフローチャートである。処理部８０２は、第２の処理を行う前に、記憶部８１１に第１の処理が行われたブロックが格納されているか否か、および、記憶部８１２に第２の処理が行われたブロックを格納するための領域が空いているか否かを判定する（Ｓ８０１）。
　そして、処理部８０２は、記憶部８１１に第１の処理が行われたブロックが格納されていると判定され、かつ、記憶部８１２に第２の処理が行われたブロックを格納するための領域が空いていると判定されたタイミングで、記憶部８１１からブロックを抽出する。そして、処理部８０２は、抽出されたブロックに対して第２の処理を行い、記憶部８１２に第２の処理が行われたブロックを格納する（Ｓ８０２）。
　これにより、画像符号化装置８００は、画像復号装置７００と同様の効果を得ることができる。
　なお、上記各実施の形態において、各構成要素は、専用のハードウェアで構成されるか、各構成要素に適したソフトウェアプログラムを実行することによって実現されてもよい。各構成要素は、ＣＰＵまたはプロセッサなどのプログラム実行部が、ハードディスクまたは半導体メモリなどの記録媒体に記録されたソフトウェアプログラムを読み出して実行することによって実現されてもよい。ここで、上記各実施の形態の画像復号装置などを実現するソフトウェアは、次のようなプログラムである。
　すなわち、このプログラムは、コンピュータに、少なくとも２種類のサイズが存在する複数のブロックに分割され符号化された画像を複数の処理を含むパイプライン処理で復号する画像復号方法であって、前記複数のブロックに対して前記複数の処理のうち第１の処理を順次行い、前記少なくとも２種類のサイズのうち最も大きいサイズのブロックを２つ以上記憶可能な容量を有する第１の記憶部に前記第１の処理が行われたブロックを格納することにより前記第１の記憶部に前記複数のブロックを順次格納する第１の処理ステップと、前記第１の記憶部から前記複数のブロックを順次抽出し、抽出された前記複数のブロックに対して前記複数の処理のうち第２の処理を順次行う第２の処理ステップとを含む画像復号方法を実行させる。
　また、このプログラムは、コンピュータに、画像を少なくとも２種類のサイズが存在する複数のブロックに分割し、分割された前記画像を複数の処理を含むパイプライン処理で符号化する画像符号化方法であって、前記複数のブロックに対して前記複数の処理のうち第１の処理を順次行い、前記少なくとも２種類のサイズのうち最も大きいサイズのブロックを２つ以上記憶可能な容量を有する第１の記憶部に前記第１の処理が行われたブロックを格納することにより前記第１の記憶部に前記複数のブロックを順次格納する第１の処理ステップと、前記第１の記憶部から前記複数のブロックを順次抽出し、抽出された前記複数のブロックに対して前記複数の処理のうち第２の処理を順次行う第２の処理ステップとを含む画像符号化方法を実行させてもよい。
　また、各構成要素は、回路でもよい。これらの回路は、全体として１つの回路を構成してもよいし、それぞれ別々の回路でもよい。また、これらの回路は、それぞれ、汎用的な回路でもよいし、専用の回路でもよい。
　以上、一つまたは複数の態様に係る画像復号装置および画像符号化装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれてもよい。
　例えば、特定の処理部が実行する処理を別の処理部が実行してもよい。また、処理を実行する順番が変更されてもよいし、複数の処理が並行して実行されてもよい。
　また、本発明は、画像復号装置または画像符号化装置として実現できるだけでなく、画像復号装置または画像符号化装置を構成する処理手段をステップとする方法として実現できる。例えば、それらのステップは、コンピュータによって実行される。そして、本発明は、それらの方法に含まれるステップを、コンピュータに実行させるためのプログラムとして実現できる。さらに、本発明は、そのプログラムを記録したＣＤ－ＲＯＭ等の非一時的なコンピュータ読み取り可能な記録媒体として実現できる。
　また、画像復号装置または画像符号化装置に含まれる複数の構成要素は、集積回路であるＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）として実現されてもよい。これらの構成要素は、個別に１チップ化されてもよいし、一部または全部を含むように１チップ化されてもよい。例えば、メモリ以外の構成要素が、１チップ化されてもよい。ここでは、ＬＳＩとしたが、集積度の違いにより、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）、システムＬＳＩ、スーパーＬＳＩまたはウルトラＬＳＩと呼称されることもある。
　また、集積回路化の手法はＬＳＩに限るものではなく、専用回路または汎用プロセッサで実現してもよい。プログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）、または、ＬＳＩ内部の回路セルの接続および設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
　さらには、半導体技術の進歩または派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて、画像復号装置または画像符号化装置に含まれる構成要素の集積回路化を行ってもよい。
　（実施の形態６）
　上記各実施の形態で示した画像符号化方法および画像復号方法の構成を実現するためのプログラムを記憶メディアに記録することにより、上記各実施の形態で示した処理を独立したコンピュータシステムにおいて簡単に実施することが可能となる。記憶メディアは、磁気ディスク、光ディスク、光磁気ディスク、ＩＣカード、半導体メモリ等、プログラムを記録できるものであればよい。
　さらに、ここで、上記各実施の形態で示した画像符号化方法および画像復号方法の応用例とそれを用いたシステムを説明する。
　図２７は、コンテンツ配信サービスを実現するコンテンツ供給システムｅｘ１００の全体構成を示す図である。通信サービスの提供エリアを所望の大きさに分割し、各セル内にそれぞれ固定無線局である基地局ｅｘ１０６～ｅｘ１１０が設置されている。
　このコンテンツ供給システムｅｘ１００では、電話網ｅｘ１０４、および、基地局ｅｘ１０６～ｅｘ１１０を介して、コンピュータｅｘ１１１、ＰＤＡ（Ｐｅｒｓｏｎａｌ　Ｄｉｇｉｔａｌ　Ａｓｓｉｓｔａｎｔ）ｅｘ１１２、カメラｅｘ１１３、携帯電話ｅｘ１１４、ゲーム機ｅｘ１１５などの各機器が相互に接続される。また、各機器が、インターネットサービスプロバイダｅｘ１０２を介して、インターネットｅｘ１０１に接続されている。
　しかし、コンテンツ供給システムｅｘ１００は、図２７のような構成に限定されず、いずれかの要素を組み合せて接続するようにしてもよい。また、固定無線局である基地局ｅｘ１０６～ｅｘ１１０を介さずに、各機器が電話網ｅｘ１０４に直接接続されてもよい。また、各機器が近距離無線等を介して直接相互に接続されていてもよい。
　カメラｅｘ１１３は、デジタルビデオカメラ等の動画撮影が可能な機器であり、カメラｅｘ１１６は、デジタルカメラ等の静止画撮影、動画撮影が可能な機器である。また、携帯電話ｅｘ１１４は、ＧＳＭ（登録商標）（Ｇｌｏｂａｌ　Ｓｙｓｔｅｍ　ｆｏｒ　Ｍｏｂｉｌｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）方式、ＣＤＭＡ（Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ）方式、Ｗ－ＣＤＭＡ（Ｗｉｄｅｂａｎｄ－Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ）方式、ＬＴＥ（Ｌｏｎｇ　Ｔｅｒｍ　Ｅｖｏｌｕｔｉｏｎ）方式、若しくは、ＨＳＰＡ（Ｈｉｇｈ　Ｓｐｅｅｄ　Ｐａｃｋｅｔ　Ａｃｃｅｓｓ）方式の携帯電話、または、ＰＨＳ（Ｐｅｒｓｏｎａｌ　Ｈａｎｄｙｐｈｏｎｅ　Ｓｙｓｔｅｍ）等であり、いずれでも構わない。
　コンテンツ供給システムｅｘ１００では、カメラｅｘ１１３等が基地局ｅｘ１０９、電話網ｅｘ１０４を通じてストリーミングサーバｅｘ１０３に接続されることで、ライブ配信等が可能になる。ライブ配信では、ユーザがカメラｅｘ１１３を用いて撮影するコンテンツ（例えば、音楽ライブの映像等）に対して、上記各実施の形態で説明したように符号化処理を行い、ストリーミングサーバｅｘ１０３に送信する。一方、ストリーミングサーバｅｘ１０３は、要求のあったクライアントに対して、送信されたコンテンツデータをストリーム配信する。クライアントとしては、上記符号化処理されたデータを復号することが可能な、コンピュータｅｘ１１１、ＰＤＡｅｘ１１２、カメラｅｘ１１３、携帯電話ｅｘ１１４、ゲーム機ｅｘ１１５等がある。配信されたデータを受信した各機器では、受信したデータを復号処理して再生する。
　なお、撮影したデータの符号化処理は、カメラｅｘ１１３で行っても、データの送信処理をするストリーミングサーバｅｘ１０３で行ってもよいし、互いに分担して行ってもよい。同様に配信されたデータの復号処理は、クライアントで行っても、ストリーミングサーバｅｘ１０３で行ってもよいし、互いに分担して行ってもよい。また、カメラｅｘ１１３に限らず、カメラｅｘ１１６で撮影した静止画像および／または動画像データを、コンピュータｅｘ１１１を介してストリーミングサーバｅｘ１０３に送信してもよい。この場合の符号化処理は、カメラｅｘ１１６、コンピュータｅｘ１１１およびストリーミングサーバｅｘ１０３のいずれで行ってもよいし、互いに分担して行ってもよい。
　また、これら符号化処理および復号処理は、一般的にコンピュータｅｘ１１１および各機器が有するＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）ｅｘ５００において実行される。ＬＳＩｅｘ５００は、ワンチップであっても複数チップからなる構成であってもよい。なお、画像符号化用のソフトウェアまたは画像復号用のソフトウェアをコンピュータｅｘ１１１等で読み取り可能な何らかの記録メディア（ＣＤ－ＲＯＭ、フレキシブルディスク、ハードディスクなど）に組み込み、そのソフトウェアを用いて符号化処理または復号処理を行ってもよい。さらに、携帯電話ｅｘ１１４がカメラ付きである場合には、そのカメラで取得した動画像データを送信してもよい。このときの動画像データは、携帯電話ｅｘ１１４が有するＬＳＩｅｘ５００で符号化処理されたデータである。
　また、ストリーミングサーバｅｘ１０３は、複数のサーバまたは複数のコンピュータであって、データを分散して処理したり記録したり配信するものであってもよい。
　以上のようにして、コンテンツ供給システムｅｘ１００では、符号化されたデータをクライアントが受信して再生することができる。このようにコンテンツ供給システムｅｘ１００では、ユーザが送信した情報をリアルタイムでクライアントが受信して復号し、再生することができ、特別な権利および設備を有さないユーザでも個人放送を実現できる。
　なお、コンテンツ供給システムｅｘ１００の例に限らず、図２８に示すように、デジタル放送用システムｅｘ２００にも、上記各実施の形態の少なくとも画像符号化装置および画像復号装置のいずれかを組み込むことができる。具体的には、放送局ｅｘ２０１では映像情報のビットストリームが電波を介して通信または衛星ｅｘ２０２に伝送される。このビットストリームは、上記各実施の形態で説明した画像符号化方法により符号化された符号化ビットストリームである。これを受けた放送衛星ｅｘ２０２は、放送用の電波を発信し、この電波を衛星放送の受信が可能な家庭のアンテナｅｘ２０４が受信する。受信したビットストリームを、テレビ（受信機）ｅｘ３００またはセットトップボックス（ＳＴＢ）ｅｘ２１７等の装置が復号して再生する。
　また、記録媒体であるＣＤおよびＤＶＤ等の記録メディアｅｘ２１４に記録したビットストリームを読み取り、復号する再生装置ｅｘ２１２にも上記実施の形態で示した画像復号装置を実装することが可能である。この場合、再生された映像信号はモニタｅｘ２１３に表示される。
　また、ＤＶＤ、ＢＤ等の記録メディアｅｘ２１５に記録した符号化ビットストリームを読み取り復号する、または、記録メディアｅｘ２１５に映像信号を符号化し書き込むリーダ／レコーダｅｘ２１８にも上記各実施の形態で示した画像復号装置または画像符号化装置を実装することが可能である。この場合、再生された映像信号はモニタｅｘ２１９に表示され、符号化ビットストリームが記録された記録メディアｅｘ２１５により他の装置およびシステムにおいて映像信号を再生することができる。また、ケーブルテレビ用のケーブルｅｘ２０３または衛星／地上波放送のアンテナｅｘ２０４に接続されたセットトップボックスｅｘ２１７内に画像復号装置を実装し、これをテレビのモニタｅｘ２１９で表示してもよい。このときセットトップボックスではなく、テレビ内に画像復号装置を組み込んでもよい。
　図２９は、上記各実施の形態で説明した画像復号方法を用いたテレビ（受信機）ｅｘ３００を示す図である。テレビｅｘ３００は、上記放送を受信するアンテナｅｘ２０４またはケーブルｅｘ２０３等を介して映像情報のビットストリームを取得または出力するチューナｅｘ３０１と、受信した符号化データを復調する、または外部に送信する符号化データに変調する変調／復調部ｅｘ３０２と、復調した映像データ、音声データを分離する、または符号化された映像データ、音声データを多重化する多重／分離部ｅｘ３０３を備える。
　また、テレビｅｘ３００は、音声データ、映像データそれぞれを復号する、またはそれぞれの情報を符号化する音声信号処理部ｅｘ３０４、映像信号処理部ｅｘ３０５を有する信号処理部ｅｘ３０６と、復号した音声信号を出力するスピーカｅｘ３０７、復号した映像信号を表示するディスプレイ等の表示部ｅｘ３０８を有する出力部ｅｘ３０９とを有する。さらに、テレビｅｘ３００は、ユーザ操作の入力を受け付ける操作入力部ｅｘ３１２等を有するインタフェース部ｅｘ３１７を有する。さらに、テレビｅｘ３００は、各部を統括的に制御する制御部ｅｘ３１０、各部に電力を供給する電源回路部ｅｘ３１１を有する。
　インタフェース部ｅｘ３１７は、操作入力部ｅｘ３１２以外に、リーダ／レコーダｅｘ２１８等の外部機器と接続されるブリッジｅｘ３１３、ＳＤカード等の記録メディアｅｘ２１６を装着可能とするためのスロット部ｅｘ３１４、ハードディスク等の外部記録メディアと接続するためのドライバｅｘ３１５、電話網と接続するモデムｅｘ３１６等を有していてもよい。なお、記録メディアｅｘ２１６は、格納する不揮発性／揮発性の半導体メモリ素子により電気的に情報の記録を可能としたものである。
　テレビｅｘ３００の各部は、同期バスを介して互いに接続されている。
　まず、テレビｅｘ３００がアンテナｅｘ２０４等により外部から取得したデータを復号し、再生する構成について説明する。テレビｅｘ３００は、リモートコントローラｅｘ２２０等からのユーザ操作を受け、ＣＰＵ等を有する制御部ｅｘ３１０の制御に基づいて、変調／復調部ｅｘ３０２で復調した映像データ、音声データを多重／分離部ｅｘ３０３で分離する。さらにテレビｅｘ３００は、分離した音声データを音声信号処理部ｅｘ３０４で復号し、分離した映像データを映像信号処理部ｅｘ３０５で上記各実施の形態で説明した復号方法を用いて復号する。復号した音声信号、映像信号は、それぞれ出力部ｅｘ３０９から外部に向けて出力される。出力する際には、音声信号と映像信号が同期して再生するよう、バッファｅｘ３１８、ｅｘ３１９等に一旦これらの信号を蓄積するとよい。また、テレビｅｘ３００は、放送等からではなく、磁気／光ディスク、ＳＤカード等の記録メディアｅｘ２１５、ｅｘ２１６から符号化された符号化ビットストリームを読み出してもよい。
　次に、テレビｅｘ３００が音声信号および映像信号を符号化し、外部に送信または記録メディア等に書き込む構成について説明する。テレビｅｘ３００は、リモートコントローラｅｘ２２０等からのユーザ操作を受け、制御部ｅｘ３１０の制御に基づいて、音声信号処理部ｅｘ３０４で音声信号を符号化し、映像信号処理部ｅｘ３０５で映像信号を上記各実施の形態で説明した符号化方法を用いて符号化する。符号化した音声信号、映像信号は多重／分離部ｅｘ３０３で多重化され外部に出力される。多重化する際には、音声信号と映像信号が同期するように、バッファｅｘ３２０、ｅｘ３２１等に一旦これらの信号を蓄積するとよい。
　なお、バッファｅｘ３１８～ｅｘ３２１は図示しているように複数備えていてもよいし、１つ以上のバッファを共有する構成であってもよい。さらに、図示している以外に、例えば変調／復調部ｅｘ３０２および多重／分離部ｅｘ３０３の間等でもシステムのオーバフロー、アンダーフローを避ける緩衝材としてバッファにデータを蓄積することとしてもよい。
　また、テレビｅｘ３００は、放送および記録メディア等から音声データおよび映像データを取得する以外に、マイクおよびカメラのＡＶ入力を受け付ける構成を備え、それらから取得したデータに対して符号化処理を行ってもよい。なお、ここではテレビｅｘ３００は上記の符号化処理、多重化、および外部出力ができる構成として説明したが、これらの処理を行うことはできず、上記受信、復号処理、外部出力のみが可能な構成であってもよい。
　また、リーダ／レコーダｅｘ２１８で記録メディアから符号化ビットストリームを読み出す、または、書き込む場合には、上記復号処理または符号化処理はテレビｅｘ３００とリーダ／レコーダｅｘ２１８とのいずれで行ってもよいし、テレビｅｘ３００とリーダ／レコーダｅｘ２１８とが互いに分担して行ってもよい。
　一例として、光ディスクからデータの読み込みまたは書き込みをする場合の情報再生／記録部ｅｘ４００の構成を図３０に示す。情報再生／記録部ｅｘ４００は、以下に説明する要素ｅｘ４０１～ｅｘ４０７を備える。
　光ヘッドｅｘ４０１は、光ディスクである記録メディアｅｘ２１５の記録面にレーザスポットを照射して情報を書き込み、記録メディアｅｘ２１５の記録面からの反射光を検出して情報を読み込む。変調記録部ｅｘ４０２は、光ヘッドｅｘ４０１に内蔵された半導体レーザを電気的に駆動し記録データに応じてレーザ光の変調を行う。再生復調部ｅｘ４０３は、光ヘッドｅｘ４０１に内蔵されたフォトディテクタにより記録面からの反射光を電気的に検出した再生信号を増幅し、記録メディアｅｘ２１５に記録された信号成分を分離して復調し、必要な情報を再生する。バッファｅｘ４０４は、記録メディアｅｘ２１５に記録するための情報および記録メディアｅｘ２１５から再生した情報を一時的に保持する。ディスクモータｅｘ４０５は、記録メディアｅｘ２１５を回転させる。サーボ制御部ｅｘ４０６は、ディスクモータｅｘ４０５の回転駆動を制御しながら光ヘッドｅｘ４０１を所定の情報トラックに移動させ、レーザスポットの追従処理を行う。
　システム制御部ｅｘ４０７は、情報再生／記録部ｅｘ４００全体の制御を行う。上記の読み出しおよび書き込みの処理はシステム制御部ｅｘ４０７が、バッファｅｘ４０４に保持された各種情報を利用し、また必要に応じて新たな情報の生成および追加を行うと共に、変調記録部ｅｘ４０２、再生復調部ｅｘ４０３、サーボ制御部ｅｘ４０６を協調動作させながら、光ヘッドｅｘ４０１を通して、情報の記録再生を行うことにより実現される。システム制御部ｅｘ４０７は、例えばマイクロプロセッサで構成され、読み出し書き込みのプログラムを実行することでそれらの処理を実行する。
　以上では、光ヘッドｅｘ４０１はレーザスポットを照射するとして説明したが、近接場光を用いてより高密度な記録を行う構成であってもよい。
　図３１に光ディスクである記録メディアｅｘ２１５の模式図を示す。記録メディアｅｘ２１５の記録面には案内溝（グルーブ）がスパイラル状に形成され、情報トラックｅｘ２３０には、予めグルーブの形状の変化によってディスク上の絶対位置を示す番地情報が記録されている。この番地情報はデータを記録する単位である記録ブロックｅｘ２３１の位置を特定するための情報を含み、記録および再生を行う装置において情報トラックｅｘ２３０を再生し番地情報を読み取ることで記録ブロックを特定することができる。また、記録メディアｅｘ２１５は、データ記録領域ｅｘ２３３、内周領域ｅｘ２３２、外周領域ｅｘ２３４を含んでいる。ユーザデータを記録するために用いる領域がデータ記録領域ｅｘ２３３であり、データ記録領域ｅｘ２３３より内周または外周に配置されている内周領域ｅｘ２３２と外周領域ｅｘ２３４は、ユーザデータの記録以外の特定用途に用いられる。
　情報再生／記録部ｅｘ４００は、このような記録メディアｅｘ２１５のデータ記録領域ｅｘ２３３に対して、符号化された音声データ、映像データまたはそれらのデータを多重化した符号化データの読み書きを行う。
　以上では、１層のＤＶＤ、ＢＤ等の光ディスクを例に挙げ説明したが、これらに限ったものではなく、多層構造であって表面以外にも記録可能な光ディスクであってもよい。また、ディスクの同じ場所にさまざまな異なる波長の色の光を用いて情報を記録したり、さまざまな角度から異なる情報の層を記録したりするなど、多次元的な記録／再生を行う構造の光ディスクであってもよい。
　また、デジタル放送用システムｅｘ２００において、アンテナｅｘ２０５を有する車ｅｘ２１０で衛星ｅｘ２０２等からデータを受信し、車ｅｘ２１０が有するカーナビゲーションｅｘ２１１等の表示装置に動画を再生することも可能である。なお、カーナビゲーションｅｘ２１１の構成は例えば図２９に示す構成のうち、ＧＰＳ受信部を加えた構成が考えられ、同様なことがコンピュータｅｘ１１１および携帯電話ｅｘ１１４等でも考えられる。また、上記携帯電話ｅｘ１１４等の端末は、テレビｅｘ３００と同様に、符号化器および復号器を両方持つ送受信型端末の他に、符号化器のみの送信端末、復号器のみの受信端末という３通りの実装形式が考えられる。
　このように、上記各実施の形態で示した画像符号化方法あるいは画像復号方法を上述したいずれの機器またはシステムに用いることは可能であり、そうすることで、上記各実施の形態で説明した効果を得ることができる。
　また、本発明はかかる上記実施の形態に限定されるものではなく、本発明の範囲を逸脱することなく種々の変形または修正が可能である。
　（実施の形態７）
　本実施の形態では、実施の形態１に示した画像復号装置を、典型的には半導体集積回路であるＬＳＩとして実現する。実現した形態を図３２に示す。フレームメモリ５０２をＤＲＡＭ上に実現し、その他の回路およびメモリをＬＳＩ上に構成している。符号化ストリームを格納するビットストリームバッファをＤＲＡＭ上に実現してもよい。
　これらは個別に１チップ化されてもよいし、一部または全てを含むように１チップ化されても良い。ここではＬＳＩとしたが、集積度の違いにより、ＩＣ、システムＬＳＩ、スーパーＬＳＩ、ウルトラＬＳＩと呼称されることもある。
　また、集積回路化の手法はＬＳＩに限るものではなく、専用回路または汎用プロセッサで実現しても良い。ＬＳＩ製造後に、プログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）、または、ＬＳＩ内部の回路セルの接続および設定を再構成可能なリコンフィギュラブル・プロセッサを利用しても良い。
　さらには、半導体技術の進歩または派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積化を行っても良い。バイオ技術の適応などが可能性として有り得る。
　さらに加えて、本実施の形態の画像復号装置を集積化した半導体チップと、画像を描画するためのディスプレイとを組み合せて、様々な用途に応じた描画機器を構成することができる。携帯電話、テレビ、デジタルビデオレコーダー、デジタルビデオカメラおよびカーナビゲーション等における情報描画手段として、本発明を利用することが可能である。ディスプレイとしては、ブラウン管（ＣＲＴ）の他、液晶、ＰＤＰ（プラズマディスプレイパネル）および有機ＥＬなどのフラットディスプレイ、プロジェクターを代表とする投射型ディスプレイなどと組み合わせることが可能である。
　また、本実施の形態におけるＬＳＩは、符号化ストリームを蓄積するビットストリームバッファ、および、画像を蓄積するフレームメモリ等を備えるＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）と連携することにより、符号化処理または復号処理を行ってもよい。また、本実施の形態におけるＬＳＩは、ＤＲＡＭではなく、ｅＤＲＡＭ（ｅｍｂｅｄｅｄ　ＤＲＡＭ）、ＳＲＡＭ（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、または、ハードディスクなど他の記憶装置と連携しても構わない。
　（実施の形態８）
　上記各実施の形態で示した画像符号化装置、画像復号装置、画像符号化方法および画像復号方法は、典型的には集積回路であるＬＳＩで実現される。一例として、図３３に１チップ化されたＬＳＩｅｘ５００の構成を示す。ＬＳＩｅｘ５００は、以下に説明する要素ｅｘ５０２～ｅｘ５０９を備え、各要素はバスｅｘ５１０を介して接続している。電源回路部ｅｘ５０５は電源がオン状態の場合に各部に対して電力を供給することで動作可能な状態に起動する。
　例えば、符号化処理を行う場合には、ＬＳＩｅｘ５００は、ＡＶ　Ｉ／Ｏｅｘ５０９によりマイクｅｘ１１７およびカメラｅｘ１１３等からＡＶ信号の入力を受け付ける。入力されたＡＶ信号は、一旦ＳＤＲＡＭ等の外部のメモリｅｘ５１１に蓄積される。蓄積したデータは、処理量および処理速度に応じて適宜複数回に分けるなどされ、信号処理部ｅｘ５０７に送られる。信号処理部ｅｘ５０７は、音声信号の符号化および／または映像信号の符号化を行う。ここで映像信号の符号化処理は、上記実施の形態で説明した符号化処理である。信号処理部ｅｘ５０７では、さらに、場合により符号化された音声データと符号化された映像データを多重化するなどの処理を行い、ストリームＩ／Ｏｅｘ５０４から外部に出力する。この出力されたビットストリームは、基地局ｅｘ１０７に向けて送信されたり、または、記録メディアｅｘ２１５に書き込まれたりする。
　また、例えば、復号処理を行う場合には、ＬＳＩｅｘ５００は、マイコン（マイクロコンピュータ）ｅｘ５０２の制御に基づいて、ストリームＩ／Ｏｅｘ５０４によって、基地局ｅｘ１０７から得られた符号化データ、または、記録メディアｅｘ２１５から読み出して得た符号化データを一旦メモリｅｘ５１１等に蓄積する。マイコンｅｘ５０２の制御に基づいて、蓄積したデータは処理量および処理速度に応じて適宜複数回に分けるなどされ信号処理部ｅｘ５０７に送られ、信号処理部ｅｘ５０７において音声データの復号および／または映像データの復号が行われる。ここで映像信号の復号処理は上記各実施の形態で説明した復号処理である。さらに、場合により復号された音声信号と復号された映像信号を同期して再生できるようそれぞれの信号を一旦メモリｅｘ５１１等に蓄積するとよい。復号された出力信号はメモリｅｘ５１１等を適宜介しながら、ＡＶＩ／Ｏｅｘ５０９からモニタｅｘ２１９等に出力される。メモリｅｘ５１１にアクセスする際にはメモリコントローラｅｘ５０３を介する構成である。
　なお、上記では、メモリｅｘ５１１がＬＳＩｅｘ５００の外部の構成として説明したが、ＬＳＩｅｘ５００の内部に含まれる構成であってもよい。また、ＬＳＩｅｘ５００は１チップ化されてもよいし、複数チップ化されてもよい。
　なお、ここでは、ＬＳＩとしたが、集積度の違いにより、ＩＣ、システムＬＳＩ、スーパーＬＳＩ、ウルトラＬＳＩと呼称されることもある。
　また、集積回路化の手法はＬＳＩに限るものではなく、専用回路または汎用プロセッサで実現してもよい。ＬＳＩ製造後に、プログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）、または、ＬＳＩ内部の回路セルの接続および設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
　さらには、半導体技術の進歩または派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積化を行ってもよい。バイオ技術の適応等が可能性としてありえる。
　本発明は、様々な用途に利用可能である。例えば、テレビ、デジタルビデオレコーダー、カーナビゲーション、携帯電話、デジタルカメラ、デジタルビデオカメラ等の高解像度の情報表示機器、または、撮像機器に利用可能であり、利用価値が高い。
　　１００、３００、７００　画像復号装置
　　１０１、１０２、２０１、２０２、３０１、３０２、４０１、４０２、７０１、７０２、８０１、８０２　処理部
　　１１１、２１１、３１１、４１１、７１１、７１２、８１１、８１２　記憶部
　　２００、４００、８００　画像符号化装置
　　３２０、４２０　判定部
　　５００、５１１、５１２、５１３、５１４、５１５、５１７、５１８、５１９　ＦＩＦＯ部
　　５０１、ｅｘ３１０　制御部
　　５０２　フレームメモリ
　　５０３　可変長復号部
　　５０４　逆量子化部
　　５０５　逆周波数変換部
　　５０６　動き補償部
　　５０７　面内予測部
　　５０８　再構成部
　　５０９　再構成画像メモリ
　　５１０　インループフィルタ部
　　５００１、５００２、５００３　ＦＩＦＯ管理部
　　５０１１、５０１２、５０１３　起動部
　　５０２０　サイズ判定部
　　ｅｘ１００　コンテンツ供給システム
　　ｅｘ１０１　インターネット
　　ｅｘ１０２　インターネットサービスプロバイダ
　　ｅｘ１０３　ストリーミングサーバ
　　ｅｘ１０４　電話網
　　ｅｘ１０６、ｅｘ１０７、ｅｘ１０８、ｅｘ１０９、ｅｘ１１０　基地局
　　ｅｘ１１１　コンピュータ
　　ｅｘ１１２　ＰＤＡ（Ｐｅｒｓｏｎａｌ　Ｄｉｇｉｔａｌ　Ａｓｓｉｓｔａｎｔ）
　　ｅｘ１１３、ｅｘ１１６　カメラ
　　ｅｘ１１４　携帯電話
　　ｅｘ１１５　ゲーム機
　　ｅｘ１１７　マイク
　　ｅｘ２００　デジタル放送用システム
　　ｅｘ２０１　放送局
　　ｅｘ２０２　放送衛星（衛星）
　　ｅｘ２０３　ケーブル
　　ｅｘ２０４、ｅｘ２０５　アンテナ
　　ｅｘ２１０　車
　　ｅｘ２１１　カーナビゲーション（カーナビ）
　　ｅｘ２１２　再生装置
　　ｅｘ２１３、ｅｘ２１９　モニタ
　　ｅｘ２１４、ｅｘ２１５、ｅｘ２１６　記録メディア
　　ｅｘ２１７　セットトップボックス（ＳＴＢ）
　　ｅｘ２１８　リーダ／レコーダ
　　ｅｘ２２０　リモートコントローラ
　　ｅｘ２３０　情報トラック
　　ｅｘ２３１　記録ブロック
　　ｅｘ２３２　内周領域
　　ｅｘ２３３　データ記録領域
　　ｅｘ２３４　外周領域
　　ｅｘ３００　テレビ（受信機）
　　ｅｘ３０１　チューナ
　　ｅｘ３０２　変調／復調部
　　ｅｘ３０３　多重／分離部
　　ｅｘ３０４　音声信号処理部
　　ｅｘ３０５　映像信号処理部
　　ｅｘ３０６、ｅｘ５０７　信号処理部
　　ｅｘ３０７　スピーカ
　　ｅｘ３０８　表示部
　　ｅｘ３０９　出力部
　　ｅｘ３１１、ｅｘ５０５　電源回路部
　　ｅｘ３１２　操作入力部
　　ｅｘ３１３　ブリッジ
　　ｅｘ３１４　スロット部
　　ｅｘ３１５　ドライバ
　　ｅｘ３１６　モデム
　　ｅｘ３１７　インタフェース部
　　ｅｘ３１８、ｅｘ３１９、ｅｘ３２０、ｅｘ３２１、ｅｘ４０４　バッファ
　　ｅｘ４００　情報再生／記録部
　　ｅｘ４０１　光ヘッド
　　ｅｘ４０２　変調記録部
　　ｅｘ４０３　再生復調部
　　ｅｘ４０５　ディスクモータ
　　ｅｘ４０６　サーボ制御部
　　ｅｘ４０７　システム制御部
　　ｅｘ５００　ＬＳＩ
　　ｅｘ５０２　マイコン（マイクロコンピュータ）
　　ｅｘ５０３　メモリコントローラ
　　ｅｘ５０４　ストリームＩ／Ｏ
　　ｅｘ５０９　ＡＶ　Ｉ／Ｏ
　　ｅｘ５１０　バス
　　ｅｘ５１１　メモリ

Claims (21)

  1. 　少なくとも２種類のサイズが存在する複数のブロックに分割され符号化された画像を複数の処理を含むパイプライン処理で復号する画像復号装置であって、
    　前記少なくとも２種類のサイズのうち最も大きいサイズのブロックを２つ以上記憶可能な容量を有する第１の記憶部と、
    　前記複数のブロックに対して前記複数の処理のうち第１の処理を順次行い、前記第１の記憶部に前記第１の処理が行われたブロックを格納することにより前記第１の記憶部に前記複数のブロックを順次格納する第１の処理部と、
    　前記第１の記憶部から前記複数のブロックを順次抽出し、抽出された前記複数のブロックに対して前記複数の処理のうち第２の処理を順次行う第２の処理部とを備える
    　画像復号装置。
  2. 　前記画像復号装置は、さらに、第２の記憶部を備え、
    　前記第２の処理部は、
    　前記第１の記憶部に前記第１の処理が行われたブロックが格納されているか否か、および、前記第２の記憶部に前記第２の処理が行われたブロックを格納するための領域が空いているか否かを判定し、
    　前記第１の記憶部に前記第１の処理が行われた前記ブロックが格納されていると判定され、かつ、前記第２の記憶部に前記第２の処理が行われた前記ブロックを格納するための前記領域が空いていると判定されたタイミングで、前記第１の記憶部から前記ブロックを抽出して、抽出された前記ブロックに対して前記第２の処理を行い、前記第２の記憶部に前記第２の処理が行われた前記ブロックを格納する
    　請求項１に記載の画像復号装置。
  3. 　前記画像復号装置は、さらに、前記複数のブロックのそれぞれのサイズを判定する判定部を備え、
    　前記第１の処理部は、前記第１の処理が行われたブロックのサイズに従って、前記ブロックが前記第１の記憶部において専有する領域を決定し、決定された前記領域に前記ブロックを格納する
    　請求項１または２に記載の画像復号装置。
  4. 　前記第１の記憶部は、前記少なくとも２種類のサイズのうち最も大きいサイズのブロックを３つ以上記憶可能な容量を有する
    　請求項１～３のいずれか１項に記載の画像復号装置。
  5. 　前記複数のブロックは、複数の符号化ユニット、複数の変換ユニット、または、複数の予測ユニットであり、
    　前記第１の処理部または前記第２の処理部は、前記複数の符号化ユニットに対する可変長復号処理、前記複数の変換ユニットに対する逆周波数変換処理、または、前記複数の予測ユニットに対する予測処理を前記第１の処理または前記第２の処理として行う
    　請求項１～４のいずれか１項に記載の画像復号装置。
  6. 　前記第１の処理部は、可変長復号処理を前記第１の処理として行い、
    　前記第２の処理部は、逆量子化処理を前記第２の処理として行う
    　請求項１～５のいずれか１項に記載の画像復号装置。
  7. 　前記第１の処理部は、逆量子化処理を前記第１の処理として行い、
    　前記第２の処理部は、逆周波数変換処理を前記第２の処理として行う
    　請求項１～５のいずれか１項に記載の画像復号装置。
  8. 　前記第１の処理部は、逆周波数変換処理を前記第１の処理として行い、
    　前記第２の処理部は、再構成処理を前記第２の処理として行う
    　請求項１～５のいずれか１項に記載の画像復号装置。
  9. 　前記第１の処理部は、面内予測処理を前記第１の処理として行い、
    　前記第２の処理部は、再構成処理を前記第２の処理として行う
    　請求項１～５のいずれか１項に記載の画像復号装置。
  10. 　前記第１の処理部は、動き補償処理を前記第１の処理として行い、
    　前記第２の処理部は、再構成処理を前記第２の処理として行う
    　請求項１～５のいずれか１項に記載の画像復号装置。
  11. 　前記第１の処理部は、再構成処理を前記第１の処理として行い、
    　前記第２の処理部は、インループフィルタ処理を前記第２の処理として行う
    　請求項１～５のいずれか１項に記載の画像復号装置。
  12. 　前記第１の処理部は、参照画像転送処理を前記第１の処理として行い、
    　前記第２の処理部は、動き補償処理を前記第２の処理として行う
    　請求項１～５のいずれか１項に記載の画像復号装置。
  13. 　前記第２の処理部は、前記第１の処理部とは非同期に、前記第１の記憶部から前記複数のブロックを順次抽出して、抽出された前記複数のブロックに対して前記第２の処理を順次行う
    　請求項１～１２のいずれか１項に記載の画像復号装置。
  14. 　前記第２の処理部は、前記第１の処理部が第１のブロックに対して前記第１の処理を行うことに並行して、前記複数のブロックの処理順序で前記第１のブロックから２つ以上離れた第２のブロックに対して前記第２の処理を行う
    　請求項１～１３のいずれか１項に記載の画像復号装置。
  15. 　画像を少なくとも２種類のサイズが存在する複数のブロックに分割し、分割された前記画像を複数の処理を含むパイプライン処理で符号化する画像符号化装置であって、
    　前記少なくとも２種類のサイズのうち最も大きいサイズのブロックを２つ以上記憶可能な容量を有する第１の記憶部と、
    　前記複数のブロックに対して前記複数の処理のうち第１の処理を順次行い、前記第１の記憶部に前記第１の処理が行われたブロックを格納することにより前記第１の記憶部に前記複数のブロックを順次格納する第１の処理部と、
    　前記第１の記憶部から前記複数のブロックを順次抽出し、抽出された前記複数のブロックに対して前記複数の処理のうち第２の処理を順次行う第２の処理部とを備える
    　画像符号化装置。
  16. 　少なくとも２種類のサイズが存在する複数のブロックに分割され符号化された画像を複数の処理を含むパイプライン処理で復号する画像復号方法であって、
    　前記複数のブロックに対して前記複数の処理のうち第１の処理を順次行い、前記少なくとも２種類のサイズのうち最も大きいサイズのブロックを２つ以上記憶可能な容量を有する第１の記憶部に前記第１の処理が行われたブロックを格納することにより前記第１の記憶部に前記複数のブロックを順次格納する第１の処理ステップと、
    　前記第１の記憶部から前記複数のブロックを順次抽出し、抽出された前記複数のブロックに対して前記複数の処理のうち第２の処理を順次行う第２の処理ステップとを含む
    　画像復号方法。
  17. 　画像を少なくとも２種類のサイズが存在する複数のブロックに分割し、分割された前記画像を複数の処理を含むパイプライン処理で符号化する画像符号化方法であって、
    　前記複数のブロックに対して前記複数の処理のうち第１の処理を順次行い、前記少なくとも２種類のサイズのうち最も大きいサイズのブロックを２つ以上記憶可能な容量を有する第１の記憶部に前記第１の処理が行われたブロックを格納することにより前記第１の記憶部に前記複数のブロックを順次格納する第１の処理ステップと、
    　前記第１の記憶部から前記複数のブロックを順次抽出し、抽出された前記複数のブロックに対して前記複数の処理のうち第２の処理を順次行う第２の処理ステップとを含む
    　画像符号化方法。
  18. 　請求項１６に記載された画像復号方法に含まれるステップをコンピュータに実行させるための
    　プログラム。
  19. 　請求項１７に記載された画像符号化方法に含まれるステップをコンピュータに実行させるための
    　プログラム。
  20. 　少なくとも２種類のサイズが存在する複数のブロックに分割され符号化された画像を複数の処理を含むパイプライン処理で復号する集積回路であって、
    　前記少なくとも２種類のサイズのうち最も大きいサイズのブロックを２つ以上記憶可能な容量を有する第１の記憶部と、
    　前記複数のブロックに対して前記複数の処理のうち第１の処理を順次行い、前記第１の記憶部に前記第１の処理が行われたブロックを格納することにより前記第１の記憶部に前記複数のブロックを順次格納する第１の処理部と、
    　前記第１の記憶部から前記複数のブロックを順次抽出し、抽出された前記複数のブロックに対して前記複数の処理のうち第２の処理を順次行う第２の処理部とを備える
    　集積回路。
  21. 　画像を少なくとも２種類のサイズが存在する複数のブロックに分割し、分割された前記画像を複数の処理を含むパイプライン処理で符号化する集積回路であって、
    　前記少なくとも２種類のサイズのうち最も大きいサイズのブロックを２つ以上記憶可能な容量を有する第１の記憶部と、
    　前記複数のブロックに対して前記複数の処理のうち第１の処理を順次行い、前記第１の記憶部に前記第１の処理が行われたブロックを格納することにより前記第１の記憶部に前記複数のブロックを順次格納する第１の処理部と、
    　前記第１の記憶部から前記複数のブロックを順次抽出し、抽出された前記複数のブロックに対して前記複数の処理のうち第２の処理を順次行う第２の処理部とを備える
    　集積回路。
PCT/JP2012/007676 2012-01-18 2012-11-29 画像復号装置、画像符号化装置、画像復号方法および画像符号化方法 WO2013108330A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/241,258 US9153037B2 (en) 2012-01-18 2012-11-29 Image decoding device, image encoding device, image decoding method, and image encoding method
CN201280041360.5A CN103765903B (zh) 2012-01-18 2012-11-29 图像解码装置、图像编码装置、图像解码方法及图像编码方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012008211 2012-01-18
JP2012-008211 2012-01-18

Publications (1)

Publication Number Publication Date
WO2013108330A1 true WO2013108330A1 (ja) 2013-07-25

Family

ID=48798788

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/007676 WO2013108330A1 (ja) 2012-01-18 2012-11-29 画像復号装置、画像符号化装置、画像復号方法および画像符号化方法

Country Status (4)

Country Link
US (1) US9153037B2 (ja)
JP (1) JPWO2013108330A1 (ja)
CN (1) CN103765903B (ja)
WO (1) WO2013108330A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015073177A (ja) * 2013-10-02 2015-04-16 ルネサスエレクトロニクス株式会社 動画像符号化装置およびその動作方法
JP2015181225A (ja) * 2014-03-06 2015-10-15 パナソニックＩｐマネジメント株式会社 動画像符号化装置および動画像符号化方法
JPWO2015146646A1 (ja) * 2014-03-28 2017-04-13 ソニー株式会社 画像復号装置および方法
JP7064644B2 (ja) 2014-03-06 2022-05-10 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 動画像符号化装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104954808B (zh) * 2015-06-17 2018-03-23 福州瑞芯微电子股份有限公司 一种基于编码树单元CTU buffer实现轮转操作方法及系统
US11196800B2 (en) 2016-09-26 2021-12-07 Google Llc Systems and methods for communication efficient distributed mean estimation
NL2018613B1 (en) * 2017-03-30 2018-10-10 Orbid Ltd Two-dimensional marker for marking an object, method and system for generating the marker, method and system for generating a marker code, and method and system for authenticating an object
AU2018217333B2 (en) * 2018-08-17 2025-04-24 Canon Kabushiki Kaisha Method, apparatus and system for encoding and decoding a transformed block of video samples
AU2018217336B2 (en) 2018-08-17 2025-04-24 Canon Kabushiki Kaisha Method, apparatus and system for encoding and decoding a transformed block of video samples
WO2020054784A1 (ja) * 2018-09-11 2020-03-19 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 符号化装置、復号装置、符号化方法および復号方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1155668A (ja) * 1997-07-31 1999-02-26 Nec Corp 画像符号化装置
JPH11187272A (ja) * 1997-12-18 1999-07-09 Fuji Xerox Co Ltd 画像データ圧縮装置及びその圧縮制御方法
JP2001275116A (ja) * 2000-03-24 2001-10-05 Sharp Corp 画像処理装置
JP2010233201A (ja) * 2009-03-05 2010-10-14 Ricoh Co Ltd 復号装置、復号装置の制御方法及び画像形成装置
WO2011145601A1 (ja) * 2010-05-18 2011-11-24 ソニー株式会社 画像処理装置と画像処理方法
WO2012046435A1 (ja) * 2010-10-04 2012-04-12 パナソニック株式会社 画像処理装置、画像符号化方法および画像処理方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0984005A (ja) 1995-09-14 1997-03-28 Mitsubishi Electric Corp 画像伸張装置
US7295609B2 (en) * 2001-11-30 2007-11-13 Sony Corporation Method and apparatus for coding image information, method and apparatus for decoding image information, method and apparatus for coding and decoding image information, and system of coding and transmitting image information
US7826535B2 (en) * 2002-04-11 2010-11-02 Broadcom Corporation Adaptive pixel processing
JP3968712B2 (ja) * 2003-04-28 2007-08-29 ソニー株式会社 動き予測補償装置及びその方法
CN1235411C (zh) * 2003-10-17 2006-01-04 中国科学院计算技术研究所 基于流水线的帧内预测模式块编码加速方法
US7965773B1 (en) * 2005-06-30 2011-06-21 Advanced Micro Devices, Inc. Macroblock cache
US20080123750A1 (en) * 2006-11-29 2008-05-29 Michael Bronstein Parallel deblocking filter for H.264 video codec
JP2008141276A (ja) 2006-11-30 2008-06-19 Sanyo Electric Co Ltd Ｔｖ信号処理回路
JP2009182623A (ja) * 2008-01-30 2009-08-13 Panasonic Corp 画像符号化方法
CN101394560B (zh) * 2008-06-30 2010-09-01 浙江大学 一种用于视频编码的混合流水线装置
CN101710994B (zh) * 2009-12-17 2012-12-26 无锡中星微电子有限公司 一种用于视频解码的方法和系统
WO2011158867A1 (ja) * 2010-06-17 2011-12-22 シャープ株式会社 画像復号装置、及び画像符号化装置
JP5741076B2 (ja) * 2010-12-09 2015-07-01 ソニー株式会社 画像処理装置及び画像処理方法
TWI530161B (zh) * 2011-06-07 2016-04-11 Sony Corp Image processing apparatus and method
JP5907367B2 (ja) * 2011-06-28 2016-04-26 ソニー株式会社 画像処理装置および方法、プログラム、並びに記録媒体
AU2013281946B2 (en) * 2012-06-29 2017-03-02 Sony Group Corporation Decoding device, and decoding method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1155668A (ja) * 1997-07-31 1999-02-26 Nec Corp 画像符号化装置
JPH11187272A (ja) * 1997-12-18 1999-07-09 Fuji Xerox Co Ltd 画像データ圧縮装置及びその圧縮制御方法
JP2001275116A (ja) * 2000-03-24 2001-10-05 Sharp Corp 画像処理装置
JP2010233201A (ja) * 2009-03-05 2010-10-14 Ricoh Co Ltd 復号装置、復号装置の制御方法及び画像形成装置
WO2011145601A1 (ja) * 2010-05-18 2011-11-24 ソニー株式会社 画像処理装置と画像処理方法
WO2012046435A1 (ja) * 2010-10-04 2012-04-12 パナソニック株式会社 画像処理装置、画像符号化方法および画像処理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
AKIHIKO OTANI ET AL.: "MPEG2 Junkyo Gazo Asshuku Shinchoyo DSP(VDSP2) no Kaihatsu [1] -Architecture Gaiyo", 1994 NEN THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS SHUNKI TAIKAI KOEN RONBUNSHU, vol. 5, no. C-650, 10 March 1994 (1994-03-10), pages 218 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015073177A (ja) * 2013-10-02 2015-04-16 ルネサスエレクトロニクス株式会社 動画像符号化装置およびその動作方法
JP2015181225A (ja) * 2014-03-06 2015-10-15 パナソニックＩｐマネジメント株式会社 動画像符号化装置および動画像符号化方法
JP7064644B2 (ja) 2014-03-06 2022-05-10 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 動画像符号化装置
JP7595145B2 (ja) 2014-03-06 2024-12-05 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 動画像符号化装置及び動画像符号化方法
JPWO2015146646A1 (ja) * 2014-03-28 2017-04-13 ソニー株式会社 画像復号装置および方法
US10298927B2 (en) 2014-03-28 2019-05-21 Sony Corporation Image decoding device and method

Also Published As

Publication number Publication date
US9153037B2 (en) 2015-10-06
JPWO2013108330A1 (ja) 2015-05-11
US20140294310A1 (en) 2014-10-02
CN103765903B (zh) 2017-09-01
CN103765903A (zh) 2014-04-30

Similar Documents

Publication Publication Date Title
JP5518069B2 (ja) 画像復号装置、画像符号化装置、画像復号方法、画像符号化方法、プログラムおよび集積回路
JP6390883B2 (ja) 画像処理装置
CN103765903B (zh) 图像解码装置、图像编码装置、图像解码方法及图像编码方法
WO2012046435A1 (ja) 画像処理装置、画像符号化方法および画像処理方法
WO2011161949A1 (ja) 画像復号装置、画像復号方法、集積回路およびプログラム
WO2010150486A1 (ja) 画像符号化方法及び画像符号化装置
WO2011048764A1 (ja) 復号装置、復号方法、プログラム、及び集積回路
JP5999515B2 (ja) 画像処理装置、及び、画像処理方法
JP6260921B2 (ja) 画像処理装置および画像処理方法
JP5546044B2 (ja) 画像復号装置、画像符号化装置、画像復号回路及び画像復号方法
JP5468604B2 (ja) 画像復号装置、集積回路、画像復号方法及び画像復号システム
WO2013076897A1 (ja) 画像処理装置および画像処理方法
WO2011129052A1 (ja) 画像復号装置、画像符号化装置、画像復号方法および画像符号化方法
JP2011182132A (ja) 画像符号化装置、画像復号装置、画像符号化方法、画像復号方法、集積回路およびプログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12866268

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013554098

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14241258

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12866268

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE