[go: up one dir, main page]

TW200306474A - Method for replacing contents of a data storage unit - Google Patents

Method for replacing contents of a data storage unit Download PDF

Info

Publication number
TW200306474A
TW200306474A TW092108592A TW92108592A TW200306474A TW 200306474 A TW200306474 A TW 200306474A TW 092108592 A TW092108592 A TW 092108592A TW 92108592 A TW92108592 A TW 92108592A TW 200306474 A TW200306474 A TW 200306474A
Authority
TW
Taiwan
Prior art keywords
random number
data storage
replacement
data
storage device
Prior art date
Application number
TW092108592A
Other languages
English (en)
Other versions
TW591391B (en
Inventor
Berndt Gammel
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of TW200306474A publication Critical patent/TW200306474A/zh
Application granted granted Critical
Publication of TW591391B publication Critical patent/TW591391B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12Replacement control
    • G06F12/121Replacement control using replacement algorithms
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Storage Device Security (AREA)

Description

200306474
L資料儲存裝置,尤指這種資料儲 五、發明說明(i) 本發明係有關於 存裝置之安全操作。 現在經由所謂的貢料洩漏(丨eak inf〇rmati〇n),駭 客可以針對處理安全性資料的資料處理裝置及/或i内部 處理的演算和安全鎖錄進行攻擊,資料洩漏包括資料處理 單元的電流消耗、資料處理裝置在運算時的電磁輻射等 等’對擷取的實體訊號進行統計分析可以推得安全性相關 資訊。 在這裡’最常用的攻擊形式是簡單電源分析(s i mp i e power analysis,SPA )、微分電源分析(differential ^ power analysis,DPA)或高階微分電源分析(high 一 order differential power ana lysis,HO-DPA ) ° 現在已經有许多不同的方法可以避免這類攻擊,像是 利用軟體工程,不斷改變加密演算的運算次序、或是增加 多餘的運算,如此,可以避免利用統計估算電源曲線或是 電磁放射的方法推得安全性資料,或是至少讓這種估算變 得比較困難。 這種方法的缺點就是要在軟體及演算中加入大量的干 擾,這會嚴重降低系統的效能,另一種已知的方法是新增 一個電流曲線產生器,可以在電路(如控制器)的原始電翁> 流曲線上蓋上一個額外的電流曲線,這個方法的實體效益 比較讓人懷疑,因為如果碰到微分電源分析或是高階微分 電源分析,通常它沒有辦法提供適當的保護,而且還會大 大增加資料處理裝置的電流損耗。
第5頁 200306474 五、發明說明(2) 還有一種已知的方法是在資料處理裝置内加入隨機的 動作,為了這個目的,新增具有隨機指令順序和狀態的狀 態機械,以建立加密程序指令流的時間相關解同步化,如 此要在電流曲線中找到觸發點或是在最後利用再同步化裝 置進行電流曲線分析,都會比較困難。稱做「閒置函數產 生器(idle function generator)」的控制器可以在中 央處理器的處理器線路内插入隨機順序,這種控制通常具 有相當的複雜性,因為不管安全性的程度,都要確保待處 理資料的元整性和指令流的完整性,舉個例子,在這裡不
可以誤寫暫存器或是記憶内容,當然也不能違背指令的因 果關係等等。 現代的資料處理裝置包括中央處理器和記憶體,如: 非揮發性記憶體和揮發性記憶體(如快取記憶體),後者 利用快速記憶存取,可以大幅增加資料處理裝置的計瞀 度,這類功能強大而快速的儲存系統通常包含有多階快取 記憶體或緩衝器,可以暫時保留主記憶體内的内容,像8 指令快取記憶體、資料快取記憶體、編譯緩衝器 疋 (translation lookaside buffer,TLB)以及位址快
記憶體等。在各個實施例中,每一個處理器内都存在有、 類記憶儲存裝置,組合的快取記憶體或平常的記 1
複數個資料儲存單元,可以在各種應用中儲存^ =悟具3 的資料區塊,這種記憶體也稱為n向組合快取記憶體^體F way associative cache memory) ^表示資料儲、^n一一 數量,選擇其中一個資料儲存單元來放置將會=早元έ 仔至記个
第6頁 200306474
體的一資料區塊,在這裡,先 換,如杲我們再次需要這個被 記憶體再載入一次。 前儲存的資料區塊會被替 替換的資料區塊,就要從主 used大二通)吊Λ用所謂的最近未被使用(least recently used LRU )肩异法則來選擇 ^ ^ m ^ ^ . t 1貝丁寸丁兀要冩入的線路, 】用〜=日換朿略可以達到最佳的快取效能。 另一種較不費時省錢的替換策略是所謂的 略,隨機選擇將要穹入的眚祖- 戍曰換束 μ _也& 4丄 的枓儲存早兀,如果利用大量的 和大規模的記憶體,隨機存取策略可以達到近乎 使用策略的效能,而後者實體上是較耗時傷= 奴機㈣策略所需要的薦L數產生器是一帛 移位暫存器 Uinear feedback shift register ’ LFsnRf 所組成電路為主的模擬亂數產生器,利用所謂的種子 (seed ),將這種包含線性回饋移位暫存器的電路放 義初始狀態,已經產生確定順序的亂數是從這個 狀態開始’而且幾乎是隨機分佈,不過,每當事先決=σ 種子被饋人到線性回饋移位暫存器,這個固^的順^ = 非常精確的方式重複,如果饋入一個不同的種子,纟士 0合 不同’但疋隨機出現的亂數還是有完全重複的順序' 二 再回到上述對加密資料處理裝置的攻擊,這種模擬亂 數產生裔及/或以這個模擬亂數產生器為基礎的p 策略有個很嚴重的缺點,就是程式流會一直保持=—曰、 (deterministic)狀態,當每一次重新啟動由、山定 初〒央處理器
第7頁 200306474 ----— 五、發明說明(4) 之後,程式 析攻擊的一 本發明 本發明 裝置達成, 内之資料儲 本發明 /或不需要 處理安全相 這裡是利用 的亂數產生 器之外新增 以實體 優點,就是 資料儲存裝 化0 執行會呈現 個攻擊點。 的目的在於 的目的可藉 或藉由申請 存單元内容 是基於下列 昂貴的閒置 關資料,並 實體亂數產 器)取代模 實體亂數產 亂數產生器 能確實隨機 置的中央處 完全同樣的行為,這會成為能量分 提供一種 由申請專 專利範圍 替換方法 發現,即 函數產生 保留隨機 生器(即 擬亂數產 生器。 為基礎的 化資料儲 理器之電 儲存資料的安全概念。 利範圍第1項的資料儲存 第1 2項的資料儲存裝置 達成。 我們可以在不修改軟體及 器、資料儲存裝置便可以 替換策略的小規模優點, 以實體雜訊過程為雜訊源 生器,或於模擬亂數產生 替換策略有一個很重要的 存裝置及/或包含本發明 源曲線,而不是模擬隨機 本發明還有另一個 換策略不需要昂責的軟 本發明還有另一個 ΐ亂數產生器和模擬亂 书快於前者,就結合實 不錯的隨機化電流曲線 =後摻入一個實體亂數 換的快取資料儲存單元 優點’以實體亂數為基礎的隨機替 體及/或增加電流損耗。 優點,就是可以選擇性結合應用實 數產生器,後者提供亂數的速度通 體亂數和模擬亂數來說,可以得到 ,舉個例子,可以在一些模擬亂數 :或是繼續使用模擬亂數選擇欲替 ’模擬亂數產生器使用的回饋移位
200306474 五、發明說明(5) 暫存為、獲得亂數做為種子, 後,替換順序不會永遠一樣,;匕=新啟動中央處理器 亂數產生器,(在某些電路技術上、亡;=然使用模擬 比較快,而且執行簡單),苴行=亂數產生器的速度 用實體雜訊產生器,在每隔二段^會改變,不過現在是 ίί = —個新的初始狀態(種子狀態。。 ^月遂有另一個優點,依擔 取替換策略中使用亂數產 :::的安全性,於快 路替換,,中,如果二:較:=亂數進行快取線 是仍需要某些程度的安全性 用1貧料標準,但 ί替換策略切換成完全確定替式控制裝置可以從亂 弟一圖的資料儲存裝置是用來 器内資料和指令流間的關聯,但以現代微處理 一相關位址10b,如果要經由資料單Ζ一個都有 疋寫入資料儲存單元10a,則替 :新育料單 =料儲存單遍,由實體亂 -以根據實體亂數來進行隨機替換策略/ π :裝 杈擬亂數。 而不是根據 實體亂數產生器包含以實體雜訊過 :原’參考實施例包括直接估算電阻的熱雜;基=訊 力:,電壓控制震盛器的控制輸入,以達成較大其施 或…利用二極體的發射雜訊做為實體雜訊過;度還可 第9頁 200306474 五、發明說明(6) 以應用一些其他已知的實體雜訊過裎 這,要特別指',在加密處理器中都會有包含以實體 #隹Λ過程為基礎的雜訊源之亂數產生哭 、 工扣,如此,屬於古個 二„資料儲存裝置就不需要實體a數產生器:因 ,傻者疋已經存在的,如果實體亂數產生器是唯_的主要 j伤’要修改的地方只有結合加密處理器系统 產生器和替換裝置1 2。 、版亂歡 第二圖顯示根據本發明的安全資料儲存裝置較# 例,除了資料儲存單元l〇a、替換裝置12、實 器16之外,還多加了模擬亂數產生器18,它和實體亂 生器16 —樣,都與結合裝置20連接,替換裝? =由實體亂數產生器16驅動,而是藉由結合裝置二 κ祖亂數產生器16和模擬亂數產生器18 Π動合另外還有與替換裝置12輕合的二==號 22,我們會在下面有更詳盡的說明,實體亂數 ^ ^ ^ ^ ^ 420 ^ ^ ^ 1 6作用。、°以、、二由控制線路1 6c使實體亂數產生器 模擬亂數產生1 8^ 置20,模擬亂數產生器數給結合裝 裝置20連接,如此結合裝=由PRN Valld線路⑽與結合 模擬亂數產生器18,就像^可以經由控制線路18c啟動 選擇要將現值寫入的資料^的說明,根據替換裝置12所 、 錯存皁元10a,結合裝置20提供 200306474 五、發明說明(7) -------- 線路22上一系列的驅動訊號給麩 或多個亂數及/或驅動訊號,二.衣置12,藉由要求一個 敌動結合裝置2 0。 、衣置1 2可以經由線路2 4 模式控制裝置22經由模式綠 換裝置1 2,以根據外部狀態( 6控制結合裝置2 0和替 殊安全階段),將以實體亂數斤f的特殊程式區段或特 略切換成只以模擬亂數產生器〗 為1 6為主的隨機替換策 是切換成其他已知的替換策略〆、、、主的確定替換策略,或 替換裝置1 2包括每一個資料 。 使用資訊28a,所以可以確定—存早70108的最近未被 最長的時間沒有使用,如果要 貧料儲存單元1 0a經過 目前未被使用資訊28a,覆寫最新資料,可以根據 存單元Ua。在一較佳實;長==的資料儲 換策略時,替換裝置12保留每_個資料儲成確疋^隐,替 :訊28b,以提供關聯的資料儲存之存取,從替U置 元…是利用位址選擇線30來控制二可 以選擇替換的位址,另夕卜,模式控制裝置 路32,不只是可以設定替換模式 f輸出線 策略切換到另一種策略的時間間隔。、可以控制從-種 “ H ^ Ϊ不同的方式可以讓結合裝置2°結合實體亂數 m;;的實體亂數和模擬亂數產生器職出的模; 亂數,、吊具有回饋移位暫存器的模擬亂數產生器18 快速產生一組模擬亂數,而實體亂數產生器丨6通常比1 慢,所以在有高速要求的應用下,如果要省電源,同:;又 200306474 五、發明說明(8) 只能佔有小體積的情況下,實體亂數產生器丨6太慢了,在 这輪情況下,可以利用結合裝置2 〇,在特定數量n個模擬 亂數之後插入一個實體亂數來選擇位址。 根據本發明的另一個實施例,結合襄置2〇通常使用模 擬亂數產生器1 8輸出的模擬亂數來選擇仪址,在這裡,實 體亂數會做為模擬亂數產生器1 8的新r種子」,這表示每 當出現一個新的實體亂數,實體亂數產生器丨6會啟動線路 1 6 b,將這個亂數饋入結合裝置2 〇,然後經由線路丨8 c將同 樣的亂數饋入模擬亂數產生器18,所以這個亂數命令回饋 移位暫存器進入-個初始狀態,不斷地再初始化模擬亂數 產生器18,就會獲得一個隨機化的電流曲線,而在重新啟 動系統時不會獲得相同的曲線,如果有第一實體亂數,只 f在剛P肩始的幾個快取替換到第一次的再初始化間會 目同的曲線,之後則變得隨機不規則,讓前述的攻擊無法 價測。 '' 1 η 口杈擬亂數產生益及實體亂數產生器有-個優點, 是沒辦法在高速處理器所體亂數產生器自己 亂數位兀,另外還有以下優點, 夠: 資料流間的關聯,因為實體 I除才曰々及/或 數來修正模擬亂數產生器的亂數順序供無法預測的亂 另外,模式控制萝罟9 9人i , fly))切換替換裝置12和^入狀操1時(即時(时the 多個確定替換策略及以實口衣,以準確在一個或 、體亂數為基礎的非確定替換策略
200306474 五、發明說明(9) 間切換,確定策 (round robin〕 換策略。 利用模式控 較低安全性的程 略’這時的電源 段中需要確定可 的。 在本發明的 路3 2所驅動,根 置2 2的數(由 換策略之間切換 隨機替換策略, 切換是以真亂數 以避免電源分析 固定或交替無法 機線路進行替換 略,一+ τ ^ 方面採用 $使用實體亂數 預蜊資料儲存裝 在本發明的 和用模式控 性 乂技長或縮 ,將隨機選擇 另一實施例 據經由亂數 實體亂數產 ’因此不需 可以在不同 為主,可以 ,為了達到 預測的時間 ,或是將一 隨機替換, 產生器1 6的 置的行為。 又一實施例 制裝置2 2設 短間隔,根 線路「混入 略可以包括最近未被使用方式、輪流方式 、模擬亂數替換策略、或其他已知的替 制裝置22進行切換還有優點,就是可以在 式或程式區段中選擇更適合的確定替換t 攻擊較不會造成危害,在時間臨界程式區 預測的執行時間時,確定策略還是很重要 中,替換裝置1 2是經由 控制線路3 4被饋入模式 生器16產生)在不同的 要總是使用以真亂數為 的確定替換策略間切換 隨機化資料儲存裝置的 這個目的,根據實體亂 間隔裡暫停確定策略, 個確定策略換成另一個 另一方面則採用隨機間 實體亂數,如此可以確 中,根據隨機選擇的替 定切換間隔或是插入間 據執行時間動態調整其 控制線 控制裝 確定替 基礎的 ,這個 行為, 數,在 選擇隨 確定策 隔,通 定無法 換線 隔,如 安全
第13頁 200306474 五、發明說明(ίο) 如上所述,本發明概念的優點是可以在中央處理器管 線控制中達到快取替換策略的時間相關去關聯性,不過不 需要用到閒置函數產生器,本發明的觀念可以減少成本, 而且幾乎不會降低系統效能,尤其是可以組合快取記憶體 進行安全而有效的快取替換策略,如利用物理亂數、或是 同時再加上模擬亂數,從確定替換策略(如輪流方式)動 態切換至非確定策略。 本案得任熟悉此技藝之人士任施匠思而為諸般修飾, 然皆不脫如附申請專利範圍所欲保護者。
第14頁 200306474 圖式簡單說明 第一圖顯示本I 第二圖顯示文王貝料儲存裝置之方塊圖。 根據承發明較佳實施例之資料儲:裝置 元件符號說明 10a 資料儲存單元 12 替換裝置 16 貝體亂數產生器 16b RN —VaUd 線路 18 模擬亂數產生哭 18b PKN-Val id 線路 22 模式控制裝置 28a LRU資訊 30 位址選擇線路 34 亂數輸入線路 10b資料儲存單元位址 14新資料單元線路 16a實體亂數線路 16c、18c、24控制線路
1 8 a模擬亂數線路 20 結合裝置 2 3 驅動訊號線路 28b tag資訊 3 2 間隔控制線路^

Claims (1)

  1. 200306474
    種資料儲存裝置 共係E含 複f個資料儲存單元(l〇a/, 一貝體亂數產决哭、广〇 _> 一雜·^、7f,u^ 有採用一實體雜訊過程之 亦隹七源’以產生一亂數;以及 單元:ϊ:ί:(。12) ’其係根據該亂數而選擇-資料儲有 mt利範圍第1項所述之資料儲存裝置,其" ίί (16)之該實體雜訊源係包含—散粒雜訊源或一 熱雜訊源。
    3 ·如申請專利範圍第1項所述之資料儲存裝置,更包 括: =,t亂數產生器(18),用於產生一模擬亂數;以及 ^ 一結合裝置(2 0 ),具係利用該亂數及該模擬亂數,以 提供一驅動訊號(2 2 )給取決於該亂數及該模擬亂數之該替 換裝置(1 2 )。 4 ·如申請專利範圍第3項所述之資料儲存裝置,其中該 結合裝置(2 0 )係用於將該亂數餽入該模擬亂數產生器
    (1 8)’並使用該模擬亂數產生器以該亂數為種子所產生之 一模擬亂數,做為該替換裝置之一驅動訊號(23)。 5 ·如申請專利範圍第3項所述之資料儲存裝置,其中該 替換裝置(1 2 )係用於選擇一系列之位址,以及 其中該結合裝置(2 〇 )係用於建立該系列位址之驅動訊 號,而使一驅動訊號取決於該亂數,而另一驅動訊號取決 於該模擬亂數。
    第16頁 200306474 六、申請專利範圍 6.如申請專利範圍第丄項所述之資料 -模式控制裝置(22),於在一預更包括 替換裝置’因而停止因應該亂數之替;:::内驅動該 替換策略。 、亚改使用一確定 I ·如申請專利範圍第6項所述之資 在與該資料儲存裝置耦合之一處理器】=存衣置丄其中當 :性時,•需要當該藉處理器計算 :G:無關安 :間時,則該模式控制裝置(22)係用;執行 略。 貝订確疋替換策 8 ·如申請專利範圍篥g — 模式控制裝置(22)係用於在“ 二置,其中該 替換策略。 疋A卩思機之4間間隔切換該 9如申睛專利範圍第8項所 隨機時間間隔係由該模式控制t二料儲存裝置,其中該 生器產生之亂數所^ 裝置(22)因應該實體乳數產 1 0 ·如申請專利範圍楚 括一模式控制裝置(22),用於所述之資料儲存裝置,更包 體亂數產生器得到一亂數,^經由一亂數線路(34)從該實 個不同的確定替換策略擇用於:^亂數,於該複數 1 1 .如申嘖專刹擇—以供該替換裝置⑴)使用。 一組合快取記憶體 項所述之資料儲存裝置,其為 儲3置之内容的方法,該裝置包含 根據-實體雜訊過程提供一實體亂數;
    200306474
    第18頁
TW092108592A 2002-04-15 2003-04-14 Method for replacing contents of a data storage unit TW591391B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10216611A DE10216611A1 (de) 2002-04-15 2002-04-15 Verfahren zum Ersetzen eines Inhalts einer Datenspeichereinheit

Publications (2)

Publication Number Publication Date
TW200306474A true TW200306474A (en) 2003-11-16
TW591391B TW591391B (en) 2004-06-11

Family

ID=28798414

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092108592A TW591391B (en) 2002-04-15 2003-04-14 Method for replacing contents of a data storage unit

Country Status (5)

Country Link
EP (1) EP1481327B1 (zh)
AU (1) AU2003229652A1 (zh)
DE (2) DE10216611A1 (zh)
TW (1) TW591391B (zh)
WO (1) WO2003088051A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI673609B (zh) * 2014-10-10 2019-10-01 美商波音公司 用於減少從記憶體資訊洩漏之系統及方法
TWI843114B (zh) * 2022-01-13 2024-05-21 新加坡商瑞昱新加坡有限公司 儲存裝置與數據存取方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10324419A1 (de) * 2003-05-28 2005-01-13 Infineon Technologies Ag Vorrichtung zum Manipulieren eines Cachespeichers
US7765366B2 (en) 2005-06-23 2010-07-27 Intel Corporation Memory micro-tiling
US8332598B2 (en) 2005-06-23 2012-12-11 Intel Corporation Memory micro-tiling request reordering
US8253751B2 (en) 2005-06-30 2012-08-28 Intel Corporation Memory controller interface for micro-tiled memory access
US7558941B2 (en) 2005-06-30 2009-07-07 Intel Corporation Automatic detection of micro-tile enabled memory
US8878860B2 (en) 2006-12-28 2014-11-04 Intel Corporation Accessing memory using multi-tiling
CN114510216A (zh) * 2020-11-17 2022-05-17 北京智芯微电子科技有限公司 存储数据的方法、装置和设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2638869B1 (fr) * 1988-11-10 1990-12-21 Sgs Thomson Microelectronics Dispositif de securite contre la detection non autorisee de donnees protegees
US5568632A (en) * 1993-12-17 1996-10-22 Lsi Logic Corporation Method and apparatus for cache memory
DE19926640C2 (de) * 1999-06-11 2002-08-14 Rolf Freitag Verfahren zur Erzeugung von echten Zufallszahlen sowie Zufallszahlengenerator
WO2001006374A2 (en) * 1999-07-16 2001-01-25 Intertrust Technologies Corp. System and method for securing an untrusted storage
ATE376215T1 (de) * 2000-01-11 2007-11-15 Infineon Technologies Ag Speicherzugriffsverfahren und schaltungsanordung
US6748492B1 (en) * 2000-08-07 2004-06-08 Broadcom Corporation Deterministic setting of replacement policy in a cache through way selection

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI673609B (zh) * 2014-10-10 2019-10-01 美商波音公司 用於減少從記憶體資訊洩漏之系統及方法
TWI843114B (zh) * 2022-01-13 2024-05-21 新加坡商瑞昱新加坡有限公司 儲存裝置與數據存取方法
US12197629B2 (en) 2022-01-13 2025-01-14 Realtek Singapore Private Limited Storage device and data access method

Also Published As

Publication number Publication date
EP1481327B1 (de) 2005-06-08
EP1481327A1 (de) 2004-12-01
DE10216611A1 (de) 2003-11-06
AU2003229652A1 (en) 2003-10-27
DE50300640D1 (de) 2005-07-14
TW591391B (en) 2004-06-11
WO2003088051A1 (de) 2003-10-23

Similar Documents

Publication Publication Date Title
Maas et al. Phantom: Practical oblivious computation in a secure processor
Henson et al. Memory encryption: A survey of existing techniques
Liu et al. Newcache: Secure cache architecture thwarting cache side-channel attacks
He et al. How secure is your cache against side-channel attacks?
TWI673609B (zh) 用於減少從記憶體資訊洩漏之系統及方法
Wang et al. New cache designs for thwarting software cache-based side channel attacks
US9575906B2 (en) Method and system for process working set isolation
Ren et al. Design space exploration and optimization of path oblivious ram in secure processors
US8909967B1 (en) Technique for secure computation
Ren et al. Design and implementation of the ascend secure processor
CN112906015A (zh) 一种基于硬件标签的内存敏感数据加密保护系统
CN111638913A (zh) 一种基于随机化索引的处理器芯片分支预测器安全增强方法及电子装置
Thoma et al. {ClepsydraCache}--Preventing Cache Attacks with {Time-Based} Evictions
TW200306474A (en) Method for replacing contents of a data storage unit
Karimi et al. Hardware/software obfuscation against timing side-channel attack on a GPU
Hussain et al. Packet leak detection on hardware-trojan infected NoCs for MPSoC systems
Stolz et al. Risky translations: Securing tlbs against timing side channels
Song et al. Randomizing set-associative caches against conflict-based cache side-channel attacks
Dong et al. Toleo: Scaling freshness to tera-scale memory using CXL and PIM
Zhang et al. Seeds of SEED: H 2 Cache: Building a Hybrid Randomized Cache Hierarchy for Mitigating Cache Side-Channel Attacks
Liu et al. Can randomized mapping secure instruction caches from side-channel attacks?
US20240320151A1 (en) Method for managing a cache memory
US20240080193A1 (en) Counter integrity tree
US8074081B2 (en) Method for replacing contents of a data storage unit
Shimizu et al. EA-PLRU: Enclave-aware cache replacement