RU2429985C1

RU2429985C1 - Track state control device

Info

Publication number: RU2429985C1
Application number: RU2010100027/11A
Authority: RU
Inventors: Юрий Иосифович Полевой (RU); Юрий Иосифович Полевой; Марина Васильевна Трошина (RU); Марина Васильевна Трошина
Priority date: 2010-01-11
Filing date: 2010-01-11
Publication date: 2011-09-27
Also published as: RU2010100027A

Abstract

FIELD: electrical engineering.

SUBSTANCE: proposed device comprises track generator, three matching transformers, two rail lines, two rectifiers, two ADCs, for PROMs, four registers, three comparators, four AND elements, five triggers, clock signal generator, and track receiver. Additionally, proposed device incorporates two rail lines, three resistors, five ban filters, two rectifiers, four smoothing filters, two ADCs, one register, seven ABD elements, three OR elements, one comparator, two counters, three triggers, occupancy pulse generator, clearing pulse generator and three track receivers. Track receiver consists of threshold voltage generator, rail line control unit and auxiliary signal generator.

EFFECT: higher reliability of control.

1 dwg

Description

Изобретение относится к железнодорожной технике, а именно к железнодорожной автоматике и телемеханике, и может быть использовано для регулирования движения поездов.The invention relates to railway equipment, namely to railway automation and telemechanics, and can be used to regulate the movement of trains.

Известно устройство контроля состояния рельсовой линии, содержащее генератор, фильтр, выпрямитель, два АЦП, четыре ППЗУ, четыре регистра, генератор тактовых импульсов, семь логических элементов И, два логических элемента ИЛИ, три рельсовые линии, два устройства согласования, пять компараторов, три триггера, приемник рельсовой линии [патент РФ №2340499, МПК B61L 23/16. Устройство контроля состояния рельсовой линии. Авторы: Полевой Ю.И., Трошина М.В., Якобчук А.И., опубл. 20.07.2008 г., БИ №34].A device for monitoring the state of a rail line, comprising a generator, a filter, a rectifier, two ADCs, four EPROMs, four registers, a clock, seven logical AND elements, two logical ORs, three rail lines, two matching devices, five comparators, three triggers , rail line receiver [RF patent No. 2340499, IPC B61L 23/16. Rail line condition monitoring device. Authors: Field Yu.I., Troshina M.V., Yakobchuk A.I., publ. July 20, 2008, BI No. 34].

Недостатком данного устройства является низкая надежность работы при пониженном сопротивлении изоляции.The disadvantage of this device is the low reliability with reduced insulation resistance.

Известна рельсовая цепь, реализующая устройство контроля состояния рельсовой линии, содержащая источник питания в виде путевого генератора, три устройства согласования в виде согласующих трансформаторов, две рельсовые линии, два выпрямителя, два АЦП, четыре ППЗУ, четыре регистра, три компаратора, четыре логических элемента И, пять триггеров, тактовый генератор, путевое реле в качестве приемника.Known rail circuit that implements a device for monitoring the state of the rail line, containing a power source in the form of a path generator, three matching devices in the form of matching transformers, two rail lines, two rectifiers, two ADCs, four EPROMs, four registers, three comparators, four logical elements And , five triggers, clock, track relay as a receiver.

Недостатком данного технического решения является то, что оно не обеспечивает достаточно надежный контроль состояния рельсовой линии при интенсивном выпадении осадков.The disadvantage of this technical solution is that it does not provide sufficiently reliable control of the state of the rail line during heavy rainfall.

Данное техническое решения принято в качестве прототипа.This technical solution was taken as a prototype.

Техническим результатом, на достижение которого направлено данное изобретение, является повышение надежности контроля состояния рельсовых линий.The technical result to which this invention is directed is to increase the reliability of monitoring the condition of rail lines.

Указанный технический результат достигается тем, что в устройство контроля состояния рельсовой линии, содержащее путевой генератор, три согласующих трансформатора, две рельсовые линии, два выпрямителя, два АЦП, четыре ППЗУ, четыре регистра, три компаратора, четыре логических элемента И, пять триггеров, тактовый генератор, путевой приемник, дополнительно введены две рельсовые линии, три резистора, пять полосовых фильтров, два выпрямителя, четыре сглаживающих фильтра, два АЦП, один регистр, семь логических элементов И, три логических элемента ИЛИ, один компаратор, два счетчика, три триггера, формирователь импульсов занятия, формирователь импульсов освобождения и три путевых приемника, каждый из которых состоит из формирователя пороговых напряжений, блока контроля рельсовой линии, формирователя вспомогательного сигнала, причем к одним концам первой и четвертой рельсовых линий подключен путевой генератор частотой f2, а второй и третьей рельсовых линий через второй согласующий трансформатор, второй резистор и нулевой полосовой фильтр подключен путевой генератор частотой f1, к другим концам которых через первый и третий согласующие трансформаторы, первый и третий резисторы, полосовые фильтры, выпрямители, сглаживающие фильтры, АЦП подключены второй и третий путевые приемники частотой f1 и первый и четвертый путевые приемники с частотой f2 блоками контроля рельсовой линии (БКРЛ) через входы A компараторов занятия, освобождения и всплеска и формирователями пороговых напряжений (ФПН) через вход D первого регистра, выход которого соединен с входом D второго регистра ФПН, входом A компаратора ФПН и входом R третьего регистра ФПН, выход которого соединен с входом D четвертого регистра ФПН, выход которого соединен с входами A первого, второго и третьего ППЗУ ФПН, выход первого из которых соединен с первым входом первого путевого приемника, выходы двух других соединены с входами B компараторов занятия и освобождения БКРЛ, а вход B компаратора всплеска соединен с первым выходом третьего путевого приемника, второй выход которого соединен со вторым входом логического элемента И БКРЛ, первый вход которого соединен с выходом компаратора всплеска, а выход - со вторым входом логического элемента ИЛИ БКРЛ, первый вход которого соединен с выходом компаратора освобождения, а выход - с входом R триггера БКРЛ, вход S которого соединен с выходом компаратора занятия, а выход - с входами формирователя импульсов занятия, формирователя импульсов освобождения, четвертым входом третьего путевого приемника, первым входом второго логического элемента И формирователя вспомогательного сигнала (ФВС) и вторым входом первого логического элемента И ФВС, первый вход которого соединен с третьим выходом первого путевого приемника и вторым входом второго логического элемента И ФВС, выход которого соединен с входом R первого триггера ФВС, вход S которого соединен с выходом первого логического элемента И ФВС, выход Q - с входом S второго триггера ФВС, а выход - с входом S третьего триггера ФВС, входы R второго и третьего триггеров ФВС соединены с входами R четвертого, пятого, шестого триггеров ФВС и через первый логический элемент ИЛИ ФВС - с четвертым выходом первого путевого приемника, а выходы Q второго и третьего триггеров ФВС соединены с первыми входами второго логического элемента ИЛИ и третьего логического элемента И ФВС, второй вход которого соединен с выходом формирователя импульсов освобождения БКРЛ и первым входом пятого логического элемента И ФВС, а выход - с входом S четвертого триггера ФВС, выход которого соединен со вторым входом второго логического элемента ИЛИ ФВС, выход которого соединен с первым входом четвертого логического элемента И ФВС, второй вход которого соединен с выходом формирователя импульсов занятия, входом R второго счетчика ФПН, входом S пятого регистра ФПН, третьим входом третьего путевого приемника, а выход - с входом S пятого триггера ФВС, выход которого соединен со вторым входом пятого логического элемента И ФВС, выход которого соединен с входом S шестого триггера ФВС, выход которого соединен с первым входом шестого логического элемента И ФВС, со вторым входом которого соединен выход пятого регистра ФПН, а выход - со вторым входом первого путевого приемника, выход тактового генератора соединен с входами C первого и второго регистров ФПН, первыми входами второго и третьего и вторым входом первого логических элементов И ФПН, второй вход первого логического элемента И ФПН соединен с выходом A>B компаратора ФПН, выход A<B которого соединен со вторым входом третьего логического элемента И ФПН, выход которого через четвертый логический элемент И ФПН соединен с входом C второго счетчика ФПН, выход Q₄ которого соединен с входом R пятого регистра ФПН и входом C четвертого регистра ФПН, выход Q₅ - с входами R триггера, первого счетчика и третьего регистра ФПН, а выход P - с первым входом четвертого логического элемента И ФПН, третий вход которого соединен с выходом триггера и вторым входом второго логического элемента И ФПН, выход которого соединен с входом С третьего триггера ФПН.The specified technical result is achieved by the fact that in the device for monitoring the state of the rail line containing a track generator, three matching transformers, two rail lines, two rectifiers, two ADCs, four EPROMs, four registers, three comparators, four logical elements And, five triggers, clock a generator, a track receiver, two rail lines, three resistors, five band-pass filters, two rectifiers, four smoothing filters, two ADCs, one register, seven logical elements And, three logical elements are additionally introduced that OR, one comparator, two counters, three triggers, an occupation pulse shaper, release pulse shaper, and three track receivers, each of which consists of a threshold voltage shaper, a rail line control unit, an auxiliary signal shaper, and to one end of the first and fourth rail lines connected path generator with frequency f2, and the second and third rail lines through the second matching transformer, second resistor and zero bandpass filter connected path generator with frequency f1, to the other ends of which, through the first and third matching transformers, the first and third resistors, band-pass filters, rectifiers, smoothing filters, ADCs, the second and third track receivers with a frequency of f1 and the first and fourth track receivers with a frequency of f2 are connected by rail control units (BKRL) through the inputs A of the occupation, release, and surge comparators and threshold voltage generators (PSF) through the input D of the first register, the output of which is connected to the input D of the second register of the PSF, input A of the comparator of the PSF and the input R of the third FPN histogram, the output of which is connected to the input D of the fourth PDF register, the output of which is connected to the inputs A of the first, second, and third FPZ ROMs, the output of the first of which is connected to the first input of the first track receiver, the outputs of the other two are connected to the inputs B of the occupation and release comparators BKRL, and the input B of the burst comparator is connected to the first output of the third track receiver, the second output of which is connected to the second input of the AND gate BKRL, the first input of which is connected to the output of the burst comparator, and the output is from the W the input of the logic element OR BKRL, the first input of which is connected to the output of the release comparator, and the output - to the input R of the BKRL trigger, the input S of which is connected to the output of the occupation comparator, and the output - to the inputs of the occupation pulse shaper, release pulse shaper, and the fourth third input the path receiver, the first input of the second logic element And the shaper of the auxiliary signal (FVS) and the second input of the first logical element And the FVS, the first input of which is connected to the third output of the first path the receiver and the second input of the second logical element AND FVS, the output of which is connected to the input R of the first FVS trigger, the input S of which is connected to the output of the first logical element AND FVS, the output Q - with the input S of the second FVS trigger, and the output - with the input S of the third FVS trigger, the inputs R of the second and third FVS triggers are connected to the inputs R of the fourth, fifth, sixth FVS triggers and through the first logical element OR FVS - with the fourth output of the first track receiver, and the outputs Q of the second and third FVS triggers are connected with the first inputs of the second logical element OR and the third logical element AND FVS, the second input of which is connected to the output of the pulse shaper BKRL and the first input of the fifth logical element And FVS, and the output with the input S of the fourth trigger and FVS, the output of which is connected to the second input of the second logical element OR FVS, the output of which is connected to the first input of the fourth logical element AND FVS, the second input of which is connected to the output of the pulse trainer, input R of the second counter of the FPF, input S of the fifth register of the FPF, third the input of the third track receiver, and the output with the input S of the fifth FVS trigger, the output of which is connected to the second input of the fifth logical element AND FVS, the output of which is connected to the input S of the sixth FVS trigger, the output of which is connected to the first the input of the sixth logical element AND FVS, with the second input of which the output of the fifth FPN register is connected, and the output is connected to the second input of the first track receiver, the output of the clock generator is connected to the inputs C of the first and second FPN registers, the first inputs of the second and third and second inputs of the first logical elements AND FPN, the second input of the first logical element AND FPN is connected to the output A> B of the comparator FPN, the output A <B of which is connected to the second input of the third logical element And FPN, the output of which is through the fourth logical element m and FPN is connected to input C of the second counter FPN, the output Q ₄ is connected to the input R of the fifth register FPN and the input C of the fourth register FPN, the output Q ₅ - to the inputs R flip-flop, a first counter and a third register FPN, and the output P - with the first input of the fourth logical element AND FPN, the third input of which is connected to the output of the trigger and the second input of the second logical element AND FPN, the output of which is connected to the input C of the third trigger of the FPPL.

На чертеже представлена схема устройства контроля состояния рельсовой линии.The drawing shows a diagram of a device for monitoring the state of the rail line.

Устройство контроля состояния рельсовой линии состоит из: четырех рельсовых линий 1-4, трех согласующих трансформаторов 5-7, трех резисторов 8-10, пяти полосовых фильтров 11-15, четырех выпрямителей 16-19, путевого генератора 20, четырех сглаживающих фильтров 21-24, четырех АЦП 25-28, четырех путевых приемников 28-31, каждый из которых состоит из формирователя пороговых напряжений 32, блока контроля рельсовой линии 33, формирователя вспомогательного сигнала 34. Каждый формирователь пороговых напряжений состоит из пяти регистров 35-39, тактового генератора 40, четырех логических элементов И 41-44, компаратора 45, двух счетчиков 46-47, триггера 48, ППЗУ 49-51. Каждый блок контроля рельсовой линии состоит из компаратора занятия 52, компаратора освобождения 53, компаратора всплеска 54, логических элементов И 55 и ИЛИ 56, триггера 57, формирователя импульсов занятия 58 и формирователя импульсов освобождения 59. Каждый формирователь вспомогательного сигнала состоит из шести логических элементов И 60-65, двух логических элементов ИЛИ 66-67, шести триггеров 68-73.The device for monitoring the condition of the rail line consists of: four rail lines 1-4, three matching transformers 5-7, three resistors 8-10, five band-pass filters 11-15, four rectifiers 16-19, track generator 20, four smoothing filters 21- 24, four ADCs 25-28, four track receivers 28-31, each of which consists of a threshold voltage shaper 32, a rail line control unit 33, an auxiliary signal shaper 34. Each threshold voltage shaper consists of five registers 35-39, a clock 40 h Four logical elements And 41-44, comparator 45, two counters 46-47, trigger 48, PPZU 49-51. Each rail line control unit consists of an occupation comparator 52, a release comparator 53, a burst comparator 54, AND 55 and OR 56 logic gates, a trigger 57, an occupation pulse shaper 58, and a release pulse shaper 59. Each auxiliary signal shaper consists of six AND gates 60-65, two logical elements OR 66-67, six triggers 68-73.

Элементы устройства соединены следующим образом.The elements of the device are connected as follows.

К одним концам рельсовых линий 1 и 4 подключен путевой генератор частотой f2 (на схеме не показан), а рельсовых линий 2 и 3 через согласующий трансформатор 6, резистор 9 и полосовой фильтр 13 подключен путевой генератор 20 частотой f1, к другим концам которых через согласующие трансформаторы 5 и 7, резисторы 8 и 10, полосовые фильтры 11, 12, 14, 15, выпрямители 16, 17, 18, 19, сглаживающие фильтры 21, 22, 23, 24, АЦП 25, 26, 27, 28 подключены путевые приемники 29 и 30 частотой f1 и путевые приемники 28 и 31 с частотой f2 блоками контроля рельсовой линии 33 через входы A компараторов занятия 52, освобождения 54 и всплеска 55 и формирователями пороговых напряжений 32 через вход D первого регистра 35 ФПН 32, выход которого соединен с входом D второго регистра 36 ФПН 32, входом A компаратора 45 ФПН 32 и входом R третьего регистра 37 ФПН 32, выход которого соединен с входом D четвертого регистра 38 ФПН 32, выход которого соединен с входами A первого, второго и третьего ППЗУ 49, 50 и 51 ФПН 32, выход первого из которых соединен с первым входом первого путевого приемника 28, а выходы двух других соединены с входами B компараторов занятия 52 и освобождения 53 БКРЛ 33, а вход B компаратора всплеска 54 соединен с первым выходом третьего путевого приемника 30, второй выход которого соединен со вторым входом логического элемента И 55 БКРЛ 33, первый вход которого соединен с выходом компаратора всплеска 54, а выход - со вторым входом логического элемента ИЛИ 56 БКРЛ 33, первый вход которого соединен с выходом компаратора освобождения 53, а выход - с входом R триггера 57 БКРЛ 33, вход S которого соединен с выходом компаратора занятия 52, а выход - с входами формирователя импульсов занятия 58, формирователя импульсов освобождения 59, четвертым входом третьего путевого приемника 30, первым входом второго логического элемента И 60 ФВС 34 и вторым входом первого логического элемента И 60 ФВС 34, первый вход которого соединен с третьим выходом первого путевого приемника 28 и вторым входом второго логического элемента И 61 ФВС 34, выход которого соединен с входом R первого триггера 68 ФВС 34, вход S которого соединен с выходом первого логического элемента И 60 ФВС 34, выход Q - с входом S второго триггера 69 ФВС 34, а выход

- с входом S третьего триггера 70 ФВС 34, входы R второго 69 и третьего 70 триггеров ФВС 34 соединены с входами R четвертого 71, пятого 72, шестого 73 триггеров ФВС 34 и через первый логический элемент ИЛИ 66 ФВС 34 с четвертым выходом первого путевого приемника 28, а выходы Q второго 69 и третьего 70 триггеров ФВС 34 соединены с первыми входами второго логического элемента ИЛИ 67 и третьего логического элемента И 62 ФВС 34, второй вход которого соединен с выходом формирователя импульсов освобождения 59 БКРЛ 33 и первым входом пятого логического элемента И 64 ФВС 34, а выход - с входом S четвертого триггера 71 ФВС 34, выход которого соединен со вторым входом второго логического элемента ИЛИ 67 ФВС 34, выход которого соединен с первым входом четвертого логического элемента И 63 ФВС 34, второй вход которого соединен с выходом формирователя импульсов занятия 58, входом R второго счетчика 47 ФПН 32, входом S пятого регистра 39 ФПН 32, третьим входом третьего путевого приемника 30, а выход - с входом S пятого триггера 72 ФВС 34, выход которого соединен со вторым входом пятого логического элемента И 64 ФВС 32, выход которого соединен с входом S шестого триггера 73 ФВС 34, выход которого соединен с первым входом шестого логического элемента И 65 ФВС 34, со вторым входом которого соединен выход пятого регистра 39 ФПН 32, а выход - со вторым входом первого путевого приемника 28. Выход тактового генератора 40 соединен с входами C первого 35 и второго 36 регистров ФПН 32, первыми входами второго 42 и третьего 43 и вторым входом первого 41 логических элементов И ФПН 32, второй вход первого логического элемента И 41 ФПН 32 соединен с выходом A>B компаратора 45 ФПН 32, выход A<B которого соединен со вторым входом третьего логического элемента И 43 ФПН 32, выход которого через четвертый логический элемент И 44 ФПН 32 соединен с входом C второго счетчика 47 ФПН 32, выход Q₄ которого соединен с входом R пятого регистра 39 ФПН 32 и входом C четвертого регистра 38 ФПН 32, выход Q₅ - с входами R триггера 48, первого счетчика 46 и третьего регистра 37 ФПН 32, а выход P - с первым входом четвертого логического элемента И 44 ФПН 32, третий вход которого соединен с выходом триггера 48 и вторым входом второго логического элемента И 42 ФПН 32, выход которого соединен с входом C третьего триггера 37 ФПН 32.A track generator with a frequency of f2 (not shown in the diagram) is connected to one end of

rail lines

1 and 4, and a track generator 20 of a frequency f1 is connected to

rail lines

2 and 3 through a matching transformer 6, a resistor 9, and a bandpass filter 13, to the other ends of which are through matching

transformers

5 and 7,

resistors

8 and 10, band-

pass filters

11, 12, 14, 15,

rectifiers

16, 17, 18, 19,

smoothing filters

21, 22, 23, 24,

ADC

25, 26, 27, 28 connected

track receivers

29 and 30 with the frequency f1 and

track receivers

28 and 31 with the frequency f2 by the control units of the rail line 33 through the inputs A of the comparators 52, release 54 and surge 55 and threshold voltage generators 32 through the input D of the first register 35 FPN 32, the output of which is connected to the input D of the second register 36 FPN 32, input A of the comparator 45 FPN 32 and the input R of the third register 37 FPN 32, output which is connected to the input D of the fourth register 38 FPN 32, the output of which is connected to the inputs A of the first, second and

third EEPROM

49, 50 and 51 FPN 32, the output of the first of which is connected to the first input of the first track receiver 28, and the outputs of the other two are connected to inputs B comparators occupation 52 and release 53 BKR Л 33, and the input B of the burst comparator 54 is connected to the first output of the third track receiver 30, the second output of which is connected to the second input of the B55RL logic element I 55, the first input of which is connected to the output of the burst comparator 54, and the output is connected to the second input of the logic gate OR 56 BKRL 33, the first input of which is connected to the output of the release comparator 53, and the output is connected to the input R of the trigger 57 of the BKRL 33, the input S of which is connected to the output of the occupation comparator 52, and the output - to the inputs of the pulse shaper of occupation 58, the pulse shaper is freed 59, the fourth input of the third track receiver 30, the first input of the second logic element AND 60 of the FVS 34 and the second input of the first logic element And 60 of the FVC 34, the first input of which is connected to the third output of the first track receiver 28 and the second input of the second logical element And 61 of the FVC 34, the output of which is connected to the input R of the first trigger 68 of the FSF 34, the input S of which is connected to the output of the first logical element AND 60 of the FSF 34, the output Q is to the input S of the second trigger 69 of the FSF 34, and the output

- with the input S of the third trigger 70 FVS 34, the inputs R of the second 69 and third 70 triggers FVS 34 are connected to the inputs R of the fourth 71, fifth 72, sixth 73 triggers FVS 34 and through the first logical element OR 66 FVS 34 with the fourth output of the first track receiver 28, and the outputs Q of the second 69 and third 70 triggers of the FSF 34 are connected to the first inputs of the second logic element OR 67 and the third logic element And 62 of the FSF 34, the second input of which is connected to the output of the pulse shaper 59 BKRL 33 and the first input of the fifth logic element And 64 FVS 34, and in the output is with the input S of the fourth trigger 71 of the FSF 34, the output of which is connected to the second input of the second logical element OR 67 of the FSF 34, the output of which is connected to the first input of the fourth logical element AND 63 of the FSF 34, the second input of which is connected to the output of the pulse shaper occupation 58, the input R of the second counter 47 FPN 32, the input S of the fifth register 39 FPN 32, the third input of the third track receiver 30, and the output with the input S of the fifth trigger 72 FVS 34, the output of which is connected to the second input of the fifth logical element AND 64 FVS 32, the output which is connected to the input S of the sixth flip-flop 73 of the FSF 34, the output of which is connected to the first input of the sixth logic element AND 65 of the FSF 34, the second input of which is connected to the output of the fifth register 39 FPN 32, and the output to the second input of the first track receiver 28. The output of the clock generator 40 is connected with inputs C of the first 35 and second 36 registers of FPN 32, the first inputs of the second 42 and third 43 and the second input of the first 41 logic gates And FPN 32, the second input of the first logical element And 41 FPN 32 is connected to the output A> B of the comparator 45 FPN 32, output A <B which is connected to the second the course of the third logical element AND 43 FPN 32, the output of which through the fourth logical element And 44 FPN 32 is connected to the input C of the second counter 47 FPN 32, the output Q _{4 of} which is connected to the input R of the fifth register 39 FPN 32 and the input C of the fourth register 38 FPN 32 , output Q ₅ - with inputs R of trigger 48, first counter 46 and third register 37 FPN 32, and output P - with the first input of the fourth logical element AND 44 FPN 32, the third input of which is connected to the output of trigger 48 and the second input of the second logical element And 42 FPN 32, the output of which is connected to the input C of the third trigger 37 FPN 32.

Устройство работает следующим образом.The device operates as follows.

К одним концам рельсовых линий 1 и 4 подключен путевой генератор частотой f2 (на схеме не показан), а рельсовых линий 2 и 3 через согласующий трансформатор 6, резистор 9 и полосовой фильтр 13 подключен путевой генератор 20 частотой f1, к другим концам которых через согласующие трансформаторы 5 и 7, резисторы 8 и 10, полосовые фильтры 11, 12, 14, 15, выпрямители 16, 17, 18, 19, сглаживающие фильтры 21, 22, 23, 24, АЦП 25, 26, 27, 28 подключены путевые приемники 29 и 30 частотой f1 и путевые приемники 28 и 31 с частотой t2.A track generator with a frequency of f2 (not shown in the diagram) is connected to one end of rail lines 1 and 4, and a track generator 20 of a frequency f1 is connected to rail lines 2 and 3 through a matching transformer 6, a resistor 9, and a bandpass filter 13, to the other ends of which are through matching transformers 5 and 7, resistors 8 and 10, band-pass filters 11, 12, 14, 15, rectifiers 16, 17, 18, 19, smoothing filters 21, 22, 23, 24, ADC 25, 26, 27, 28 connected track receivers 29 and 30 with a frequency f1 and track receivers 28 and 31 with a frequency t2.

На вход формирователя пороговых напряжений (ФПН) 32 с соответствующего АЦП 26 подается значение напряжения U_Т, которое заносится в регистр 35, а затем с участием тактового генератора 40 в регистр 36, с выходов которых значение напряжения U_Т поступает в компаратор 45, где происходит сравнение сигналов с регистров 35 и 36 и в случае выполнения неравенства A>B сигнал через логический элемент И 41 поступает на счетчик 46, где начинается отсчет импульсов от тактового генератора 40.At the input of the threshold voltage generator (FPF) 32 from the corresponding ADC 26, the voltage U _T is applied, which is entered in the register 35, and then with the participation of the clock generator 40 in the register 36, from the outputs of which the voltage U _T enters the comparator 45, where comparing the signals from registers 35 and 36, and in the case of the inequality A> B, the signal through the logic element And 41 goes to the counter 46, where the counting of pulses from the clock generator 40 begins.

На четвертой позиции счетчика 46 взводится триггер 48, делая прозрачными логические элементы И 42 и 44 для импульсов от тактового генератора 40, и в регистре 37 происходит обновление информации. В регистр 37 заносятся значения напряжений при нарастании напряжения приемного конца. При понижении напряжения приемного конца и выполнении неравенства A<B на выходе компаратора 45 появляется сигнал логической единицы, что делает прозрачными логические элементы И 43 и 44 для импульсов от тактового генератора ГТ при условии, что триггер 48 взведен, т.е. зафиксировано увеличение напряжения приемного конца не менее чем в четырех отсчетах. Счетчик 47 начинает отсчет импульсов от тактового генератора 40. На четвертой позиции счетчика 47 на выходе Q₄ появляется потенциал логической единицы, в регистр 38 заносится значение напряжения всплеска из регистра 37, устанавливается логическая единица на выходе регистра 39, который фиксирует всплеск напряжения (выход V блока ФПН 32).At the fourth position of the counter 46, the trigger 48 is cocked, making the logical elements And 42 and 44 transparent for the pulses from the clock generator 40, and information is updated in the register 37. In the register 37 are entered the voltage values with increasing voltage of the receiving end. When the voltage of the receiving end is reduced and the inequality A <B is fulfilled, a logic unit signal appears at the output of the comparator 45, which makes the logical elements AND 43 and 44 transparent for pulses from the GT clock generator provided that trigger 48 is cocked, i.e. recorded an increase in voltage of the receiving end in at least four samples. The counter 47 starts the counting of pulses from the clock generator 40. At the fourth position of the counter 47 at the output of Q ₄ , the potential of the logical unit appears, the value of the surge voltage from the register 37 is entered in the register 38, a logical unit is established at the output of the register 39, which captures the voltage surge (output V block FPN 32).

При подходе поезда к рельсовой линии 2 фиксация всплеска сбрасывается (в момент занятия рельсовой линии 2 за счет импульса P_ЗИ на входе R регистра 39), а при выходе поезда с рельсовой линии 2 - сохраняется до подхода следующего поезда. Значение напряжения всплеска, которое хранится в регистре 38, поступает в ППЗУ 49, 50, 51 и преобразуется соответственно в текущее напряжение U_ТП, пороговые напряжения занятия U_ПЗ и освобождения U_ПО. На пятой позиции счетчика 47 на выходе Q₅ появляется потенциал логической единицы, который обнуляет регистр 37, счетчик 46 и сбрасывает триггер 48, подготавливая их к работе при проследовании следующего поезда. За счет выхода P работа счетчика 47 самоблокируется до подхода следующего поезда, когда на вход R счетчика 47 поступает импульс P_ЗИ.When the train approaches the rail line 2, the surge fixation is reset (at the moment of occupation of the rail line 2 due to the impulse P _ZI at the input R of the register 39), and when the train leaves the rail line 2, it remains until the next train approaches. The value of the surge voltage, which is stored in the register 38, enters the EEPROM 49, 50, 51 and is converted, respectively, into the current voltage U _TP , the threshold voltage of occupation U _PZ and release U _ON . At the fifth position of the counter 47 at the output of Q ₅ , the potential of the logical unit appears, which nullifies the register 37, the counter 46 and resets the trigger 48, preparing them for work when following the next train. Due to the output P, the operation of the counter 47 is self-locking until the next train approaches, when the pulse P _ZI arrives at the input R of the counter 47.

В блок контроля рельсовой линии (БКРЛ) 33 от соответствующего АЦП 26 через на входы А компараторов 52, 53, 54 поступает значение напряжения U_Т, а от ППЗУ 50 и 51 ФПН 32 - значения пороговых напряжений занятия U_ПЗ и освобождения U_ПО которые сравниваются компараторами занятия 52 и освобождения 53. Результаты сравнений фиксируются триггером 57. На выходе Q триггера 37 появляется сигнал P о состоянии рельсовой линии 2, а на выходах формирователей занятия 58 и освобождения 59 - импульсы занятия P_ЗИ и освобождения P_СИ рельсовой линии 2.The rail line control unit (BRL) 33 from the corresponding ADC 26 through the inputs A of the comparators 52, 53, 54 receives the voltage value U _T , and from the ROM 50 and 51 FPN 32 - the threshold voltage values occupation U _PZ and release U _ON which are compared comparators of occupation 52 and release 53. The results of comparisons are recorded by trigger 57. At the output Q of trigger 37, a signal P appears about the state of the rail line 2, and at the outputs of the former occupants 58 and release 59, the pulses of occupation P _ZI and release P _{SI of the} rail line 2 appear.

Контроль проследования поездом впереди лежащей рельсовой линии 3 проводится с учетом того, что она могла быть занята предыдущим поездом. Если она была занята поездом, то на вход ФВС 34 поступает импульс Р и на входе логического элемента И 61 присутствует сигнал логической единицы, а с занятием предыдущей рельсовой линии 1 последующим поездом на входе ФВС 34 появляется импульс P_ЗИ ^Л и на входе логического элемента И 60 присутствует сигнал логической единицы. При этом триггер 68 посредством логического элемента И 61 сбрасывается, триггер 70 взводится, делая прозрачным логический элемент И 62 для импульса P_СИ от БКРЛ 33 в момент освобождения рельсовой линии 2. От этого импульса взводится триггер 71, с выхода которого на нижнем входе логического элемента ИЛИ 67 и верхнем входе логического элемента И 63 появляется потенциал логической единицы. С занятием рельсовой линии 2 поездом, который находился на предыдущей рельсовой линии 1, импульсом P_ЗИ от БКРЛ 33 посредством логического элемента И 63 взводится триггер 72, делая прозрачным логический элемент И 64 для импульса P_СИ от БКРЛ 33 в момент освобождения рельсовой линии 2. От этого импульса взводится триггер 73, делая прозрачным логический элемент И 65 для импульса V от ФПН 32.Monitoring the progress of the train ahead of the lying rail line 3 is carried out taking into account the fact that it could be occupied by the previous train. If it was occupied by a train, then the pulse P is received at the input of the FSF 34 and a logic unit signal is present at the input of the logical element And 61, and with the previous rail line 1 occupied by the next train, the pulse P _ZI ^L appears at the input of the FSF 34 and at the input of the logical element And 60 a logical unit signal is present. In this case, the trigger 68 by means of the logical element And 61 is reset, the trigger 70 is cocked, making the logical element And 62 transparent for the pulse P _SI from the BKRL 33 at the moment of release of the rail line 2. From this pulse, the trigger 71, from the output of which at the lower input of the logical element OR 67 and the upper input of the logical element AND 63 appears the potential of the logical unit. With the occupation of the rail line 2 by the train, which was the previous track line 1 pulse P _GI from BKRL 33 via the AND gate 63 is cocked trigger 72, making transparent the AND gate 64 to pulse P _SI from BKRL 33 at the time of release of a rail line 2. Trigger 73 is cocked from this pulse, making the AND gate 65 transparent for pulse V from the FPN 32.

На вход БКРЛ 33 от путевого приемника 30 поступает импульс F, который воздействует на логический элемент И 55, делая его прозрачным для импульса с выхода A>B компаратора всплеска 54, на вход A которого поступает значение напряжения U_Т с АЦП 26, а на вход B - значение текущего напряжения рельсовой линии 3 от путевого приемника 30. Если текущее напряжение U_Т превысит текущее напряжение U_ТП впередилежащей рельсовой линии 3, то на выходе A>B компаратора всплеска 54 появится логическая единица, которая посредством логических элементов И 55 и ИЛИ 56 сбросит триггер 57, фиксируя освобождение рельсовой линии 2. Значение текущего напряжения U_ТП рельсовой линии 2, которое получается преобразованием напряжения всплеска ППЗУ 49, устанавливается таким, чтобы при допустимой асимметрии смежных рельсовых линий фиксировалось освобождение.The input BKRL 33 from the track receiver 30 receives the pulse F, which acts on the logical element And 55, making it transparent to the pulse from the output A> B of the burst comparator 54, to the input A of which the voltage value U _T with the ADC 26, and the input B is the value of the current voltage of the rail line 3 from the track receiver 30. If the current voltage U _T exceeds the current voltage U _{TP of the} forward-lying rail line 3, then a logical unit appears at the output A> B of burst comparator 54, which, through the logical elements AND 55 and OR 56 reset trig ger 57, fixing the release of the rail line 2. The value of the current voltage U _{TP of the} rail line 2, which is obtained by converting the surge voltage of the PROM 49, is set so that when the asymmetry of adjacent rail lines is acceptable, the release is recorded.

Если поезд не занимал впередилежащую рельсовую линию 3, то на вход ФВС 34 не будет поступать импульс Р и на входе логического элемента И 61 будет присутствовать сигнал логического нуля. В момент занятия предыдущей рельсовой линии 1 на входе формирователя вспомогательного сигнала 34 появляется импульс P_ЗИ ^Л, который взводит триггеры 68 и 69 с участием логического элемента И 60. Взведенный триггер 69 делает прозрачным логический элемент И 63 через логический элемент ИЛИ 67. Дальнейшая работа формирователя вспомогательного сигнала 34 происходит по аналогии с предыдущим случаем.If the train did not occupy the forward-lying rail line 3, then the impulse P will not arrive at the input of the FSF 34 and a logical zero signal will be present at the input of the logical element And 61. At the time of the previous sessions of the rail line 1 at the input of the auxiliary signal generator 34, a pulse P _ZI ^A, which triggers cocks 68 and 69 with the participation of the AND gate 60. The cocking trigger 69 makes clear the AND gate 63 through OR gate 67. Further work shaper auxiliary signal 34 occurs by analogy with the previous case.

Предложенное устройство обеспечивает надежный контроль состояния рельсовых линий при интенсивном выпадении осадков, что позволит повысить безопасность движения поездов.The proposed device provides reliable monitoring of the state of rail lines during heavy rainfall, which will improve the safety of train traffic.

Claims

A device for monitoring the state of a rail line containing a track generator, three matching transformers, two rail lines, two rectifiers, two ADCs, four EPROMs, four registers, three comparators, four logical elements And, five triggers, a clock generator, a track receiver, characterized in that it additionally introduced two rail lines, three resistors, five band-pass filters, two rectifiers, four smoothing filters, two ADCs, one register, seven logical elements AND, three logical elements OR, one comparator, two and a counter, three triggers, an occupation pulse shaper, a release pulse shaper, and three track receivers, each of which consists of a threshold voltage shaper, a rail line control unit, an auxiliary signal shaper, and a track generator with a frequency of f2 is connected to one end of the first and fourth rail lines and the second and third rail lines through the second matching transformer, the second resistor and the band-pass filter are connected track generator with a frequency f1, to the other ends of which through the first the first and third matching transformers, the first and third resistors, band-pass filters, rectifiers, smoothing filters, the ADCs are connected to the second and third track receivers of frequency f1 and the first and fourth track receivers of frequency f2 by rail line monitoring units (BRL) through the inputs A of occupation comparators, release and surge and threshold voltage conditioners (FPF) through the input D of the first register, the output of which is connected to the input D of the second register of the FPF, the input A of the comparator of the FPF and the input R of the third register of the FPF, the output of which is connected is connected to the input D of the fourth register of the FPF, the output of which is connected to the inputs A of the first, second, and third EPROMs of the FPN, the output of the first of which is connected to the first input of the first track receiver, the outputs of the other two are connected to the inputs B of the occupation and release comparators BKRL, and the input B the burst comparator is connected to the first output of the third track receiver, the second output of which is connected to the second input of the logic element AND BKRL, the first input of which is connected to the output of the burst comparator, and the output to the second input of the logic element OR BKRL, the first input of which is connected to the output of the release comparator, and the output - to the input R of the BKRL trigger, whose input S is connected to the output of the occupation comparator, and the output - to the inputs of the occupation pulse shaper, release pulse shaper, the fourth input of the third track receiver, the first the input of the second logic element And the shaper of the auxiliary signal (PF) and the second input of the first logical element And PF, the first input of which is connected to the third output of the first track receiver and the second input of the second of the logical element AND FVS, the output of which is connected to the input R of the first FVS trigger, the input S of which is connected to the output of the first logical element And the FVS, the output Q - with the input S of the second FVS trigger, and the output

- with the input S of the third FVS trigger, the inputs R of the second and third FVS triggers are connected to the inputs R of the fourth, fifth, sixth FVS triggers and through the first logical element OR FVS - with the fourth output of the first track receiver, and the outputs Q of the second and third FVS triggers are connected with the first inputs of the second logical element OR and the third logical element AND FVS, the second input of which is connected to the output of the pulse shaper BKRL and the first input of the fifth logical element AND FVS, and the output with the input S even FVS flip-flop trigger, the output of which is connected to the second input of the second logical element OR FVS, the output of which is connected to the first input of the fourth logical element AND FVS, the second input of which is connected to the output of the occupation pulse shaper, input R of the second FPN counter, input S of the fifth FPN register, the third input of the third track receiver, and the output with the input S of the fifth FVS trigger, the output of which is connected to the second input of the fifth logical element AND FVS, the output of which is connected to the input S of the sixth FVS trigger, the output of which connected to the first input of the sixth logical element AND FVS, with the second input of which the output of the fifth FPN register is connected, and the output is connected to the second input of the first track receiver, the output of the clock generator is connected to the inputs C of the first and second registers of the FPF, the first inputs of the second and third and second the input of the first logical element AND FPN, the second input of the first logical element AND FPN is connected to the output A> B of the comparator of the FPF, the output A <B of which is connected to the second input of the third logical element AND FPN, the output of which is in quarters AND gate FPN is connected to input C of the second counter FPN, the output Q ₄ is connected to the input R of the fifth register FPN and the input from the fourth register FPN, the output Q ₅ - to the inputs R flip-flop, a first counter and a third register FPN, and the output P - with the first input of the fourth logical element AND FPN, the third input of which is connected to the output of the trigger and the second input of the second logical element AND FPN, the output of which is connected to the input C of the third trigger of the FPF.