[go: up one dir, main page]

RU2018945C1 - Unit for choosing direction of exchange of decentralized computer system - Google Patents

Unit for choosing direction of exchange of decentralized computer system Download PDF

Info

Publication number
RU2018945C1
RU2018945C1 SU4943455A RU2018945C1 RU 2018945 C1 RU2018945 C1 RU 2018945C1 SU 4943455 A SU4943455 A SU 4943455A RU 2018945 C1 RU2018945 C1 RU 2018945C1
Authority
RU
Russia
Prior art keywords
input
output
block
node
elements
Prior art date
Application number
Other languages
Russian (ru)
Inventor
Ю.Н. Максименко
В.С. Ракошиц
Original Assignee
Научно-производственное объединение интегрированных микроэлектронных систем
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-производственное объединение интегрированных микроэлектронных систем filed Critical Научно-производственное объединение интегрированных микроэлектронных систем
Priority to SU4943455 priority Critical patent/RU2018945C1/en
Application granted granted Critical
Publication of RU2018945C1 publication Critical patent/RU2018945C1/en

Links

Images

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

FIELD: automatics; computer technology. SUBSTANCE: unit has n input and output units of interunit couplings, routing cell, code comparison circuit, the first group of n+1 AND gates, the second group of n AND gates, the third group of n+1 AND gates, group of n+1 NOT gates, the first to the seventh OR gates, the first to the sixth AND gates, the first and the second NOT gates, load flip-flop, assignment flip-flop, delay element, AND-NOT gate, the second group of n AND gates, the third group of n+1 AND gates. Routing cell has AND-NOT gate, the first and the second NOT gates, the first to the sixth AND gates, the first to the fifth OR gates, the first group of n AND gates, the second group of n+1 AND gates, the third group of n+1 AND gates, the third group of n AND gates, group of N OR gates, comparison circuit, OR-NOT gate, readiness flip-flop, resource flip-flop, delay element, n+1 input units. Each input unit has three AND-NOT gates and NOT gate. EFFECT: improved precision. 2 dwg

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано при реализации технических средств параллельной обработки информации. The invention relates to automation and computer technology and can be used in the implementation of technical means of parallel processing of information.

Известна ячейка каскадной коммутирующей среды, содержащая n входных блоков, n выходных блоков и блок управления (n - число смежных направлений) [1]. Known cell cascade switching medium containing n input blocks, n output blocks and a control unit (n is the number of adjacent directions) [1].

Препятствием достижению требуемого технического результата при использовании данной ячейки является то, что в ней при работе в режиме множественного доступа недостаточно быстро срабатывает ячейка-источник запроса, поскольку ячейка-источник запроса доступа в течение времени Т от момента возникновения собственного запроса ожидает поступления сигнала блокировки от других источников запроса. Если в течение времени Т в ячейку-источник не поступил сигнал блокировки, то собственный запрос доступа получает разрешение доступа, в противном случае данная ячейка-источник запроса заблокирована более приоритетным источником. Время Т зависит от количества ячеек в системе и существенно увеличивает время доступа. Другим недостатком известной ячейки является ее функциональная ограниченность, заключающаяся в невозможности снятия состояния доступных ему ресурсов. An obstacle to the achievement of the required technical result when using this cell is that when it is used in multiple access mode, the request source cell does not work fast enough, since the source cell of the access request during the time T from the moment of the occurrence of its own request expects a blocking signal from other request sources. If, during time T, a blocking signal is not received in the source cell, then its own access request receives access permission, otherwise this source cell of the request is blocked by a higher priority source. Time T depends on the number of cells in the system and significantly increases the access time. Another disadvantage of the known cell is its functional limitation, which consists in the impossibility of removing the state of the resources available to it.

Известен блок выбора направления обмена децентрализованной вычислительной системы, содержащий n входных узел межблочных связей (n - количество направлений связи блока), n выходных узлов межблочных связей, схему сравнения кодов, а также четыре элемента И, три элемента ИЛИ, элемент И-НЕ и группу n+1 элементов И, причем каждый i-й (1 < i < n) входной узел межблочных связей содержит элемент НЕ, первый и второй элементы И, первый и второй элементы ИЛИ, а каждый i-й выходной узел межблочных связей содержит элемент НЕ и два элемента И [2]. A known unit for choosing a direction of exchange for a decentralized computing system, containing n input interconnect communication nodes (n is the number of communication directions of a block), n output interconnect communication nodes, a code comparison scheme, as well as four AND elements, three OR elements, an NAND element and a group n + 1 AND elements, each i-th (1 <i <n) input node of inter-unit communications contains an element NOT, the first and second elements AND, the first and second elements OR, and each i-th output node of inter-unit communications contains an element and two elements And [2].

Известный блок не обеспечивает децентрализованное бесконфликтное (на приоритетной основе) решение комплексной задачи распределения сетевых ресурсов, а именно снятия состояния всех ресурсов приоритетным центром и последовательной нагрузки выявленных ресурсов из приоритетного центра. The known unit does not provide a decentralized, conflict-free (on a priority basis) solution of the complex task of distributing network resources, namely, removing the status of all resources by a priority center and sequential loading of identified resources from a priority center.

Цель изобретения - расширение функциональных возможностей блока за счет снятия состояния готовых к использованию ресурсов и их последовательной загрузки из приоритетного центра. The purpose of the invention is the expansion of the functionality of the block by removing the status of resources ready for use and loading them sequentially from a priority center.

Цель достигается тем, что в блок выбора направления обмена децентрализованной вычислительной системы, содержащий n вводных узлов межблочных связей (n - количество направлений связи блока со смежными блоками), n выводных узлов межблочных связей, схему сравнения кодов, первый, второй, третий и четвертый элементы И, первый, второй и третий элементы ИЛИ, первый элемент НЕ, первую группу из n+1 элементов И и элемент И-НЕ, причем каждый i-й вводной узел межблочных связей (i = 1, n) содержит первый и второй элементы И, первый и второй элементы ИЛИ и элемент НЕ, каждый i-й (i = 1, n) выводной узел межблочных связей содержит первый и второй элементы И и первый элемент НЕ, при этом входы квитирования, признака состояния смежного блока, контроля и выход квитирования i-го направления блока выбора направления обмена децентрализованной вычислительной системы являются первым входом первого элемента ИЛИ, первым и вторым входами второго элемента ИЛИ и выходом второго элемента И соответственно i-го вводного узла межблочных связей, вход запроса доступа, собственный информационный вход, выход квитирования запроса доступа и выход блокировки запроса доступа блока выбора направления обмена децентрализованной вычислительной системы являются первым входом второго элемента И, первым входом третьего элемента И, выходом второго элемента И и выходом четвертого элемента И соответственно, выход второго элемента ИЛИ i-го вводного узла межблочных связей соединен с вторым входом первого элемента ИЛИ i-го вводного узла межблочных связей, с i-м входом элемента И-НЕ блока и через элемент НЕ i-го вводного узла межблочных связей с первым входом первого элемента И i-го выводного узла межблочных связей и с первым входом первого элемента И i-го вводного узла межблочных связей, выход первого элемента И i-го вводного узла межблочных связей подключен к первому входу второго элемента И и к третьему входу первого элемента ИЛИ i-го вводного узла межблочных связей и к i-у входу первого элемента ИЛИ блока, выход первого элемента ИЛИ i-го вводного узла межблочных связей соединен с i-м входом первого элемента И блока, выход которого подключен к вторым входам вторых элементов И вводных узлов межблочных связей и второму входу второго элемента И блока, (i+1)-й вход первого элемента И блока соединен с выходом элемента И-НЕ блока, выход первого элемента НЕ блока подключен к третьему входу второго элемента И и второму входу третьего элемента И блока, третий вход которого подключен к первому входу второго элемента И и первому входу четвертого элемента И блока, второй вход которого подключен к входу первого элемента НЕ блока, n+1 выходов схемы сравнения кодов подключены к управляющим входам первой группы из n+1 элементов И, информационные входы которой подключены к соответствующим входам схемы сравнения кодов, выход третьего элемента И блока подключен к (n+1)-у входу схемы сравнения кодов, выходы первой группы из n+1 элементов И подключены к входам третьего элемента ИЛИ блока, выходом подключенного к первым входам вторых элементов И выводных узлов межблочных связей, вторые входы которых подключены к выходам первых элементов И своих выводных узлов межблочных связей, вторые входы первых элементов И выводных узлов межблочных связей подключены через первые элементы НЕ своих узлов межблочных связей к соответствующим n выходам схемы сравнения кодов, а третьи входы первых элементов И выводных узлов межблочных связей подключены к выходу второго элемента ИЛИ блока, первым входом подключенного к (n+1)-у выходу схемы сравнения кодов, введены ячейка маршрутизации, а также триггер загрузки, триггер назначения, элемент задержки, четвертый-седьмой элементы ИЛИ, пятый и шестой элементы И, вторая группа n элементов И, третья группа (n+1) элементов И, группа n+1 элементов НЕ, второй элемент НЕ, причем в каждый i-й (i-1, n) вводной узел межблочных связей введены третий и четвертый элементы ИЛИ, третий и четвертый элементы И, а в каждый i-й выводной узел межблочных связей введены два элемента ИЛИ, третий и четвертый элементы И и второй элемент НЕ, при этом i-й выход квитирования и i-й выход назначения соответствующего направления блока являются выходом третьего элемента ИЛИ и выходом третьего элемента И соответственно i-го узла ввода, i-й информационный вход, i-й вход выявления ресурса и i-й вход режима являются соответственно первым, вторым и четвертым входами i-го элемента И второй группы, (n + 1)-й вход режима и выход изоляции являются соответственно четвертым входом третьего элемента И и выходом второго элемента НЕ блока, вход окончания признака загрузки ресурса является единичным входом триггера загрузки и одноименным входом ячейки маршрутизации, вход исходного состояния блока является первым входом четвертого и пятого элементов ИЛИ и одноименным входом ячейки маршрутизации, вход завершения процесса является вторым входом пятого элемента ИЛИ, вход назначения, информационный выход, выход выявления ресурса и выход режима i-го выводного узла межблочных связей являются соответственно первым входом первого элемента ИЛИ, выходом второго элемента ИЛИ, первого элемента И и выходом третьего элемента И i-го выводного узла связей, вход готовности ресурса, вход физического номера ячейки, вход запроса загрузки ресурса, вход снятия состояния ресурса, вход признака загрузки ресурса, вход окончания приема состояния ресурса, n входов поиска (n - количество линий связи, которые соединяют блок со смежными блоками), n входов выделения, выход общего квитирования, выход запроса состояния свободного ресурса (выход квитирования запроса на загрузку ресурса), выход квитирования приема состояния ресурса, выход квитирования загрузки ресурса, выход квитирования запроса доступа, n выходов поиска, n выходов выделения и собственный информационный выход блока являются соответствующими входами и выходами ячейки маршрутизации, вход занятости ячейки маршpутизации подключен к первому входу второго элемента И и выходу пятого элемента И блока, первый вход пятого элемента И подключен к выходу первого элемента ИЛИ, а второй вход пятого элемента И подключен к нулевому выходу триггера назначения блока и к входу неназначения ячейки маршрутизации, информационный вход ячейки маршрутизации подключен к выходу шестого элемента ИЛИ блока, i-й вход контроля ячейки маршрутизации подключен к выходу первого элемента НЕ i-го вводного узла межблочных связей, i-й вход разрешения поиска ячейки маршрутизации подключен через второй элемент НЕ к выходу четвертого элемента И и второму входу первого элемента ИЛИ i-го выводного узла межблочных связей, i-й информационный выход ячейки маршрутизации подключен к первому входу второго элемента ИЛИ i-го выводного узла межблочных связей, второй вход второго элемента ИЛИ i-го выводного узла подключен к выходу второго элемента И своего выводного узла, первый вход второго элемента И i-го выводного узла подключен к первому входу третьего элемента И своего выводного узла, второй вход третьего элемента И i-го выводного узла подключен к первому входу третьего элемента И своего выводного узла, второй вход третьего элемента И i-го выводного узла подключен к выходу седьмого элемента ИЛИ блока, i-й вход седьмого элемента ИЛИ подключен к четвертому входу i-го элемента И второй группы, а (n+1)-й вход седьмого элемента ИЛИ блока подключен к четвертому входу третьего элемента И блока, j-й (j = 1, n + 1) вход седьмого элемента ИЛИ блока подключен через j-й элемент НЕ к первому входу j-го элемента И третьей группы, второй вход j-го элемента И третьей группы подключен к первому входу i-го элемента И второй группы, а второй вход (n+1)-го элемента И третьей группы подключен к первому входу третьего элемента И блока, j-й выход элемента И третьей группы подключен к j-у входу шестого элемента ИЛИ блока, третий вход i-го элемента И второй группы подключен к выходу второго элемента НЕ i-го выводного узла межблочных связей, второй вход i-го элемента И второй группы подключен к первому входу четвертого элемента И и второму входу первого элемента И i-го вводного узла межблочных связей, третий вход первого элемента И i-го вводного узла подключен к выходу четвертого элемента ИЛИ своего вводного узла межблочных связей, первый вход четвертого элемента ИЛИ i-го вводного узла подключен к i-у выходу схемы сравнения кодов, а второй вход четвертого элемента ИЛИ i-го вводного узла подключен к i-у входу первого элемента ИЛИ блока, к выходу первого элемента И и к первому входу третьего элемента И своего вводного узла межблочных связей, второй вход третьего элемента И i-го вводного узла подключен к единичному выходу триггера назначения блока, нулевой вход триггера назначения подключен к выходу пятого элемента ИЛИ, а единичный вход триггера назначения подключен к выходу шестого элемента И блока, первый вход шестого элемента И блока подключен к единичному выходу триггера загрузки, нулевой вход триггера загрузки подключен к выходу четвертого элемента ИЛИ, второй вход четвертого элемента ИЛИ через элемент задержки подключен к второму входу шестого элемента И и через первый элемент НЕ к выходу пятого элемента И блока, выход первого элемента И i-го выводного узла межблочных связей подключен к первому входу четвертого элемента И данного узла, второй вход четвертого элемента И i-го выводного узла подключен к выходу первого элемента ИЛИ данного выводного узла, а выход четвертого элемента И i-го вводного узла межблочных связей, выход четвертого элемента И i-го вводного узла подключен к первому входу третьего элемента ИЛИ данного вводного узла, второй и третий входы третьего элемента ИЛИ i-го вводного узла подключен соответственно к выходам третьего и второго элементов И одноименного вводного узла межблочных связей, выход элемента И-НЕ блока подключен к входу элемента НЕ блока, i-й вход контроля ячейки маршрутизации подключен к выходу первого элемента НЕ i-го вводного узла межблочных связей, i-й вход разрешения поиска ячейки маршрутизации подключен через второй элемент НЕ к выходу четвертого элемента И и второму входу первого элемента ИЛИ i-го выводного узла межблочных связей, i-й информационный выход ячейки маршрутизации подключен к первому входу второго элемента ИЛИ i-го выводного узла межблочных связей, второй вход второго элемента ИЛИ i-го выводного узла подключен к выходу второго элемента и своего выводного узла, первый вход второго элемента И i-го выводного узла подключен к первому входу третьего элемента И своего выводного узла, второй вход третьего элемента И i-го выводного узла подключен к выходу седьмого элемента ИЛИ блока, i-й вход седьмого элемента ИЛИ подключен к четвертому входу i-го элемента И второй группы, а (n+1)-й вход седьмого элемента ИЛИ блока подключен к четвертому входу третьего элемента И блока, j-й (j = 1, n+1) вход седьмого элемента ИЛИ блока подключен через j-й элемент НЕ к первому входу j-го элемента И третьей группы, второй вход i-го элемента И третьей группы подключен к первому входу i-го элемента И второй группы, а второй вход (n+1)-го элемента И третьей группы подключен к первому входу третьего элемента И блока, i-й выход элемента И третьей группы подключен к j-у входу шестого элемента ИЛИ блока, третий вход i-го элемента И второй группы подключен к выходу второго элемента НЕ i-го выводного узла межблочных связей, второй вход i-го элемента И второй группы подключен к первому входу четвертого элемента И и второму входу первого элемента И i-го вводного узла межблочных связей, третий вход первого элемента И i-го вводного узла подключен к выходу четвертого элемента ИЛИ своего вводного узла межблочных связей, первый вход четвертого элемента ИЛИ i-го вводного узла подключен к i-у выходу схемы сравнения кодов, а второй вход четвертого элемента ИЛИ i-го вводного узла подключен к i-у входу первого элемента ИЛИ блока, к выходу первого элемента И и к первому входу третьего элемента И своего вводного узла межблочных связей, второй вход третьего элемента И i-го вводного узла подключен к единичному выходу триггера назначения блока, нулевой вход триггера назначения подключен к выходу пятого элемента ИЛИ, а единичный вход триггера назначения подключен к выходу шестого элемента И блока, первый вход шестого элемента И блока подключен к единичному выходу триггера загрузки, нулевой вход триггера загрузки подключен к выходу четвертого элемента ИЛИ, второй вход четвертого элемента ИЛИ через элемент задержки подключен к второму входу шестого элемента И и через первый элемент НЕ к выходу пятого элемента И блока, выход первого элемента И i-го выводного узла межблочных связей подключен к первому входу четвертого элемента И данного узла, второй вход четвертого элемента И i-го выводного узла подключен к выходу первого элемента ИЛИ данного выводного узла, а выход четвертого элемента И i-го выводного узла подключен к второму входу четвертого элемента И i-го вводного узла межблочных связей, выход четвертого элемента И i-го вводного узла подключен к первому входу третьего элемента ИЛИ данного вводного узла, второй и третий входы третьего элемента ИЛИ i-го вводного узла подключен соответственно к выходам третьего и второго элементов И одноименного вводного узла межблочных связей, выход элемента И-НЕ блока подключен к входу второго элемента НЕ блока. The goal is achieved in that in the block for choosing the direction of exchange of a decentralized computing system, containing n input nodes of interblock communications (n is the number of directions of communication between the block and adjacent blocks), n output nodes of interblock communications, a code comparison scheme, the first, second, third and fourth elements And, the first, second and third elements OR, the first element NOT, the first group of n + 1 AND elements and the AND element, with each i-th input node of interblock communications (i = 1, n) containing the first and second AND elements , first and second elements OR and element H E, each i-th (i = 1, n) output unit of inter-unit communications contains the first and second elements AND and the first element NOT, while the acknowledgment inputs, the status indicator of the adjacent block, the control and the acknowledgment output of the i-th direction of the exchange direction selection block decentralized computing systems are the first input of the first OR element, the first and second inputs of the second OR element and the output of the second AND element, respectively, of the i-th input node of inter-unit communications, access request input, own information input, acknowledgment output for the access dew and the access request blocking output of the exchange direction selection unit of the decentralized computing system are the first input of the second AND element, the first input of the third AND element, the output of the second AND element and the output of the fourth AND element, respectively, the output of the second OR element of the i-th input inter-unit communication unit is connected with the second input of the first OR element of the i-th input node of interblock communications, with the i-th input of the AND element NOT block and through the element NOT of the i-th input node of interblock communications with the first input of the first element And the i-th output node of interblock communications and with the first input of the first element And the i-th input node of interblock communications, the output of the first element AND of the i-th input node of interblock communications is connected to the first input of the second AND element and to the third input of the first OR element i- of the first input node of interblock communications and to the i-th input of the first element OR block, the output of the first element OR of the i-th input node of the interblock communications is connected to the i-th input of the first element AND block, the output of which is connected to the second inputs of the second elements AND input nodes of the interblock ties and WTO the second input of the second AND block element, (i + 1) -th input of the first AND block element is connected to the output of the AND block NOT element, the output of the first NOT block element is connected to the third input of the second AND element and the second input of the third AND element, the third input which is connected to the first input of the second AND element and the first input of the fourth AND element of the block, the second input of which is connected to the input of the first element of the NOT block, n + 1 outputs of the code comparison circuit are connected to the control inputs of the first group of n + 1 AND elements, the information inputs of which connect s to the corresponding inputs of the code comparison circuit, the output of the third element AND block is connected to the (n + 1) -th input of the code comparison circuit, the outputs of the first group of n + 1 elements are connected to the inputs of the third element OR block, the output connected to the first inputs of the second elements And output nodes of interblock communications, the second inputs of which are connected to the outputs of the first elements And their output nodes of interblock communications, the second inputs of the first elements And output nodes of interblock communications are connected through the first elements NOT of their nodes of interblock communications the corresponding n outputs of the code comparison circuit, and the third inputs of the first elements AND output nodes of interblock communications are connected to the output of the second element OR block, the first input connected to the (n + 1) -th output of the code comparison circuit, a routing cell, as well as a loading trigger, are introduced, destination trigger, delay element, fourth-seventh OR elements, fifth and sixth AND elements, second group of n elements AND, third group (n + 1) elements AND, group n + 1 elements NOT, second element NOT, and in each i- th (i-1, n) introductory interconnect node introduced the third and fourth elements OR, the third and fourth elements AND, and two elements OR, the third and fourth elements AND and the second element NOT are introduced into each i-th output node of interblock connections, while the i-th acknowledgment output and the i-th destination output the corresponding direction of the block are the output of the third OR element and the output of the third AND element, respectively, of the i-th input node, the i-th information input, the i-th resource detection input and the i-th mode input are the first, second and fourth inputs of the i-th element, respectively And the second group, (n + 1) -th input dir mA and isolation output are respectively the fourth input of the third AND element and the output of the second element of the NOT block, the input of the end of the resource loading attribute is the single input of the load trigger and the input of the routing cell of the same name, the input of the initial state of the block is the first input of the fourth and fifth OR elements and the cell input of the same name routing, the input of the completion of the process is the second input of the fifth element OR, destination input, information output, resource detection output and output of the i-th output mode inter-unit communication nodes are respectively the first input of the first OR element, the output of the second OR element, the first AND element and the output of the third element AND of the i-th output connection node, resource readiness input, input of the physical cell number, input of the resource loading request, input of removing the state of the resource, input of a resource loading attribute, input of the end of receiving a resource status, n search inputs (n is the number of communication lines that connect the unit to adjacent blocks), n allocation inputs, a common acknowledgment output, an output of a status request one resource (resource request acknowledgment output), resource status receipt acknowledgment output, resource load acknowledgment output, access request acknowledgment output, n search outputs, n allocation outputs and the unit’s own information output are the corresponding inputs and outputs of the routing cell, the cell busy input the route is connected to the first input of the second AND element and the output of the fifth AND element, the first input of the fifth AND element is connected to the output of the first OR element, and the second input of the fifth element This AND is connected to the zero output of the block destination trigger and to the non-destination input of the routing cell, the information input of the routing cell is connected to the output of the sixth element of the OR block, the i-th input of the control of the routing cell is connected to the output of the first element NOT of the i-th input node of interblock communications, i the th input of the search permission for the routing cell is connected through the second element NOT to the output of the fourth AND element and the second input of the first OR element of the i-th output node of inter-unit communications, the i-th information output of the routing cell connected to the first input of the second OR element of the i-th output node of interblock connections, the second input of the second OR element of the i-th output node is connected to the output of the second element And its output node, the first input of the second element AND of the i-th output node is connected to the first input of the third element AND of its output node, the second input of the third element AND of the i-th output node is connected to the first input of the third element AND of its output node, the second input of the third element AND of the i-output node is connected to the output of the seventh element OR block, i-th input the seventh OR element is connected to the fourth input of the i-th element AND of the second group, and the (n + 1) -th input of the seventh element of the OR block is connected to the fourth input of the third element AND of the block, j-th (j = 1, n + 1) input the seventh element of the OR block is connected via the jth element NOT to the first input of the jth element AND of the third group, the second input of the jth element AND of the third group is connected to the first input of the i-th element AND of the second group, and the second input (n + 1 ) of the AND element of the third group is connected to the first input of the third AND element of the block, the jth output of the AND element of the third group is connected to j ode of the sixth element OR block, the third input of the i-th element And the second group is connected to the output of the second element NOT of the i-th output node of inter-unit connections, the second input of the i-th element of the second group is connected to the first input of the fourth AND element and the second input of the first element And the i-th input node of interblock communications, the third input of the first element AND of the i-th input node is connected to the output of the fourth element OR of its input node of the interblock communications, the first input of the fourth element OR of the i-th input node is connected to the i-th output of the code comparison circuit , and the second input of the fourth element OR of the i-th input node is connected to the i-th input of the first element OR of the block, to the output of the first element And and to the first input of the third element And its input node of inter-unit communications, the second input of the third element AND of the i-th input node is connected to the single output of the destination trigger of the block, the zero input of the destination trigger is connected to the output of the fifth OR element, and the single input of the destination trigger is connected to the output of the sixth element AND block, the first input of the sixth element of the AND block is connected to the single output of trig loading hera, the zero input of the loading trigger is connected to the output of the fourth element OR, the second input of the fourth element OR through the delay element is connected to the second input of the sixth element AND and through the first element NOT to the output of the fifth element AND block, the output of the first element AND of the i-th output node interconnects connected to the first input of the fourth AND element of this node, the second input of the fourth AND element of the i-th output node is connected to the output of the first OR element of this output node, and the output of the fourth AND element of the i-th input node interconnects, the output of the fourth element AND of the i-th input node is connected to the first input of the third element OR of this input node, the second and third inputs of the third element OR of the i-th input node are connected respectively to the outputs of the third and second elements AND of the same input node of interconnects, the output of the AND element of the block is connected to the input of the element of the NOT block, the i-th input of the control of the routing cell is connected to the output of the first element of the NOT i-th input node of interblock communications, the i-th input of the permission to search for the routing cell is connected through the second element NOT to the output of the fourth AND element and the second input of the first OR element of the i-th output node of inter-unit communications, the i-th information output of the routing cell is connected to the first input of the second OR element of the i-th output node of inter-unit communications, the second input of the second element OR the i-th output node is connected to the output of the second element and its output node, the first input of the second element And the i-th output node is connected to the first input of the third element And its output node, the second input of the third element And i-output evil is connected to the output of the seventh OR block element, the i-th input of the seventh OR element is connected to the fourth input of the i-th AND element of the second group, and the (n + 1) -th input of the seventh OR block element is connected to the fourth input of the third AND element, the j-th (j = 1, n + 1) input of the seventh element of the OR block is connected via the j-th element NOT to the first input of the j-th element And the third group, the second input of the i-th element And the third group is connected to the first input i- th AND element of the second group, and the second input of the (n + 1) th AND element of the third group is connected to the first input of the third element block, the i-th output of the AND element of the third group is connected to the j-th input of the sixth element of the OR block, the third input of the i-th element of the second group is connected to the output of the second element NOT of the i-th output node of interblock communications, the second input of the i-th element And the second group is connected to the first input of the fourth element And and the second input of the first element And of the i-th input node of inter-unit connections, the third input of the first element And of the i-th input node is connected to the output of the fourth element OR of its input node of inter-unit connections, the first input of the fourth element OR i-th in the water node is connected to the i-th output of the code comparison circuit, and the second input of the fourth OR element of the i-th input node is connected to the i-th input of the first OR block element, to the output of the first AND element and to the first input of the third element AND of its inter-block input node of connections, the second input of the third AND element of the i-th input node is connected to the single output of the block destination trigger, the zero input of the destination trigger is connected to the output of the fifth OR element, and the single input of the destination trigger is connected to the output of the sixth element AND block, the first input of a clean AND block element is connected to the single output of the load trigger, the zero input of the load trigger is connected to the output of the fourth OR element, the second input of the fourth OR element is connected to the second input of the sixth AND element through the delay element and through the first element NOT to the output of the fifth AND block element, the output the first element AND of the i-th output node of interblock communications is connected to the first input of the fourth element AND of this node, the second input of the fourth element AND of the i-th output node is connected to the output of the first element OR of this pin node, and the output of the fourth element AND of the i-th output node is connected to the second input of the fourth element AND of the i-th input node of interblock connections, the output of the fourth element AND of the i-th input node is connected to the first input of the third element OR of this input node, the second and the third inputs of the third OR element of the i-th input node are connected respectively to the outputs of the third and second elements AND of the same-name input node of inter-unit connections, the output of the AND block element is connected to the input of the second element of the NOT block.

Ячейка маршрутизации содержит элемент И-НЕ, два элемента НЕ, шесть элементов И, пять элементов ИЛИ, первую группу n элементов И, вторую группу n+1 элементов И, третью группу n элементов И, группу n элементов ИЛИ, схему сравнения, элемент ИЛИ-НЕ, триггер готовности, триггер ресурса, элемент задержки и n+1 входных узлов межячеечных связей, (n - количество линий связи, которые соединяют ячейку со смежными ячейками), каждый из которых содержит три элемента И-НЕ и элемент НЕ, причем первый вход первого элемента И-НЕ i-го входного узла межячеечных связей (i = 1, n) соединен с i-м входом контроля ячейки, вторые входы первых элементов И-НЕ входных узлов межячеечных связей объединены и соединены с выходом первого элемента НЕ ячейки, третий вход первого элемента И-НЕ i-го входного узла межячеечной связи соединен с i-м входом потенциала поиска, четвертые входы первых элементов И-НЕ входных узлов межячеечных связей объединены и соединены с входом неназначения ячейки, выход первого элемента И-НЕ j-го (j = 1, n+1) входного узла межячеечной связи соединен с j-м входом первого элемента И-НЕ ячейки и с первым входом второго элемента И-НЕ j-го входного узла межячеечной связи, второй вход второго элемента И-НЕ j-го входного узла соединен с выходом третьего элемента И-НЕ данного входного узла межячеечной связи, выход второго элемента И-НЕ j-го входного узла межячеечной связи соединен с первым входом третьего элемента И-НЕ j-го входного узла межячеечной связи, второй вход третьего элемента И-НЕ j-го входного узла соединен с входом первого элемента НЕ и выходом первого элемента ИЛИ ячейки, выход третьего элемента И-НЕ i-го входного узла межячеечной связи соединен через элемент НЕ данного входного узла с i-м выходом выделения ячейки, а выход третьего элемента И-НЕ (n+1)-го входного уза через элемент НЕ данного входного узла соединен с выходом запроса свободного ресурса (выходом квитирования запроса на загрузку ресурса) ячейки, первый вход первого элемента И-НЕ (n+1)-го входного узла межячеечной связи соединен с выходом второго элемента ИЛИ ячейки, первый вход второго элемента ИЛИ ячейки подключен к входу запроса загрузки ресурса, а второй вход второго элемента ИЛИ ячейки подключен к единичному выходу триггера ресурса, единичный вход триггера ресурса подключен к выходу первого элемента И ячейки, первый и второй входы первого элемента И подключены к входу готовности ресурса и входу занятости соответственно, нулевой вход триггера ресурса подключен к выходу третьего элемента ИЛИ ячейки, первый вход третьего элемента ИЛИ подключен к входу исходного состояния ячейки, а второй вход третьего элемента ИЛИ подключен к выходу первого элемента ИЛИ и через второй элемент НЕ к первому входу i-го элемента И первой группы, второй вход i-го элемента И первой группы соединен с выходом первого элемента И-НЕ i-го входного узла межячеечных связей, выход i-го элемента И первой группы соединен с первым входом i-го элемента ИЛИ группы n элементов ИЛИ, второй вход i-го элемента ИЛИ группы подключен к i-у входу выделения ячейки, а выход i-го элемента ИЛИ группы подключен к первому входу i-го элемента И второй группы, выход i-го элемента И второй группы подключен к i-у информационному выходу ячейки, выход (n+1)-го элемента И второй группы подключен к собственному информационному выходу, второй вход i-го элемента И второй группы подключен к информационному входу ячейки и первому входу схемы сравнения, второй вход схемы сравнения подключен к входу физического номера ячейки, а выход схемы сравнения подключен к первому входу второго элемента И ячейки, второй вход второго элемента И ячейки подключен к первому входу третьего элемента И ячейки, выходу первого элемента И-НЕ ячейки и первому входу элемента ИЛИ-НЕ ячейки, второй вход элемента ИЛИ-НЕ ячейки подключен к выходу первого элемента ИЛИ ячейки, а выход элемента ИЛИ-НЕ ячейки подключен к первому входу и через элемент задержки к второму входу четвертого элемента И ячейки, третий вход четвертого элемента И подключен к второму входу третьего элемента И и к входу квитирования запроса доступа ячейки, выход четвертого элемента И ячейки подключен к выходу общего квитирования ячейки, вход признака окончания загрузки ресурса, вход окончания приема состояния ресурса и вход исходного состояния подключены к входам четвертого элемента ИЛИ ячейки, выход четвертого элемента ИЛИ ячейки подключен к нулевому входу триггера готовности, единичный выход триггера готовности подключен к первому входу (n+1)-го элемента И второй группы И, (n+1)-у входу первого элемента ИЛИ ячейки, а единичный вход триггера готовности подключен к выходу пятого элемента ИЛИ, первый вход пятого элемента ИЛИ подключен к выходу второго элемента И, а второй вход пятого элемента ИЛИ подключен к выходу третьего элемента И, первый вход третьего элемента И подключен к первому входу i-го элемента И третьей группы, второй вход i-го элемента И третьей группы подключен к i-у входу разрешения поиска ячейки, выход i-го элемента И третьей группы является выходом потенциала поиска ячейки, выход квитирования загрузки ресурса подключен к выходу пятого элемента И ячейки, первый вход пятого элемента И ячейки подключен к входу признака загрузки ресурса, а второй вход пятого элемента И ячейки подключен к выходу первого элемента НЕ и первому входу шестого элемента И ячейки, второй вход шестого элемента ИЛИ ячейки подключен к входу снятия состояния ресурса, а выход шестого элемента И ячейки подключен к выходу квитирования приема состояния ресурса ячейки, при этом (i+4)-й вход первого элемента И-НЕ i-го входного узла межячеечной связи и (i+2)-й вход первого элемента И-НЕ (n+1)-го входного узла межячеечной связи соединены с выходом первого элемента И-НЕ j-го входного узла межячеечной связи. The routing cell contains an AND element, two NOT elements, six AND elements, five OR elements, a first group of n AND elements, a second group of n + 1 AND elements, a third group of n AND elements, a group of n OR elements, a comparison scheme, an OR element -NOT, readiness trigger, resource trigger, delay element and n + 1 input nodes of intercellular communications, (n is the number of communication lines that connect the cell to adjacent cells), each of which contains three AND-NOT elements and an NOT element, the first input of the first AND-NOT element of the i-th input node of intercellular connections (i = 1 , n) is connected to the i-th input of the cell control, the second inputs of the first elements of the NAND input nodes of the intercellular connections are combined and connected to the output of the first element of the NOT cells, the third input of the first element of the NAND input of the i-th input node of the cell connections is connected to i the input of the search potential, the fourth inputs of the first elements of the NAND input nodes of the intercellular connections are combined and connected to the input of the unassigned cell, the output of the first element of the NAND j-th (j = 1, n + 1) input node of the intercellular connection is connected to j -th input of the first element AND NOT cells and with the first input in of the second AND-NOT element of the j-th intercellular communication node, the second input of the second AND-element of the j-th input node is connected to the output of the third AND-element of the given inter-cell communication node, the output of the second AND-element of the j-th input node intercellular communication is connected to the first input of the third AND-NOT element of the jth input node of the intercellular communication, the second input of the third AND-NOT element of the j-th input node is connected to the input of the first NOT element and the output of the first element OR cell, the output of the third AND-NOT element i-th input node intercellular connection n through the NOT element of this input node with the i-th output of the cell selection, and the output of the third element of the NAND (n + 1) -th input link through the NOT element of this input node is connected to the output of the request for a free resource (output of an acknowledgment of a request for loading a resource ) cells, the first input of the first AND-NOT (n + 1) -th input node of intercellular communication is connected to the output of the second OR cell element, the first input of the second OR cell element is connected to the input of the resource loading request, and the second input of the second OR cell element is connected to a single output t a resource trigger, a single input of a resource trigger is connected to the output of the first AND cell element, the first and second inputs of the first AND element are connected to the resource ready input and busy input, respectively, the zero input of the resource trigger is connected to the output of the third OR cell element, the first input of the third OR element is connected to the input of the initial state of the cell, and the second input of the third OR element is connected to the output of the first OR element and through the second element NOT to the first input of the i-th element And the first group, the second input of the i-th element And ne the first group is connected to the output of the first AND-element of the i-th input node of intercellular connections, the output of the i-th element of the first group is connected to the first input of the i-th element OR of the group of n OR elements, the second input of the i-th OR element is connected to the i-th input of the cell selection, and the output of the i-th element OR group is connected to the first input of the i-th element And the second group, the output of the i-th element And the second group is connected to the i-th information output of the cell, output (n + 1) -th element And the second group is connected to its own information output, the second input of the i-th element And the second group is connected to the information input of the cell and the first input of the comparison circuit, the second input of the comparison circuit is connected to the input of the physical number of the cell, and the output of the comparison circuit is connected to the first input of the second AND cell element, the second input of the second AND cell is connected to the first input of the third element And the cell, the output of the first element of the AND cell NOT and the first input of the element OR NOT cells, the second input of the element OR NOT cells connected to the output of the first element OR cells, and the output of the element OR NOT cells connected to the first input ode and through the delay element to the second input of the fourth element And cells, the third input of the fourth element And is connected to the second input of the third element And to the input of the access request acknowledgment of the cell, the output of the fourth element And of the cell is connected to the output of the general cell acknowledgment, input of the sign of the end of the resource loading , the input end of receiving the state of the resource and the input of the initial state are connected to the inputs of the fourth element OR cell, the output of the fourth element OR cell is connected to the zero input of the ready trigger, single the output of the ready trigger is connected to the first input of the (n + 1) -th element AND of the second AND group, the (n + 1) -th input of the first OR element of the cell, and the single input of the ready trigger is connected to the output of the fifth OR element, the first input of the fifth OR element connected to the output of the second AND element, and the second input of the fifth OR element is connected to the output of the third AND element, the first input of the third AND element is connected to the first input of the i-th element And the third group, the second input of the i-th element And the third group is connected to i- at the input of the search permission of the cell, the output of the i-th element AND of the third group is the output of the cell search potential, the output of the resource load acknowledgment is connected to the output of the fifth AND cell element, the first input of the fifth AND cell element is connected to the input of the resource loading attribute, and the second input of the fifth AND cell element is connected to the output of the first NOT element and the first input of the sixth element AND cell, the second input of the sixth element OR cell is connected to the input of removing the status of the resource, and the output of the sixth element AND cell is connected to the output of the acknowledgment of receiving the state of the resource of the cell, while (i + 4) th input d of the first AND gate of the i-th input node of the intercellular communication and the (i + 2) -th input of the first gate of the NAND (n + 1) -th input node of the cell-to-cell communication are connected to the output of the first element AND-NOT of the j-th input intercellular communication node.

Анализ отличительных признаков блока показывает, что они в совокупности относятся к части объекта защиты, не являющейся самостоятельной, классификация отличительных признаков и их поиск по основному и смежным разделам техники в отрыве от других частей заявленного объекта в целом не представляются возможными. An analysis of the distinguishing features of the block shows that they collectively relate to a part of the object of protection that is not independent, the classification of distinguishing features and their search in the main and related sections of technology in isolation from other parts of the claimed object as a whole is not possible.

Отличительные признаки обеспечивают в сочетании с известными достижение качественного нового результата и, следовательно, являются существенными. Distinctive features provide, in combination with the known, the achievement of a qualitative new result and, therefore, are essential.

На фиг. 1 представлена функциональная схема блока на фиг. 2 - функциональная схема ячейки маршрутизации. In FIG. 1 is a functional block diagram of FIG. 2 is a functional diagram of a routing cell.

Блок (фиг. 1) содержит n вводных узлов 1 межблочных связей, где n - количество линий связи, которые соединяют блок со смежными блоками, n выводных узлов 2 межблочных связей и ячейку 3 маршрутизации. Каждый вводный узел 1 межблочных связей содержит первый, второй, третий и четвертый элементы ИЛИ 4, 5, 6 и 7, первый, второй, третий и четвертый элементы И 8, 9, 10 и 11, элемент НЕ 12. Каждый выводной узел 2 межблочных связей содержит первый, второй, третий и четвертый элементы И 13, 14, 14, 15 и 16, первый и второй элементы НЕ 17 и 18, первый и второй элементы ИЛИ 19 и 20. Кроме того, блок содержит схему 21 сравнения кодов, первую группу n+1 элементов И 22, вторую группу n элементов И 23, третью группу n+1 элементов И 24, группу n+1 элементов НЕ 25, первый-седьмой элементы ИЛИ 26-32, первый-шестой элементы И 33-38, первый и второй элементы НЕ 39 и 40, триггер 41 загрузки, триггер 42 назначения, элемент 43 задержки, элемент И-НЕ 44. The block (Fig. 1) contains n input nodes 1 of interblock communications, where n is the number of communication lines that connect the block to adjacent blocks, n output nodes 2 of interblock communications and a routing cell 3. Each input node 1 of interblock communications contains the first, second, third and fourth elements OR 4, 5, 6 and 7, the first, second, third and fourth elements AND 8, 9, 10 and 11, element NOT 12. Each output node 2 of interblock links contains the first, second, third and fourth elements AND 13, 14, 14, 15 and 16, the first and second elements NOT 17 and 18, the first and second elements OR 19 and 20. In addition, the block contains a circuit 21 for comparing codes, the first a group of n + 1 elements AND 22, a second group of n elements AND 23, a third group of n + 1 elements AND 24, a group of n + 1 elements NOT 25, the first to seventh elements OR 26-32, p rvy sixth AND gates 33-38, the first and second members 39 and NOT 40, trigger 41 download destination trigger 42, a delay element 43, an AND-NO element 44.

Ячейка 3 маршрутизации (фиг. 2) содержит n+1 входных узлов 45 межячеечных связей, где n - количество линий связи, которые соединяют ячейку со смежными ячейками, схему 46 сравнения, триггер 47 готовности, триггер 48 ресурса, первую группу n элементов И 49, вторую группу n+1 элементов И 50, третью группу n элементов И 51, первый-шестой элементы И 52-57, первый-пятый элементы ИЛИ 58-62, группу n элементов ИЛИ 63, первый и второй элементы НЕ 64 и 65, элемент 66 задержки, элемент ИЛИ-НЕ 67 и элементы И-НЕ 68. Каждый входной узел 45 межячеечной связи содержит первый-третий элементы И-НЕ 69-71 и элемент НЕ 72. Routing cell 3 (FIG. 2) contains n + 1 input nodes 45 of intercell connections, where n is the number of communication lines that connect the cell to adjacent cells, comparison circuit 46, ready trigger 47, resource trigger 48, the first group of n AND 49 elements , the second group of n + 1 elements And 50, the third group of n elements And 51, the first to sixth elements And 52-57, the first to fifth elements OR 58-62, the group of n elements OR 63, the first and second elements NOT 64 and 65, delay element 66, element OR-NOT 67 and elements NOT-68. Each input node 45 intercellular communication contains the first to third elements AND NOT 69-71 and element NOT 72.

Блок (фиг. 1) содержит информационные входы 73, вход 74 собственного кода приоритета, вход 75 запроса доступа к ресурсу, входы 76 выявления ресурсов, входы 77 режима, входы 78 квитирования, входы 79 контроля, входы 80 признака состояния смежных блоков, входы 81 назначения, вход 82 окончания приема состояния ресурса, вход 83 признака загрузки ресурса, вход 84 снятия состояния ресурса, вход 85 запроса загрузки ресурса, входы 86 поиска, вход 87 физического номера ячейки, вход 88 готовности ресурса, вход 89 признака окончания загрузки ресурса, вход 90 завершения процесса обмена, вход 91 исходного состояния, входы 92 потенциалов выделения, а также выходы 93 квитирования, выходы 94 назначения, выход 95 квитирования запроса доступа, выход 96 блокировки запроса доступа, выход 97 сигнала изоляции, выходы 98 режима, выходы 99 выявления ресурсов, информационные выходы 100, выход 101 общего квитирования, информационный выход 102, выход 103 квитирования загрузки ресурса, выход 104 квитирования приема состояния ресурса, выход 105 запроса свободного ресурса (квитирования установления канала загрузки), выходы 106 потенциалов поиска, выходы 107 потенциалов выделения. The block (Fig. 1) contains information inputs 73, input 74 of its own priority code, resource access request input 75, resource identification inputs 76, mode inputs 77, acknowledgment inputs 78, control inputs 79, status indications 80 of adjacent blocks, inputs 81 destination, input 82 of the end of receiving the state of the resource, input 83 of the sign of loading the resource, input 84 of removing the status of the resource, input 85 of the request for loading the resource, inputs 86 of the search, input 87 of the physical number of the cell, input 88 of readiness of the resource, input 89 of the sign of the end of loading of the resource, input 90 percent complete exchange system, input 91 initial state, inputs 92 allocation potentials, as well as acknowledgment outputs 93, destination outputs 94, access request acknowledgment output 95, access request blocking output 96, isolation signal output 97, mode outputs 98, resource detection outputs 99, information outputs 100, output 101 of the general acknowledgment, information output 102, output 103 of the acknowledgment of the load of the resource, output 104 of the acknowledgment of the reception of the status of the resource, output 105 of the request for the free resource (acknowledgment of the establishment of the download channel), outputs 106 of the search potential, outputs 107 allocation potentials.

Каждому блоку выбора направления обмена децентрализованной вычислительной системы соответствует свой ресурс, который подключен к блоку шинами 74, 75, 77n+1, 82, 83, 84, 85, 87, 88, 89, 90, 91, 95, 96, 97, 101, 102, 103, 104, 105. Все блоки с помощью шин 73, 76, 77, 78, 79, 80, 81, 86, 92, 94, 98, 99, 100, 106, 107 объединены между собой в сетевую структуру.Each block of choosing the direction of exchange of a decentralized computing system has its own resource, which is connected to the block by buses 74, 75, 77 n + 1 , 82, 83, 84, 85, 87, 88, 89, 90, 91, 95, 96, 97, 101, 102, 103, 104, 105. All blocks using buses 73, 76, 77, 78, 79, 80, 81, 86, 92, 94, 98, 99, 100, 106, 107 are interconnected into a network structure .

Под ресурсом понимается элемент вычислительной системы (процессор, блок памяти), который может находиться в активном или пассивном состоянии, пассивный ресурс может быть свободным или занятым, активное состояние ресурса, помеченное единичным состоянием шины 75 ввода запроса доступа, характерно тем, что данный активный ресурс стремится к захвату всех свободных пассивных ресурсов, у которых шины 76 находятся в нулевом состоянии, а шины 86 - в единичном. Все ресурсы вычислительной системы общедоступны, т.е. каждый активный ресурс системы (например, процессор) может затребовать все пассивные ресурсы системы. Поскольку система децентрализована, то в данный момент в ней может возникнуть несколько запросов к общим ресурсам. Данная конфликтная ситуация разрешается в прототипе на основе приоритетов, каждый запрос доступа к ресурсам сопровождается своим приоритетом. Блок пропускает наиболее приоритетный запрос и блокирует все менее приоритетные. A resource is understood as an element of a computing system (processor, memory unit) that can be in an active or passive state, a passive resource can be free or busy, the active state of a resource, marked with a single state of the access request input bus 75, is characterized by the fact that this active resource seeks to capture all free passive resources, in which the tires 76 are in the zero state, and the tires 86 are in the single state. All resources of the computing system are publicly available, i.e. every active resource of the system (for example, a processor) can require all passive resources of the system. Since the system is decentralized, at the moment, several requests for shared resources may arise in it. This conflict situation is resolved in the prototype based on priorities, each request for access to resources is accompanied by its priority. A block skips the highest priority request and blocks all less priority ones.

Выявленный приоритетный центр (активный ресурс), получивший доступ ко всем свободным ресурсам системы, организует с помощью ячеек 3 маршрутизации считывание состояния всех свободных ресурсов и их последовательную загрузку. Поиск свободных пассивных ресурсов ограничивается занятыми ресурсами или свободными пассивными ресурсами, соответствующими граничным блокам системы. Загруженные ресурсы помечаются единичными состояниями соответствующих триггеров 41 загрузки и триггеров 42 назначения и становятся недоступными для всех других запросов на время их занятия. The identified priority center (active resource), which gained access to all available resources of the system, organizes using the 3 routing cells to read the status of all free resources and load them sequentially. The search for free passive resources is limited to occupied resources or free passive resources corresponding to the boundary blocks of the system. Downloaded resources are marked with single states of the corresponding load triggers 41 and destination triggers 42 and become inaccessible to all other requests for the duration of their occupation.

Рассмотрим более подробно работу блока. Источник запроса доступа к ресурсам (активный ресурс) формирует единичный потенциал режима запроса доступа к ресурсам, собственный сигнал запроса доступа и код своего приоритета, которые поступают на блок по соответствующим шинам 77...75 и 74. Если данный ресурс и соответствующий ему блок к этому моменту времени не охвачены запросами, поступившими от смежных блоков, то на выходе элемента ИЛИ 26 и, следовательно, элемента И 37 блока будет нулевой потенциал, который через элемент НЕ 39 открывает элемент И 35 и разрешает поступление кода приоритета на (n+1)-й вход схемы 21 сравнения кодов, на (n+1)-м выходе схемы 21 формируется единичный потенциал, который через элемент ИЛИ 27 поступает на первые входы элементов И 13 выводных узлов 2 межблочных связей. Если смежные направления блока исправны, то по входам 79 и 80 контроля и признака состояния поступают нулевые потенциалы, на выходе элементов ИЛИ 5 вводных узлов 1 межблочных связей соответственно устанавливаются нулевые потенциалы, которые инвертируются элементами Е 12 и включают элементы И 13 выводных узлов 2 межблочных связей по вторым входам. Если по транзитным направлениям в данный блок по шинам 76 не поступают потенциалы выявления ресурсов, то группа элементов И 23 выключена, на n выходах схемы 21 сравнения будут нулевые потенциалы, которые инвертируются элементами НЕ 17 выводных узлов 2 межблочных связей и включают по третьим входам элементы И 13, на выходах элементов И 13 формируются единичные потенциалы выявления ресурсов, которые транслируются в смежные блоки по шинам 99 и поступают на первые входы элементов И 14, 15. Код приоритета запроса с входа 74 через элемент И 35 поступает на подключенный элемент И 22n+1, далее через элемент ИЛИ 28 подается на информационные входы элементов И 14 и с выходов элементов И 14 через элементы ИЛИ 20 транслируется по шинам 100 в смежные блоки, потенциал режима с входной шины 77n+1 через элемент ИЛИ 32 поступает на вторые входы элементов И 15 выводных узлов 2 межблочных связей и транслируются по шинам 98 в смежные блоки. Блок, подключенный к собственному источнику запроса доступа к ресурсам, является центром формирования волны выявления ресурсов. Эта волна охватывает все незанятые блоки системы, если данный запрос наиболее приоритетный.Let us consider in more detail the operation of the block. The resource access request source (active resource) forms the unit potential of the resource access request mode, its own access request signal and its priority code, which are sent to the block via the corresponding buses 77 ... 75 and 74. If this resource and the block corresponding to it this time is not covered by the requests received from adjacent blocks, then the output of the OR 26 element and, therefore, the AND element 37 of the block will have zero potential, which opens the AND element 35 through the element NOT 39 and allows the priority code to be received (N + 1) th input of the comparison circuit 21 codes, for (n + 1) th output of the circuit 21 is formed by a single potential, which through OR gate 27 is supplied to the first inputs of AND gates 13, pin 2 of nodes interconnect links. If the adjacent directions of the block are operational, then zero potentials are received at the inputs 79 and 80 of the control and status indicator, zero potentials are established at the output of the OR elements 5 of the input nodes 1 of the interconnect connections, which are inverted by the E 12 elements and include the elements And 13 of the output nodes of the 2 inter-block communications on the second inputs. If the potentials of detecting resources do not arrive in this block on the bus 76, then the group of elements 23 is turned off, the n outputs of the comparison circuit 21 will have zero potentials, which are inverted by the elements NOT 17 of the output nodes 2 of the inter-block communications and include the elements And on the third inputs 13, at the outputs of the elements And 13, single potentials for identifying resources are formed, which are transmitted to adjacent blocks via buses 99 and are supplied to the first inputs of the elements And 14, 15. The priority code of the request from input 74 through the And 35 element is transmitted to the connected element And 22 n + 1 , then through the element OR 28 it is fed to the information inputs of the elements And 14 and from the outputs of the elements And 14 through the elements OR 20 is transmitted via buses 100 to adjacent blocks, the potential of the mode from the input bus is 77 n + 1 through the element OR 32 arrives at the second inputs of the elements And 15 output nodes 2 interblock communications and are transmitted via buses 98 to adjacent blocks. A block connected to its own resource request source for resources is the center for generating a wave of resource identification. This wave covers all unoccupied blocks of the system, if this request is the highest priority.

Рассмотрим прохождение волны выявления ресурсов в промежуточном блоке системы. Коды приоритетов в сопровождении единичных потенциалов выявления ресурсов и режима поступают по входам 73, 76, 77 на группу элементов И 23 с их выходов на входы схемы 21 сравнения кодов. На выходах схемы 21 формируются единичные потенциалы, соответствующие направлениям поступления приоритетных запросов, которые через элементы ИЛИ 7 поступают на первые входы элементов И 8 вводных узлов 1 межблочных связей. Если приоритетное направление исправно, то на шинах контроля 79 и признака 80 состояния соответствующего приоритетного направления установлены нулевые потенциалы (соответствующими блоками контроля и состояния, не показанными на фигурах). На выходе элемента ИЛИ 5 устанавливается нулевой потенциал, который, инвертируясь элементом НЕ 12, открывает по второму входу элемент И 8, единичный потенциал приоритетного запроса поступает на второй вход элемента ИЛИ 7 вводного узла 1 межблочных связей и соответствующий вход элемента ИЛИ 26 блока. Элементы ИЛИ 7 и И 8 образуют схему "защелки", которая управляется потенциалом выявления ресурса, поступающим по шине 76, и запоминает состояние приоритетного выхода схемы 21 сравнения кодов на этапе считывания состояний ресурсов и их загрузки, когда информационные шины 73 уже не содержат код приоритета. Consider the passage of a wave of identifying resources in the intermediate block of the system. Priority codes, accompanied by unit potentials for identifying resources and mode, are received at inputs 73, 76, 77 to a group of elements And 23 from their outputs to the inputs of circuit 21 of code comparison. At the outputs of circuit 21, individual potentials are formed corresponding to the directions of priority requests, which, through the OR elements 7, go to the first inputs of the AND elements 8 of the input nodes 1 of inter-unit communications. If the priority direction is correct, then zero potentials are installed on the control buses 79 and the status indicator 80 of the corresponding priority direction (corresponding control and status units not shown in the figures). At the output of the OR element 5, a zero potential is established, which, inverting with the element NOT 12, opens the And 8 element at the second input, the unit potential of the priority request goes to the second input of the OR element 7 of the input node 1 of inter-block communications and the corresponding input of the OR element 26 of the block. The elements OR 7 and AND 8 form a “latch” circuit, which is controlled by the resource detection potential coming through the bus 76, and remembers the status of the priority output of the code comparison circuit 21 at the stage of reading resource states and loading them when the information buses 73 no longer contain a priority code .

Потенциал приоритетного запроса, выработанный схемой 21 сравнения кодов и запомненный элементами ИЛИ 7 и И 8, через элемент ИЛИ 26 поступает на первый вход элемента И 37. Если ресурс, соответствующий данному блоку, свободен и неназначен, то триггер 42 назначения находится в нулевом состоянии и своим нулевым выходом открывает элемент И 37. На выходе элемента И 37 формируется единичный потенциал занятия, который через элемент ИЛИ 27 включает выводные узлы 2 межблочных связей тех направлений, которые не пересекаются с направлениями поступления приоритетных запросов выявления ресурсов. Этим обеспечивается направленное распространение волны выявления ресурсов по исправным направлениям и блокам. Если ресурс, соответствующий данному блоку, уже загружен, то триггер 42 назначения будет в единичном состоянии и его потенциал с единичного выхода включает элементы И 10 тех входных узлов 1 межблочных связей, которые соответствуют приоритетному направлению, выбранному схемой 21 сравнения кодов. The priority request potential developed by the code comparison circuit 21 and memorized by the elements OR 7 and AND 8 is supplied to the first input of the AND 37 element through the OR 26 element. If the resource corresponding to this block is free and unassigned, then the destination trigger 42 is in the zero state and opens the And 37 element with its zero output. At the output of the And 37 element, a unit occupation potential is formed, which through the OR element 27 includes output nodes 2 of inter-unit connections of those directions that do not intersect with the priority directions of arrival tetnyh queries to identify resources. This ensures the directed propagation of a wave of identifying resources in serviceable directions and blocks. If the resource corresponding to this block has already been loaded, then the destination trigger 42 will be in a single state and its potential from a single output includes elements And 10 of those input nodes 1 of inter-block communications that correspond to the priority direction selected by the code comparison circuit 21.

На выходе элемента И 10 приоритетного вводного узла 1 межблочных связей формируется единичный потенциал, который в виде потенциала назначения по шине 94 и через элемент ИЛИ 6 в виде потенциала квитирования по шине 93 транслируется в предшествующий блок. Таким образом, блок, соответствующий назначенному ресурсу, блокирует продвижение волны выявления ресурсов и является источником потенциалов квитирования и назначения. Квитирование запроса доступа завершает этап выявления ресурсов. По сигналу квитирования запроса доступа к ресурсам на выходе 95 соответствующий данному блоку активный ресурс обнуляет свой вход 77... режима и собственный информационный вход 74, потенциал назначения служит для изоляции блоков, соответствующих назначенным ресурсам, от блоков, соответствующих выявленным свободным ресурсам. Дело в том, что сигнал обобщенного квитирования выявления ресурсов, формируемый в приоритетном блоке, должен существовать независимо от состояния назначенных блоков даже в том случае, когда назначенные блоки превращаются в свободные и в их среде появляется активный ресурс, который претендует на все ресурсы системы. Изоляция указанных процессов осуществляется с помощью потенциалов назначения. Потенциал назначения, формируемый назначенным блоком, возвращается (совместно с потенциалом квитирования) в предшествующий блок по шине 81 и через элемент ИЛИ 19 подключенного выводного узла 2 межблочных связей поступает на первый вход элемента И 16. Второй вход элемента И 16 включен единичным потенциалом с выхода элемента И 13. Элементы И 16 и ИЛИ 19 образуют схему "защелки", управляемую потенциалом выявления ресурсов с выхода элемента И 13. Запомненный элементами ИЛИ 19 и И 16 потенциал назначения с выхода элемента И 16 поступает на первый вход элемента И 11 соответствующего вводного узла 1 межблочных связей. Появление потенциала выявления ресурса в данном блоке по входу 76 со стороны ранее назначенного блока сопровождается включением элемента И 11 вводного узла 1 межблочных связей и формированием потенциала квитирования на выходе элемента ИЛИ 6, который по шине 93 транслируется в ранее назначенный блок. Одновременно запомненный схемой "защелки" потенциал назначения с выхода элемента И 16 инвертируется элементом НЕ 18 и запирает соответствующий элемент И 23 (16), блокируя тем самым волну выявления ресурсов со стороны ранее назначенного блока. Процесс распространения волны выявления ресурсов заканчивается на назначенных блоках или на граничных блоках системы, которые характеризуются наличием единичных потенциалов на всех первых выходах схемы 21 сравнения кодов. Эти потенциалы запоминаются схемами "защелки", образуемыми элементами ИЛИ 7 и И 8, с их выходов поступают на первые входы элементов ИЛИ 4 и с выходов элементов ИЛИ 4 поступают на элемент И 33, на выходе которого формируется собственный единичный потенциал квитирования. Этот потенциал через подключенный элемент И 9 и элемент ИЛИ 6 по шине 93 транслируется обратным ходом в предшествующие блоки. Смежный блок на этапе квитирования работает аналогично граничному блоку. В этом случае по любому исправному входному направлению на элемент ИЛИ 4 вводного узла 1 межблочных связей поступает либо потенциал квитирования по шине 78, либо потенциал приоритетного выявления ресурсов с выхода элемента И 9. Объединенный сигнал квитирования с выхода элемента ИЛИ 4 поступает на вход элемента И 33. На выходе элемента И 33 формируется единичный потенциал, если данный блок охвачен сигналами квитирования или сигналами приоритетного выявления ресурсов по всем n исправным направлениям. В блоке, соответствующем источнику волны выявления ресурсов, на шинах 78 появляются сигналы квитирования по всем n исправным направлениям. На выходе элемента И 33 формируется сигнал логической "1", который поступает на первый вход элемента И 34, на второй и третий входы этого элемента поступают сигналы запроса доступа к ресурсам и единичный потенциал с выхода элемента НЕ 39. На выходе элемента И 34 формируется единичный потенциал квитирования запроса доступа к ресурсам, который по шине 95 поступает в соответствующий источник запроса (активный приоритетный ресурс). Если блок, запрашивающий доступ к ресурсам, охвачен волной выявления ресурсов, порожденной другим запрашиваемым блоком, то на выходе элемента И 37 формируется единичный потенциал занятости, который поступает на первый вход элемента И 36 и через элемент НЕ 39 блокирует элемент И 35. Собственный запрос доступа в блок заблокирован, а на выходе элемента И 36 формируется единичный потенциал блокировки запроса доступа ресурсов, который по шине 96 транслируется в соответствующий активный ресурс. Ресурс по данному сигналу снимает свой запрос на шине 75 и повторяет его через некоторое время. Если блок, запрашивающий доступ к ресурсам, в результате отказа n его ветвей или всех его смежных блоков оказался изолирован от системы, то на выходе элемента И-НЕ 44 формируется нулевой потенциал, который выключает элемент И 33, блокирует формирование сигнала квитирования запроса, а на выходе элемента НЕ 40 формируется сигнал изоляции блока, который по шине 97 направляется в соответствующий ресурс. Волна потенциалов выявления ресурсов, охватывая очередной блок, формирует потенциал занятости на выходе элемента И 37, который транслируется в ячейку 3 маршрутизации данного блока. Этот потенциал поступает на первый вход элемента И 52 (фиг. 2) который при наличии единичного потенциала готовности ресурса, поступающего по шине 88, включается и устанавливает в единицу триггер 48 ресурса. Единичный выход триггера 48 ресурса через элемент ИЛИ 59 поступает на вход элемента И-НЕ 69 (n+1)-го входного узла 45, инвертируется им, поступает в виде нулевого потенциала на вход элемента И-НЕ 68, инвертируется им и в виде единичного потенциала поступает на первые входы элементов И 51 третьей группы. Вторые входы этих элементов подключены к выходам элементов НЕ 181-18n , единичные состояния которых указывают на то, что смежные блоки соответствующих направлений являются свободными (неназначенными). Единичные потенциалы поиска с выходов элементов И 51 третьей группы по шинам 106 транслируются в смежные неназначенные блоки. В смежную ячейку потенциал поиска поступает по входам 86 на входы элементов И-НЕ 69 входных узлов 45 межячеечных связей. Элементы И-НЕ 69 охвачены обратными связями и образуют многоустойчивый триггер. Одновременно появление на входах 86 ячейки нескольких потенциалов поиска приводит к срабатыванию многоустойчивого триггера таким образом, что только один входной узел 45 межячеечных связей подключен к потенциалу поиска, остальные входные узлы 45 межячеечной связи заблокированы. Нулевой потенциал поиска с выхода подключенного входного узла 45 межячеечных связей поступает на элемент И-НЕ 68 и через подключенные элементы И 51 на выходы 106.At the output of element And 10 of the priority input node 1 of interblock communications, a single potential is formed, which is transmitted to the previous block through the element OR 6 in the form of an acknowledgment potential via bus 93 to the previous block. Thus, the block corresponding to the assigned resource blocks the advancement of the wave of resource identification and is a source of acknowledgment and assignment potentials. Acknowledging an access request completes the resource discovery phase. According to the acknowledgment request for access to resources at the output 95, the active resource corresponding to this block resets its mode input 77 ... and its own information input 74, the destination potential serves to isolate the blocks corresponding to the assigned resources from the blocks corresponding to the identified free resources. The fact is that the signal of the generalized acknowledgment of the identification of resources, generated in the priority block, must exist regardless of the state of the assigned blocks even when the assigned blocks turn into free ones and an active resource appears in their environment that claims to all system resources. The isolation of these processes is carried out using the potentials of destination. The destination potential generated by the assigned unit is returned (together with the acknowledgment potential) to the previous unit via bus 81 and through the OR element 19 of the connected output unit 2 of the inter-unit communications is supplied to the first input of the And 16. The second input of the And 16 is connected by a single potential from the output of the element AND 13. Elements AND 16 and OR 19 form a “latch” circuit controlled by the potential of identifying resources from the output of element And 13. The potential of destination stored by the elements OR 19 and AND 16 from the output of element And 16 goes to the first input of the element nta And 11 of the corresponding introductory node 1 interblock communications. The emergence of the resource detection potential in this block at input 76 from the side of the previously assigned block is accompanied by the inclusion of the And 11 element of the interconnect input node 1 and the formation of an acknowledgment potential at the output of the OR 6 element, which is transmitted via bus 93 to the previously assigned block. At the same time, the destination potential stored by the “latch” circuit from the output of the And 16 element is inverted by the HE 18 element and locks the corresponding And 23 (16) element, thereby blocking the resource detection wave from the previously assigned block. The process of propagating a wave of identifying resources ends at the assigned blocks or at the boundary blocks of the system, which are characterized by the presence of unit potentials at all the first outputs of the circuit 21 for comparing codes. These potentials are remembered by the "latch" circuits formed by the elements OR 7 and AND 8, from their outputs they go to the first inputs of the elements OR 4 and from the outputs of the elements OR 4 go to the element And 33, the output of which forms its own unique acknowledgment potential. This potential through the connected element And 9 and the element OR 6 on the bus 93 is translated backward to the previous blocks. The adjacent block at the handshaking stage works similarly to the boundary block. In this case, for any serviceable input direction, either an acknowledgment potential via bus 78 or the potential of priority identification of resources from the output of the And 9 element is received to the OR element 4 of the input node 1 of the inter-unit communications. The combined acknowledgment signal from the output of the OR element 4 is fed to the input of the And 33 element A unit potential is formed at the output of the And 33 element if this block is covered by acknowledgment signals or signals of priority identification of resources in all n serviceable directions. In the block corresponding to the source of the wave of identification of resources, acknowledgment signals appear on buses 78 in all n serviceable directions. At the output of the And 33 element, a logical "1" signal is generated, which goes to the first input of the And 34 element, the second and third inputs of this element receive request signals for access to resources and the unit potential from the output of the HE 39 element. At the output of the And 34 element, a single potential for acknowledging a request for access to resources, which via bus 95 enters the corresponding request source (active priority resource). If a block requesting access to resources is covered by a wave of resource identification generated by another requested block, then at the output of the And 37 element, a single employment potential is generated, which arrives at the first input of the And 36 element and blocks the And 35 element through the HE 39 element. Own access request it is blocked in the block, and at the output of the And 36 element, a single potential for blocking the resource access request is formed, which is transmitted via bus 96 to the corresponding active resource. The resource for this signal removes its request on bus 75 and repeats it after some time. If the block requesting access to resources, as a result of the failure of n of its branches or all of its adjacent blocks, is isolated from the system, then the output of the AND-NOT 44 element forms a zero potential, which turns off the AND 33 element, blocks the generation of the request acknowledgment signal, and the output of the element 40 is formed by the signal of isolation of the block, which is sent via bus 97 to the corresponding resource. The wave of potentials for identifying resources, covering the next block, forms the employment potential at the output of the And 37 element, which is transmitted to the routing cell 3 of this block. This potential is supplied to the first input of the And 52 element (Fig. 2) which, in the presence of a single resource availability potential coming through the bus 88, is turned on and sets the resource trigger 48 to the unit. The single output of the trigger 48 of the resource through the OR element 59 enters the input of the AND-NOT 69 element (n + 1) -th input node 45, is inverted by it, comes in the form of a zero potential to the input of the AND-NOT 68 element, is inverted by it and in the form of a single potential arrives at the first inputs of elements And 51 of the third group. The second inputs of these elements are connected to the outputs of the elements NOT 18 1 -18 n , single states of which indicate that adjacent blocks of the corresponding directions are free (unassigned). Single search potentials from the outputs of the AND 51 elements of the third group via buses 106 are translated into adjacent unassigned blocks. In an adjacent cell, the search potential enters through the inputs 86 to the inputs of the NAND elements 69 of the input nodes 45 of the intercellular connections. The AND-NOT 69 elements are covered by feedbacks and form a multistable trigger. At the same time, the appearance of several search potentials at the cell inputs 86 leads to the triggering of a multi-stable trigger in such a way that only one input node 45 of the intercellular connections is connected to the search potential, the remaining input nodes 45 of the intercell communication are blocked. Zero search potential from the output of the connected input node 45 of the intercellular connections is supplied to the AND-NOT element 68 and through the connected AND elements 51 to the outputs 106.

Так как формируется "дерево" потенциалов поиска с несливающимися исправными ветвями и основанием в ячейке, соответствующей свободному и готовому к загрузке ресурсу, отказавшее i-е (i = 1, n) направление (ветвь) блокируется нулевым потенциалом, поступающим по соответствующему входу 79 контроля с выхода элемента НЕ 12 (фиг. 1) вводного узла 1 межблочных связей. Если потенциал поиска в процессе формирования "дерева" достиг ячейки приоритетного блока, осуществляющего запрос доступа к ресурсам, то на выходе элемента И 54 узла 45 формируется единичный потенциал, который через элемент ИЛИ 62 устанавливает в единицу триггер 47 готовности. Единичный выход триггера 47 готовности является источником потенциала выделения, включает (n+1)-й элемент И 50 второй группы и через элемент ИЛИ 58 поступает на первые входы элементов И-НЕ 71 всех входных узлов 45 межячеечных связей. Входной узел 45 межячеечных связей, подключенный к источнику поиска, формирует единичный потенциал на выходе элемента И-НЕ 70, который поступает на второй вход элемента И-НЕ 71. Совпадение единичных потенциалов на обоих входах элемента И-НЕ 71 приводит к появлению на выходе элемента НЕ 72 единичного потенциала выделения, который по шине 107 транслируется в ячейку 3 маршрутизации смежного блока. Элементы И-НЕ 70, 71 с обратными связями образуют схему "защелки", которая служит для фиксирования потенциалов выделения. Единичный потенциал обратным ходом от ячейки 3 приоритетного блока, сформировавшего запрос доступа к ресурсам, выделяет из охватившего его "дерева" потенциалов поиска единственный канал, соединяющий запрашиваемую ячейку 3 с ближайшими к ней ячейками свободного и готового к загрузке ресурса. Ветви (направления), не вошедшие в состав формируемого канала, освобождаются от потенциалов поиска за счет блокировки элементов И-НЕ 69 входных узлов 45 межячеечных связей нулевым потенциалом с выхода элемента НЕ 64. Since a “tree” of search potentials is formed with non-merging serviceable branches and a base in the cell corresponding to a free and ready-to-load resource, the failed i-th (i = 1, n) direction (branch) is blocked by the zero potential arriving at the corresponding control input 79 from the output of the element HE 12 (Fig. 1) of the introductory unit 1 of interblock communications. If the search potential during the formation of the "tree" reached the cell of the priority block that is requesting access to resources, then at the output of the AND element 54 of the node 45, a single potential is formed which, via the OR element 62, sets the readiness trigger 47 to the unit. The single output of the ready trigger 47 is the source of the allocation potential, includes the (n + 1) th AND 50 element of the second group, and through the OR 58 element it goes to the first inputs of the AND elements NOT 71 of all input nodes 45 of the intercellular connections. The input node 45 intercellular connections connected to the search source forms a unit potential at the output of the AND-NOT 70 element, which is fed to the second input of the AND-NOT 71 element. The coincidence of unit potentials at both inputs of the AND-NOT 71 element leads to the appearance of the element at the output NOT 72 unit allocation potential, which is transmitted via bus 107 to the routing cell 3 of an adjacent block. Feedback elements AND-NOT 70, 71 form a “latch” circuit, which serves to fix the allocation potentials. A single potential in reverse from cell 3 of the priority block that generated the request for access to resources selects a single channel from the search potential tree that has enveloped it and connects the requested cell 3 with the nearest free and ready to load resource cells to it. Branches (directions) that were not included in the formed channel are freed from search potentials by blocking the AND-NOT elements of 69 input nodes 45 of the intercellular connections with zero potential from the output of the element NOT 64.

Появление потенциала выделения на входе ячейки 3 выбранного ресурса сопровождается обнулением через элемент ИЛИ 60 триггера 48 ресурса и формированием единичного потенциала на шине 105 запроса состояния свободного ресурса, который транслируется в запрашиваемый ресурс. По данному запросу свободный и готовый к загрузке ресурс обнуляет вход 88 готовности ресурса, формирует код своего состояния (включающий тип ресурса, номер или адрес соответствующего ему блока), который поступает по собственному информационному входу 74 в соответствующий данному запрашиваемому ресурсу блок. Кроме того, запрашиваемый ресурс формирует нулевой потенциал на входной шине 77n+1 режима, который блокирует элемент И 35 и через элемент НЕ 25n+1 включает элемент И 24n+1, транслируя код состояния ресурса через элемент ИЛИ 31 на информационный вход ячейки 3. Формирование кода состояния ресурса сопровождается единичным потенциалом снятия состояния на входе 84 ячейки 3 маршрутизации. Код состояния ресурса поступает в соответствующую данному блоку ячейку 3, через включенный потенциалом выделения элемент И 50 поступает на соответствующий элемент ИЛИ 20 выводного узла 2 и по шине 100 транслируется в смежный блок. Путь информации в смежном блоке аналогичен рассмотренному за исключением того, что информация поступает в блок по одному из входов 73. Код состояния ресурса, попадая в блок, осуществивший приоритетный запрос доступа к ресурсам или приоритетный центр, транслируется по собственному информационному выходу 102, в активный ресурс. Активный ресурс, приняв код состояния ресурса, формирует на входе 82 импульсный сигнал окончания приема состояния ресурса, который через элемент ИЛИ 61 обнуляет триггер 47 готовности. Начинается разрушение выделенного канала путем обнуления потенциала выделения, связывающего опрашиваемый ресурс с приоритетным центром. Обнуление потенциала выделения в ячейке 3 опрашиваемого ресурса сопровождается появлением единичного потенциала на выходе элемента НЕ 64, что приводит к включению элемента И 57, на выходе которого формируется единичный потенциал квитирования приема состояния ресурса приоритетным центром, который по шине 104 направляется в опрашиваемый ресурс. Опрашиваемый ресурс обнуляет свои выходы 74 и 84, и этап опроса состояния готового и свободного ресурса приоритетным центром завершен. Ячейка приоритетного центра по обнулению триггера 47 готовности становится доступной для потенциалов поиска, формируемых другими готовыми и свободными ресурсами. Следующий ближайший к приоритету центра ресурс охватывает ячейку приоритетного центра своим потенциалом поиска, включает эту ячейку в свое "дерево" поиска, выделяет в нем канал, связывающий приоритетный центр с новым ресурсом, и центр считывает состояние нового ресурса. Данный этап последовательного опроса состояния ресурсов продолжается до тех пор, пока все выявленные ресурсы не будут опрошены центром. Признаком завершения опроса состояний выявленных ресурсов является отсутствие потенциалов поиска и выделения в ячейке центра. В этом случае на входе элемента ИЛИ-НЕ 67 ячейки 3 центра устанавливается нулевой потенциал, на выходе элемента ИЛИ-НЕ 67 формируется единичный потенциал, который через элемент 66 задержки и напрямую включает элемент И 55. На выходе элемента И 55 формируется единичный потенциал общего квитирования, который по шине 101 транслируется в активный ресурс. Элемент 66 задержки необходим для устранения просечек, возникающих во время переходных процессов смены входных потенциалов поиска и выделения. Величина задержки элемента 66 должна быть не менее 2 NТ, где Т - время распространения потенциала поиска или выделения между смежными блоками; N - число блоков в системе. По сигналу общего квитирования на выходе 101 активный ресурс проводит анализ выявленных ресурсов и осуществляет их планирование. В соответствии с планом распределения ресурсов активный ресурс осуществляет последовательную загрузку выявленных ресурсов. Последовательная загрузка ресурсов из центра осуществляется за три этапа. На первом этапе осуществляется поиск конкретного требуемого ресурса путем формирования "дерева" поиска с основанием в ячейке, соответствующей приоритетному центру. На втором этапе в сформированном "дереве" выделяется ствол или канал, соединяющий ячейку центра с ячейкой загруженного ресурса. На третьем этапе осуществляется загрузка ресурса.The appearance of the allocation potential at the input of the cell 3 of the selected resource is accompanied by zeroing through the OR element 60 of the trigger 48 of the resource and the formation of a single potential on the bus 105 requesting the status of the free resource, which is translated into the requested resource. At this request, a free and ready to download resource resets the resource readiness input 88, generates its status code (including the type of resource, number or address of the corresponding block), which is received via its own information input 74 in the block corresponding to this requested resource. In addition, the requested resource forms a zero potential on the input bus 77 n + 1 mode, which blocks the element And 35 and through the element NOT 25 n + 1 includes the element And 24 n + 1 , broadcasting the status code of the resource through the element OR 31 to the information input of the cell 3. The formation of the status code of the resource is accompanied by a single potential for removing the state at the input 84 of the routing cell 3. The resource status code enters cell 3 corresponding to this block, through the AND 50 element switched on by the potential of isolation, it enters the corresponding OR element 20 of the output node 2 and is transmitted to the adjacent block via bus 100. The information path in the adjacent block is similar to that considered except that the information enters the block through one of the inputs 73. The resource status code, falling into the block that made the priority request for access to resources or the priority center, is transmitted via its own information output 102 to the active resource . The active resource, having adopted the status code of the resource, generates an impulse signal at the input 82 for the end of the reception of the status of the resource, which, through the OR element 61, resets the ready trigger 47. The destruction of the selected channel begins by zeroing the allocation potential that connects the surveyed resource to the priority center. The zeroing of the allocation potential in cell 3 of the polled resource is accompanied by the appearance of a unit potential at the output of the element HE 64, which leads to the inclusion of the And 57 element, the output of which forms the unit potential for acknowledging the reception of the state of the resource by the priority center, which is sent to the polled resource via bus 104. The resource being polled resets its outputs 74 and 84, and the stage of polling the status of the finished and free resource by the priority center is completed. The cell of the priority center for zeroing the trigger 47 readiness becomes available for search potentials formed by other ready and free resources. The next resource closest to the center priority covers the priority center cell with its search potential, includes this cell in its search "tree", selects a channel in it that connects the priority center with the new resource, and the center reads the status of the new resource. This stage of the sequential survey of the state of resources continues until all identified resources are interrogated by the center. A sign of completion of the survey of the states of identified resources is the lack of search and allocation potentials in the center cell. In this case, a zero potential is established at the input of the OR-NOT 67 element of the center cell 3, a unit potential is formed at the output of the OR-NOT 67 element, which directly includes the And 55 element through the delay element 66. At the output of the And 55 element, a single common acknowledgment potential is formed , which is transmitted via bus 101 to an active resource. Delay element 66 is necessary to eliminate gaps arising during transients of changing input search and extraction potentials. The delay value of element 66 must be at least 2 NT, where T is the propagation time of the search potential or allocation between adjacent blocks; N is the number of blocks in the system. According to the signal of the general acknowledgment at the output 101, the active resource analyzes the identified resources and carries out their planning. In accordance with the resource allocation plan, the active resource sequentially downloads the identified resources. Sequential loading of resources from the center is carried out in three stages. At the first stage, a specific resource is searched for by creating a search "tree" with a base in the cell corresponding to the priority center. At the second stage, a trunk or channel is selected in the formed "tree" that connects the center cell with the cell of the loaded resource. At the third stage, the resource is loaded.

Рассмотрим подробнее эти этапы. Активный ресурс приоритетного блока формирует на шинах 74 код номера требуемого ресурса, а на шине 85 - единичный потенциал запроса загрузки ресурса. Код номера требуемого ресурса через подключенный элемент И 24n+4 и элемент ИЛИ 31 поступает на информационные входы группы элементов И 50. Запрос загрузки ресурса с входа 85 через элемент ИЛИ 59 включает элемент И-НЕ 69n+1. Дальнейшая работа ячеек на этапе поиска аналогична их работе при формировании "деревьев" поиска на этапе выявления ресурсов. Отличие заключается в том, что формирование "дерева" поиска сопровождается трансляцией кода номера требуемого ресурса. Выходные информационные направления ячейки соответствуют неподключенным входным узлам ячейки. Так, в ячейке, соответствующей блоку приоритетного центра, все входные узлы 45 межячеечных связей не подключены, единичные потенциалы с выходов элементов И-НЕ 691-69n поступают на первые входы группы элементов И 49, вторые входы которых включены единичным потенциалом с выхода элемента НЕ 65. Единичные потенциалы с выходов группы элементов И 49 через элементы ИЛИ 63 включают группу элементов И 50, и код номера требуемого ресурса направляется на входы элементов И 20, с выходов которых код номера требуемого ресурса по шинам 100 транслируется в смежные блоки. Если волна поиска достигла ячейку требуемого ресурса, то на выходе схемы 46 сравнения ячейки 3 формируется единичный потенциал, который через элемент И 53 и элемент ИЛИ 62 устанавливает в единицу триггер 47 готовности. Единичный выход триггера 47 готовности является источником потенциала выделения, который выделяет канал в сформированном "дереве" поиска. Выделенный канал начинается в ячейке, соответствующей требуемому ресурсу, и завершается в ячейке приоритетного центра, где потенциал выделения включает шину 105, информируя активный ресурс о том, что его запрос на загрузку требуемого ресурса воспринят и канал связи установлен. Активный ресурс в ответ на сигнал квитирования на шине 105 устанавливает код загрузки ресурса, который по входу 74 поступает на блок. Одновременно активный ресурс устанавливает на шине 83 единичный потенциал признака загрузки ресурса и обнуляет шину 85 запроса загрузки ресурса. Код загрузки по выделенному каналу транслируется в загружаемый ресурс, который по завершении его приема формирует на шине 89 импульсный сигнал окончания загрузки ресурса. Этот импульсный сигнал устанавливает в единицу триггер 41 загрузки блока и через элемент ИЛИ 61 ячейки 3 устанавливает в ноль триггер 47 готовности своей ячейки. Начинается процесс разрушения выделенного канала связи за счет обнуления источника потенциала выделения. Этот процесс завершается в ячейке приоритетного центра, где на выходе элемента НЕ 64 формируется единичный потенциал, который включает элемент И 56. На выходе элемента И 56 формируется единичный потенциал квитирования загрузки ресурса, который по шине 103 транслируется в активный ресурс. Активный ресурс по квитированию загрузки текущего ресурса обнуляет информационные шины 74 и шину 83 признака загрузки ресурса. Активный ресурс выбирает номер следующего загруженного ресурса, который поступает в блок по входам 74 с единичным запросом загрузки на входе 85. Начинается поиск нового загруженного ресурса с выделением канала и его загрузкой из активного ресурса. Активный ресурс, завершив загрузку всех необходимых выявленных ресурсов, обнуляет сигнал запроса доступа на входе 75 блока. Начинаются процесс обнуления "дерева" выявления ресурсов и разрешение доступа к ресурсам со стороны других центров. В процессе обнуления "дерева" выявления ресурсов выход элемента И 37 обнуляется, на выходе элемента НЕ 39 формируется единичный потенциал, который включает элемент И 38 и через элемент 43 задержки и элемент ИЛИ 29 обнуляет триггер 41 загрузки. Единичное состояние триггера 41 загрузки с помощью элемента И 38 переписывается в триггер 42 назначения, а триггер 41 загрузки через некоторое время, определяемое задержкой элемента 43, обнуляется. Величина задержки элемента 43 должна быть не менее 2 τ, где τ - время задержки одного элемента. Загруженные ресурсы помечаются единичными состояниями своих триггеров 42 назначения. По завершении вычислительного процесса происходит освобождение ранее загруженных ресурсов, при этом бывший активный ресурс формирует единичный потенциал завершения доступа на шине 90, который через элемент ИЛИ 30 обнуляет триггер 42 назначения, и устанавливает на шине 88 единичный потенциал готовности ресурса.Let us consider these stages in more detail. The active resource of the priority block generates the code of the number of the required resource on the buses 74, and on the bus 85, the unit potential of the resource load request. The code of the required resource number through the connected AND 24 n + 4 element and the OR 31 element is supplied to the information inputs of the AND 50 element group. The request to download the resource from input 85 through the OR element 59 includes the AND-NOT element 69 n + 1 . Further work of the cells at the search stage is similar to their work in the formation of search "trees" at the stage of identifying resources. The difference lies in the fact that the formation of a search "tree" is accompanied by the translation of the code of the number of the required resource. The output information directions of the cell correspond to the unconnected input nodes of the cell. So, in the cell corresponding to the priority center block, all input nodes 45 of intercellular connections are not connected, the unit potentials from the outputs of the AND-NOT elements 69 1 -69 n go to the first inputs of the group of AND 49 elements, the second inputs of which are connected by the unit potential from the output of the element NOT 65. The unit potentials from the outputs of the group of elements And 49 through the elements of OR 63 include the group of elements And 50, and the code of the number of the required resource is sent to the inputs of the elements And 20, from the outputs of which the code of the number of the required resource via buses 100 is translated into adjacent b Loki. If the search wave has reached the cell of the required resource, then at the output of the comparison circuit 46 of cell 3, a single potential is formed, which, via the And 53 element and the OR 62 element, sets the readiness trigger 47 to the unit. The single output of the readiness trigger 47 is a source of allocation potential that allocates a channel in the generated search "tree". The dedicated channel starts in the cell corresponding to the required resource and ends in the cell of the priority center, where the allocation potential includes bus 105, informing the active resource that its request to download the required resource has been received and the communication channel has been established. An active resource in response to an acknowledgment signal on bus 105 sets a resource loading code, which, at input 74, is supplied to the block. At the same time, the active resource sets the unit potential of the resource load flag on the bus 83 and resets the resource load request bus 85. The download code on a dedicated channel is translated into a downloadable resource, which, upon completion of its reception, generates a pulse signal to terminate the download of the resource on bus 89. This pulse signal sets the unit loading trigger 41 to the unit and, through the OR element 61 of the cell 3, sets the readiness trigger 47 of its cell to zero. The process of destruction of the selected communication channel begins due to zeroing the source of the potential selection. This process ends in the cell of the priority center, where a unit potential is formed at the output of the element HE 64, which includes the And 56 element. At the output of the And 56 element, a single resource load acknowledgment potential is generated, which is transmitted to the active resource via bus 103. The active resource for acknowledging the load of the current resource resets the information buses 74 and the bus 83 of the sign of loading the resource. The active resource selects the number of the next loaded resource, which enters the block at inputs 74 with a single load request at input 85. The search begins for the new loaded resource with the channel highlighted and loaded from the active resource. The active resource, having completed the download of all necessary identified resources, resets the access request signal at the input of block 75. The process of zeroing the "tree" of identifying resources and permitting access to resources from other centers begin. In the process of zeroing the "tree" of identifying resources, the output of the AND 37 element is zeroed, the unit potential is formed at the output of the HE 39 element, which includes the And 38 element and, through the delay element 43 and the OR element 29, reset the load trigger 41. The single state of the load trigger 41 using the AND element 38 is transferred to the destination trigger 42, and the load trigger 41 after some time, determined by the delay of the element 43, is reset. The delay value of element 43 should be at least 2 τ, where τ is the delay time of one element. Downloaded resources are marked with the single states of their destination triggers 42. Upon completion of the computing process, previously loaded resources are released, while the former active resource forms a single access termination potential on bus 90, which, through the OR element 30, resets destination trigger 42 and sets the unit resource availability potential on bus 88.

Claims (1)

БЛОК ВЫБОРА НАПРАВЛЕНИЯ ОБМЕНА ДЕЦЕНТРАЛИЗОВАННОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержащий n вводных узлов межблочных связей (n - количество направлений связи со смежными блоками), n выводных узлов межблочных связей, схему сравнения кодов, первый, второй, третий и четвертый элементы И, первый, второй и третий элементы ИЛИ, первый элемент НЕ, первую группу из n + 1 элементов И и элемент И - НЕ, причем каждый i-й вводной узел межблочных связей (i= 1, n) содержит первый и второй элементы И, первый и второй элементы ИЛИ и элемент НЕ, каждый i-й (i=1, n) выводной узел межблочных связей содержит первый и второй элементы И и первый элемент НЕ, при этом входы квитирования, признака состояния смежного блока, контроля и выход квитирования i-го направления блока выбора направления обмена децентрализованной вычислительной системы являются соответственно первым входом первого элемента ИЛИ, первым и вторым входами второго элемента ИЛИ и выходом второго элемента И i-го вводного узла межблочных связей, вход запроса доступа, собственный вход собственного кода приоритета, выход квитирования запроса доступа и выход блокировки запроса доступа блока выбора направления обмена децентрализованной вычислительной системы являются соответственно первым входом второго элемента И, первым входом третьего элемента И, выходом второго элемента И и выходом четвертого элемента И, выход второго элемента ИЛИ i-го вводного узла межблочных связей соединен с вторым входом первого элемента ИЛИ i-го вводного узла межблочных связей, с i-м входом элемента И - НЕ блока и через элемент НЕ i-го вводного узла межблочных связей с первым входом первого элемента И i-го выводного узла межблочных связей и с первым входом первого элемента И i-го вводного узла межблочных связей, выход первого элемента И i-го вводного узла межблочных связей подключен к первому входу второго элемента И, третьему входу первого элемента ИЛИ i-го вводного узла межблочных связей и к i-му входу первого элемента ИЛИ блока, выход первого элемента ИЛИ i-го вводного узла межблочных связей соединен с i-м входом первого элемента И блока, выход которого подключен к вторым входам вторых элементов И вводных узлов межблочных связей и второму входу второго элемента И блока, (i+1)-й вход первого элемента И блока соединен с выходом элемента И - НЕ блока, выход первого элемента НЕ блока подключен к третьему входу второго элемента И и второму входу третьего элемента И блока, третий вход которого подключен к первому входу второго элемента И и первому входу четвертого элемента И блока, второй вход которого подключен к входу первого элемента НЕ блока, n+1 выходов схемы сравнения кодов подключены к первым управляющим входам первой группы из n+1 элементов И, вторые входы которой подключены к соответствующим входам схемы сравнения кодов,выход третьего элемента И блока подключен к (n+1)-му входу схемы сравнения кодов, выходы первой группы из n+1 элементов И подключены соответственно к входам третьего элемента ИЛИ блока, выход которого подключен к первым входам вторых элементов И выводных узлов межблочных связей, вторые входы первых элементов И i-х выводных узлов межблочных связей подключены соответственно через первые элементы НЕ своих узлов межблочных связей к i-м выходам схемы сравнения кодов, а третьи входы первых элементов И выводных узлов межблочных связей подключены к выходу второго элемента ИЛИ блока, первым входом подключенного к (n+1)-му выходу схемы сравнения кодов, отличающийся тем, что в него введены ячейка маршрутизации, триггер загрузки, триггер назначения, элемент задержки, четвертый - седьмой элементы ИЛИ, пятый и шестой элементы И, вторая группа n элементов И, третья группа n+1 элементов И, группа n+1 элементов НЕ, второй элемент НЕ, причем в каждый i-й (i=1, n) вводной узел межблочных связей введены третий и четвертый элементы ИЛИ, третий и четвертый элементы И, а в каждый i-й выводной узел межблочных связей введены два элемента ИЛИ, третий и четвертый элементы И и второй элемент НЕ, при этом i-й выход квитирования и i-й выход назначения соответствующего направления блока являются выходом третьего элемента ИЛИ и выходом третьего элемента И соответственно i-го узла ввода, i-й информационный вход, i-й вход выявления ресурса и i-й вход режима блока являются соответственно первым, вторым и четвертым входами i-го элемента И второй группы, (i+1)-й вход режима и выход изоляции блока являются соответственно четвертым входом третьего элемента И и выходом второго элемента НЕ блока, вход окончания признака загрузки ресурса блока является единичным входом триггера загрузки и одноименным входом ячейки маршрутизации, вход исходного состояния блока является первыми входами четвертого и пятого элементов ИЛИ и одноименным входом ячейки маршрутизации, вход завершения процесса обмена является вторым входом пятого элемента ИЛИ, вход назначения, информационный вход, выход выявления ресурса и выход режима i-го выводного узла межблочных связей являются соответственно первым входом первого элемента ИЛИ, выходом второго элемента ИЛИ, выходом первого элемента И и выходом третьего элемента И i-го выводного узла связей, вход готовности ресурса, вход физического номера ячейки, вход запроса загрузки ресурса, вход снятия состояния ресурса, вход признака загрузки ресурса, вход окончания приема состояния ресурса, n входов поиска, n входов выделения, выход общего квитирования, выход запроса состояния свободного ресурса (выход квитирования запроса на загрузку ресурса), выход квитирования приема состояния ресурса, выход квитирования загрузки ресурса, выход квитирования запроса доступа, n выходов поиска, n выходов выделения и собственный информационный выход блока являются соответствующими входами и выходами ячейки маршрутизации, вход занятости ячейки маршрутизации подключен к первому входу второго элемента И и выходу пятого элемента И блока, первый вход пятого элемента И подключен к выходу первого элемента ИЛИ, а второй вход пятого элемента И подключен к нулевому выходу триггера назначения блока и входу неназначения ячейки маршрутизации, информационный вход ячейки маршрутизации подключен к выходу шестого элемента ИЛИ блока, i-й вход контроля ячейки маршрутизации подключен к выходу первого элемента НЕ i-го вводного узла межблочных связей, i-й вход разрешения поиска ячейки маршрутизации подключен через второй элемент НЕ к выходу четвертого элемента И и второму входу первого элемента ИЛИ i-го выводного узла межблочных связей, i-й информационный выход ячейки маршрутизации подключен к первому входу второго элемента ИЛИ i-го выводного узла межблочных связей, второй вход второго элемента ИЛИ i-го выводного узла подключен к выходу второго элемента И своего выводного узла, первый вход второго элемента И i-го выводного узла подключен к первому входу третьего элемента И своего выводного узла, второй вход третьего элемента И i-го выводного узла подключен к выходу седьмого элемента ИЛИ блока, i-й вход седьмого элемента ИЛИ подключен к четвертому входу i-го элемента И второй группы, а (n+1)-й вход седьмого элемента ИЛИ блока подключен к четвертому входу третьего элемента И блока, j-й (j=1, n+1) вход седьмого элемента ИЛИ блока подключен через j-й элемент НЕ к первому входу j-го элемента И третьей группы, второй вход j-го элемента И третьей группы подключен к первому входу i-го элемента И второй группы, а второй вход (n+1)-го элемента И третьей группы подключен к первому входу третьего элемента И блока, J-й выход элемента И третьей группы подключен к j-му входу шестого элемента ИЛИ блока, третий вход i-го элемента И второй группы подключен к выходу второго элемента НЕ i-го выводного узла межблочных связей, второй вход i-го элемента И второй группы подключен к первому входу четвертого элемента И и второму входу первого элемента И i-го вводного узла межблочных связей, третий вход первого элемента И i-го вводного узла подключен к выходу четвертого элемента ИЛИ своего вводного узла межблочных связей, первый вход четвертого элемента ИЛИ i-го вводного узла подключен к i-му выходу схемы сравнения кодов,а второй вход четвертого элемента ИЛИ i-го вводного узла подключен к i-му входу первого элемента ИЛИ блока, к выходу первого элемента И и к первому входу третьего элемента И своего вводного узла межблочных связей, второй вход третьего элемента И i-го вводного узла подключен к единичному выходу триггера назначения блока, нулевой вход триггера назначения подключен к выходу пятого элемента ИЛИ, а единичный вход триггера назначения подключен к выходу шестого элемента И блока, первый вход шестого элемента И блока подключен к единичному выходу триггера загрузки, нулевой вход триггера загрузки подключен к выходу четвертого элемента ИЛИ, второй вход четвертого элемента ИЛИ через элемент задержки подключен к второму входу шестого элемента И и через первый элемент НЕ - к выходу пятого элемента И блока, выход первого элемента И i-го выводного узла межблочных связей подключен к первому входу четвертого элемента И данного узла, второй вход четвертого элемента И i-го выводного узла подключен к выходу первого элемента ИЛИ данного выводного узла, а выход четвертого элемента И i-го выводного узла подключен к второму входу четвертого элемента И i-го вводного узла межблочных связей, выход четвертого элемента И i-го вводного узла подключен к первому входу третьего элемента ИЛИ данного вводного узла, второй и третий входы третьего элемента ИЛИ i-го вводного узла подключены соответственно к выходам третьего и второго элементов И i-го вводного узла межблочных связей, выход элемента И - НЕ блока подключен к входу второго элемента НЕ блока. DECENTRALIZED COMPUTER SYSTEM EXCHANGE DIRECTION CHOICE BLOCK, containing n input nodes of interblock communications (n is the number of communication directions with adjacent blocks), n output nodes of interblock communications, a code comparison scheme, the first, second, third and fourth elements of And, the first, second and third OR elements, the first element NOT, the first group of n + 1 AND elements, and the AND element NOT, each i-th input node of interblock connections (i = 1, n) contains the first and second AND elements, the first and second OR elements, and element NOT, each i-th (i = 1, n) output node block communications contains the first and second elements AND and the first element NOT, while the acknowledgment inputs, the status indicator of the adjacent block, the control and the acknowledgment output of the i-th direction of the decentralized computing system exchange direction selection block are the first input of the first OR element, the first and second inputs, respectively the second OR element and the output of the second AND element of the i-th input node of inter-unit communications, access request input, own input of own priority code, access request acknowledgment output and output The access request blocking block of the exchange direction selection unit of the decentralized computing system is the first input of the second AND element, the first input of the third AND element, the output of the second AND element, and the output of the fourth AND element, the output of the second OR element of the ith input node for inter-unit communications is connected to the second input the first element OR of the i-th input node of interblock communications, with the i-th input of the AND element - NOT a block and through the element NOT of the i-th input node of interblock communications with the first input of the first AND element of the i-th output evil of inter-unit communications and with the first input of the first AND element of the i-th introductory interconnection unit, the output of the first AND element of the i-introductory inter-unit communication unit is connected to the first input of the second AND element, the third input of the first OR element of the i-th introductory unit of interconnect connections to the i-th input of the first element OR block, the output of the first OR element of the i-th input node of interblock communications is connected to the i-th input of the first element AND block, the output of which is connected to the second inputs of the second elements AND input nodes of interblock communications and the second input of the second element AND block, (i + 1) -th input of the first element AND block is connected to the output of the element AND - NOT the block, the output of the first element NOT block is connected to the third input of the second element AND and the second input of the third element AND block, the third input of which is connected to the first input of the second AND element and the first input of the fourth AND element of the block, the second input of which is connected to the input of the first element of the NOT block, n + 1 outputs of the code comparison circuit are connected to the first control inputs of the first group of n + 1 AND elements, the second inputs of which are connected to appropriate the inputs of the code comparison circuit, the output of the third element AND block is connected to the (n + 1) -th input of the code comparison circuit, the outputs of the first group of n + 1 elements And are connected respectively to the inputs of the third element OR block, the output of which is connected to the first inputs of the second elements And the output nodes of interblock communications, the second inputs of the first elements And the i-output nodes of the interblock communications are connected, respectively, through the first elements of NOT their nodes of the interblock communications to the i-th outputs of the code comparison circuit, and the third inputs of the first elements AND of the output nodes m interconnections are connected to the output of the second element of the OR block, the first input connected to the (n + 1) -th output of the code comparison circuit, characterized in that a routing cell, a load trigger, a destination trigger, a delay element, and the fourth to the seventh OR element are inserted into it , the fifth and sixth elements AND, the second group of n elements AND, the third group of n + 1 elements AND, the group n + 1 elements NOT, the second element NOT, with each i-th (i = 1, n) introductory interconnect node introduced the third and fourth elements of OR, the third and fourth elements of AND, and in each i-th in two OR elements, the third and fourth AND elements and the second NOT element, are introduced into the water node of inter-unit connections, while the i-th acknowledgment output and the i-th destination output of the corresponding block direction are the output of the third OR element and the output of the third AND element, respectively, of the i-th node input, the i-th information input, the i-th resource detection input and the i-th block mode input are the first, second and fourth inputs of the i-th element of the second group, (i + 1) -th mode input and block isolation output are respectively the fourth input of the tre of the AND element and the output of the second element of the NOT block, the input of the end of the sign of loading the resource of the block is a single input of the loading trigger and the input of the routing cell of the same name, the input of the initial state of the block is the first inputs of the fourth and fifth OR elements and the input of the routing cell of the same name, the input to complete the exchange process is the second input of the fifth OR element, destination input, information input, resource detection output and mode output of the i-th output node of inter-unit communications are respectively by the input of the first OR element, the output of the second OR element, the output of the first AND element and the output of the third element AND of the i-th output connection node, the resource readiness input, the physical number of the cell input, the resource load request input, the resource status removal input, the resource load sign input , the input end of the reception of the state of the resource, n search inputs, n allocation inputs, the output of the general acknowledgment, the output of the request for the status of the free resource (the output of the acknowledgment of the request for loading the resource), the output of the acknowledgment of the reception of the resource status, q resource load acknowledgment, access request acknowledgment output, n search outputs, n allocation outputs and the block's own information output are the corresponding inputs and outputs of the routing cell, the busy input of the routing cell is connected to the first input of the second AND element and the output of the fifth AND element of the block, the first input of the fifth AND element is connected to the output of the first OR element, and the second input of the fifth AND element is connected to the zero output of the block assignment trigger and the input of the unassigned routing cell, information the input of the routing cell is connected to the output of the sixth element of the OR block, the i-th input of the control of the routing cell is connected to the output of the first element NOT of the i-th input node of interblock communications, the i-th input of the search resolution of the routing cell is connected through the second element NOT to the output of the fourth element And the second input of the first OR element of the i-th output node of inter-unit communications, the i-th information output of the routing cell is connected to the first input of the second element OR of the i-output output node of inter-unit communications, the second input of the second AND element And the i-th output node is connected to the output of the second element And its output node, the first input of the second element And the i-th output node is connected to the first input of the third element And its output node, the second input of the third element And the i-output node is connected to the output of the seventh OR block element, the i-th input of the seventh OR element is connected to the fourth input of the i-th AND element of the second group, and the (n + 1) -th input of the seventh OR block element is connected to the fourth input of the third AND element, j-th j = 1, n + 1) the input of the seventh element of the OR block is connected via j- the first element is NOT connected to the first input of the j-th element AND of the third group, the second input of the j-th element AND of the third group is connected to the first input of the i-th element AND of the second group, and the second input of the (n + 1) -th element AND of the third group is connected to the first input of the third element AND block, the Jth output of the element AND of the third group is connected to the jth input of the sixth element OR of the block, the third input of the i-th element of the second group is connected to the output of the second element NOT of the i-th output node of interblock communications, the second input of the i-th element And the second group is connected to the first input of the fourth element And the second input of the first element AND of the i-th input node of interblock connections, the third input of the first element AND of the i-th input node is connected to the output of the fourth element OR of its input node of the inter-block connections, the first input of the fourth element OR of the i-th input node is connected to i -th output of the code comparison circuit, and the second input of the fourth OR element of the i-th input node is connected to the i-th input of the first OR element of the block, to the output of the first AND element and to the first input of the third element And its input node of inter-unit communications, the second input of the third eleme nta of the i-th input node is connected to the single output of the block destination trigger, the zero input of the destination trigger is connected to the output of the fifth OR element, and the single input of the destination trigger is connected to the output of the sixth AND block element, the first input of the sixth AND block element is connected to the single output of the trigger boot, the zero input of the boot trigger is connected to the output of the fourth OR element, the second input of the fourth OR element through the delay element is connected to the second input of the sixth AND element and through the first element NOT to the fifth output about the AND element of the block, the output of the first AND element of the i-th output node of inter-unit connections is connected to the first input of the fourth AND element of this node, the second input of the fourth element AND of the i-th output node is connected to the output of the first OR element of this output node, and the output of the fourth element And the i-th output node is connected to the second input of the fourth element And the i-th input node of interblock communications, the output of the fourth element And the i-th input node is connected to the first input of the third element OR of this input node, the second and third inputs of the third the OR element of the i-th input node are connected respectively to the outputs of the third and second elements AND of the i-th input node of inter-unit connections, the output of the AND element is NOT a block connected to the input of the second element NOT a block.
SU4943455 1991-06-07 1991-06-07 Unit for choosing direction of exchange of decentralized computer system RU2018945C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU4943455 RU2018945C1 (en) 1991-06-07 1991-06-07 Unit for choosing direction of exchange of decentralized computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU4943455 RU2018945C1 (en) 1991-06-07 1991-06-07 Unit for choosing direction of exchange of decentralized computer system

Publications (1)

Publication Number Publication Date
RU2018945C1 true RU2018945C1 (en) 1994-08-30

Family

ID=21578260

Family Applications (1)

Application Number Title Priority Date Filing Date
SU4943455 RU2018945C1 (en) 1991-06-07 1991-06-07 Unit for choosing direction of exchange of decentralized computer system

Country Status (1)

Country Link
RU (1) RU2018945C1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2297662C2 (en) * 2002-11-29 2007-04-20 Интернэшнл Бизнес Машинз Корпорейшн Method for high speed control over blocks for instant copying in data storage systems with joint usage of memory by n units
US8056083B2 (en) 2006-10-10 2011-11-08 Diskeeper Corporation Dividing a computer job into micro-jobs for execution
US8239869B2 (en) 2006-06-19 2012-08-07 Condusiv Technologies Corporation Method, system and apparatus for scheduling computer micro-jobs to execute at non-disruptive times and modifying a minimum wait time between the utilization windows for monitoring the resources
US9588809B2 (en) 2006-10-10 2017-03-07 Invistasking LLC Resource-based scheduler

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР N 949650, кл. G 06F 7/00, опублик. 1982. *
2. Авторское свидетельство СССР N 1683026, кл. G 06F 15/16, опублик. 1991. *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2297662C2 (en) * 2002-11-29 2007-04-20 Интернэшнл Бизнес Машинз Корпорейшн Method for high speed control over blocks for instant copying in data storage systems with joint usage of memory by n units
US8239869B2 (en) 2006-06-19 2012-08-07 Condusiv Technologies Corporation Method, system and apparatus for scheduling computer micro-jobs to execute at non-disruptive times and modifying a minimum wait time between the utilization windows for monitoring the resources
US9727372B2 (en) 2006-06-19 2017-08-08 Invisitasking Llc Scheduling computer jobs for execution
US8056083B2 (en) 2006-10-10 2011-11-08 Diskeeper Corporation Dividing a computer job into micro-jobs for execution
US8615765B2 (en) 2006-10-10 2013-12-24 Condusiv Technologies Corporation Dividing a computer job into micro-jobs
US9588809B2 (en) 2006-10-10 2017-03-07 Invistasking LLC Resource-based scheduler

Similar Documents

Publication Publication Date Title
EP0198010B1 (en) Packet switched multiport memory nxm switch node and processing method
EP0018754B1 (en) Speed independent selector switch for digital communication networks
US5053942A (en) Bit-sliced cross-connect chip having a tree topology of arbitration cells for connecting memory modules to processors in a multiprocessor system
US4933933A (en) Torus routing chip
EP0018756B1 (en) Speed independent arbiter switch for digital communication networks
US5519629A (en) Tileable gate array cell for programmable logic devices and gate array having tiled gate array cells
US4952930A (en) Multipath hierarchical network
EP0018755A1 (en) Digital communication networks employing speed independent switches
EP0200780B1 (en) Packet switched multiple queue nxm switch node and processing method
EP0197103B1 (en) Load balancing for packet switching nodes
US3735362A (en) Shift register interconnection system
EP0501524A2 (en) Parallel processor
GB1593404A (en) Logic circuitry for use in a computer
US4276611A (en) Device for the control of data flows
JPH05241947A (en) Switching array in distributed cross-bar switch architecture
RU2018945C1 (en) Unit for choosing direction of exchange of decentralized computer system
US4714922A (en) Interconnection networks
Wah et al. Distributed scheduling of resources on interconnection networks
SU1683026A1 (en) Exchange direction selector of the decentralized computer system
RU2359313C2 (en) Three-cascade commutation system
Giglmayr Planar realization of all-optical multilayer switches by coupled cellular arrays
SU1136159A1 (en) Device for control of distributed computer system
SU1290292A1 (en) Cell of homogeneous system for switching processors
Juang et al. Resource sharing interconnection networks in multiprocessors
Hamdi Communications in optically interconnected parallel computer systems